JP2002511195A - バイポーラトランジスタを具える半導体デバイス及び該デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 本発明は、それぞれ接続導体(6、7、8)設けられたコレクタ領域(1)、ベース領域(2)及びエミッタ領域(3)を有する好ましくは個別のバイポーラトランジスタを具える半導体デバイスに関する。トランジスタの飽和を阻止する既知の手段はトランジスタにショットキクランプダイオードを設けるものである。ショットキクランプダイオードはベース領域(2)の接続導体(7)をコレクタ領域(1)にも接触させる場合に形成される。本発明のデバイスでは、第２接続導体(7)をベース領域(2)にのみ接続し、且つ投影図で見てエミッタ領域(3)の外部に位置するとともに第２接続導体(7)の下部に位置するベース領域(2)の部分(2A)の部分領域(2B)に小フラックスのドーパント原子を与える。本発明デバイス内のバイポーラトランジスタには、部分領域(2B)とコレクタ領域(1)との間に形成されるｐｎクランプダイオードが設けられる。このようなデバイスは、既知のデバイスと相違して、短いスイッチング時間(ｔ_s)及び高すぎない飽和コレクタ−エミッタ電圧（Ｖ_CEsat）のような優れた特性を有するとともに、良好に再現可能な非可変の低リーク電流を有する。部分領域(2B)のドーパント原子の低減フラックスは、部分領域(2B)を低ドーピング濃度にすること及び／又はエミッタ領域(3)の外部に位置するベース領域(2)の部分の残部(2A)より薄くすることにより実現するのが好ましい。好適変形例では、エミッタ領域(3)と同時に設けられる領域(4)を部分領域(2B)と第２接続導体(7)との間に存在させる。

Description

【発明の詳細な説明】 バイポーラトランジスタを具える半導体デバイス及び該デバイスの製造方法 本発明は、基板を具える半導体本体と、該半導体本体内に存在し、バイポーラ トランジスタのコレクタ領域を構成するとともに第１接続導体が設けられた第１ 導電型の第１半導体領域と、該第１半導体領域上に存在するとともに半導体本体 の表面に隣接し、バイポーラトランジスタのベース領域を構成するとともに前記 表面に第２接続導体が設けられた、第１導電型と反対の第２導電型の第２半導体 領域と、該第２半導体領域内に存在し、バイポーラトランジスタのエミッタ領域 を構成するとともに第３接続導体が設けられた第１導電型の第３半導体領域とを 具え、更に通常使用中にトランジスタの飽和度を制限する手段が設けられている 半導体デバイスに関するものである。本発明はこのようなデバイスを製造する方 法にも関するものである。 バイポーラトランジスタを具えるこのようなデバイスは、例えば静電力変換回 路内のスイッチングトランジスタとして頻繁に使用されている。通常個別素子で あるこのトランジスタのスイッチング速度は多くの場合できるだけ高くする必要 がある。 このようなデバイス及び製造方法は１９９０年１１月６日に公告されたＵＳ特 許第４，９６９，０２７号から既知である。これには、飽和を制限する手段が設 けられたバイポーラトランジスタが開示されている(図１Ｂ参照)。この手段は、 デバイス内に集積され、且つベース領域の接続導体がコレクタ領域にも接触する ように形成されたショットキクランプダイオードを具える。ショットキクランプ ダイオードは飽和を制限するため、トランジスタのスイッチング時間が短くなる とともに、トランジスタは飽和状態から極めて遠く離れた状態にならない。この ことは、高いコレクタ−エミッタ電圧及び高いオン状態損失が避けられることを 意味する。 既知のデバイスの欠点は、多量製造に適さない点にある。多量製造では、バッ チ内及びバッチ間のデバイスの特性が大きく変化しないようにすることが重要で ある。しかし、ショットキダイオードのリーク電流は特に高温においてしばしば 大きく変化する。これは、半導体本体の表面が前記リーク電流に大きな影響を及 ぼすため、及び表面の特性は多くの場合制御が困難であるためである。他の影響 は、所謂スパイクの発生、即ちベース領域の接続導体の金属がコレクタ領域内に 侵入する位置の発生にある。 本発明の目的は、上述の欠点を除去し、多量製造に好適であるとともにリーク 電流に関し優れた特性を有する、飽和度低減手段が設けられたバイポーラトラン ジスタを具える半導体デバイスを提供することにある。 本発明は、頭書に記載した種類の半導体デバイスにおいて、トランジスタの飽 和を阻止するために第２接続導体が第２半導体領域にのみ接続され、且つ投影図 で見て第３半導体領域の外部に位置する第２半導体領域の部分の、第２接続導体 に隣接して位置する部分領域が小フラックスのドーパント原子を含むことを特徴 とする。本発明は、このようなデバイスにおいてドーピングフラックスが低減さ れた領域はトランジスタのコレクタ−ベース接合に並列に接続されたベースダイ オードとして作用するという認識に基づくものである。トランジスタが飽和状態 にあるとき、即ちベース−エミッタ接合もベース−コレクタ接合も順方向バイア スされた状態にあるとき、飽和コレクタ電流は主としてベース−エミッタ電圧に より決まり、飽和ベース電流はベース−コレクタ電圧により決まる。ベースダイ オードも電流の一部分をベース接続導体を経て流すため、ベース電流が減少する 。これによりベース−コレクタ電圧が減少し、コレクタ、特にコレクタの低ドー プ部分に蓄積される電荷の量が減少することになる。その結果、トランジスタの スイッチング時間が減少する。上記手段の他の結果は、コレクタ−ベース電圧が 負にならないため、飽和コレクタ−エミッタ電圧が上昇することにある。いわば スイッチング時間と飽和コレクタ−エミッタ電圧との間で交換が生ずる。本発明 デバイスの飽和度はベースダイオードにより制限される。低減ドーピングフラッ クスを有する部分領域の作用は次のように説明することができる。ベースダイオ ードを流れる電流はベース接続導体からベースダイオードのベース−コレクタ接 合までの電子濃度の勾配に比例する。この勾配は、ベースの部分領域の厚さを小 さくすることにより(勾配の分母が小さくなる)、又はドーピング濃度（ｐ）を小 さ くして接合における電子濃度（ｎ）を高くする（ｐｎ積は一定）ことにより(勾 配の分子が大きくなる)、又はその両手段により増大させることができる。上記 の手段において、第２接続導体に隣接する領域の電子濃度は、この領域における 再結合速度が極めて高いために、零又は少なくとも極めて小さい。従って、すべ ての場合に、トランジスタのベース領域のドーパント原子のフラックスの局部的 低減により発生するベースダイオードの形成によって本発明デバイスの所望の動 作が実現される。このベースダイオードはｐｎクランピングダイオードとみなす ことができる。このクランピングダイオードは既知の装置に使用されている上述 したショットキクランピングダイオードの欠点を有しない。その結果として、本 発明のデバイスはそのリーク電流に関し小さいばらつき及び良好な再現性を有す る。更に、上述した特徴は、第２半導体領域の部分領域の特性を個別に形成すべ きことを意味する。これは、ｐｎクランピングダイオードの特性を必要に応じて 調整することを可能にする。その結果として、特に所定の用途に適するスイッチ ング時間ｔ_s及び他の重要なトランジスタ特性、即ちＶ_CEsat（オン状態のコレク タ−エミッタ電圧）の組合せを得ることができる。 本発明デバイスの第１の実施例では、ドーパント原子のフラックスの局部的低 減を、第２半導体領域のドーピング濃度を局部的に減少させることにより実現す る。第２の実施例では、これを第２半導体領域の厚さを局部的に小さくすること により実現する。好ましくは、両手段を同時に適用する。第２半導体領域の部分 領域内のドーパント原子のフラックスはパンチスルーを阻止するためにすべての 場合において十分大きくする必要がある。即ち、ベースダイオードの空乏層が許 容最大逆電圧において第２接続導体に到達しないように十分大きくする必要があ る。さもなければ、ｐｎクランピングダイオードのリーク電流は可変となり、シ ョットキクランピングダイオードの場合のように高くなり得る。実際には、前記 部分領域の厚さとドーピング濃度の双方を第３半導体領域の外部に位置する第２ 半導体領域の部分の残部より実質的に小さくするために極めて広い可能性がある 。ｐｎクランピングダイオードの良好な動作を得るためには、このダイオードを 第２接続導体の近傍に、好ましくはその下部に位置させる必要がある。 本発明デバイスの他の極めて好適な実施例では、第１導電型の第４半導体領域 を第２半導体領域の部分領域と第２接続導体との間に存在させ、該第４半導体領 域は小さい厚さ及び高いドーピング濃度、好ましくは第３半導体領域と同一の厚 さ及びドーピング濃度を有するものとする。この場合、このデバイスはいわばク ランピングトランジスタのスペシャル版が設けられたものとなる。この場合には 、飽和度を制限する手段としてのその有効性が第２半導体領域の低減ドーパント 原子フラックスを有する部分領域の残部にも依存する。半導体領域の厚さの調整 は飽和制限の有効性の調整に対し追加の自由度を提供する。第４半導体領域のド ーピング濃度は前記有効性に実際上何の影響も及ぼさない。第４半導体領域が第 ３半導体領域と同一の厚さ及びドーピング濃度を有する場合には、第４半導体領 域を第３半導体領域と同時に設けることができ、製造を簡単に維持することがで きるという重要な追加の利点が得られる。第４半導体領域の存在はデバイス、特 にクランピングデバイスを先に述べたスパイクの影響から保護する作用ももたら す。 本発明は、基板を具える半導体本体内に、バイポーラトランジスタのコレクタ 領域を構成し且つ第１接続導体が設けられる第１導電型の第１半導体領域を形成 し、該第１半導体領域上に、半導体本体の表面に隣接し、バイポーラトランジス タのベース領域を構成し且つ前記表面に第２接続導体が設けられる、第１導電型 と反対の第２導電型の第２半導体領域を形成し、該第２半導体領域内に、バイポ ーラトランジスタのエミッタ領域を構成し且つ第３接続導体が設けられる第１導 電型の第３半導体領域を形成し、更に通常使用時にトランジスタの飽和度を制限 する手段を設けることにより半導体デバイスを製造するに当たり、トランジスタ の飽和を阻止するために第２接続導体を第２半導体領域にのみ接続し、且つ投影 図で見て第３半導体領域の外部に位置するとともに第２接続導体に隣接して位置 する第２半導体領域の部分の部分領域に小フラックスのドーパント原子を与える ことを特徴とする。この方法によれば本発明デバイスが得られる。 好適実施例では、第２半導体領域の部分領域を第２接続導体の下部に形成する とともに、小さい厚さ及び低いドーピング濃度にする。第２半導体領域の部分領 域はイオン注入により形成するのが好ましい。この方法によれば部分領域の特性 を精密に且つ再現可能に調整することができる。 好適実施例では、第１導電型の薄い第４半導体領域を、好ましくは第３半導体 領域と同時に、第２半導体領域の部分領域と第２接続導体との間に形成する。こ のようにすると、上述したクランピングトランジスタの特別の変形例を具える本 発明デバイスが簡単に得られる。 本発明を図面を参照して２つの実施例につき詳細に説明する。図面において、 図１は本発明半導体デバイスの第１実施例を厚さ方向の垂直断面で線図的に示 し、 図２は本発明半導体デバイスの第２実施例を厚さ方向の垂直断面で線図的に示 し、 図３はバイポーラトランジスタを具えるデバイス及び図１のデバイスについて スイッチング時間（ｔ_s）を飽和コレクタ−エミッタ電圧（Ｖ_CEsat）の関数とし て示す。 これらの図は略図であって、一定の寸法比で描いてなく、明瞭のために特に厚 さ方向の寸法を大きく拡大してある。同一導電型の半導体領域は一般に同一方向 の線影が付けてある。 図１は本発明によるトランジスタ及びｐｎクランピングダイオードを具えるデ バイスの第１実施例の厚さ方向の断面図を示す。このデバイスは基板１Ａを有す るシリコンの半導体本体１０を具える。基板１Ａは本例ではアンチモンｎ⁺⁺がド ープされ、６−２０ｍΩcmの抵抗率を有し、バイポーラトランジスタのコレクタ 領域１を構成する第１半導体領域１の一部を構成する。基板１Ａ上に存在するｎ 導電型のエピタキシャル層１Ｂはコレクタ領域１の残りの部分１Ｂを構成する。 層１Ｂは１０μｍの厚さで、１０¹⁵at/cm³のドーピング濃度を有する。コレクタ 領域１には基板１Ａの底面に存在する第１接続導体６が設けられる。第１導電型 と反対の第２導電型、即ち本例ではｐ型の２μｍの厚さの第２半導体領域２がエ ピタキシャル層１Ｂ内に存在する。この第２半導体領域は１０¹⁷at/cm³のドーピ ング濃度を有し、半導体本体１０の表面内に埋設され、その表面に第２接続導体 ７が設けられる。トランジスタのエミッタ領域を構成する第１導電型、即ち本例 ではｎ型の第３半導体領域３がトランジスタのベース領域２を構成する第２半導 体領域２内に存在し、前記第３半導体領域３は表面から埋設され、その表面に第 ３接続導体８が設けられる。 本発明では、既知のデバイスと相違して、第２接続導体７をベース領域２にの み接続し、従ってコレクタ領域１の表面隣接部分とショットキ接合を形成しない ようにする。このようにすると、このようなショットキ接合に固有の問題、例え ば極めて変化し易く且つ良好に再現し得ない大きなリーク電流、が生じない。本 発明では、更に、投影図で見て第３半導体領域３の外部に位置する第２半導体領 域２の部分２Ａの部分領域２Ｂを小フラックスのドーパント原子を有する部分と する。この部分領域２Ｂはコレクタ領域１の下接部分と相俟ってベースダイオー ドを形成し、このダイオードが本発明デバイスにおいてｐｎクランピングダイオ ードとして作用する。このダイオードは既知のクランピングダイオードの欠点を 生ずることなくトランジスタの飽和を制限する。部分領域２Ｂにおける電荷キャ リア量の低減がトランジスタのスイッチング時間（ｔ_s）に好影響を及ぼす。 ドーパント原子フラックスの低減は、第２半導体領域２を局部的に、即ち第２ 接続導体７の下部において、その厚さを小さくする、又はドーピング濃度を低く することにより実現することができる。本例では、部分領域２Ｂを半導体領域３ の外部に位置する第２半導体領域の残部２Ａより小さい厚さを有するとともに低 いドーピング濃度を有するものものとする。部分領域２Ｂは第２半導体領域２の 残部２Ａの厚さの少なくとも半分の厚さ、本例では例えば１μｍの厚さにするの が好ましい。部分領域２Ｂのドーピング濃度は第２半導体領域２の残部２Ａの少 なくとも５〜１０倍、本例では例えば約１０¹⁶at/cm³にするのが好ましい。上記 の厚さ及びドーピング濃度は、動作中の前記ベース−コレクタ接合間の最大電圧 が６０Ｖである本実施例のトランジスタにおいて、ベース−コレクタ接合に属す る空乏層が第２接続導体に到達し得ない値である。逆の場合には、デバイス内の リーク電流が増大し、不所望である。 上述した実施例は矩形幾何形状を有する。半導体本体の寸法は約３００×５０ ０μｍ²であり、その厚さは３００μｍである。更に、所謂チャネルストッパ（ 図示せず）が第１半導体領域１内に存在する。第２半導体領域２は約１５０×１ ５０μｍ²である。第３半導体領域３は約２０×２０μｍ²である。部分領域２Ｂ は約２０×３００μｍ²であり、第２接続導体７の寸法より僅かに小さく、第３ 半導体領域３から約１０μｍの距離に位置する。本例のトランジスタは自動車シ ス テム内のスイッチングトランジスタとして使用するのに極めて好適である。 図３はバイポーラトランジスタを有するデバイス及び図１のデバイスに対する スイッチング時間ｔ_sを飽和コレクタ−エミッタ電圧（Ｖ_CEsat）の関数として示 す。四角３１はベース領域２が全ての部分で同一の厚さ及びドーピング濃度を有 する点で図１のデバイスと相違するバイポーラトランジスタに対応する。三角３ ２、３３、３４は図１のデバイス、即ち本発明デバイスの種々の変形例に対応す る。前記三角３２、３３、３４の位置は、本発明デバイスでは飽和が制限された ままになり、比較的高いスイッチング速度及び比較的低い、少なくとも許容し得 る程度に低いＶ_CEsatを有するデバイスになることを明瞭に示している。 本例デバイスは本発明の方法に従って、例えば次のように製造することができ る。最初に、エピタキシャルｎ型シリコン層１Ｂをｎ型シリコン基板上に設ける 。次に、半導体本体１０の表面を酸化し、形成された酸化層に形成すべきトラン ジスタのベース領域２に対応する矩形の孔をフォトリソグラフィ及びエッチング により形成し、ベース領域の部分領域２Ｂの区域における形成された酸化物はそ のまま残存させる。形成された酸化物は８０keVの注入エネルギーで１０¹⁴原子 ／ｃｍ²のフラックスの硼素イオン注入に対しマスクとして作用する。次に部分 領域２Ｂ上の酸化物をフォトリソグラフィ及びエッチングにより除去し、設けら れたフォトレジストをマスクとして作用させて部分領域２Ｂを硼素イオン注入に より形成する。この注入のためのフラックス及びエネルギーは１０¹³原子／ｃｍ² 及び４０keVとする。この場合、部分領域２Ｂの厚さ及びドーピング濃度は上に 示した値になる。フォトレジスト層の残りを除去した後に、半導体本体１０を９ ５０℃の温度で３０分間アニールする。これに続いて酸化ステップを実行し、形 成された酸化層に第３半導体領域３の区域に形成した孔を経て所謂燐ガラスから の燐原子の拡散により第３半導体領域３を形成する。ここでは種々の半導体領域 の厚さ、ドーピング濃度、寸法等について述べないが、図１につき示した値に選 択する。種々の半導体領域に接続された接続導体６、７、８は通常の方法により 、例えばアルミニウム層を気相成長し、次いで所望の如くパターン化することに より形成する。次に、互いに直交する２方向に鋸引きすることにより最終実装及 び／又は封止に適する最終デバイスを形成する。 図２は本発明デバイスの第２の実施例の厚さ方向の断面図を示す。本例デバイ スは第１の実施例と大部分同一である。相違点は部分領域２Ｂ内に存在するとと もに第２接続導体７と接触する第２導電型、即ちｎ型の第４半導体領域４の存在 にある。その結果として本例では部分領域２Ｂが第１の実施例より薄くなり、そ の有効性に役立つ。本例デバイスのバイポーラトランジスタはいわば第１接続導 体６と第２接続導体７との間に存在する特別のクランピングトランジスタが設け られているものである。本例デバイスでは、第４半導体領域４は第３半導体領域 と同一のドーピング濃度及び厚さを有するものとするのが好ましい。この場合に は、第４半導体領域を第３半導体領域３と同時に形成することができるため、本 例バイスの製造は第１実施例のデバイスの製造と殆ど相違させる必要がなく、わ ずかに第３半導体領域の形成に必要なマスクに、部分領域２Ｂの区域に追加の孔 を設ける必要があるだけという利点が得られる。第４半導体領域４の存在の他の 利点は、この半導体領域４は第２接続導体７と部分領域２Ｂとの間の不所望な相 互作用、及び第２接続導体と第４半導体領域４及び部分領域２Ｂ間のｐｎ接合と の間の不所望な相互作用に対する追加の保護として作用する点にある。 本発明は上述の実施例に限定されず、本発明の範囲内において多くの変更及び 変形が可能である。例えば、種々の（半導体）領域又は層に対し実施例につき述 べた組成及び厚さ以外の組成及び厚さを選択することもできる。上述した堆積技 術の代わりに、ＭＢＥ（分子ビームエピタキシ）及びＣＶＤ（化学気相成長）の ような他の堆積技術を使用することもできる。その製造も種々に変更することが できる。例えば、ベース領域の部分領域の注入は製造プロセスの種々の時点に実 施することができる。必要に応じ、表面上に位置する接続導体の形成に必要とさ れるマスクを部分領域の注入用に使用することができ、追加のマスクを不要にす ることができる。種々の領域の幾何形状は必要に応じ種々に選択することができ る。例えば、エミッタ領域のみならず、ベース領域の部分領域も櫛形にして高い 許容電力を達成する。 本発明デバイスは単一のバイポーラトランジスタより一層複雑なデバイスにす ることもできる。デバイスは複数の他のアクティブ又はパッシブ電子素子を具え 、小さな回路を本質的に個別の素子内に集積することができる。

───────────────────────────────────────────────────── 【要約の続き】 部分領域(2B)のドーパント原子の低減フラックスは、部 分領域(2B)を低ドーピング濃度にすること及び／又はエ ミッタ領域(3)の外部に位置するベース領域(2)の部分の 残部(2A)より薄くすることにより実現するのが好まし い。好適変形例では、エミッタ領域(3)と同時に設けら れる領域(4)を部分領域(2B)と第２接続導体(7)との間に 存在させる。

Claims (1)

1. 【特許請求の範囲】 １． 基板を具える半導体本体と、該半導体本体内に存在し、バイポーラトラン ジスタのコレクタ領域を構成するとともに第１接続導体が設けられた第１導電 型の第１半導体領域と、該第１半導体領域上に存在するとともに半導体本体の 表面に隣接し、バイポーラトランジスタのベース領域を構成するとともに前記 表面に第２接続導体が設けられた、第１導電型と反対の第２導電型の第２半導 体領域と、該第２半導体領域内に存在し、バイポーラトランジスタのエミッタ 領域を構成するとともに第３接続導体が設けられた第１導電型の第３半導体領 域とを具え、更に通常使用時にトランジスタの飽和度を制限する手段が設けら れている半導体デバイスにおいて、トランジスタの飽和を阻止するために第２ 接続導体が第２半導体領域にのみ接続され、且つ投影図で見て第３半導体領域 の外部に位置する第２半導体領域の部分の、第２接続導体に隣接して位置する 部分領域が小フラックスのドーパント原子を含むことを特徴とする半導体デバ イス。 ２． 第２半導体領域の部分領域は低いドーピング濃度を有することを特徴とす る請求項１記載の半導体デバイス。 ３． 第２半導体領域の部分領域は小さい厚さを有することを特徴とする請求項 １又は２記載の半導体デバイス。 ４． 第２半導体流域の部分領域は第２接続導体の下部に存在することを特徴と する請求項１、２又は、３記載の半導体デバイス。 ５． 第１導電型の第４半導体領域が第２半導体領域の部分領域と第２接続導体 との間に存在し、該第４半導体領域が小さい厚さ及び高いドーピング濃度、好 ましくは第３半導体領域と同一の厚さ及びドーピング濃度を有することを特徴 とする請求項１−４の何れかに記載の半導体デバイス。 ６．基板を具える半導体本体内に、バイポーラトランジスタのコレクタ領域を構 成し且つ第１接続導体が設けられる第１導電型の第１半導体領域を形成し、該 第１半導体領域上に、半導体本体の表面に隣接し、バイポーラトランジスタの ベース領域を構成し且つ前記表面に第２接続導体が設けられる、第１導電型と 反対の第２導電型の第２半導体領域を形成し、該第２半導体領域内に、バイポ ーラトランジスタのエミッタ領域を構成し且つ第３接続導体が設けられる第１ 導電型の第３半導体領域を形成し、更に通常使用時にトランジスタの飽和度を 制限する手段を設けて半導体デバイスを製造する方法において、トランジスタ の飽和を阻止するために第２接続導体を第２半導体領域にのみ接続し、且つ投 影図で見て第３半導体領域の外部に位置するとともに第２接続導体に隣接して 位置する第２半導体領域の部分の部分領域に小フラックスのドーパント原子を 与えることを特徴とする半導体デバイスの製造方法。 ７． 第２半導体領域の部分領域を第２接続導体の下部に形成するとともに、小 さい厚さ及び低いドーピング濃度にすることを特徴とする請求項６記載の半導 体デバイスの製造方法。 ８． 第２半導体領域の部分領域を小さい厚さにすることを特徴とする請求項６ 記載の半導体デバイスの製造方法。 ９． 第２半導体領域の部分領域はイオン注入により形成することを特徴とする 請求項６、７又は８記載の半導体デバイスの製造方法。 １０． 第１導電型の薄い高ドープの第４半導体領域を、好ましくは第３半導体 領域と同時に、第２半導体領域の部分領域と第２接続導体との間に形成するこ とを特徴とする請求項６−９の何れかに記載の半導体デバイスの製造方法。