JPH05283715A - 高安定ツェナーダイオード - Google Patents
高安定ツェナーダイオードInfo
- Publication number
- JPH05283715A JPH05283715A JP10242492A JP10242492A JPH05283715A JP H05283715 A JPH05283715 A JP H05283715A JP 10242492 A JP10242492 A JP 10242492A JP 10242492 A JP10242492 A JP 10242492A JP H05283715 A JPH05283715 A JP H05283715A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- polysilicon
- silicon substrate
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 降伏電圧の経時変化をなくすことを目的とす
る。 【構成】 接合部分および空乏層領域直上の酸化膜５，
６を除去し、その部分にポリシリコン層８を設けた。
る。 【構成】 接合部分および空乏層領域直上の酸化膜５，
６を除去し、その部分にポリシリコン層８を設けた。
Description
【０００１】
【産業上の利用分野】本発明は、半導体シリコン集積回
路で基準電圧として使用する高安定ツェナーダイオード
に関する。
路で基準電圧として使用する高安定ツェナーダイオード
に関する。
【０００２】
【従来の技術】図３は従来のこの種のツェナーダイオー
ドの一例の断面構造を示す。図において１はシリコン基
板、２はベース層、３はエミッタ層、４は外部ベース
層、５、６は酸化膜、７はアルミ配線である。従来の半
導体シリコン集積回路では、シリコン基板１表面に形成
した薄膜の酸化膜５上からのイオン注入によるＰ拡散の
ベース層２と、このベース層２中のイオン注入によるＮ
+拡散のエミッタ層３とで構成するツェナーダイオード
を基準電圧として使用してきた。Ｐ+拡散の外部ベース
層４はベース層２と引き出し電極とのオーミック性を良
くするための層である。
ドの一例の断面構造を示す。図において１はシリコン基
板、２はベース層、３はエミッタ層、４は外部ベース
層、５、６は酸化膜、７はアルミ配線である。従来の半
導体シリコン集積回路では、シリコン基板１表面に形成
した薄膜の酸化膜５上からのイオン注入によるＰ拡散の
ベース層２と、このベース層２中のイオン注入によるＮ
+拡散のエミッタ層３とで構成するツェナーダイオード
を基準電圧として使用してきた。Ｐ+拡散の外部ベース
層４はベース層２と引き出し電極とのオーミック性を良
くするための層である。
【０００３】
【発明が解決しようとする課題】上記のような構造のツ
ェナーダイオードでは、逆方向電圧が経時変化し、基準
電圧として使用する場合、基準電圧がドリフトするとい
う問題があった。これは、ツェナー降伏させた場合、ブ
レークダウンにより発生したキャリアが接合部上方にあ
る酸化膜５中に飛び込みトラップされて蓄積され、酸化
膜５界面の空乏層が広がり、降伏電圧が上昇するという
ウォークアウト（ｗａｌｋ−ｏｕｔ）現象に起因するも
のである。本発明は上記の問題点を解決するためになさ
れたもので、経時変化の起こらない高安定ツェナーダイ
オードを提供することを目的とする。
ェナーダイオードでは、逆方向電圧が経時変化し、基準
電圧として使用する場合、基準電圧がドリフトするとい
う問題があった。これは、ツェナー降伏させた場合、ブ
レークダウンにより発生したキャリアが接合部上方にあ
る酸化膜５中に飛び込みトラップされて蓄積され、酸化
膜５界面の空乏層が広がり、降伏電圧が上昇するという
ウォークアウト（ｗａｌｋ−ｏｕｔ）現象に起因するも
のである。本発明は上記の問題点を解決するためになさ
れたもので、経時変化の起こらない高安定ツェナーダイ
オードを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明のツェナーダイオ
ードは、ブレークダウンにより発生したキャリアの一部
がトラップされて、蓄積される接合部分および空乏層領
域直上にポリシリコン層を設けたものである。
ードは、ブレークダウンにより発生したキャリアの一部
がトラップされて、蓄積される接合部分および空乏層領
域直上にポリシリコン層を設けたものである。
【０００５】
【作用】上記のような構成にすると、ブレークダウンに
より発生したキャリアは、接合部分および空乏層領域直
上のポリシリコン層を通ってシリコン基板に流入し、蓄
積されることがなく、降伏電圧が殆んど経時変化するこ
とがなくなる。
より発生したキャリアは、接合部分および空乏層領域直
上のポリシリコン層を通ってシリコン基板に流入し、蓄
積されることがなく、降伏電圧が殆んど経時変化するこ
とがなくなる。
【０００６】
【実施例】図１は本発明の一実施例の断面構造を示し、
図２は図１に示す実施例の製造工程中の断面構造を示
す。図において図３と同一の符号は同一又は相当する部
分を示し、８はポリシリコン層である。まず、製造方法
について説明する。シリコン基板１表面に酸化膜５を形
成し、酸化膜５上からイオン注入によりＰ+拡散の外部
ベース層４を形成し
図２は図１に示す実施例の製造工程中の断面構造を示
す。図において図３と同一の符号は同一又は相当する部
分を示し、８はポリシリコン層である。まず、製造方法
について説明する。シリコン基板１表面に酸化膜５を形
成し、酸化膜５上からイオン注入によりＰ+拡散の外部
ベース層４を形成し
【図２（ａ）】、さらに、イオン注入によりＰ拡散のベ
ース層２を形成する
ース層２を形成する
【図２（ｂ）】。続いて、酸化膜５上からのイオン注入
によりベース層２内にＮ+拡散のエミッタ層３を形成し
によりベース層２内にＮ+拡散のエミッタ層３を形成し
【図２（Ｃ）】、次にエミッタ層３およびエミッタの空
乏層が広がる領域上の酸化膜５をエッチング除去し、表
面にポリシリコンをデポする。このポリシリコンには真
性領域より多めのＮ型不純物をイオン注入してもよい。
これは、ポリシリコンにキャリアがトラップされにくく
するためである。具体的には１×１０14／ｃｍ2程度の
ドーズ量が好ましい。また、上記ポリシリコンの形成に
は、シリコン基板１とのオーミック性を良くするため非
酸化性雰囲気中で行なう方法や、５００℃以下からのラ
ンプアップで行なう方法を採る。続いて、このポリシリ
コンをパターニングする
乏層が広がる領域上の酸化膜５をエッチング除去し、表
面にポリシリコンをデポする。このポリシリコンには真
性領域より多めのＮ型不純物をイオン注入してもよい。
これは、ポリシリコンにキャリアがトラップされにくく
するためである。具体的には１×１０14／ｃｍ2程度の
ドーズ量が好ましい。また、上記ポリシリコンの形成に
は、シリコン基板１とのオーミック性を良くするため非
酸化性雰囲気中で行なう方法や、５００℃以下からのラ
ンプアップで行なう方法を採る。続いて、このポリシリ
コンをパターニングする
【図２（ｄ）】。以後の工程は従来と全く同様で、酸化
膜６を形成し、コンタクトホールを開口し、アルミ配線
７を行なう
膜６を形成し、コンタクトホールを開口し、アルミ配線
７を行なう
【図１】。
【０００７】上記のように、接合部分および空乏層領域
直上の酸化膜５を除去し、この酸化膜５を除去した部分
にシリコン基板１とオーミック接続した導電体のポリシ
リコン層８を設けたツェナーダイオードでは、ブレーク
ダウンの際発生したキャリアは、大部分がポリシリコン
層８を経てシリコン基板１に流入するので、空乏層領域
直上に蓄積されることがなく、空乏層領域の広がりが経
時変化することがなく、降伏電圧がドリフトすることが
なくなる。
直上の酸化膜５を除去し、この酸化膜５を除去した部分
にシリコン基板１とオーミック接続した導電体のポリシ
リコン層８を設けたツェナーダイオードでは、ブレーク
ダウンの際発生したキャリアは、大部分がポリシリコン
層８を経てシリコン基板１に流入するので、空乏層領域
直上に蓄積されることがなく、空乏層領域の広がりが経
時変化することがなく、降伏電圧がドリフトすることが
なくなる。
【０００８】
【発明の効果】以上説明したとおり、本発明によれば、
ブレークダウンの際発生するキャリアによるウォークア
ウト（ｗａｌｋ−ｏｕｔ）現象がなくなり、経時変化す
ることのない非常に安定した降伏電圧が得られる。
ブレークダウンの際発生するキャリアによるウォークア
ウト（ｗａｌｋ−ｏｕｔ）現象がなくなり、経時変化す
ることのない非常に安定した降伏電圧が得られる。
【図１】本発明の一実施例を示す断面図である。
【図２】図１に示す実施例の製造工程を示す断面図であ
る。
る。
【図３】従来のこの種のツェナーダイオードの一例を示
す断面図である。
す断面図である。
１ シリコン基板 ２ ベース層 ３ エミッタ層 ４ 外部ベース層 ５ 酸化膜 ６ 酸化膜 ７ アルミ配線 ８ ポリシリコン層
Claims (1)
- 【請求項１】 半導体シリコン集積回路で基準電圧と
して使用する高安定ツェナーダイオードにおいて、 ブレークダウンにより発生するキャリアの一部がトラッ
プされて蓄積される接合部分および空乏層領域直上にポ
リシリコン層を設けたことを特徴とする高安定ツェナー
ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242492A JP3255698B2 (ja) | 1992-03-30 | 1992-03-30 | 高安定ツェナーダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242492A JP3255698B2 (ja) | 1992-03-30 | 1992-03-30 | 高安定ツェナーダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283715A true JPH05283715A (ja) | 1993-10-29 |
| JP3255698B2 JP3255698B2 (ja) | 2002-02-12 |
Family
ID=14327077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10242492A Expired - Fee Related JP3255698B2 (ja) | 1992-03-30 | 1992-03-30 | 高安定ツェナーダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255698B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7309921B2 (en) | 2003-10-10 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2011234615A (ja) * | 2010-04-26 | 2011-11-17 | Robert Bosch Gmbh | 整流器ブリッジ回路 |
-
1992
- 1992-03-30 JP JP10242492A patent/JP3255698B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7309921B2 (en) | 2003-10-10 | 2007-12-18 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP2011234615A (ja) * | 2010-04-26 | 2011-11-17 | Robert Bosch Gmbh | 整流器ブリッジ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3255698B2 (ja) | 2002-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
| US4236294A (en) | High performance bipolar device and method for making same | |
| JPH05347383A (ja) | 集積回路の製法 | |
| JPH1197716A (ja) | Ｍｏｓコントロールダイオード及びその製造方法 | |
| US4647958A (en) | Bipolar transistor construction | |
| US4109274A (en) | Semiconductor switching device with breakdown diode formed in the bottom of a recess | |
| US4631568A (en) | Bipolar transistor construction | |
| US3933541A (en) | Process of producing semiconductor planar device | |
| US4713355A (en) | Bipolar transistor construction | |
| EP0122004A2 (en) | Improved bipolar transistor construction | |
| JP3255698B2 (ja) | 高安定ツェナーダイオード | |
| JP2002511195A (ja) | バイポーラトランジスタを具える半導体デバイス及び該デバイスの製造方法 | |
| JPH08227897A (ja) | 半導体装置およびその製法 | |
| KR100249168B1 (ko) | 반도체소자 제조방법 | |
| US4066484A (en) | Method of manufacture of a gold diffused thyristor | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| US4905070A (en) | Semiconductor device exhibiting no degradation of low current gain | |
| US6649539B1 (en) | Semiconductor contact fabrication method | |
| JPH03135028A (ja) | 半導体装置の製造方法 | |
| JPH0376023B2 (ja) | ||
| KR970018740A (ko) | 제너 다이오드 및 그의 제조방법 | |
| JPS6136935A (ja) | 半導体装置の製造方法 | |
| JPS61124149A (ja) | 半導体装置およびその製造方法 | |
| KR19980036009A (ko) | 게이트 턴오프 사이리스터(gto) 제조방법 | |
| KR20000013507A (ko) | 바이폴라 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091130 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101130 |
|
| LAPS | Cancellation because of no payment of annual fees |