JP3255698B2 - 高安定ツェナーダイオード - Google Patents
高安定ツェナーダイオードInfo
- Publication number
- JP3255698B2 JP3255698B2 JP10242492A JP10242492A JP3255698B2 JP 3255698 B2 JP3255698 B2 JP 3255698B2 JP 10242492 A JP10242492 A JP 10242492A JP 10242492 A JP10242492 A JP 10242492A JP 3255698 B2 JP3255698 B2 JP 3255698B2
- Authority
- JP
- Japan
- Prior art keywords
- zener diode
- layer
- oxide film
- high stability
- breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 230000015556 catabolic process Effects 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000000969 carrier Substances 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体シリコン集積回
路で基準電圧として使用する高安定ツェナーダイオード
に関する。
路で基準電圧として使用する高安定ツェナーダイオード
に関する。
【０００２】
【従来の技術】図３は従来のこの種のツェナーダイオー
ドの一例の断面構造を示す。図において１はシリコン基
板、２はベース層、３はエミッタ層、４は外部ベース
層、５、６は酸化膜、７はアルミ配線である。従来の半
導体シリコン集積回路では、シリコン基板１表面に形成
した薄膜の酸化膜５上からのイオン注入によるＰ拡散の
ベース層２と、このベース層２中のイオン注入によるＮ
+拡散のエミッタ層３とで構成するツェナーダイオード
を基準電圧として使用してきた。Ｐ+拡散の外部ベース
層４はベース層２と引き出し電極とのオーミック性を良
くするための層である。
ドの一例の断面構造を示す。図において１はシリコン基
板、２はベース層、３はエミッタ層、４は外部ベース
層、５、６は酸化膜、７はアルミ配線である。従来の半
導体シリコン集積回路では、シリコン基板１表面に形成
した薄膜の酸化膜５上からのイオン注入によるＰ拡散の
ベース層２と、このベース層２中のイオン注入によるＮ
+拡散のエミッタ層３とで構成するツェナーダイオード
を基準電圧として使用してきた。Ｐ+拡散の外部ベース
層４はベース層２と引き出し電極とのオーミック性を良
くするための層である。
【０００３】
【発明が解決しようとする課題】上記のような構造のツ
ェナーダイオードでは、逆方向電圧が経時変化し、基準
電圧として使用する場合、基準電圧がドリフトするとい
う問題があった。これは、ツェナー降伏させた場合、ブ
レークダウンにより発生したキャリアが接合部上方にあ
る酸化膜５中に飛び込みトラップされて蓄積され、酸化
膜５界面の空乏層が広がり、降伏電圧が上昇するという
ウォークアウト（ｗａｌｋ−ｏｕｔ）現象に起因するも
のである。本発明は上記の問題点を解決するためになさ
れたもので、経時変化の起こらない高安定ツェナーダイ
オードを提供することを目的とする。
ェナーダイオードでは、逆方向電圧が経時変化し、基準
電圧として使用する場合、基準電圧がドリフトするとい
う問題があった。これは、ツェナー降伏させた場合、ブ
レークダウンにより発生したキャリアが接合部上方にあ
る酸化膜５中に飛び込みトラップされて蓄積され、酸化
膜５界面の空乏層が広がり、降伏電圧が上昇するという
ウォークアウト（ｗａｌｋ−ｏｕｔ）現象に起因するも
のである。本発明は上記の問題点を解決するためになさ
れたもので、経時変化の起こらない高安定ツェナーダイ
オードを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明のツェナーダイオ
ードは、ブレークダウンにより発生したキャリアの一部
がトラップされて、蓄積される接合部分および空乏層領
域直上にポリシリコン層を設けたものである。
ードは、ブレークダウンにより発生したキャリアの一部
がトラップされて、蓄積される接合部分および空乏層領
域直上にポリシリコン層を設けたものである。
【０００５】
【作用】上記のような構成にすると、ブレークダウンに
より発生したキャリアは、接合部分および空乏層領域直
上のポリシリコン層を通ってシリコン基板に流入し、蓄
積されることがなく、降伏電圧が殆んど経時変化するこ
とがなくなる。
より発生したキャリアは、接合部分および空乏層領域直
上のポリシリコン層を通ってシリコン基板に流入し、蓄
積されることがなく、降伏電圧が殆んど経時変化するこ
とがなくなる。
【０００６】
【実施例】図１は本発明の一実施例の断面構造を示し、
図２は図１に示す実施例の製造工程中の断面構造を示
す。図において図３と同一の符号は同一又は相当する部
分を示し、８はポリシリコン層である。まず、製造方法
について説明する。シリコン基板１表面に酸化膜５を形
成し、酸化膜５上からイオン注入によりＰ+拡散の外部
ベース層４を形成し
図２は図１に示す実施例の製造工程中の断面構造を示
す。図において図３と同一の符号は同一又は相当する部
分を示し、８はポリシリコン層である。まず、製造方法
について説明する。シリコン基板１表面に酸化膜５を形
成し、酸化膜５上からイオン注入によりＰ+拡散の外部
ベース層４を形成し
【図２（ａ）】、さらに、イオン注入によりＰ拡散のベ
ース層２を形成する
ース層２を形成する
【図２（ｂ）】。続いて、酸化膜５上からのイオン注入
によりベース層２内にＮ+拡散のエミッタ層３を形成し
によりベース層２内にＮ+拡散のエミッタ層３を形成し
【図２（Ｃ）】、次にエミッタ層３およびエミッタの空
乏層が広がる領域上の酸化膜５をエッチング除去し、表
面にポリシリコンをデポする。このポリシリコンには真
性領域より多めのＮ型不純物をイオン注入してもよい。
これは、ポリシリコンにキャリアがトラップされにくく
するためである。具体的には１×１０14／ｃｍ2程度の
ドーズ量が好ましい。また、上記ポリシリコンの形成に
は、シリコン基板１とのオーミック性を良くするため非
酸化性雰囲気中で行なう方法や、５００℃以下からのラ
ンプアップで行なう方法を採る。続いて、このポリシリ
コンをパターニングする
乏層が広がる領域上の酸化膜５をエッチング除去し、表
面にポリシリコンをデポする。このポリシリコンには真
性領域より多めのＮ型不純物をイオン注入してもよい。
これは、ポリシリコンにキャリアがトラップされにくく
するためである。具体的には１×１０14／ｃｍ2程度の
ドーズ量が好ましい。また、上記ポリシリコンの形成に
は、シリコン基板１とのオーミック性を良くするため非
酸化性雰囲気中で行なう方法や、５００℃以下からのラ
ンプアップで行なう方法を採る。続いて、このポリシリ
コンをパターニングする
【図２（ｄ）】。以後の工程は従来と全く同様で、酸化
膜６を形成し、コンタクトホールを開口し、アルミ配線
７を行なう
膜６を形成し、コンタクトホールを開口し、アルミ配線
７を行なう
【図１】。
【０００７】上記のように、接合部分および空乏層領域
直上の酸化膜５を除去し、この酸化膜５を除去した部分
にシリコン基板１とオーミック接続した導電体のポリシ
リコン層８を設けたツェナーダイオードでは、ブレーク
ダウンの際発生したキャリアは、大部分がポリシリコン
層８を経てシリコン基板１に流入するので、空乏層領域
直上に蓄積されることがなく、空乏層領域の広がりが経
時変化することがなく、降伏電圧がドリフトすることが
なくなる。
直上の酸化膜５を除去し、この酸化膜５を除去した部分
にシリコン基板１とオーミック接続した導電体のポリシ
リコン層８を設けたツェナーダイオードでは、ブレーク
ダウンの際発生したキャリアは、大部分がポリシリコン
層８を経てシリコン基板１に流入するので、空乏層領域
直上に蓄積されることがなく、空乏層領域の広がりが経
時変化することがなく、降伏電圧がドリフトすることが
なくなる。
【０００８】
【発明の効果】以上説明したとおり、本発明によれば、
ブレークダウンの際発生するキャリアによるウォークア
ウト（ｗａｌｋ−ｏｕｔ）現象がなくなり、経時変化す
ることのない非常に安定した降伏電圧が得られる。
ブレークダウンの際発生するキャリアによるウォークア
ウト（ｗａｌｋ−ｏｕｔ）現象がなくなり、経時変化す
ることのない非常に安定した降伏電圧が得られる。
【図１】本発明の一実施例を示す断面図である。
【図２】図１に示す実施例の製造工程を示す断面図であ
る。
る。
【図３】従来のこの種のツェナーダイオードの一例を示
す断面図である。
す断面図である。
１ シリコン基板 ２ ベース層 ３ エミッタ層 ４ 外部ベース層 ５ 酸化膜 ６ 酸化膜 ７ アルミ配線 ８ ポリシリコン層
Claims (1)
- 【請求項１】 半導体シリコン集積回路で基準電圧と
して使用する高安定ツェナーダイオードにおいて、 ブレークダウンにより発生するキャリアの一部がトラッ
プされて蓄積される接合部分および空乏層領域直上にポ
リシリコン層を設けたことを特徴とする高安定ツェナー
ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242492A JP3255698B2 (ja) | 1992-03-30 | 1992-03-30 | 高安定ツェナーダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10242492A JP3255698B2 (ja) | 1992-03-30 | 1992-03-30 | 高安定ツェナーダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05283715A JPH05283715A (ja) | 1993-10-29 |
| JP3255698B2 true JP3255698B2 (ja) | 2002-02-12 |
Family
ID=14327077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10242492A Expired - Fee Related JP3255698B2 (ja) | 1992-03-30 | 1992-03-30 | 高安定ツェナーダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255698B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4162566B2 (ja) | 2003-10-10 | 2008-10-08 | 沖電気工業株式会社 | 半導体装置 |
| DE102010028207A1 (de) * | 2010-04-26 | 2011-10-27 | Robert Bosch Gmbh | Gleichrichter-Brückenschaltung |
-
1992
- 1992-03-30 JP JP10242492A patent/JP3255698B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05283715A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100886883B1 (ko) | 순방향 및 역방향 차단 장치 및 그 제조 방법 | |
| EP0036319B1 (en) | Semiconductor device | |
| CA1055619A (en) | Integrated semiconductor circuit arrangement | |
| US3763408A (en) | Schottky barrier semiconductor device having a substantially non-conductive barrier for preventing undesirable reverse-leakage currents and method for making the same | |
| US4647958A (en) | Bipolar transistor construction | |
| US6583485B2 (en) | Schottky diode | |
| US4631568A (en) | Bipolar transistor construction | |
| US3710204A (en) | A semiconductor device having a screen electrode of intrinsic semiconductor material | |
| JPH05235014A (ja) | 半導体装置 | |
| EP0122004A2 (en) | Improved bipolar transistor construction | |
| US4713355A (en) | Bipolar transistor construction | |
| JP3255698B2 (ja) | 高安定ツェナーダイオード | |
| JP2989113B2 (ja) | 半導体装置およびその製法 | |
| CA1205577A (en) | Semiconductor device | |
| JPS6237547B2 (ja) | ||
| US4066484A (en) | Method of manufacture of a gold diffused thyristor | |
| US4905070A (en) | Semiconductor device exhibiting no degradation of low current gain | |
| KR100289742B1 (ko) | 반절연폴리실리콘막을이용한전력반도체장치 | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPS60113967A (ja) | 半導体装置の製造方法 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPH0376023B2 (ja) | ||
| JPS6136935A (ja) | 半導体装置の製造方法 | |
| JPH02103936A (ja) | 半導体装置 | |
| KR970018740A (ko) | 제너 다이오드 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |