KR0145118B1 - 다링톤 접속 반도체소자 및 그의 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자에 관한 것으로, 특히 제1 및 제2트랜지스터의 공통 콜렉터로 제공되는 고농도의 제1도전형의 반도체기판; 반도체 기판상에 에피택셜 성장된 저농도의 제1도전형의 에피층; 제1트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제2도전형의 제1베이스영역; 제1베이스영역과는 분리되고 제2트랜지스터의 베이스로 제공하기 위해 에피층에 형성된 제2도전형의 제2베이스영역; 제1베이스영역의 아래에 인접하여 상기 에피층에 형성된 고농도의 제2도전형의 제너영역; 고농도의 제1도전형의 에미터영역; 고농도의 제1도전형의 적어도 하나 이상의 제2에미터영역; 제1트랜지스터의 제2에미터전극; 및 제2베이스전극을 구비한 것을 특징으로 한다.

따라서, 본 발명에서는 콜렉터영역의 폭으로 제너전압을 제어할 수 있으므로 고전압특성을 향상시킬수 있다.

Description

다링톤접속 반도체소자 및 그 제조방법

제1도는 종래의 다링톤접속 반도체소자의 단면도.

제2도는 종래의 다링톤접속 반도체소자의 등가회로도.

제3도는 본 발명에 의한 다링톤접속 반도체소자의 단면도.

제4도는 본 발명에 의한 다링톤접속 반도체소자의 제조공정을 나타낸 공정 순서도.

*도면의 주요부분에 대한 부호의 설명

21:반도체기판22:P형 에피층

23,24:베이스영역34:제너영역

25:P형 불순물영역26,27,28,29,30:에미터영역

31:절연막32:전극

38:콜렉터 전극33,35,36,37:감광막

본 발명은 다링톤(Darlington)접속 반도체소자 및 그 제조방법에 관한 것으로, 특히 구동용 트랜지스터의 콜렉터와 베이스간의 고내압 제너 다이오드를 가지는 다링톤접속 트랜지스터 및 그 제조방법에 관한 것이다.

일반적으로 다링톤접속 트랜지스터는 턴-오프(Turn-Off)되는 동안에 갑작스러운 전압상승에 대해서 특별한 고려가 되어야 한다.

이는 다링톤접속 트랜지스터가 일반 싱글(Single)트랜지스터에 비하여 구조적으로 여러개의 트랜지스터의 콜렉터가 묶여져 있는 구조를 가지고 있기 때문에 콜렉터와 베이스간에 밀러 커패시터(Miller Capacitance)가 상대적으로 크게 되고 이러한 커패시터는 트랜지스터가 턴-오프되는 동안에 콜렉터에서의 전압상승을 dV/dt와 결합되어 베이스에 입력 변위전류로 나타나게 된다.

즉, i=C dv/dt(i=변위전류)

상기 변위전류는 베이스의 압력전류를 변화시키게 되며, 다링톤접속 트랜지스터의 높은 전류이득으로 인하여 트랜지스터를 파괴시키기에 충분한 전류가 되므로 신뢰성있는 소자 제작 및 응용분야에서 이러한 문제에 대한 고려는 필수적이며, 개선책으로 소자의 정격내압 이상의 변위 전압에 대한 제어를 위하여 콜렉터-베이스 또는 콜렉터-에미터단에 소자의 콜렉터-에미터전압을 기준으로 한 제너 다이오드를 내장한 구조를 이용하고 있다.

이러한 제너 다이오드 내장에 대하여 현재까지는 통상적인 제너전압을 이용하여 90V정도의 내압을 실현함으로써 낮은 구동전압을 갖는 소자의 설계는 가능하였지만 수백 볼트 이상의 고내압 제너 다이오드 내장은 불가능 하였다.

또한 이는 순수하게 제너 항복현상을 이용하게 됨으로써 소프트(SOFT)항복현상으로 인한 누설전류에 대한 문제등 신뢰성이 요구되는 응용분야에 적용이 제한되어 왔다.

종래의 다링톤접속 트랜지스터를 첨부된 도면을 참조하여 설명하면 다음과 같다.

제1도는 종래의 다링톤접속 반도체소자의 단면도이고, 제2도는 제1도의 반도체 소자의 등가회로도를 나타낸다.

종래의 다링톤접속 트랜지스터는 제1도에 도시한 바와같이 고농도 N형 실리콘기판(1)에 N형 에피층(Epi)(2)이 형성되고, 상기 N형 에피층(2)에 서로 격리되게 제1트랜지스터의 베이스영역(3)과 제2트랜지스터의 베이스영역(4)이 일정깊이로 형성된다. 그리고 상기 제1, 제2트랜지스터의 베이스영역(3,4)사이와 제1,제2 P형 웰(3,4)의 양측의 N형 에피층(2)에 고농도 N형 불순물층(5,6,7)이 형성되고, 상기 N형 불순물층(5,7)일측에는 채널 스톱층(Channel Stopper)(8,9)가 형성된다. 상기 제1,제2트랜지스터의 베이스영역(3,4)내에 고농도 N형 불순물층인 에미터영역(10,11,12,13,14)이 형성된다.

여기서, 제1트랜지스터의 베이스영역(3)내에는 하나의 N형 불순물층인 에미터영역(10)이 형성되고 제2트랜지스터의 베이스영역(4)내에는 4개의 N형 불순물층인 에미터영역(11,12,13,14)이 형성되며, N형 에피층(2)이 제1, 제2트랜지스터의 공통 콜렉터영역이 된다.

즉, N형 에피층(2), 제1트랜지스터의 베이스영역(3) 및 고농도 N형 불순물층인 에미터영역(10)이 제2도에서 제1트랜지스터(Q1)가 되고, N형 에피층(2), 제2트랜지스터의 베이스영역(4) 및 4개의 N형 불순물층인 에미터영역(11,12,13,14)이 다수개의 에미터를 갖는 또 하나의 트랜지스터(Q2)가 되며, 상기 고농도 N형 불순물층(5)과 제1트랜지스터의 베이스영역(3)의 PN접합이 제너 다이오드(ZD1)가 된다.

그러나, 이와같은 종래의 다링톤접속 트랜지스터에 있어서는 다음과 같은 문제점이 있다.

즉, 종래의 다링톤접속 트랜지스터는 고농도 P형 분순물층과 고농도 N형 불순물층 간의 통상적인 제너 항복현상을 이용하기 때문에 90V 정도의 내압을 실현하므로 고내압의 실현이 불가능하여 고전압 구동에는 사용할 수 없었다.

본 발명의 목적은 이와 같은 문제점을 해결하기 위하여 제너 다이오드의 고전압특성을 향상시킬 수 있는 다링톤접속 반도체소자 및 그 제조방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자는 제1 및 제2트랜지스터의 공통 콜렉터로 제공되는 고농도의 제1도전형의 반도체 기판; 반도체 기판상에 에피택셜 성장된 저농도의 제1도전형의 에피층; 제1트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제2도전형의 제1베이스영역; 제1베이스영역과는 분리되고 상기 제2트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제2도전형의 제2베이스영역; 제1베이스영여그이 아래에 인접하여 상기 에피층에 형성된 고농도의 제2도전형의 제너영역; 제1베이스영역에 형성된 고농도의 제1도전형의 에미터영역; 제2베이스영역에 형성된 고농도의 제1도전형의 적어도 하나 이상의 제2에미터영역; 제1베이스영역상에 형성되는 제1트랜지스터의 베이스 전극; 제1에미터영역상에 형성되는 제1트랜지스터의 제1에미터 전극; 적어도 하나 이상의 제2에미터영역상에 형성되는 제2트랜지스터의 제2에미터전극; 및 적어도 하나 이상의 제2에미터영역 주변의 제2베이스영역상에 형성되고 상기 제1에미터전극과 접속되는 제2베이스전극을 구비한 것을 특징으로 한다.

또한, 본 발명에 의한 제조방법은 제1 및 제2트랜지스터의 공통 콜렉터로 제공되는 고농도의 제1도전형의 반도체 기판상에 저농도의 제1도전형의 에피층을 성장시키는 단계; 에피층에 제너영역으로 제공하기 위한 고농도의 제2도전형의 제1불순물영역을 선택적으로 형성하고 활성화하는 단계; 에피층에 베이스영역으로 제공하기 위한 한 쌍의 제2도전형의 제2불순물영역들을 선택적으로 형성하되, 어느 하나의 제2불순물영역은 상기 제1불순물영역을 포함하도록 하고, 제2불순물 영역들을 활성화하여 제1불순물영역의 깊이가 제2불순물영역들의 깊이보다 깊게 형성하는 단계; 제1 및 제2제2불순물영역들에 고농도의 제1도전형의 제3불순물영역을 선택적으로 형성하는 단계; 및 제2불순물영역들 및 제3불순물영역들 상에 베이스 및 에미터전극을 형성하는 단계를 구비하는 것을 특징으로 한다.

이와같은 본 발명의 반도체 소자의 구조 및 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.

제3도는 본 발명에 의한 다링톤접속 트랜지스터의 단면도이고, 제4도는 본 발명에 의한 다링톤접속 반도체소자의 제조공정을 나타낸 공정순도서이다.

제3도를 참조하면, 고농도 N형 반도체 기판(21)에 N형 에피층(22)이 성장되고, 상기 N형 에피층(22)과 제2트랜지스터의 베이스영역(24)이 형성된다.

여기서, 제1트랜지스터의 베이스영역(23)과 제2트랜지스터 베이스영역(24)은 같은 깊이로 형성되나 제1트랜지스터의 베이스영역(23)의 중심 부분, 즉 제너영역(34)은 더 깊게 고농도로 형성되어 콜렉터영역인 에피층(21)과 제너 다이오드의 P+-N 접합이 된다.

그리고, 상기 제1트랜지스터의 베이스영역(23)에는 고농도 N형 불순물영역인 에미터영역(26)이 각각 형성되며, 상기 제2트랜지스터의 베이스영역(24)에는 4개의 고농도 N형 불순물영역인 에미터영역(27,28,29,30)이 형성된다.

상기 제1, 제2트랜지스터의 베이스영역(23,24)의 일측에는 필드제한링영역(FLR: feild litting ring) 및 채널 스톱층(CST)이 형성된다.

또한, 상기 고농도 N형 불순물영역인 에미터영역(26,27,28,29,30)과 제1, 제2트랜지스터의 베이스영역(23,24)에 콘택홀(CONTACT HOLE)을 갖는 절연막(31)이 상기와 같이 형성된 기판 전면에 형성되고, 상기 각 콘택 홀에는 전극(32)이 형성되며, 기판(21) 하측에는 콜렉터전극(38)이 형성된다.

상기와 같이 형성된 전극(32)은 제5도와 같은 회로를 구성하기 위하여 금속라인에 의해 배선된다.

이와같이 구성되는 본 발명의 다링톤접속 트랜지스터의 제조방법은 제4도와 같다.

제4도(a)와 같이 고농도 N형 반도체 기판(21)에 N형 에피층(22)을 성장한다.

제4도(b)와 같이 전면에 감광막(33)을 증착하고 노광 및 현상하여 제너영역을 정의한 후, 상기 감광막(33)을 마스크로 이용하여 기판(21)에 고농도 P형 불순물 이온 주입하고 확산시켜 1차 제1트랜지스터의 제너영역(34)을 형성한다.

제4도(c)와 같이 상기 감광막(33)을 제거하고 다시 전면에 감광막(35)을 증착하고 노광 및 현상하여 FLR 영역, 제1트랜지스터(Q1) 및 제2트랜지스터(Q2)의 베이스영역을 정의하여 P형 불순물 이온 주입과 확산공정으로 FLR, 2차 제1트랜지스터의 베이스영역(23), 제2트랜지스터의 베이스영역(24)을 형성한다.

제4도(d)와 같이 상기 감광막(35)을 제거하고 다시 전면에 감광막(37)을 증착하고 노광 및 현상으로 제1, 제2트랜지스터의 에미터영역 및 채널스톱퍼(CST)을 정의하여 고농도 N형 불순물 이온주입 및 확산 공정으로 제1, 및 제2트랜지스터의 베이스영역(23,24)내에 고농도 N형 불순물영역인 에미터영역(26,27,28,29,30)을 형성한다.

제4도(e)와 같이 상기 감광막(37)을 제거하고 전면에 절염막(산화막)(31)을 증착하고 선택적으로 식각하여 상기 고농도 P형 불순물영역(25) 및 고농도 N형 불순물영역인 에미터영역(26,27,28,29,30) 및 제1, 제2트랜지스터의 베이스영역(23,24)에 콘택 홀을 형성한다.

제4도(f)와 같이 전면에 도전체를 증착하고 선택적으로 제거하여 상기 각 콘택 홀에 전극(32)을 형성한다.

제4도(g)와 같이 기판(21)하측에도 콜렉터전극(38)을 형성하고 전면에 보호막(도면에는 도시되지 않음)을 형성하고 달링톤 트랜지스터의 배선라인을 형성한다.

여기서 1차 제1트랜지스터의 베이스영역(34)형성시의 이온주입 에너지는 2차 제1트랜지스터의 베이스영역형성시보다 더 강하게 하여 제1트랜지스터의 베이스영역(23)의 중앙부위가 더 깊게되어 제너영역(34)이 형성되도록 한다.

이와같은 제조방법에 의해 제조되는 본 발명의 다링톤접속 트랜지스터는 구동단의 베이스영역에 P형 불순물을 깊게 확산하여 (NPN 트랜지스터의 경우 임) 깊게 확산된 P+-N 접합과 기판(21)의 고농도 N형 영역 사이의 리치-쓰로우(REACH-THROUGH)항복현상을 이용하여 제너다이오드의 내압을 P+-N 접합과 기관(21)의 고농도 영역과의 폭 즉, 콜렉터 폭을 제어함으로써 제너 다이오드 내압을 제어할 수 있다.

이와같이 형성되는 달링톤 트랜지스터의 제너 다이오드 이외의 콜렉터-베이스 내압은 형성되는 제너 다이오드의 내압보다 높게 설계되기 때문에 제3도의 수직구조에서 보는 바와같이 FLR를 사용하게 되며, 따라서 콜렉트-베이스 간의 내압 및 콜렉터-에미터간의 내압은 제너 다이오드의 내압에 의하여 결정되게 된다.

결과적으로 본 발명의 다링톤접속 트랜지스터에 의하면 소자의 정격내압을 기준으로 한 제너 다이오드 내압을 얻을 수 있도록 형성함으로써 콜렉터단에서의 전압 상승을 억제할 수 있는 고전압 제너 다이오드를 내장할 수 있다.

Claims (5)

1. 제1 및 제2트랜지스터의 공통 콜렉터로 제공되는 고농도의 제1도전형의 반도체 기판; 상기 반도체 기판상에 에피택셜 성장된 저농도의 제1도전형의 에피층; 상기 제1트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제2도전형의 제1베이스영역; 상기 제1베이스영역과는 분리되고 상기 제2트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제2도전형의 제2베이스영역; 상기 제1베이스영역의 아래에 인접하여 상기 에피층에 형성된 고농도의 제2도전형의 제너영역; 상기 제1베이스영역에 형성된 고농도의 제1도전형의 에미터영역; 상기 제2베이스영역에 형성된 고농도의 제1도전형의 적어도 하나 이상의 제2에미터영역; 상기 제1 베이스영역상에 형성된 제1트랜지스터의 베이스전극; 상기 제1에미터영역상에 형성되는 제1트랜지스터의 제1에미터전극; 상기 적어도 하나 이상의 제2에미터영역상에 형성되는 제2트랜지스터의 제2에미터전극; 및 상기 적어도 하나 이상의 제2에미터영역 주변의 제2베이스영역상에 형성되고 상기 제1에미터전극과 접속되는 제2베이스전극을 구비한 것을 특징으로하는 다링톤접속 반도체소자.
2. 제1항에 있어서, 상기 제너영역과 상기 반도체 기판사이의 콜렉터 폭에 의해 제너영역의 내압을 조정하는 것을 특징으로 하는 다링톤 접속 반도체 소자.
3. 제1항 또는 제2항에 있어서, 상기 반도체소자는 제1 및 제2베이스영역을 둘러싸도록 상기 에피층에 형성된 제2도전형의 필드제한링영역을 더 구비하는 것을 특징으로 하는 반도체 소자.
4. 제1 및 제2트랜지스터의 공통 콜렉터로 제공되는 고농도의 제1도전형의 반도체 기판상에 저농도의 제1도전형의 에피층을 성장시키는 단계; 상기 에피층에 제너영역으로 제공하기 위한 고농도의 제2도전형의 제1불순물영역을 선택적으로 형성하고 활성화하는 단계; 상기 에피층에 베이스영역으로 제공하기 위한 한 쌍의 제2도전형의 제2불순물영역들을 선택적으로 형성하되, 어느 하나의 제2불순물영역은 상기 제1불순물영역을 포함하도록 하고, 제2불순물영역들을 활성화하여 제1불순물영역의 깊이가 제2불순물영역들의 깊이보다 깊게 형성하는 단계; 상기 제1 및 제2불순물영역들에 고농도의 제1도전형의 제3불순물영역을 선택적으로 형성하는 단계; 및 상기 제 2불순물영역들 및 제3불순물영역들 상에 베이스 및 에미터전극을 형성하는 단계를 구비하는 것을 특징으로 하는 다링톤접속 반도체소자의 제조방법.
5. 제4항에 있어서, 상기 제2불순물영역들을 둘러싸는 필드제한링영역을 상기 제2불순물영역과 동시에 형성하는 것을 특징으로 하는 다링톤접속 반도체소자의 제조방법.