KR0170200B1 - 제너 다이오드를 구비한 트랜지스터 및 그 제조방법 - Google Patents
제너 다이오드를 구비한 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR0170200B1 KR0170200B1 KR1019950055605A KR19950055605A KR0170200B1 KR 0170200 B1 KR0170200 B1 KR 0170200B1 KR 1019950055605 A KR1019950055605 A KR 1019950055605A KR 19950055605 A KR19950055605 A KR 19950055605A KR 0170200 B1 KR0170200 B1 KR 0170200B1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- conductivity type
- region
- high concentration
- concentration
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 238000007796 conventional method Methods 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
제너 다이오드를 구비한 트랜지스터 및 그 제조방법에 관하여 기재하고 있다. 이는, 고농도 제1 도전형 및 저농도 제1 도전형의 불순물층을 차례로 적층하여 이루어진 고농도 및 저농도 콜렉터영역, 상기 저농도 콜렉터영역 상에 형성되고, 제2 도전형의 불순물층으로 이루어진 베이스영역, 상기 베이스영역 내에 형성되고, 고농도 제1 도전형의 불순물층으로 이루어진 에미터영역을 구비하는 트랜지스터에 있어서, 상기 저농도 콜렉터영역 내에, 상기 베이스영역 및 상기 고농도 콜렉터영역과 접합을 이루도록 형성되어 제너 다이오드의 에노드로 사용될 고농도 제2 도전형의 불순물 영역을 구비하는 것을 특징으로 한다. 본 발명에 따른 트랜지스터 및 그 제조방법에 따르면, 종래와는 달리 장시간의 확산공정 없이 고농도 PN 접합을 형성할 수 있기 때문에, 종래에 비해 생산성을 향상시킬 수 있으며, 제조원가를 절감할 수 있다.
Description
제1도는 제너 다이오드가 내장된 다일링턴 트랜지스터의 등가회로도이다.
제2도는 종래기술에 따른 제너 다이오드 및 그 형성방법을 설명하기 위해 도시한 단면도이다.
제3도는 본 발명의 일 실시예에 따른 제너 다이오드를 설명하기 위해 도시한 단면도이다.
제4도 내지 제7도는 본 발명의 일 실시예에 따른 제너 다이오드 형성방법을 설명하기 위해 도시한 단면도들이다.
본 발명은 트랜지스터 및 그 제조방법에 관한 것으로, 특히 외부로부터 유기되는 써지(surge) 전압으로부터 트랜지스터를 보호하기 위한 제너 다이오드(zener diode)를 구비하는 트랜지스터 및 그 제조방법에 관한 것이다.
일반적으로 반도체 소자, 특히 트랜지스터가 그 부하단에 인덕터(inductor)를 구비하고, 스위칭 소자로 사용되는 경우, 트랜지스터의 콜렉터와 베이스 간에 제너 다이오드를 내장하게 된다. 이는, 트랜지스터의 스위칭 동작 중 스위칭 오프(off)시에, 부하단의 인덕터로부터 유기되는 높은 써지 전압으로부터 트랜지스터를 보호하기 위함이다.
트랜지스터를 보호하기 위한 상기 제너 다이오드는, 정전압 항복(zener breakdown) 특성을 갖는 정전압 소자로써 제너 다이오드를 형성하는 종래의 방법은, 트랜지스터의 기 형성된 베이스를 제너 다이오드의 에노드(anode)로 이용하고 에미터와 콜렉터의 중간 농도를 갖는 영역을 추가적으로 베이스와 이웃하게 형성, 캐소우드(cathode)로 사용한다. 그러나 이는, 300∼500V 정도의 제너 다이오드 항복 전압을 안정적으로 요구하는 전력 전력용 스위칭 소자에 사용하기에는 부적합하다.
따라서, 트랜지스터의 베이스의 일부에 고농도 불순물층을 형성하여 제너 다이오드의 에노드로 이용하고, 고농도 콜렉터영역을 캐소우드로 사용하는 방법이 제안되어 있다. 고이득 또는 높은 임피던스를 필요로 하는 경우 사용되는 다알링턴(darlington) 트랜지스터에 제너 다이오드를 내장하는 방법을 제1도 및 제2도를 참조하여 설명한다.
제1도는 제너 다이오드가 내장된 다알링턴 트랜지스터의 등가회로도이고, 제2도는 종래기술에 따른 제너 다이오드 및 형성방법을 설명하기 위해 도시한 단면도이다.
제1도를 참조하면, 다알링턴 트랜지스터는 높은 전류증폭율을 얻기 위해 극성이 같은 두 개의 트랜지스터(Q1, Q2)를 접속한 트랜지스터로서, NPN 다알링턴 트랜지스터를 써지 전압으로부터 보호하기 위한 제너 다이오드(Z)의 에노드가 제1 트랜지스터(Q1)의 베이스(B)에 접속되며, 캐소우드가 제1 및 제2 트랜지스터의 콜렉터(C)에 접속된다.
제2도를 참조하면, 도면부호 1 및 3은 고농도 및 저농도 불순물층으로 이루어진 콜렉터영역을, 5 및 7은 상기 콜렉터영역 상에 형성된 제1 및 제2 트랜지스터의 베이스영역을, 9 및 11은 상기 제1 및 제2 트랜지스터의 베이스영역 내에 형성된 제1 및 제2 트랜지스터의 에미터영역을, 13은 채널저지층을 15는 제너 다이오드의 에노드로 사용될 고농도 불순물 영역을, 17은 절연층을, 19는 제1 트랜지스터의 베이스 전극을, 21은 제1 트랜지스터의 에미터와 제2 트랜지스터의 베이스를 접속하기 위한 전극을, 23은 제2 트랜지스터의 에미터 전극을, 25는 제1 및 제2 트랜지스터의 콜렉터 전극을 각각 나타낸다.
상기한 구조에 따르면, 베이스영역(5) 및 저농도 콜렉터영역(3)을 관통하여 형성된 고농도 불순물 영역(15)의 제너 다이오드의 에노드로 사용되고, 고농도 콜렉터영역(1)이 캐소우드로 사용된다.
그러나, 제너 다이오드의 에노드로 사용될 상기 고농도 불순물 영역(15)은 베이스영역 및 저농도 콜렉터영역 내에 형성되어 고농도 콜렉터영역과 접합을 이루어야 하기 때문에, 이를 형성하기 위해서는 장시간의 확산공정이 필요하다. 이와 같은 장시간의 확산공정은 생산성을 저하시키고, 제조원가를 증가시키는 문제점을 발생시킨다.
따라서, 본 발명의 목적은 고농도 PN 접합을 이루고, 장시간 확산공정 없이 형성된 제너 다이오드를 구비한 트랜지스터를 제공하는 것이다
본 발명의 다른 목적은 상기한 트랜지스터를 제조하기에 적합한 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 고농도 제1 도전형 및 저농도 제1 도전형의 불순물층을 차례로 적층하여 이루어진 고농도 및 저농도 콜렉터영역;
상기 저농도 콜렉터영역 상에 형성되고, 제2 도전형의 불순물층으로 이루어진 베이스 영역;
상기 베이스영역 내에 형성되고, 고농도 제1 도전형의 불순물층으로 이루어진 에미터영역을 구비하는 트랜지스터에 있어서,
상기 저농도 콜렉터영역 내에, 상기 베이스영역 및 상기 고농도 콜렉터영역과 접합을 이루도록 형성되어 제너 다이오드의 에노드로 사용될 고농도 제2 도전형의 불순물 영역을 구비하는 것을 특징으로 하는 트랜지스터를 제공한다.
상기 다른 목적을 달성하기 위하여 본 발명은, 고농도 및 저농도 제1 도전형의 불순물층이 적층되어 형성된 반도체 기판에, 고농도 제2 도전형의 불순물을 선택적으로 중착한 다음 확산시켜 저농도 제1 도전형의 불순물층의 소정영역에 고농도 제2 도전형의 불순물층을 형성하는 제1 단계:
고농도 불순물층이 형성된 상기 결과물 상에 상기 저농도 제1 도전형의 불순물층과 동일 도전형, 동일 농도를 갖는 에피층을 형성하는 제2단계;
상기 에피층 내에 제2 도전형의 불순물을 선택적으로 증착한 다음 확산시켜 트랜지스터의 베이스영역을 형성하는 제3단계 ; 및
상기 베이스영역 내에 제1 도전형의 불순물을 선택적으로 증착한 다음 확산시켜 트랜지스터의 에미터영역을 형성하는 제4단계를 구비하는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
본 발명의 일 실시예에 따르면, 상기 제1 단계에서의 고농도 제2 도전형의 불순물층 형성시, 고농도 제1 도전형의 콜렉터영역과 접합을 이루도록 형성하고, 상기 트랜지스터는 NPN 다알링톤 트랜지스터인 것이 바람직하다.
따라서, 종래와는 달리 장시간의 확산공정 없이 고농도 PN 접합을 형성할 수 있기 때문에, 종래에 비해 생산성을 향상시킬 수 있으며, 제조원가를 절감할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제3도는 본 발명의 일 실시예에 따른 제너 다이오드를 설명하기 위해 도시한 단면도이다.
제3도를 참조하면, 도면부호 50 및 52는 고농도 및 저농도 불순물층으로 이루어진 콜렉터 영역을, 54는 상기 저농도 콜렉터영역 내에 형성되어 제너 다이오드의 에노드로 사용될 고농도 제2 도전형의 불순물층을, 56은 상기 저농도 콜렉터영역 상에 형성된 저농도 제1 도전형의 에피층을, 60 및 62는 상기 콜렉터영역 상에 형성된 제1 및 제2 트랜지스터의 베이스영역을, 64는 절연층을, 66 및 68은 제1 및 제2 트랜지스터의 에미터영역을, 70은 채널저지층을, 72는 제1 트랜지스터의 베이스 전극을, 74는 제1 트랜지스터의 에미터와 제2 트랜지스터의 베이스를 접속하기 위한 전극을 76은 제2 트랜지스터의 에미터 전극을, 78은 제1 및 제2 트랜지스터의 콜렉터 전극을 각각 나타낸다.
상기 본 발명의 일 실시예에 의하면, 저농도 콜렉터영역(52) 내에 고농도 제2 도전형의 불순물영역인 제너 다이오드의 에노드(54)가 형성되어 있다. 이는, 캐소우드로 사용될 고농도 콜렉터 영역(50)과 인접하여, 고농도 PN 접합을 형성한다. 따라서, 고전압, 예컨대 300∼500V의 항복전압을 안정적으로 유지하여 고전력 스위칭 소자에 사용될 수 있다.
제4도 내지 제7도는 본 발명의 일 실시예에 따른 제너 다이오드 형성방법을 성명하기 위해 도시한 단면도들이다.
제4도는 제너 다이오드의 에노드(54)를 형성하는 단계를 도시한 것으로서, 이는, 고농도 제1 도전형의 불순물층(50) 및 저농도 제1 도전형의 불순물층(52)이 적층될 반도체 기판 상에, 통상의 사진공정을 이용하여 감광막 패턴(도시되지 않음)을 형성하는 제1 공정, 상기 감광막 패턴을 이온주입 마스크로 사용하고 고농도 제2 도전형의 불순물을 주입하여, 상기 저농도 제1 도전형의 불순물층(52)에 제너 다이오드의 에노드(54)를 형성하는 제2 공정으로 이루어진다.
여기에서 상기 고농도 및 저농도 제1 도전형의 불순물층(50 및 52)는 제1 및 제2 트랜지스터의 콜렉터로 사용된다.
제5도는 에피층(56)을 형성하는 단계를 도시한 것으로서, 이는, 제너 다이오드의 에노드(54)가 형성된 결과물 상에, 통상의 방법을 이용하여, 상기 저농도 제1 도전형의 불순물층(52)과 동일 도전형, 동일농도를 갖는 에피층(56)을 형성하는 공정으로 이루어진다.
제6도는 제1 및 제2 트랜지스터의 베이스영역(60 및 62)을 형성하는 단계를 도시한 것으로서, 이는, 에피층(56)이 형성된 결과를 상에 절연물을 증착한 다음 패터닝하여 상기 에피층(56)을 부분적으로 노출시키는 제1 절연층(58)을 형성하는 제1 공정, 상기 제1 절연층(58)을 이온주입 마스크로 사용하고 제2 도전형의 불순물을 이온주입하여 제1 및 제2 트랜지스터의 베이스영역(60 및 62)을 형성하는 제2 공정으로 이루어진다.
제7도는 제1 및 제2 트랜지스터의 에미터영역(66 및 68) 및 채널저지층(70)을 형성하는 단계를 도시한 것으로서, 이는 제1 절연층(58)을 제거하는 제1 공정, 그 결과물 상에 절연물을 증착한 다음 패터닝하여 상기 에피층(56) 및 베이스영역(60 및 62)을 부분적으로 노출시키는 제2 절연층(64)을 형성하는 제2 공정, 상기 제2 절연층(64)을 이온주입 마스크로 사용하고 고농도 제1 도전형의 불순물을 주입하여 상기 제1 및 제2 트랜지스터의 베이스영역(60 및 62) 내에 제1 및 제2 에미터영역(66 및 68)을 형성하고, 상기 에피층(56) 내에 채널저지층(70)을 형성하는 제3 공정으로 이루어진다.
이후, 도면에 도시되지는 않았지만, 통상의 방법을 이용하여 에미터, 베이스 및 콜렉터 전극을 형성하여 제3도의 다알링톤 트랜지스터를 완성한다.
상술한 바와 같이 본 발명의 일 실시예에 따르면, 저농도 콜렉터영역 내에 고농도 제2 도전형의 불순물 영역을 형성하여 이를 에노드(54)로 사용하고, 이와 인접한 고농도 제1 도전형의 콜렉터영역을 캐소우드로 사용함으로써 고농도 PN 접합을 갖는 제너 다이오드를 형성한다. 따라서, 종래와는 달리 장시간의 확산공정 없이 고농도 PN접합을 형성할 수 있기 때문에, 종래에 비해 생산성을 향상시킬 수 있으며, 제조원가를 절감할 수 있다.
본 발명을 일실시예를 들어 한정적으로 설명하였으나, 이에 한정되지 않고 본 발명의 사상의 범위 내에서 당해 분야의 통상의 지식을 가진 자에 의해 본원 발명에 대한 각종 변형이 가능함은 자명하다.
Claims (4)
- 고농도 제1 도전형 및 저농도 제1 도전형의 불순물층을 차례로 적층하여 이루어진 고농도 및 저농도 콜렉터영역; 상기 저농도 콜렉터영역 상에 형성되고, 제2 도전형의 불순물층으로 이루어진 베이스영역; 상기 베이스영역 내에 형성되고, 고농도 제1 도전형의 불순물층으로 이루어진 에미터영역을 구비하는 트랜지스터에 있어서, 상기 저농도 콜렉터영역 내에, 상기 베이스영역 및 상기 고농도 콜렉터영역과 접합을 이루도록 형성되어 제너 다이오드의 에노드로 사용될 고농도 제2 도전형의 불순물 영역을 구비하는 것을 특징으로 하는 트랜지스터.
- 고농도 및 저농도 제1 도전형의 불순물층이 적층되어 형성된 반도체 기판에, 고농도 제2 도전형의 불순물을 선택적으로 증착한 다음 확산시켜 저농도 제1 도전형의 불순물층의 소정영역에 고농도 제2 도전형의 불순물층을 형성하는 제1단계; 고농도 불순물층이 형성된 상기 결과물 상에 상기 저농도 제1 도전형의 불순물층과 동일 도전형, 동일 농도를 갖는 에피층을 형성하는 제2단계; 상기 에피층 내에 제2 도전형의 불순물을 선택적으로 증착한 다음 확산시켜 트랜지스터의 베이스영역을 형성하는 제3단계 : 및 상기 베이스영역 내에 제1 도전형의 불순물을 선택적으로 증착한 다음 확산시켜 트랜지스터의 에미터영역을 형성하는 제4단계를 구비하는 것을 특징으로 하는 트랜지스터 제조방법.
- 제2항에 있어서, 상기 제1 단계에서의 고농도 제2 도전형의 불순물층 형성시, 고농도 제1 도전형의 콜렉터영역과 접합을 이루도록 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
- 제2항에 있어서, 상기 트랜지스터는 NPN 다알링톤 트랜지스터인 것을 특징으로 하는 트랜지스터 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950055605A KR0170200B1 (ko) | 1995-12-23 | 1995-12-23 | 제너 다이오드를 구비한 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950055605A KR0170200B1 (ko) | 1995-12-23 | 1995-12-23 | 제너 다이오드를 구비한 트랜지스터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970054540A KR970054540A (ko) | 1997-07-31 |
KR0170200B1 true KR0170200B1 (ko) | 1999-02-01 |
Family
ID=19443839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950055605A KR0170200B1 (ko) | 1995-12-23 | 1995-12-23 | 제너 다이오드를 구비한 트랜지스터 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0170200B1 (ko) |
-
1995
- 1995-12-23 KR KR1019950055605A patent/KR0170200B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970054540A (ko) | 1997-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
EP0420672B1 (en) | Semiconducteur stubstrate structure for use in power IC device | |
US5654225A (en) | Integrated structure active clamp for the protection of power devices against overvoltages, and manufacturing process thereof | |
JPH07193154A (ja) | 半導体集積デバイス | |
KR100275758B1 (ko) | 제너 다이오드를 내장한 수평형 모스 게이트형 반도체 소자 및그 제조 방법 | |
US4404738A (en) | Method of fabricating an I2 L element and a linear transistor on one chip | |
KR20010038931A (ko) | Sipos를 이용한 고전압 반도체소자 및 그 제조방법 | |
JPH07312370A (ja) | 半導体装置 | |
JPH0133954B2 (ko) | ||
KR0170200B1 (ko) | 제너 다이오드를 구비한 트랜지스터 및 그 제조방법 | |
JP4819986B2 (ja) | 電力用mosトランジスタ及びその製造方法 | |
JP3099917B2 (ja) | 電界効果トランジスタ | |
JP4275763B2 (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
EP0109888A2 (en) | Subsurface Zener diode | |
US6093955A (en) | Power semiconductor device | |
KR0145118B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
KR100192966B1 (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
KR970009032B1 (ko) | 전력용 반도체 장치 및 그 제조방법 | |
KR19990065744A (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
KR100591247B1 (ko) | 이종접합 전계효과 트랜지스터 및 그 제조방법 | |
EP0052465B1 (en) | I2l semiconductor device | |
KR100319872B1 (ko) | 신뢰성이개선된바이씨모스(BiCMOS)반도체장치의제조방법 | |
KR100336557B1 (ko) | 정전방전보호소자 제조방법 | |
KR100264519B1 (ko) | 바이폴라 트랜지스터 제조방법 | |
KR0145119B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110930 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20120918 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |