JP4819986B2 - 電力用ｍｏｓトランジスタ及びその製造方法 - Google Patents
電力用ｍｏｓトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP4819986B2 JP4819986B2 JP2000087378A JP2000087378A JP4819986B2 JP 4819986 B2 JP4819986 B2 JP 4819986B2 JP 2000087378 A JP2000087378 A JP 2000087378A JP 2000087378 A JP2000087378 A JP 2000087378A JP 4819986 B2 JP4819986 B2 JP 4819986B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- source region
- opening
- drift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 210000000746 body region Anatomy 0.000 claims description 91
- 239000012535 impurity Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005484 gravity Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/086—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/0869—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電力用MOSトランジスタ及びその製造方法に係り、より詳細には低いオン抵抗と高い信頼性を有する電力用MOSトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
一般的に電力用MOSトランジスタは、バイポーラトランジスタに比べて低い入力インピーダンス、速いスイッチング速度及び優れた安全動作領域などの多くの長所を有している。しかし電力用MOSトランジスタは寄生バイポーラトランジスタを有している。その寄生バイポーラトランジスタがターンオンされれば、オン状態でラッチされて結局素子自体が破損される場合が発生する。従って寄生バイポーラトランジスタがターンオンされる可能性を最大限抑制する必要がある。
【０００３】
寄生バイポーラトランジスタのターンオンを抑制するためのいろいろな方法が提案されたが、そのうち代表的な方法の一つはエミッタバラスト(emitter ballast)抵抗を作る方法である。この方法はN+型ソース領域内でソースコンタクトを通じて流れる電流の移動距離を長く形成してN+型ソース領域内の電位を増やし、これによりN+型ソース領域とP-型ボディ領域との接合での電位差を減らすことによって寄生バイポーラトランジスタのターンオンを抑制する方法である。
【０００４】
図１はエミッタバラスト抵抗を作ることによって寄生バイポーラトランジスタのターンオンが抑制されるように提案された従来の電力用MOSトランジスタのセルレイアウト図である。
図１を参照すれば、ゲート電極１０が一定の開口部５を有して形成されているし、P-型ボディ領域(図面で点線で示された内部領域)１１は前記ゲート電極１０をマスクとしてイオン注入工程及び拡散工程を実施することによって形成される。N+型ソース領域１２は前記P-型ボディ領域１１の表面一定領域で前記ゲート電極１０の縁部に沿って四角輪状で形成されているサイド領域を含む。またN+型ソース領域１２は、前記縁部領域中で水平方向に相互対向している二つの領域を連結すると同時にソースコンタクト１３を通じてソース電極とコンタクトされるコンタクト領域も含む。
【０００５】
このような従来の電力用MOSトランジスタにおいて、電流の一部分はN+型ソース領域１２のサイド領域に沿って流れてコンタクト領域を通じてソースコンタクト１３に流れる。従ってN+型ソース領域１２の全領域がソース電極とコンタクトされている既存の電力用MOSトランジスタに比べてN+型ソース領域１２内での電流の移動距離が長くなって電圧降下量が増加し、結果的にN+型ソース領域１２とP-型ボディ領域１１との相対的な電位差を低めることによって寄生バイポーラトランジスタのターンオンを抑制することができる。
【０００６】
【発明が解決しようとする課題】
ところが、前記のような従来の電力用MOSトランジスタはチャンネルがP-型ボディ領域１１の回りに沿って連続的に形成される構造で、これにより寄生バイポーラトランジスタもP-型ボディ領域１１の回りに沿って連続的に存在する構造である。結局エミッタバラスト抵抗成分によって寄生バイポーラトランジスタのターンオンを抑制するには効果があるが、究極的には寄生バイポーラトランジスタの密度が増加して寄生バイポーラトランジスタのターンオンを抑制するには限界がある。さらにN+型ソース領域１２内での電流の移動通路が並列に形成されているのでエミッタバラスティング効果が低下される恐れもある。
【０００７】
このような問題点を解決するためには寄生バイポーラトランジスタの密度を減らすべきであるが、この場合には同時にチャンネル密度も減少されて素子のオン抵抗が増加し素子のサイズも大きくなる。従って寄生バイポーラトランジスタのターンオンを十分に抑制できる高い信頼性と素子特性の重要な要素の一つである低いオン抵抗とはトレード-オフ(trade-off)の関係にある。
【０００８】
本発明は上記の点に鑑みなされたもので、その目的は、ボディ領域とソース領域の構造を変えることによって低いオン抵抗と高い信頼性を同時に有することができる電力用MOSトランジスタを提供することにある。
さらに、本発明の他の目的は、前記電力用MOSトランジスタを製造する方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係る電力用MOSトランジスタは、第１導電型の半導体基板を使用して備えられたドレイン領域上に同一導電型のドリフト領域が配置される。このドリフト領域上にはゲート絶縁膜を介在してゲート電極が形成されるが、このゲート電極は前記ドリフト領域の一部を露出させながら相互一定間隔で離隔した多角形状の開口部を有する。前記ドリフト領域の上部一定領域ではボディ領域が前記第１導電型と反対導電型の第２導電型で形成されるが、このボディ領域は前記開口部から拡張されて縁部が前記ゲート電極と重畳されるように形成され、ゲート電極と重畳された部分中前記開口部の少なくとも相互対向する二つの辺と隣接した部分ではチャンネルが形成されない。ソース領域は前記ボディ領域内に形成され、ボディ領域内のチャンネルが形成される部分と接してストライプ型で形成された第１ソース領域と、相互対向した第１ソース領域を相互連結する第２ソース領域とを含む。そしてソース電極は前記ソース領域と電気的に連結されるように形成され、ドレイン電極は前記ドレイン領域と電気的に連結されるように形成される。
【００１０】
前記ボディ領域は、前記ドリフト領域の表面と接しながら前記ゲート電極と重畳されるが、前記第１ソース領域と接してチャンネルが形成される第１ボディ領域と、前記ドリフト領域の表面と接しながら前記ゲート電極と重畳されるが、前記第１ソース領域と接しなくチャンネルが形成されない第２ボディ領域と、前記ドリフト領域の表面と接しながら前記開口部により露出されるが、前記第１ボディ領域との間には前記第１ソース領域が介在され、前記第２ボディ領域とは直接接する第３ボディ領域と、前記ドリフト領域内で前記第１及び第２ソース領域を取り囲みながら前記第１、第２及び第３ボディ領域を相互連結する第４ボディ領域とを含むことが望ましい。
前記第２及び第３ボディ領域での不純物濃度は、前記第１ボディ領域での不純物濃度より高いことが望ましい。
前記第２ボディ領域は前記第２ソース領域と並んで形成されることができ、前記ソース電極は前記第２ソース領域と直接連結されることができる。
【００１１】
本発明に係る電力用MOSトランジスタの製造方法は次のような段階を含む。第１導電型の半導体基板を使用してドレイン領域を形成する。前記ドレイン領域上に同一導電型のドリフト領域を形成する。前記ドリフト領域上にゲート絶縁膜を介在してゲート電極を形成するが、前記ドリフト領域の一部を露出させる多角形状の開口部を有するようにする。前記ゲート電極をマスクとしたイオン注入及び拡散工程を遂行して第２導電型のボディ領域を形成するが、前記開口部から拡張されて前記ボディ領域の全縁部が前記ゲート電極と重畳されるようにする。前記ゲート電極及びマスクパターンをマスクとしたイオン注入及び拡散工程を遂行して前記ボディ領域の縁部中一部だけチャンネルが形成されるように第１導電型のソース領域を形成する。前記ソース領域と電気的に連結するようにソース電極を形成する。そして前記ドレイン領域と電気的に連結されるようにドレイン電極を形成する。
【００１２】
前記ソース領域を形成するのに用いられるマスクパターンは前記開口部の相互対向する少なくとも二つの辺と接触され、残りの辺とは一定幅で離隔した第１開口部を有し、さらにこの第１開口部を相互連結する第２開口部を有することが望ましい。
【００１３】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明の実施の形態は様々な形態に変形させることができるから、本発明の範囲が後述する実施形態に限定されると解釈してはいけない。本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面で層や領域の厚さは明細書の明確性のために誇張されている。図面上で同じ符号は同じ要素を示す。また"ある層が他の層または基板の上部にある"と記載された場合、前記ある層が前記他の層または基板の上部に直接存在する場合もあり、その間に第３の層が介在される場合もある。
【００１４】
図２乃至図４を参照すれば、本発明の望ましい実施形態に係る電力用MOSトランジスタは複数個の隣接したセルを含む。各々のセルはドレイン領域１００、ドリフト領域１１０、ゲート絶縁膜１２０、ゲート電極１３０、ボディ領域１４０、n+型第１ソース領域１５１、n+型第２ソース領域１５２、ソース電極１６０及びドレイン電極１７０を含む。
【００１５】
前記ドリフト領域１１０は、高濃度の第１導電型、例えばn型で不純物ドーピングされた半導体基板を使用して備えられたドレイン領域１００上に配置される。ドリフト領域１１０はエピタキシャル成長法を使って形成でき、不純物濃度はドレイン領域１００内の不純物濃度より低濃度である。ドリフト領域１１０上にはゲート絶縁膜１２０を介在してゲート電極１３０が形成される。ゲート電極１３０は各セルごとに開口部２００を有するが、各開口部２００は隣接セルの開口部２００と一定の間隔dで離隔される。ゲート電極１３０はドーピングされたポリシリコン膜を使用して形成できる。ゲート電極１３０により形成された開口部２００は四角形または六角形のような多角形状でなされているが、本実施形態では四角形状を例として説明する。
【００１６】
各セルのボディ領域(点線で示された四角形内部)１４０は第１導電型と反対導電型の第２導電型、例えばp型で不純物ドーピングがなされ、ドリフト領域１１０の上部一定領域に形成される。このボディ領域１４０は第１ボディ領域１４１、第２ボディ領域１４２、第３ボディ領域１４３及び第４ボディ領域１４４の４つの領域に区別できる。
第１ボディ領域１４１はチャンネルが形成される領域である。図３に示したように、第１ボディ領域１４１はドリフト領域１１０の表面１７５と接しながらゲート電極１３０と重畳される。望ましくは、前記第１ボディ領域１４１は低い不純物濃度を有する。
【００１７】
図４に示したように、第２ボディ領域１４２は、第１ボディ領域１４１のようにドリフト領域１１０の表面１７５と接しながらゲート電極１３０と重畳される領域であるが、その不純物濃度が高濃度で形成されてチャンネルが形成されない領域である。
図３及び図４に示したように、第３ボディ領域１４３はドリフト領域１１０の表面１７５と接しながら前記開口部２００により露出される領域であって、第１ボディ領域１４１とは所定間隔離隔していて第２ボディ領域１４２とは直接接する領域である。第３ボディ領域１４３での不純物濃度は第２ボディ領域１４２での不純物濃度のように高濃度である。
第４ボディ領域１４４はドリフト領域１１０内で前記第１、第２及び第３ボディ領域１４１、１４２、１４３を相互連結する領域である。
【００１８】
前記第１ボディ領域１４１と第３ボディ領域１４３との間にはn+型第１ソース領域１５１がストライプ型で配置され、相互対向する第１ソース領域１５１を連結するn+型第２ソース領域１５２が第３ボディ領域１４３の表面を横切って形成される。このように第１ソース領域１５１が第１ボディ領域１４１と第３ボディ領域１４３との間でのみ形成され第２ボディ領域１４１と第３ボディ領域１４３との間では形成されないので、第１ボディ領域１４１では寄生バイポーラトランジスタが相変らず存在するが第２ボディ領域１４２では寄生バイポーラトランジスタが存在しなくなる。従って全体的に寄生バイポーラトランジスタの密度が減少して素子の信頼性が増加する。
【００１９】
一方、第２ソース領域１５２は第１ソース領域１５１を相互連結する役割以外にもコンタクト領域でソース電極１６０と連結される。従って第１ソース領域１５１でエミッタバラスティング効果が発生して第１ボディ領域１４１と第１ソース領域１５１との電位差を低められ、これにより寄生バイポーラトランジスタによるラッチ-アップが抑制される。さらに従来の場合とは違って第１ソース領域１５１内での電流移動経路が直列でなされているのでエミッタバラスティング効果もさらに顕著に示される。
【００２０】
ソース電極１６０は第２ソース領域１５２と電気的に連結され、第２ソース領域１５２を通して第１ソース領域１５１とも電気的に連結される。ドレイン電極１７０はドレイン領域１００と電気的に連結される。
【００２１】
一方、本発明に係る電力用MOSトランジスタで、寄生バイポーラトランジスタの密度が減少して素子の信頼性は増加するが、相対的にチャンネル密度は減少する。チャンネル密度の減少によって一番影響を受ける素子の特性はオン抵抗である。一般的にチャンネル密度が減少すれば素子のオン抵抗も減少する。素子のオン抵抗はトランジスタ内部のいろいろな抵抗成分の組合でなされる。例えば素子のオン抵抗はチャンネル抵抗、蓄積抵抗、JFET抵抗、ドリフト抵抗などの合計で示すことができる。ところが、このようないろいろな抵抗成分が素子のオン抵抗に影響をおよぼす程度は素子の定格電圧に従って変わる。
【００２２】
図５は、このようないろいろな抵抗成分が素子の定格電圧に従って素子のオン抵抗にどのように影響を及ぼすかを示すグラフである。
図５を参照すれば、素子の定格電圧が約５０Vの場合に素子のオン抵抗はチャンネル抵抗RCHにより大きく左右される。そして素子の定格電圧が約１００Vの場合に素子のオン抵抗はチャンネル抵抗RCH及びドリフト抵抗RDRIFTにより大きく左右される。即ち、チャンネル抵抗RCHの比重はやや減少し、ドリフト抵抗RDRIFTの比重は大きく増加し、他の残りの抵抗成分の基板抵抗RSUB、JFET抵抗RJFET及びソース抵抗RSOURCEの比重はほとんど影響を及ぼさない程度になる。一方、本発明に係る電力用MOSトランジスタが適用されうる素子の定格電圧が約５００Vの場合には、素子のオン抵抗がほとんどドリフト抵抗RDRIFTにより左右され、チャンネル抵抗RCHは素子のオン抵抗に大きい影響を及ぼさない。
従って本発明に係る電力用MOSトランジスタでは、チャンネル密度が減少してチャンネル抵抗が増加しても素子のオン抵抗はほとんど増加しないので素子の電気的な特性を良好に維持できる。
【００２３】
本発明の重要な特徴中他の一つは第２ボディ領域１４２での不純物濃度制限がないという点である。即ち、第２ボディ領域１４２はチャンネルが形成される必要がない領域であるので不純物濃度を高く維持しても素子の特性に悪い影響を及ぼさない。従って本発明に係るMOSトランジスタは、第２ボディ領域１４２での不純物濃度を第３ボディ領域１４３でのように高濃度で形成することによって第３ボディ領域１４３を拡張させたことと同じ効果を示すことができる。これによる長所を図面を参照して説明すれば次の通りである。
【００２４】
図６は、本発明に係る電力用MOSトランジスタの等価回路図である。この等価回路図には寄生バイポーラトランジスタ６００、電力用MOSトランジスタ７００及びダイオード８００が示されている。MOSトランジスタ７００は図２乃至図４を参照して上述された。寄生バイポーラトランジスタ６００はnpnトランジスタである。この寄生バイポーラトランジスタ６００でソース領域１５１、１５２はエミッタEを形成し、ボディ領域１４１、１４２、１４３、１４４とドリフト領域１１０は各々ベースBとコレクタCを形成する。ダイオード８００はアノードとしてのボディ領域１４２、１４３、１４４とカソードとしてのドリフト領域１１０との間に形成される。
【００２５】
図６を参照すれば、寄生バイポーラトランジスタ６００のコレクタ端子Cは電力用MOSトランジスタ７００のドリフト/ドレイン領域(図３及び図４の１１０、１００)を通してドレイン端子Dと連結され、エミッタ端子Eは第１ソース領域(図２乃至図４の１５１)と第１ソース領域内のエミッタバラスティング抵抗R１を通してソース端子Sと連結され、そしてベース端子Bはボディ領域(図２乃至図４の１４０)とボディ領域内の抵抗R２を通してソース端子Sと連結される。一方、ソース端子Sとドレイン端子Dとの間にはソース端子S側をアノードとしドレイン端子D側をカソードとするダイオード８００が形成される。
【００２６】
前記ダイオード８００は前記MOSトランジスタ７００がスイッチング動作を遂行する場合に外部のインダクタ負荷に貯蔵されたエネルギを放出するのに使われる。従ってダイオード８００の容量は素子の安全性に大きい影響を及ぼす。例えばダイオード８００の容量が小さくてMOSトランジスタの逆方向電流を十分に排出できなければ素子に致命的な損傷が加わる恐れがある。本発明では前記ダイオード８００のアノード端子に連結される第３ボディ領域１４３が第２ボディ領域１４２まで拡張されたことと同じ効果が示されるので、ダイオード８００を通した逆方向電流を十分に排出して素子の安全性を改善することができる。
【００２７】
図２乃至図４と図７乃至図１５を参照して本発明に係る電力用MOSトランジスタを製造する方法を説明すれば次の通りである。
先ず第１導電型、例えばn型の半導体基板を使用してドレイン領域１００を形成する。次いでドレイン領域１００上に同一導電型のドリフト領域１１０を形成する。このドリフト領域１１０はエピタキシャル成長法を使用して形成できるがこれに限られない。次に、ドリフト領域１１０の表面１７５上にゲート絶縁膜１２０を介在してゲート電極１３０を形成する。このためにドリフト領域１１０の表面上に絶縁膜及びゲート導電層を順次に形成した後パターニングを遂行する。すると、前記ゲート絶縁膜１２０及びゲート電極１３０はドリフト領域１１０の表面１７５を露出させる多角形状の開口部２００を有する。
【００２８】
次に、図７及び図８に示したように、ゲート電極１３０をマスクとしたイオン注入を遂行して第２導電型、例えばp型の第１不純物領域１４０'を形成する。この第１不純物領域１４０'はドリフト領域１１０の上部一定領域で前記開口部２００から拡張されて、拡散工程が遂行された後は全縁部がゲート電極１３０と重畳される。
【００２９】
次に、図９乃至図１１に示したように、ゲート電極１３０及び開口部２００の一部上にフォトレジスト膜パターンPRを形成する。図９に示したように、このフォトレジスト膜パターンPRは開口部２００の全長さを露出させるが、開口部２００の幅は一部だけ露出させる。図１０は開口部２００の幅の断面を示す一方、図１１は開口部２００の長さの断面を示す。
【００３０】
前記フォトレジスト膜パターンPRをマスクとしたイオン注入により、高濃度の第２導電型、例えばp+型の第２不純物領域１４０"をドリフト領域１１０の露出された部分に形成する。
【００３１】
図１２乃至図１４に示したように、前記フォトレジスト膜パターンPRを除去し、拡散工程を遂行してドリフト領域１１０内の第１及び第２不純物領域１４０'、１４０"から注入されたイオンを拡散させる。すると第１乃至第４ボディ領域１４１、１４２、１４３、１４４が形成される。
【００３２】
図１５乃至図１７に示したように、マスクパターン１８０を開口部２００内に形成する。次に、ゲート電極１３０及びマスクパターン１８０をマスクとしたイオン注入及び拡散工程を遂行してn型の第１及び第２ソース領域１５１、１５２を同時に形成する。ここで、前記マスクパターン１８０は前記開口部２００の相互対向する少なくとも二つの辺と接触し、残りの辺とは一定幅で離隔した第１開口部１８１を有し、さらにこの第１開口部１８１を相互連結する第２開口部１８２を有するものを使用する。したがって、前記第１開口部１８１を通じて第１ソース領域１５１が形成され、前記第２開口部１８２を通じては第２ソース領域１５２が形成される。
【００３３】
次に、前記第２ソース領域１５２と直接連結されるようにソース電極１６０を形成し、ドレイン領域１００と電気的に連結されるようにドレイン電極１７０を形成すれば本発明に係る電力用MOSトランジスタが完成する。
【００３４】
【発明の効果】
以上のように本発明によれば、ボディ領域の縁部に沿って一部分にだけチャンネルが形成されるように形成することによって全体的に寄生バイポーラトランジスタ密度が減少し、素子の信頼性が大きく増加する。またチャンネルが一部分形成されることによってチャンネル密度が減少しても素子のオン抵抗はほとんど増加しないので素子の電気的な特性には大きい影響を及ぼさない。
【図面の簡単な説明】
【図１】従来の電力用MOSトランジスタを示すセルレイアウト図である。
【図２】本発明の望ましい実施形態に係る電力用MOSトランジスタを示すセルレイアウト図である。
【図３】図２のIII-III'線に従って示す断面図である。
【図４】図２のIV-IV'線に従って示す断面図である。
【図５】本発明の望ましい実施形態に係る電力用MOSトランジスタの内部抵抗成分が素子のオン抵抗に影響を及ぼす程度を示す図である。
【図６】図４に示した電力用MOSトランジスタの等価回路図である。
【図７】本発明の望ましい実施形態に係るボディ領域を形成する段階での電力用MOSトランジスタの平面図である。
【図８】図７のVIII-VIII'線に従って示す断面図である。
【図９】本発明の望ましい実施形態に係るボディ領域を形成する段階での電力用MOSトランジスタの平面図である。
【図１０】図９のＸ-Ｘ'線に従って示す断面図である。
【図１１】図９のXI-XI'線に従って示す断面図である。
【図１２】本発明の望ましい実施形態に係るボディ領域拡散段階での電力用MOSトランジスタの平面図である。
【図１３】図１２のXIII-XIII'線に従って示す断面図である。
【図１４】図１２のXIV-XIV'線に従って示す断面図である。
【図１５】本発明の望ましい実施形態に係るソース領域形成段階での電力用MOSトランジスタの平面図である。
【図１６】図１５のXVI-XVI'線に従って示す断面図である。
【図１７】図１５のXVII-XVII'線に従って示す断面図である。
【符号の説明】
１００ ドレイン領域
１１０ ドリフト領域
１２０ ゲート絶縁膜
１３０ ゲート電極
１４０ ボディ領域
１４１ 第１ボディ領域
１４２ 第２ボディ領域
１４３ 第３ボディ領域
１４４ 第４ボディ領域
１５１ 第１ソース領域
１５２ 第２ソース領域
１６０ ソース電極
１７０ ドレイン電極
２００ 開口部
ｄ 開口部間間隔
【発明の属する技術分野】
本発明は電力用MOSトランジスタ及びその製造方法に係り、より詳細には低いオン抵抗と高い信頼性を有する電力用MOSトランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】
一般的に電力用MOSトランジスタは、バイポーラトランジスタに比べて低い入力インピーダンス、速いスイッチング速度及び優れた安全動作領域などの多くの長所を有している。しかし電力用MOSトランジスタは寄生バイポーラトランジスタを有している。その寄生バイポーラトランジスタがターンオンされれば、オン状態でラッチされて結局素子自体が破損される場合が発生する。従って寄生バイポーラトランジスタがターンオンされる可能性を最大限抑制する必要がある。
【０００３】
寄生バイポーラトランジスタのターンオンを抑制するためのいろいろな方法が提案されたが、そのうち代表的な方法の一つはエミッタバラスト(emitter ballast)抵抗を作る方法である。この方法はN+型ソース領域内でソースコンタクトを通じて流れる電流の移動距離を長く形成してN+型ソース領域内の電位を増やし、これによりN+型ソース領域とP-型ボディ領域との接合での電位差を減らすことによって寄生バイポーラトランジスタのターンオンを抑制する方法である。
【０００４】
図１はエミッタバラスト抵抗を作ることによって寄生バイポーラトランジスタのターンオンが抑制されるように提案された従来の電力用MOSトランジスタのセルレイアウト図である。
図１を参照すれば、ゲート電極１０が一定の開口部５を有して形成されているし、P-型ボディ領域(図面で点線で示された内部領域)１１は前記ゲート電極１０をマスクとしてイオン注入工程及び拡散工程を実施することによって形成される。N+型ソース領域１２は前記P-型ボディ領域１１の表面一定領域で前記ゲート電極１０の縁部に沿って四角輪状で形成されているサイド領域を含む。またN+型ソース領域１２は、前記縁部領域中で水平方向に相互対向している二つの領域を連結すると同時にソースコンタクト１３を通じてソース電極とコンタクトされるコンタクト領域も含む。
【０００５】
このような従来の電力用MOSトランジスタにおいて、電流の一部分はN+型ソース領域１２のサイド領域に沿って流れてコンタクト領域を通じてソースコンタクト１３に流れる。従ってN+型ソース領域１２の全領域がソース電極とコンタクトされている既存の電力用MOSトランジスタに比べてN+型ソース領域１２内での電流の移動距離が長くなって電圧降下量が増加し、結果的にN+型ソース領域１２とP-型ボディ領域１１との相対的な電位差を低めることによって寄生バイポーラトランジスタのターンオンを抑制することができる。
【０００６】
【発明が解決しようとする課題】
ところが、前記のような従来の電力用MOSトランジスタはチャンネルがP-型ボディ領域１１の回りに沿って連続的に形成される構造で、これにより寄生バイポーラトランジスタもP-型ボディ領域１１の回りに沿って連続的に存在する構造である。結局エミッタバラスト抵抗成分によって寄生バイポーラトランジスタのターンオンを抑制するには効果があるが、究極的には寄生バイポーラトランジスタの密度が増加して寄生バイポーラトランジスタのターンオンを抑制するには限界がある。さらにN+型ソース領域１２内での電流の移動通路が並列に形成されているのでエミッタバラスティング効果が低下される恐れもある。
【０００７】
このような問題点を解決するためには寄生バイポーラトランジスタの密度を減らすべきであるが、この場合には同時にチャンネル密度も減少されて素子のオン抵抗が増加し素子のサイズも大きくなる。従って寄生バイポーラトランジスタのターンオンを十分に抑制できる高い信頼性と素子特性の重要な要素の一つである低いオン抵抗とはトレード-オフ(trade-off)の関係にある。
【０００８】
本発明は上記の点に鑑みなされたもので、その目的は、ボディ領域とソース領域の構造を変えることによって低いオン抵抗と高い信頼性を同時に有することができる電力用MOSトランジスタを提供することにある。
さらに、本発明の他の目的は、前記電力用MOSトランジスタを製造する方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係る電力用MOSトランジスタは、第１導電型の半導体基板を使用して備えられたドレイン領域上に同一導電型のドリフト領域が配置される。このドリフト領域上にはゲート絶縁膜を介在してゲート電極が形成されるが、このゲート電極は前記ドリフト領域の一部を露出させながら相互一定間隔で離隔した多角形状の開口部を有する。前記ドリフト領域の上部一定領域ではボディ領域が前記第１導電型と反対導電型の第２導電型で形成されるが、このボディ領域は前記開口部から拡張されて縁部が前記ゲート電極と重畳されるように形成され、ゲート電極と重畳された部分中前記開口部の少なくとも相互対向する二つの辺と隣接した部分ではチャンネルが形成されない。ソース領域は前記ボディ領域内に形成され、ボディ領域内のチャンネルが形成される部分と接してストライプ型で形成された第１ソース領域と、相互対向した第１ソース領域を相互連結する第２ソース領域とを含む。そしてソース電極は前記ソース領域と電気的に連結されるように形成され、ドレイン電極は前記ドレイン領域と電気的に連結されるように形成される。
【００１０】
前記ボディ領域は、前記ドリフト領域の表面と接しながら前記ゲート電極と重畳されるが、前記第１ソース領域と接してチャンネルが形成される第１ボディ領域と、前記ドリフト領域の表面と接しながら前記ゲート電極と重畳されるが、前記第１ソース領域と接しなくチャンネルが形成されない第２ボディ領域と、前記ドリフト領域の表面と接しながら前記開口部により露出されるが、前記第１ボディ領域との間には前記第１ソース領域が介在され、前記第２ボディ領域とは直接接する第３ボディ領域と、前記ドリフト領域内で前記第１及び第２ソース領域を取り囲みながら前記第１、第２及び第３ボディ領域を相互連結する第４ボディ領域とを含むことが望ましい。
前記第２及び第３ボディ領域での不純物濃度は、前記第１ボディ領域での不純物濃度より高いことが望ましい。
前記第２ボディ領域は前記第２ソース領域と並んで形成されることができ、前記ソース電極は前記第２ソース領域と直接連結されることができる。
【００１１】
本発明に係る電力用MOSトランジスタの製造方法は次のような段階を含む。第１導電型の半導体基板を使用してドレイン領域を形成する。前記ドレイン領域上に同一導電型のドリフト領域を形成する。前記ドリフト領域上にゲート絶縁膜を介在してゲート電極を形成するが、前記ドリフト領域の一部を露出させる多角形状の開口部を有するようにする。前記ゲート電極をマスクとしたイオン注入及び拡散工程を遂行して第２導電型のボディ領域を形成するが、前記開口部から拡張されて前記ボディ領域の全縁部が前記ゲート電極と重畳されるようにする。前記ゲート電極及びマスクパターンをマスクとしたイオン注入及び拡散工程を遂行して前記ボディ領域の縁部中一部だけチャンネルが形成されるように第１導電型のソース領域を形成する。前記ソース領域と電気的に連結するようにソース電極を形成する。そして前記ドレイン領域と電気的に連結されるようにドレイン電極を形成する。
【００１２】
前記ソース領域を形成するのに用いられるマスクパターンは前記開口部の相互対向する少なくとも二つの辺と接触され、残りの辺とは一定幅で離隔した第１開口部を有し、さらにこの第１開口部を相互連結する第２開口部を有することが望ましい。
【００１３】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施の形態を詳細に説明する。しかし、本発明の実施の形態は様々な形態に変形させることができるから、本発明の範囲が後述する実施形態に限定されると解釈してはいけない。本発明の実施形態は当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。図面で層や領域の厚さは明細書の明確性のために誇張されている。図面上で同じ符号は同じ要素を示す。また"ある層が他の層または基板の上部にある"と記載された場合、前記ある層が前記他の層または基板の上部に直接存在する場合もあり、その間に第３の層が介在される場合もある。
【００１４】
図２乃至図４を参照すれば、本発明の望ましい実施形態に係る電力用MOSトランジスタは複数個の隣接したセルを含む。各々のセルはドレイン領域１００、ドリフト領域１１０、ゲート絶縁膜１２０、ゲート電極１３０、ボディ領域１４０、n+型第１ソース領域１５１、n+型第２ソース領域１５２、ソース電極１６０及びドレイン電極１７０を含む。
【００１５】
前記ドリフト領域１１０は、高濃度の第１導電型、例えばn型で不純物ドーピングされた半導体基板を使用して備えられたドレイン領域１００上に配置される。ドリフト領域１１０はエピタキシャル成長法を使って形成でき、不純物濃度はドレイン領域１００内の不純物濃度より低濃度である。ドリフト領域１１０上にはゲート絶縁膜１２０を介在してゲート電極１３０が形成される。ゲート電極１３０は各セルごとに開口部２００を有するが、各開口部２００は隣接セルの開口部２００と一定の間隔dで離隔される。ゲート電極１３０はドーピングされたポリシリコン膜を使用して形成できる。ゲート電極１３０により形成された開口部２００は四角形または六角形のような多角形状でなされているが、本実施形態では四角形状を例として説明する。
【００１６】
各セルのボディ領域(点線で示された四角形内部)１４０は第１導電型と反対導電型の第２導電型、例えばp型で不純物ドーピングがなされ、ドリフト領域１１０の上部一定領域に形成される。このボディ領域１４０は第１ボディ領域１４１、第２ボディ領域１４２、第３ボディ領域１４３及び第４ボディ領域１４４の４つの領域に区別できる。
第１ボディ領域１４１はチャンネルが形成される領域である。図３に示したように、第１ボディ領域１４１はドリフト領域１１０の表面１７５と接しながらゲート電極１３０と重畳される。望ましくは、前記第１ボディ領域１４１は低い不純物濃度を有する。
【００１７】
図４に示したように、第２ボディ領域１４２は、第１ボディ領域１４１のようにドリフト領域１１０の表面１７５と接しながらゲート電極１３０と重畳される領域であるが、その不純物濃度が高濃度で形成されてチャンネルが形成されない領域である。
図３及び図４に示したように、第３ボディ領域１４３はドリフト領域１１０の表面１７５と接しながら前記開口部２００により露出される領域であって、第１ボディ領域１４１とは所定間隔離隔していて第２ボディ領域１４２とは直接接する領域である。第３ボディ領域１４３での不純物濃度は第２ボディ領域１４２での不純物濃度のように高濃度である。
第４ボディ領域１４４はドリフト領域１１０内で前記第１、第２及び第３ボディ領域１４１、１４２、１４３を相互連結する領域である。
【００１８】
前記第１ボディ領域１４１と第３ボディ領域１４３との間にはn+型第１ソース領域１５１がストライプ型で配置され、相互対向する第１ソース領域１５１を連結するn+型第２ソース領域１５２が第３ボディ領域１４３の表面を横切って形成される。このように第１ソース領域１５１が第１ボディ領域１４１と第３ボディ領域１４３との間でのみ形成され第２ボディ領域１４１と第３ボディ領域１４３との間では形成されないので、第１ボディ領域１４１では寄生バイポーラトランジスタが相変らず存在するが第２ボディ領域１４２では寄生バイポーラトランジスタが存在しなくなる。従って全体的に寄生バイポーラトランジスタの密度が減少して素子の信頼性が増加する。
【００１９】
一方、第２ソース領域１５２は第１ソース領域１５１を相互連結する役割以外にもコンタクト領域でソース電極１６０と連結される。従って第１ソース領域１５１でエミッタバラスティング効果が発生して第１ボディ領域１４１と第１ソース領域１５１との電位差を低められ、これにより寄生バイポーラトランジスタによるラッチ-アップが抑制される。さらに従来の場合とは違って第１ソース領域１５１内での電流移動経路が直列でなされているのでエミッタバラスティング効果もさらに顕著に示される。
【００２０】
ソース電極１６０は第２ソース領域１５２と電気的に連結され、第２ソース領域１５２を通して第１ソース領域１５１とも電気的に連結される。ドレイン電極１７０はドレイン領域１００と電気的に連結される。
【００２１】
一方、本発明に係る電力用MOSトランジスタで、寄生バイポーラトランジスタの密度が減少して素子の信頼性は増加するが、相対的にチャンネル密度は減少する。チャンネル密度の減少によって一番影響を受ける素子の特性はオン抵抗である。一般的にチャンネル密度が減少すれば素子のオン抵抗も減少する。素子のオン抵抗はトランジスタ内部のいろいろな抵抗成分の組合でなされる。例えば素子のオン抵抗はチャンネル抵抗、蓄積抵抗、JFET抵抗、ドリフト抵抗などの合計で示すことができる。ところが、このようないろいろな抵抗成分が素子のオン抵抗に影響をおよぼす程度は素子の定格電圧に従って変わる。
【００２２】
図５は、このようないろいろな抵抗成分が素子の定格電圧に従って素子のオン抵抗にどのように影響を及ぼすかを示すグラフである。
図５を参照すれば、素子の定格電圧が約５０Vの場合に素子のオン抵抗はチャンネル抵抗RCHにより大きく左右される。そして素子の定格電圧が約１００Vの場合に素子のオン抵抗はチャンネル抵抗RCH及びドリフト抵抗RDRIFTにより大きく左右される。即ち、チャンネル抵抗RCHの比重はやや減少し、ドリフト抵抗RDRIFTの比重は大きく増加し、他の残りの抵抗成分の基板抵抗RSUB、JFET抵抗RJFET及びソース抵抗RSOURCEの比重はほとんど影響を及ぼさない程度になる。一方、本発明に係る電力用MOSトランジスタが適用されうる素子の定格電圧が約５００Vの場合には、素子のオン抵抗がほとんどドリフト抵抗RDRIFTにより左右され、チャンネル抵抗RCHは素子のオン抵抗に大きい影響を及ぼさない。
従って本発明に係る電力用MOSトランジスタでは、チャンネル密度が減少してチャンネル抵抗が増加しても素子のオン抵抗はほとんど増加しないので素子の電気的な特性を良好に維持できる。
【００２３】
本発明の重要な特徴中他の一つは第２ボディ領域１４２での不純物濃度制限がないという点である。即ち、第２ボディ領域１４２はチャンネルが形成される必要がない領域であるので不純物濃度を高く維持しても素子の特性に悪い影響を及ぼさない。従って本発明に係るMOSトランジスタは、第２ボディ領域１４２での不純物濃度を第３ボディ領域１４３でのように高濃度で形成することによって第３ボディ領域１４３を拡張させたことと同じ効果を示すことができる。これによる長所を図面を参照して説明すれば次の通りである。
【００２４】
図６は、本発明に係る電力用MOSトランジスタの等価回路図である。この等価回路図には寄生バイポーラトランジスタ６００、電力用MOSトランジスタ７００及びダイオード８００が示されている。MOSトランジスタ７００は図２乃至図４を参照して上述された。寄生バイポーラトランジスタ６００はnpnトランジスタである。この寄生バイポーラトランジスタ６００でソース領域１５１、１５２はエミッタEを形成し、ボディ領域１４１、１４２、１４３、１４４とドリフト領域１１０は各々ベースBとコレクタCを形成する。ダイオード８００はアノードとしてのボディ領域１４２、１４３、１４４とカソードとしてのドリフト領域１１０との間に形成される。
【００２５】
図６を参照すれば、寄生バイポーラトランジスタ６００のコレクタ端子Cは電力用MOSトランジスタ７００のドリフト/ドレイン領域(図３及び図４の１１０、１００)を通してドレイン端子Dと連結され、エミッタ端子Eは第１ソース領域(図２乃至図４の１５１)と第１ソース領域内のエミッタバラスティング抵抗R１を通してソース端子Sと連結され、そしてベース端子Bはボディ領域(図２乃至図４の１４０)とボディ領域内の抵抗R２を通してソース端子Sと連結される。一方、ソース端子Sとドレイン端子Dとの間にはソース端子S側をアノードとしドレイン端子D側をカソードとするダイオード８００が形成される。
【００２６】
前記ダイオード８００は前記MOSトランジスタ７００がスイッチング動作を遂行する場合に外部のインダクタ負荷に貯蔵されたエネルギを放出するのに使われる。従ってダイオード８００の容量は素子の安全性に大きい影響を及ぼす。例えばダイオード８００の容量が小さくてMOSトランジスタの逆方向電流を十分に排出できなければ素子に致命的な損傷が加わる恐れがある。本発明では前記ダイオード８００のアノード端子に連結される第３ボディ領域１４３が第２ボディ領域１４２まで拡張されたことと同じ効果が示されるので、ダイオード８００を通した逆方向電流を十分に排出して素子の安全性を改善することができる。
【００２７】
図２乃至図４と図７乃至図１５を参照して本発明に係る電力用MOSトランジスタを製造する方法を説明すれば次の通りである。
先ず第１導電型、例えばn型の半導体基板を使用してドレイン領域１００を形成する。次いでドレイン領域１００上に同一導電型のドリフト領域１１０を形成する。このドリフト領域１１０はエピタキシャル成長法を使用して形成できるがこれに限られない。次に、ドリフト領域１１０の表面１７５上にゲート絶縁膜１２０を介在してゲート電極１３０を形成する。このためにドリフト領域１１０の表面上に絶縁膜及びゲート導電層を順次に形成した後パターニングを遂行する。すると、前記ゲート絶縁膜１２０及びゲート電極１３０はドリフト領域１１０の表面１７５を露出させる多角形状の開口部２００を有する。
【００２８】
次に、図７及び図８に示したように、ゲート電極１３０をマスクとしたイオン注入を遂行して第２導電型、例えばp型の第１不純物領域１４０'を形成する。この第１不純物領域１４０'はドリフト領域１１０の上部一定領域で前記開口部２００から拡張されて、拡散工程が遂行された後は全縁部がゲート電極１３０と重畳される。
【００２９】
次に、図９乃至図１１に示したように、ゲート電極１３０及び開口部２００の一部上にフォトレジスト膜パターンPRを形成する。図９に示したように、このフォトレジスト膜パターンPRは開口部２００の全長さを露出させるが、開口部２００の幅は一部だけ露出させる。図１０は開口部２００の幅の断面を示す一方、図１１は開口部２００の長さの断面を示す。
【００３０】
前記フォトレジスト膜パターンPRをマスクとしたイオン注入により、高濃度の第２導電型、例えばp+型の第２不純物領域１４０"をドリフト領域１１０の露出された部分に形成する。
【００３１】
図１２乃至図１４に示したように、前記フォトレジスト膜パターンPRを除去し、拡散工程を遂行してドリフト領域１１０内の第１及び第２不純物領域１４０'、１４０"から注入されたイオンを拡散させる。すると第１乃至第４ボディ領域１４１、１４２、１４３、１４４が形成される。
【００３２】
図１５乃至図１７に示したように、マスクパターン１８０を開口部２００内に形成する。次に、ゲート電極１３０及びマスクパターン１８０をマスクとしたイオン注入及び拡散工程を遂行してn型の第１及び第２ソース領域１５１、１５２を同時に形成する。ここで、前記マスクパターン１８０は前記開口部２００の相互対向する少なくとも二つの辺と接触し、残りの辺とは一定幅で離隔した第１開口部１８１を有し、さらにこの第１開口部１８１を相互連結する第２開口部１８２を有するものを使用する。したがって、前記第１開口部１８１を通じて第１ソース領域１５１が形成され、前記第２開口部１８２を通じては第２ソース領域１５２が形成される。
【００３３】
次に、前記第２ソース領域１５２と直接連結されるようにソース電極１６０を形成し、ドレイン領域１００と電気的に連結されるようにドレイン電極１７０を形成すれば本発明に係る電力用MOSトランジスタが完成する。
【００３４】
【発明の効果】
以上のように本発明によれば、ボディ領域の縁部に沿って一部分にだけチャンネルが形成されるように形成することによって全体的に寄生バイポーラトランジスタ密度が減少し、素子の信頼性が大きく増加する。またチャンネルが一部分形成されることによってチャンネル密度が減少しても素子のオン抵抗はほとんど増加しないので素子の電気的な特性には大きい影響を及ぼさない。
【図面の簡単な説明】
【図１】従来の電力用MOSトランジスタを示すセルレイアウト図である。
【図２】本発明の望ましい実施形態に係る電力用MOSトランジスタを示すセルレイアウト図である。
【図３】図２のIII-III'線に従って示す断面図である。
【図４】図２のIV-IV'線に従って示す断面図である。
【図５】本発明の望ましい実施形態に係る電力用MOSトランジスタの内部抵抗成分が素子のオン抵抗に影響を及ぼす程度を示す図である。
【図６】図４に示した電力用MOSトランジスタの等価回路図である。
【図７】本発明の望ましい実施形態に係るボディ領域を形成する段階での電力用MOSトランジスタの平面図である。
【図８】図７のVIII-VIII'線に従って示す断面図である。
【図９】本発明の望ましい実施形態に係るボディ領域を形成する段階での電力用MOSトランジスタの平面図である。
【図１０】図９のＸ-Ｘ'線に従って示す断面図である。
【図１１】図９のXI-XI'線に従って示す断面図である。
【図１２】本発明の望ましい実施形態に係るボディ領域拡散段階での電力用MOSトランジスタの平面図である。
【図１３】図１２のXIII-XIII'線に従って示す断面図である。
【図１４】図１２のXIV-XIV'線に従って示す断面図である。
【図１５】本発明の望ましい実施形態に係るソース領域形成段階での電力用MOSトランジスタの平面図である。
【図１６】図１５のXVI-XVI'線に従って示す断面図である。
【図１７】図１５のXVII-XVII'線に従って示す断面図である。
【符号の説明】
１００ ドレイン領域
１１０ ドリフト領域
１２０ ゲート絶縁膜
１３０ ゲート電極
１４０ ボディ領域
１４１ 第１ボディ領域
１４２ 第２ボディ領域
１４３ 第３ボディ領域
１４４ 第４ボディ領域
１５１ 第１ソース領域
１５２ 第２ソース領域
１６０ ソース電極
１７０ ドレイン電極
２００ 開口部
ｄ 開口部間間隔
Claims (7)
- 第１導電型の半導体基板を使用して備えられたドレイン領域と、
前記ドレイン領域上に形成された前記第１導電型のドリフト領域と、
前記ドリフト領域上で、前記ドリフト領域の上部表面の一部を露出させながら相互一定間隔で離隔した四角形状の開口部を有するゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記開口部下の前記ドリフト領域の上部一定領域で前記第１導電型と反対導電型の第２導電型で形成され、サイド部分が前記ゲート電極と重畳されるように形成され、前記ゲート電極と重畳された部分中少なくとも二つのサイド部分ではチャンネルが形成され、少なくとも相互隣接しない二つのサイド部分ではチャンネルが形成されないボディ領域と、
前記ボディ領域内に形成されるが、前記ボディ領域内のチャンネルが形成される部分と接してストライプ型で形成された第１ソース領域と、相互対向した前記第１ソース領域を略中心部で相互連結する第２ソース領域とを含むＨ字型の前記第１導電型のソース領域と、
前記開口部の一部において前記第２ソース領域の一部と電気的に連結され、前記第１ソース領域内の電流移動が直列となるように、前記第２ソース領域を通して前記第１ソース領域とも電気的に連結されるように形成されたソース電極と、
前記ドレイン領域と電気的に連結されるように形成されたドレイン電極とを含むことを特徴とする電力用MOSトランジスタ。 - 前記ボディ領域は、
前記ドリフト領域内に形成され、前記ドリフト領域の上部表面と接しながら前記ゲート電極と重畳されるが、前記第１ソース領域と接してチャンネルが形成される第１ボディ領域と、
前記ドリフト領域内に形成され、前記ドリフト領域の上部表面と接しながら前記ゲート電極と重畳されるが、前記第１ソース領域に接せずチャンネルが形成されない第２ボディ領域と、
前記ドリフト領域内に形成され、前記ドリフト領域の上部表面と接しながら前記開口部により露出されるが、前記第１ボディ領域との間には前記第１ソース領域が介在され、前記第２ボディ領域とは直接接する第３ボディ領域と、
前記ドリフト領域内で前記第１、第２及び第３ボディ領域と前記第１及び第２ソース領域の下部に形成され、前記第１、第２及び第３ボディ領域を相互連結する第４ボディ領域とを含むことを特徴とする請求項１に記載の電力用MOSトランジスタ。 - 前記第２及び第３ボディ領域での不純物濃度は、前記第１ボディ領域での不純物濃度より高いことを特徴とする請求項２に記載の電力用MOSトランジスタ。
- 前記第２ボディ領域は前記第２ソース領域に対して平行に形成されたことを特徴とする請求項２に記載の電力用MOSトランジスタ。
- 前記ソース電極は前記第２ソース領域と直接連結されることを特徴とする請求項１に記載の電力用MOSトランジスタ。
- (a) 第１導電型の半導体基板を使用してドレイン領域を形成する段階と、
(b) 前記ドレイン領域上に前記第１導電型のドリフト領域を形成する段階と、
(c) 前記ドリフト領域上にゲート絶縁膜を介在してゲート電極を形成するが、前記ドリフト領域の上部表面の一部を露出させる四角形状の開口部を有するようにする段階と、
(d) 前記ゲート電極をマスクとしたイオン注入及び拡散工程を遂行して前記第１導電型と反対導電型の第２導電型のボディ領域を形成するが、前記開口部から拡張されて前記ボディ領域の全縁部が前記ゲート電極と重畳されるようにする段階と、
(e) 前記ゲート電極及びマスクパターンをマスクとしたイオン注入及び拡散工程を遂行して、前記ボディ領域の相互対向する２つの縁部とそれぞれチャンネルを形成するストライプ型の第１ソース領域と、相互対向した前記第１ソース領域を略中心部で相互連結する第２ソース領域とを含むＨ字型の前記第１導電型のソース領域を形成する段階と、
(f) 前記開口部の一部において前記第２ソース領域の一部と電気的に連結され、前記第１ソース領域内の電流移動が直列となるように、前記第２ソース領域を通して前記第１ソース領域とも電気的に連結されるようにソース電極を形成する段階と、
(g) 前記ドレイン領域と電気的に連結されるようにドレイン電極を形成する段階とを含むことを特徴とする電力用MOSトランジスタの製造方法。 - 前記ソース領域を形成するのに用いられる前記マスクパターンは前記開口部の相互対向する少なくとも二つの辺と接触され、残りの辺とは一定幅で離隔した第１開口部を有し、さらにこの第１開口部を相互連結する第２開口部を有することを特徴とする請求項６に記載の電力用MOSトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990010512A KR100316723B1 (ko) | 1999-03-26 | 1999-03-26 | 낮은 온 저항과 큰 견고함을 갖는 전력용 모스 트랜지스터 |
| KR1999P-10512 | 1999-03-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294783A JP2000294783A (ja) | 2000-10-20 |
| JP4819986B2 true JP4819986B2 (ja) | 2011-11-24 |
Family
ID=19577876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087378A Expired - Lifetime JP4819986B2 (ja) | 1999-03-26 | 2000-03-27 | 電力用ｍｏｓトランジスタ及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6664595B1 (ja) |
| JP (1) | JP4819986B2 (ja) |
| KR (1) | KR100316723B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8742451B2 (en) * | 2010-05-24 | 2014-06-03 | Ixys Corporation | Power transistor with increased avalanche current and energy rating |
| US8377756B1 (en) * | 2011-07-26 | 2013-02-19 | General Electric Company | Silicon-carbide MOSFET cell structure and method for forming same |
| JP6170856B2 (ja) * | 2014-03-14 | 2017-07-26 | 株式会社東芝 | 半導体装置 |
| US9780168B2 (en) | 2015-08-31 | 2017-10-03 | Ixys Corporation | IGBT with waved floating P-well electron injection |
| US9780202B2 (en) | 2015-08-31 | 2017-10-03 | Ixys Corporation | Trench IGBT with waved floating P-well electron injection |
| US10367085B2 (en) | 2015-08-31 | 2019-07-30 | Littelfuse, Inc. | IGBT with waved floating P-Well electron injection |
| KR20210002834A (ko) | 2019-07-01 | 2021-01-11 | 한국전기연구원 | 강건구조를 가지는 SiC MOSFET 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5191396B1 (en) | 1978-10-13 | 1995-12-26 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
| US4705759B1 (en) | 1978-10-13 | 1995-02-14 | Int Rectifier Corp | High power mosfet with low on-resistance and high breakdown voltage |
| US4639754A (en) * | 1985-02-25 | 1987-01-27 | Rca Corporation | Vertical MOSFET with diminished bipolar effects |
| US4860072A (en) | 1986-03-05 | 1989-08-22 | Ixys Corporation | Monolithic semiconductor device and method of manufacturing same |
| JPH05273583A (ja) * | 1992-03-25 | 1993-10-22 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2561413B2 (ja) * | 1993-02-23 | 1996-12-11 | 日産自動車株式会社 | 半導体装置 |
| US5654562A (en) * | 1995-03-03 | 1997-08-05 | Motorola, Inc. | Latch resistant insulated gate semiconductor device |
| EP1050908B1 (en) * | 1998-01-22 | 2016-01-20 | Mitsubishi Denki Kabushiki Kaisha | Insulating gate type bipolar semiconductor device |
-
1999
- 1999-03-26 KR KR1019990010512A patent/KR100316723B1/ko not_active IP Right Cessation
-
2000
- 2000-03-24 US US09/533,816 patent/US6664595B1/en not_active Expired - Lifetime
- 2000-03-27 JP JP2000087378A patent/JP4819986B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000294783A (ja) | 2000-10-20 |
| KR20000061463A (ko) | 2000-10-16 |
| US6664595B1 (en) | 2003-12-16 |
| KR100316723B1 (ko) | 2001-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100714857B1 (ko) | 절연 게이트형 반도체장치 | |
| US6392275B1 (en) | Semiconductor device with DMOS, BJT and CMOS structures | |
| US4860072A (en) | Monolithic semiconductor device and method of manufacturing same | |
| US8334563B2 (en) | Field-effect semiconductor device and method of producing the same | |
| US20190386129A1 (en) | Power device having super junction and schottky diode | |
| JPH09102607A (ja) | トレンチゲートパワーｍｏｓｆｅｔ | |
| JPH09246552A (ja) | 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法 | |
| JPH0347593B2 (ja) | ||
| US4786958A (en) | Lateral dual gate thyristor and method of fabricating same | |
| KR100275758B1 (ko) | 제너 다이오드를 내장한 수평형 모스 게이트형 반도체 소자 및그 제조 방법 | |
| KR970060534A (ko) | 전력반도체장치 및 그의 제조방법 | |
| JPH0715011A (ja) | 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JP4819986B2 (ja) | 電力用ｍｏｓトランジスタ及びその製造方法 | |
| US6459128B1 (en) | Field-effect transistor | |
| KR20180041421A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4275763B2 (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| US6780722B2 (en) | Field effect transistor on insulating layer and manufacturing method | |
| JPH08250734A (ja) | ラッチ防止絶縁ゲート半導体装置およびその製造方法 | |
| JP3649056B2 (ja) | 半導体装置 | |
| JP2988047B2 (ja) | 半導体装置 | |
| JPH10112545A (ja) | 高アバランシェ耐量ｍｏｓｆｅｔ、及びその製造方法 | |
| JP2000315792A (ja) | 半導体装置及びその製造方法 | |
| KR950034827A (ko) | 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| KR100192953B1 (ko) | 전력 모스트랜지스터 및 그 제조방법 | |
| JP3180878B2 (ja) | 絶縁ゲート型サイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110712 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110823 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110902 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4819986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |