KR0145119B1 - 다링톤 접속 반도체소자 및 그의 제조방법 - Google Patents
다링톤 접속 반도체소자 및 그의 제조방법Info
- Publication number
- KR0145119B1 KR0145119B1 KR1019950015054A KR19950015054A KR0145119B1 KR 0145119 B1 KR0145119 B1 KR 0145119B1 KR 1019950015054 A KR1019950015054 A KR 1019950015054A KR 19950015054 A KR19950015054 A KR 19950015054A KR 0145119 B1 KR0145119 B1 KR 0145119B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- base
- emitter
- conductivity type
- electrode
- Prior art date
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 다링톤저속 반도체소자 및 그 제조방법에 관한 것으로, 특히 제 1 및 제 2 트렌지스터의 공통 콜렉터로 제공되는 고농도의 제 1 도전형의 반도체 기판; 반도체 기판상에 에피택셜 성장된 저농도의 제 1 도전형의 에피층; 제1 및 제2 트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제 2 도전형의 제1 베이스영역; 제 1 베이스영역과는 분리되고 상기 제 2 트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제 2 도전형의 제 2 베이스영역; 제 1 및 제 2 베이스영역들의 사이에 분리되어 에피층에 형성된 제 2 도전형의 제너영역; 제 1 베이스영역에 형성된 고농도의 제 1 도전형의 제 1 에미터영역; 제너영역에 형성된 고농도의 제 1 도전형의 제 3 에미터영역; 제 1 베이스전극; 제 1 에미터전극; 제 2 에미터전극; 제 3 에미터전극; 제 2 베이스전극; 및 제 3 베이스전극을 구비한 것을 특징으로 한다. 따라서, 본 발명에서는 다링톤접속의 콜렉터-에미터 및 콜렉터 베이스사이에 고내압 제너다이오드의 접속을 소자의 고전압특성을 향상시킬 수 있다.
Description
제1도는 종래의 다링톤접속 반도체소자의 단면도
제2도는 종래의 다링톤접속 반도체소자의 등가 회로도
제3도는 본 발명에 의한 다링톤접속 반도체 소자의 단면도.
제4도는 본 발명에 의한 다링톤접속 반도체소자의 등가회로도.
제5도는 본 발명에 의한 다링톤접속 반도체소자의 제조공정르 나타낸 공정순서도.
*도면의 주요 부분에 대한 부호의 설명
41:반도체 기판42:에피층
43,45:베이스영역46,49,50,51,52:에미터영역
53:절연막54:전극
55:콜렉터 전극56,57:감광막
44:캐소우드영역 또는 제너영역47.48:애노우드영역
본 발명은 다링톤(Darlington)접속 반도체소자 및 그 제조방벙에 관한 것으로, 특히 구동용 트랜지스터의 콜렉터와 베이스간의 고내압 제너 다이오드를 가지는 다링톤접속 트렌지스터 및 그 제조방법에 관한 것이다.
일반적으로 다링톤접속 트랜지스터는 턴-오프(Turn-Off)되는 동안에 갑작스러운 전압상승에 대해서 특별한 고려가 되어야 한다.
이는 다링톤접속 트랜지스터가 일반 싱글(Single) 트랜지스터에 비하여 구조적으로 여러개의 트랜지스터의 콜렉터가 묶여져 있는 구조를 가지고 있기 때문에 콜렉터와 베이스간에 밀러 커패시터(Miller Cappacitance)가 상대적으로 크게 되고 이러한 커패시터는 트랜지스터가 턴-오프되는 동안 콜렉터에서의 전압상승을 dv/dt와 결합되어 베이스에 입력 변위전류로 나타나게 된다.
즉, i = C dv/dt(i=변위전류)
상기 변위전류는 베이스의 입력 전류를 변화시키게 되며. 다링톤접속 트랜지스터의 높은 전류이득으로 인하여 트랜지스터를 파괴시키기에 충부한 전류가 되므로 신뢰성 있는 소자 제작 및응용분야에서 이러한 문제에 대한 고려는 필수적이며, 개선책으로 소자의 정격내압 이상으 변위 전압에 대한 제어를 위항 콜렉터-베이스 또는 콜렉터-에미터단에 소자의 콜렉터-에미터 전압을 기준으로 한 제너 아이오드를 내장한 구조를 이용하고 있다.
이러한 제너 다이오드 내장에 대하여 현재까지는 통상적인 제너 전압을 이용하여 90V 정도의 내압을 실험함으로써 낮은 구동전압을 갖는 소자의 설계는 가능하였지만 수백 볼트 이상의 고내압 제너아이오드 내장은 불가능하였다.
또한 이는 순수하게 제너 항복현상을 이용하게 됨으로써 소프트(SOFT) 항복 현상으로 인한 누설전류에 대한 문제등 신뢰성이 요구되는 응용 분야에 적용이 제한되어 왔다.
종래의 다링톤접속 트랜지스터를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제 1 도는 종래의 다링톤접속 반도체소자의 단면도이고, 제 2 도는 제 1 도의 반도체 소자의 등가호로도를 나타낸다.
종래의 다링톤 접속 트랜지스터는 제 1 도에 도시한 바와같이 고농도 N형 실리콘기판(1)에 N형 에피층(Epi)(2)이 형성되고, 상기 N형 에피층(2)에 서로 격리되게 제1트랜지스터의 베이스영역(3)과제2트랜지스터의 베이스영역(40)이 일정 깊이로 형성된다. 그리고 상기 제 1, 제 2 트랜지스터의 베이스영역(3,4) 사이와 제 1, 제 2P형 웰(3,4)의 양측의 양측의 N형 에피층(2)에 고농도 N형 불순물층(95,6,7)이 형성되고, 상기 N형 불순물층(5,7) 일측에는 채널 스톱층(Channel Stopper)(8,9)이 형성된다. 상기 제1, 제 2 트랜지스터의 베이스영역(3,4)내에 고농도 N형 불순물층인 에미터영역(10,11,12,13,14)이 형성된다.
여기서, 제 1 트랜지스터의 베이스영역(3)내에는 하나의 N형 불순물층인 에미터영역(10)이 형성되고 제 2 트랜지스터의 베이스영역(4)내에는 4개의 N형 불순물층인 에미터영역(11,12,13,14)이 형성되며, N형 에피층(2)이 제 1, 제 2 트랜지스터의 공통 콜렉터영역이 된다.
즉, N형 에피층(2), 제 1 트랜지스터의 베이스영역(3) 및 고농도 N형 불순물층인 에미터영역(10)이 제 2 도에서 제 1 트랜지스터(Q1)가 되고, N형 에피층(2), 제 2 트랜지스터의 베이스영역(4) 및 4개의 N형 불순물층인 에미터영역(11,12,13,14)이 다수개의 에미터를 갖는 또 하나의 트랜지스터(Q2)가 되며, 상기 고농도 N형 불순물층(5)과 제 1 트랜지스터의 베이스영역(3)의 PN접합이 제너 다이오드(ZD1)가 된다.
그러나, 이와같은 종래의 다링톤 접속 트랜지스터에 있어서는 다음과 같은 문제점이 있었다.
즉, 종래의 다링톤접속 트랜지스터는 고농도 P형 불순물층과 고농도 N형 불순물층 간의 통상적인 제너 항복현상을 이용하기 때문에 90V정도의 내압을 실험하므로 고내압의 실현이 불가능하여 고전압 구동에는 사용할 수 없었다.
본 발명의 목적은 이와 같은 문제점을 해결하기 우하여 제너다이오드의 고전압특성을 향상시킬 수 있는 다링톤접속 반도체소자 및 그 제조방법을 제공하는 데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자는 제 1 및 제 2 트랜지스터의 공ㅌ 콜렉터로 제공되는 고농도의 제 1 및 제 2 트랜지스터의 공통 콜렉터로 제공되는 고농도의 제 1 도전형의 반도체 기판; 반도체 기판상의 에피택셜 성장된 저농도의 제 1 도전형의 에피층; 제1 및 제2 트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제 2 도전형의 제 1 베이스영역; 제 1 베이스영역과는 분리되고 상기 제 2 트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제2 도전형의 제2 베이스영역; 제 1 및 제 2 베이스영역들의 사이에 분리되어 에피층에 형성된 제 2 도전형의 제너영역; 제 1 베이스영역에 형성된 고농도의 제 1 도전형의 제 1 에미터영역; 제 2 베이스영역에 형성된 고농도의 제 1 도전형의 제 2 에미터영역; 제너영역에 형성된 고농도의 제 1 도전형의 제 3 에미터영역; 제1에미터영역상에 형성되는 제1베이스전극; 제1 에미터영ㅇ역상에 형성되는 제 1 트랜지스터의 에미터전극; 적어도 하나 이상의 제 2 에미터영역상에 형성되는 제 2 트랜지스터의 제2 에미터전극; 제 3 에미터영역상에 형성되고 상기 제 1 에미터전극 및 제 2 베이스전극과 접속된 제 3 에미터전극; 적어도 하난 이상의 제 2 에미터영역 주변의 제 2 베이스영역상에 형성되고 상기 제 1 에미터전극과 접속되는 제 2 베이스전극; 및 제너영역상에 형성되고 오픈상태로 된 제 3 베이스전극을 구비한 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 제조방법은 제 1 및 제 2 트랜지스터의 고통 콜렉터로 제공되는 고농도의 제 1 도전형의 반도체 기판상에 저농도의 제 1 도전형의 에피층을 성장시키는 단계; 에피층에 베이스영역 및 제너영역으로 제공하기 위한 제 2도전형의 불순물영역들을 선택적으로 형성하되, 베이스영역으로 제공되는 불순물영역들의 사이에 제너영역으로 제공되는 불순물영역이 위치하도록 형성하는 단계; 불순물영역들에 고농도의 제 1 도전형의 제 2 불순물영역들을 선택적으로 형성하는 단계; 및 제 2 불순물영역들과 제 3 불순물영역들상에 베이스 및 에미터전극을 형성하되, 상기 제너영역의 에미터전극은 제 1 베이스영역의 에미터전극과 제 2 베이스영역의 베이스전극과 접속되도록 형성하는 단계를 구비하는 것을 특징으로 한다.
이와같은 본 발명의 반도체 소자 및 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제 3 도는 본 발명에 의한 고내압 제너 다이오드 내장형 다링톤접속 트랜지스터의 단면도이고, 제 4 도는 제 3 도의 등가회로도이고 제 5 도는 본 발명에 의한 다링톤접속 반도체소자의 제조공정를 나타낸 공정순서도이다.
제 3 도를 참조하면, 본 발명의 당링톤접속 트랜지스터는 콜렉터-에미터 간에 제너 다이오드를 내장한 것으로서, 고농도 N형 반도체 기판(41)에 N형 에피층(42)이 성장되고, 상기 N형 에피층(42)에 서로 격리되어 제 1 트랜지스터의 베이스영역(43)과 제 2 트랜지스터의 베이스영역(45) 및 필드 제한 링영역(FLR)이 형성되며, 상기 제1, 제 2 트랜지스터의 베이스영역(43,45)사이에 P형 불순물영역인 제너 다이오드의 캐소우드여역인 제너영역(44)이 형성된다.
여기서, 제 1 트랜지스터의 베이스영역(43)과 제 2 트랜지스터의 베이스영역(45) 및 캐소우드영역(44)은 같은 깊이로 형성된다.
그리고, 상기 제 1 트랜지스터의 베이스영역(43) 내에는 하나의 고농도 N형 불순물영역인 에미터영역(45)이 형성되고, 상기 제너영역(44) 내에는 두 개의 고농도 N형 불순물영역인 제너 다이오드의 애노우드영역(47,48)이 형성되며, 상기 제 2 트랜지스터의 베이스영역(45)에는 4개의 고농도 N형 불순물영역인 에미터영역(49,50,51,52)이 형성된다.
상기 제 1, 제 2 트랜지스터의 베이스영역(43,45)의 일측에는 채널 스톱층(CST)이 형성된다.
또한, 상기 고농도 N형 불순물영역인 에미터영역 및 애노우드영역(46,47,48,49,50,51,52)과 제 1, 제 2 트랜지스터의 베이스영역(43,45) 및 제너영역(44)에 콘택홀(CONTACT HOLE))을 갖는 절연막(53)이 상기와 같이 형성된 기판 전면에 형성되고, 상기 각 콘택홀에는 전극(54)이 형성되며, 기파(41) 하측에는 콜렉터전극(55)이 형성된다.
상기와 같이 형성된 전극(54)은 제4와 같은 등갈회로를 구성하기 위하여 금속라인에 의해 배선된다.
이와같이 구성되는 본 발명의 다링톤접속 트랜지스터의 제조방법은 제5도와 같다.
제5도 (a)와 같이 고농도 N형 반도체 기판(41)에 N형 에피층(42)을 성장한다.
제5도 (b)와 같이 전면에 감광막(56)을 증착하고 노광 및 현상하여 제너 다이오드 영역 및 제 1, 제 2 트랜지스터의 베이스영역, FLR을 정의하여 P형 에피층(42)에 P형 불순물을 이온 주입하고 주입된 불순물을 열처리에 의해 액티베이션시킴으로써 표시된 바와 같은 제너영역(44)과 제 1, 제 2 트랜지스터의 베이스영역(43,45) 및 FLR을 형성한다.
제5도 (c)와 같이 상기 감광막(56)을 제거하고 다시 전면에 감광막(57)을 증착하고 노광 및 현상으로 제 1, 제 2 트랜지스터의 에미터영역과 제너 다이오드의 애노우드영역 및 채널스톱퍼를 정의하여 고농도 N형 불순물 이온주입 및 확산 공정으로 에피층에 채널스톱퍼를 형성하고, 제 1, 및 제 2 트랜지스터의 베이스영역(43,45) 및 캐소우드영역(44)에 고농도 N형 불순물영역인 에미터영역(46,49,50,51,52) 및 제너 다이오드의 애노우드영역(47,48)을 형성한다.
제5도 (d)와 같이 상기 감광막(57)을 제거하고 전면에 절연막(산화막)(53)을 증착하고 선택적으로 제거하여 상기 고농도 N형 불순물 영역인 에미터영역(46,49,50,51,52), 캐소우드영역(44) 및 애노우드영역(47,48)과 제1, 제2 트랜지스터의 베이스영역(43,45)에 콘택 홀을 형성한다.
제5도 (e)와 같이 전면에 도전체를 능착하고 선택적으로 제거하여 상기 각 콘택홀에 전극(54)을 형성한다.
제5도 (f)와 같이 기판(41)하측에도 콜렉터전극(55)을 형성하고 전면에 보호막(도면에는 표시되지 않음)을 형성하고 다링톤접속 트랜지스터의 배선라인을 형성한다.)
이와같은 제조방법에 의해 제조되는 본 발명의 다링톤접속 트랜지스터는 소자의 제조 공정과 동일하게 구동단과 출력단 사이에 별도의 트랜지스터를 형성한 후, 베이스를 오픈시키고 에미터 전극을 구동단 트랜지스터의 에미터와 출력단의 베이스를 쇼트(Short) 시킴으로서 구동단의 콜렉터-에미터 간에 베이스가 오픈된 트랜지스터가 형성되게 된다. 따라서 소자의콜렉터-베이스 간의 내압 및 콜렉터-에키터 간의 내압은 내장된 베이스 오픈 트랜지스터의 콜렉터-에미터 내압으로 나타나게 되어 결과적으로 구동단의 코렉터-에미터 간에서 제너 다이오드 역할을 하게 된다. 그러므로 콜렉터단에서의 전압상승을 제어할 수 있는 고전압의 제너 다이오드를 내장할 수 있다.
이상에서 설명한 바와 같은 본 발명의 반도체 소자는 트랜지스터의 베이스를 개방한 구조를 이용 콜렉터-에미터 간의 전압을 이용하여 제너 전압을 제어하도록 하여 고내압의 제너 다이오드를 내장할 수 있으므로 달링톤 트랜지스터의 신뢰성을 향상시킬 수 있다.
Claims (5)
- 제 1 및 제 2 트랜지스터의 공통 콜렉터로 제공되는 고농도의 제 1 도전형의 반도체 기판; 상기 반도체 기판상의 에피택셜 성장된 저농도의 제 1 도전형의 에피층; 상기 제 1 및 제 2트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제2도전형의 제 1 베이스영역; 상기 제1 베이스영역과는 분리되고 상기 제2 트랜지스터의 베이스로 제공하기 위해 상기 에피층에 형성된 제 2 도전형의 제2 베이스영역; 상기 제1 및 제2 베이스영역들의 사이에 분리되어 에피츠에 평성된 제 2 도전형의 제너영역; 상기 제 1 베이스영역에 형성된 고농도의 제 1 도전형의 제 1 에미터영역; 상기 제 2 베이스영역에 형성된 고농도의 제 1 도전형의 제2 에미터영역; 상기 제너영역게 형성된 고농도의 제 1 도전형의 제3에미터영역; 상기 제 1 에미터영역상에 형성되는 제 1 베이스전극; 상기 제 1 에미터영역상에 형성되는 제 1 트랜지스터의 에미터전극; 상기 적어도 하나 이상의 제 2 에미터영역상에 형성되는 제 2 트랜지스터의 제 2 에미터전극; 상기 제 3 에미터영역상에 형성되고 상기 제 1 에미터전극 및 제 2 베이스전극과 접속된 제 3 에미터전극; 상기 적어도 하나 이상의 제 2 에미터영역 주변의 제 2 베이스영역상에 형성되고 상기 제 1 에미터전극과 접속되는 제 2 베이스전극; 및 상기 제너영역상에 형성되고 오픈상태로 된 제 3 베이스전극을 구비한 것을 특징으로 하는 다링톤접속 반도체소자.
- 제1항에 있어서, 상기 제3베이스전극은 제3에미터영역들 사이의 제3 베이스영역상에 형성되는 것을 특징으로 하는 다링톤접속 반도체소자.
- 제 1 항에 있어서, 상기 반도체 소자는 제 1 및 제 2 베이스영역을 둘러싸도록 상기 에피층에 형성된 제 2 도전형의 필드제한 링 영역을 더 구비하는 것을 특징으로 하는 반도체 소자.
- 제 1 및 제 2 트랜지스터의 공통 콜렉터로 제공되는 고농도의 제 1 도전형의 반도체 기판상에 저농도의 제 1 도전형의 에피층을 성장시키는 단계; 상기 에피층에 빙스영역 및 제너영역으로 제공하기 위한 제 2 도전형의 제 1 불순물영역들을 선택적으로 형서하되, 베이스영역으로 제공되는 불순물영역들의 사이에 제너영역으로 제공되는 불순물영역이 위치하도록 형성하는 단계; 상기 불순물영역들에 고농도의 제 1도전형의 제2 불순물영역을 선택적으로 형성하는 단계; 및 상기 제2불순물영역들과 제 3 불순물영역들상에 베이스 및 에미터전극을 형성하되, 상기 제너영역의 에미터전극은 제 1 베이스영역의 에미터전극과 제 2 베이스영역의 베이스전극과 접속되도록 형성하는 단계를 구비하는 것을 특징으로 하는 다링톤접속 반도체소자의 제조방법.
- 제 4 항에 있어서, 상기 제 1 불순물영역들을 둘러싸는 필드제한링영역을 상기 제 1 불순물영역과 동시에 형성하는 것을 특징으로 하는 다링톤접속 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015054A KR0145119B1 (ko) | 1995-06-08 | 1995-06-08 | 다링톤 접속 반도체소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950015054A KR0145119B1 (ko) | 1995-06-08 | 1995-06-08 | 다링톤 접속 반도체소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970004053A KR970004053A (ko) | 1997-01-29 |
| KR0145119B1 true KR0145119B1 (ko) | 1998-07-01 |
Family
ID=60934397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950015054A KR0145119B1 (ko) | 1995-06-08 | 1995-06-08 | 다링톤 접속 반도체소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0145119B1 (ko) |
-
1995
- 1995-06-08 KR KR1019950015054A patent/KR0145119B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970004053A (ko) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6288424B1 (en) | Semiconductor device having LDMOS transistors and a screening layer | |
| KR100423249B1 (ko) | 횡형 반도체장치 | |
| US6570229B1 (en) | Semiconductor device | |
| JPH0347593B2 (ko) | ||
| KR20020052954A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPH1050855A (ja) | 垂直トランジスタ駆動の水平トランジスタを形成したパワー半導体構造 | |
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JPH07193154A (ja) | 半導体集積デバイス | |
| JPH07130963A (ja) | モノリシック集積回路と保護装置 | |
| KR20020052953A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| JPH0715006A (ja) | 集積化構体保護装置 | |
| KR100278526B1 (ko) | 반도체 소자 | |
| JP2718907B2 (ja) | Ｐｉｃ構造体及びその製造方法 | |
| US6127723A (en) | Integrated device in an emitter-switching configuration | |
| US4819055A (en) | Semiconductor device having a PN junction formed on an insulator film | |
| US5652455A (en) | Integrated structure circuit for the protection of power devices against overvoltage | |
| JPH07226514A (ja) | 高導電率絶縁ゲートバイポーラトランジスタ集積構造 | |
| JPH06104459A (ja) | 半導体装置 | |
| KR0145119B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| JPH0342866A (ja) | 半導体装置及びその製造方法 | |
| KR0145118B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| JPH055373B2 (ko) | ||
| KR19990065744A (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
| KR100192966B1 (ko) | 모스 콘트롤 다이오드 및 그 제조방법 | |
| JPH10189755A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040331 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |