KR100480674B1 - 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 - Google Patents
콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR100480674B1 KR100480674B1 KR1019980001178A KR19980001178A KR100480674B1 KR 100480674 B1 KR100480674 B1 KR 100480674B1 KR 1019980001178 A KR1019980001178 A KR 1019980001178A KR 19980001178 A KR19980001178 A KR 19980001178A KR 100480674 B1 KR100480674 B1 KR 100480674B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- emitter
- base
- collector
- anode
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 230000002265 prevention Effects 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 description 25
- 230000000903 blocking effect Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
Abstract
콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터에서 발생되는 누설전류를 감소시킬 수 있는 바이폴라 트랜지스터와 그 제조방법에 관해 기재하고 있다. 본 발명에 따른 바이폴라 트랜지스터는, 반도체기판에 형성된 제1 도전형의 콜렉터영역과, 상기 콜렉터영역 내에 형성된 제2 도전형의 베이스영역, 상기 베이스영역 내에 형성된 제1 도전형의 에미터영역, 상기 베이스영역과 소정 거리 이격되어 형성된 제2 도전형의 에노드영역, 및 상기 베이스영역 및 에노드영역 사이와 상기 베이스영역과 에노드영역 내부 일부에까지 확장되어 형성되고, 상기 베이스영역과 에노드영역과는 반대되는 도전형의 불순물이 고농도로 주입되어 형성된 누설전류방지영역을 구비한다.
Description
본 발명은 바이폴라(bipolar) 트랜지스터 및 그 제조방법에 관한 것으로, 특히 콜렉터(collector)와 에미터(emitter) 사이에 다이오드를 내장한 트랜지스터에서 발생되는 누설전류를 감소시킬 수 있는 바이폴라 트랜지스터 및 그 제조방법에 관한 것이다.
바이폴라 트랜지스터는 일반적으로, 베이스 전류를 제어하여 작은 교류 신호를 증폭하는 증폭소자로 사용되거나, 소자를 온(on) 상태에서 오프(off) 상태로 또는 그 반대로 전환시켜 회로를 단락 또는 개방회로로 만들어주는 스위칭 소자로 사용된다.
바이폴라 트랜지스터가 스위칭 소자로 사용되는 경우를 살펴보면, 트랜지스터의 베이스 전류가 0(제로) 또는 (-)가 되면 트랜지스터는 차단(cutoff) 상태, 즉오프 상태가 되어 회로를 개방 상태로 만들게 된다. 반대로, 베이스 전류가 (+)가 되면, 트랜지스터는 포화(saturation) 상태, 즉 온 상태가 되어 회로를 단락 상태로 만들게 된다. 즉, 베이스 전류가 (+)에서 (-) 사이를 변동하면 트랜지스터는 포화 상태에서 차단 상태로 또는 이와 반대방향으로 구동되고 그 온/오프 상태가 변화된다.
이러한 바이폴라 트랜지스터에 있어서의 스위칭 특성은 여러 가지 요인에 의해 영향을 받게 되는데, 이 중에서 트랜지스터가 과포화(oversaturation) 상태로 진입하여 축적된 캐리어는 스위칭 특성, 특히 포화상태에서 차단상태로 전환하는 턴-오프 특성을 저하시키는 요인이 된다. 이 축적된 캐리어를 감소시킴으로써 스위칭 특성을 향상시키는 한 방법으로, 최근 바이폴라 트랜지스터의 콜렉터와 에미터 사이에 다이오드를 형성하는 방법이 제안된 바 있다.
도 1은 NPN 바이폴라 트랜지스터의 콜렉터와 에미터 사이에 다이오드를 형성한 종래의 구조를 설명하기 위해 도시한 단면도이다.
도면 참조부호 "10" 및 "12"는 고농도 및 저농도의 콜렉터영역을, "14"는 베이스영역을, "16"은 에미터영역을, "18"은 에노드영역을, "20"은 필드 리미팅 링(field limiting rig)을, "22"는 채널스톱 영역을, "24"는 절연막을, "E"는 에미터전극을, "B"는 베이스전극을, "C"는 콜렉터전극을 각각 나타낸다.
도 1을 참조하면, N형의 고농도(N+) 콜렉터영역(10) 및 저농도(N-) 콜렉터영역(12)을 바닥층으로하여 P형의 베이스영역(14)이 형성되어 있고, 상기 베이스영역(14) 내에 N형의 고농도(N+) 에미터영역(16)이 형성되어 있으며, 베이스영역(14)과 일정 거리 이격된 영역에는 콜렉터와 에미터 사이에 다이오드형성을 위한 에노드영역(18)이 형성되어 있다. 또한, 베이스영역(14)과 에노드영역(18)과 일정거리 이격된 영역에는 필드 리미팅 링(20)과, 소자분리를 위한 N+ 채널스톱 영역(22)이 형성되어 있다. 상기 에미터영역(16)과 에노드영역(18)은 에미터 전극(E)에 전기적으로 접속되어 있으며, 베이스영역(14)은 베이스전극(B)에, 고농도(N+) 콜렉터영역(10)은 콜렉터전극(C)에 각각 전기적으로 접속되어 있다.
상기한 종래의 NPN 바이폴라 트랜지스터에 의하면, 에미터영역(16)과 전기적으로 연결되는 에노드영역(18)이 형성되어 있다. 이에 따라, 베이스영역(14), 저농도 콜렉터영역(12) 및 에노드영역(18)이 각각 에미터-베이스-콜렉터에 대응되는 측면(lateral) P-N-P 트랜지스터가 기생적으로 형성된다. 기생적으로 형성된 이 PNP 트랜지스터는, NPN 트랜지스터가 과포화영역으로 진입하여 베이스영역(14) 내에 전하가 축적되면 이를 빼주는 역할을 한다. 즉, NPN 트랜지스터가 포화 상태가 되어 에미터접합과 콜렉터접합이 순방향(forward) 바이어스 됨에 따라서, 기생 PNP 트랜지스터가 동작하게 되고, 베이스영역(14) 내에 축적되는 전하는 기생 PNP 트랜지스터의 에미터(NPN 트랜지스터의 베이스영역(14)에 해당됨)로부터 콜렉터(에노드영역(18))로 빠져나가게 된다. 따라서, 스위칭 특성, 특히 포화상태에서 차단상태로 전환하는 턴-오프 특성이 향상된다.
그러나, 에노드영역(18)에 의해 형성된 상기 기생 PNP 트랜지스터는 누설전류를 증가시키는 요인으로 작용하는 문제점이 있다. 예를 들어, NPN 트랜지스터가 차단 상태로 동작하게 되면 에미터 접합과 콜렉터 접합이 모두 역방향으로 바이어스되는데, 이에 따라 기생 PNP 트랜지스터의 콜렉터와 에미터, 즉 에노드영역(18)과 베이스영역(14)에도 역전압이 인가된다. 이 역전압에 의해 기생 PNP 트랜지스터의 콜렉터에서 에미터쪽으로는 누설 전류가 흐르게 된다. 기생 PNP 트랜지스터에 의해 발생된 이 누설 전류는 NPN 트랜지스터의 에미터영역(16)으로부터 베이스영역역(14)으로 흐르는 누설 전류와 합쳐져, 전체 누설전류를 증가시키게 된다.
본 발명이 이루고자 하는 기술적 과제는, 콜렉터와 에미터 사이에 다이오드를 내장한 트랜지스터에서 발생되는 누설전류를 감소시킬 수 있는 바이폴라 트랜지스터를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 바이폴라 트랜지스터 제조에 적합한 제조방법을 제공하는 것이다.
상기 과제를 이루기 위한 본 발명에 따른 바이폴라 트랜지스터는, 반도체기판에 형성된 제1 도전형의 콜렉터영역과, 상기 콜렉터영역 내에 형성된 제2 도전형의 베이스영역, 상기 베이스영역 내에 형성된 제1 도전형의 에미터영역, 상기 베이스영역과 소정 거리 이격되어 형성된 제2 도전형의 에노드영역 및 상기 베이스영역 및 에노드영역 사이의 콜렉터영역 표면에 형성되고, 상기 베이스영역과 에노드영역과는 반대되는 도전형의 불순물이 주입되어 형성된 누설전류방지영역을 구비한다.
상기 누설전류방지영역은 상기 베이스영역과 에노드영역 내부 일부에까지 확장되어 형성되고, 상기 에미터와 동일한 농도로 형성되며, 상기 에미터와 동일한 접합깊이로 형성된 것이 바람직하다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 바이폴라 트랜지스터 제조방법에 따르면, 반도체기판에 제1 도전형의 콜렉터영역을 형성하고, 상기 콜렉터영역 내에 제2 도전형의 불순물을 주입하여, 베이스영역 및 상기 베이스영역으로부터 일정거리 이격된 에노드영역을 형성한 다음, 상기 베이스영역과 상기 콜렉터 영역 내에 제1 도전형의 불순물을 주입하여, 상기 베이스영역 내에는 에미터영역을 형성하고, 상기 베이스영역과 에노드영역 사이의 콜렉터영역 표면에는 누설전류방지영역을 형성한다.
상기 에미터영역과 누설전류방지영역은 하나의 이온주입 마스크를 사용하여 동일한 농도와 동일한 접합 깊이로 형성하는 것이 바람직하다.
이와 같이, 베이스영역과 에노드영역 사이에 누설전류방지영역이 고농도로 형성되어, 기생 PNP 트랜지스터의 베이스영역 폭이 넓어지고 베이스 농도가 증가되므로, 기생 PNP 트랜지스터의 전류이득이 감소된다. 따라서, 기생 PNP 트랜지스터의 콜렉터와 에미터에 역전압이 인가더라도, 콜렉터로부터 에미터로 흐르는 전류가 감소되어, 누설전류가 증가되는 것이 방지된다.
이하, 첨부 도면들을 통하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 일 실시예에 의한 바이폴라 트랜지스터를 도시한 단면도로서, NPN 바이폴라 트랜지스터를 예로 들어 설명한다.
도 2에 도시된 바와 같이 본 발명의 바이폴라 트랜지스터에는, 고농도 제1 도전형, 예컨대 N형(N+)의 콜렉터영역(50) 및 저농도(N-) 콜렉터영역(52)을 바닥층으로하여 제2 도전형, 예컨대 P형의 베이스영역(54)이 형성되어 있으며, 상기 베이스영역(54) 내에는 고농도 제1 도전형(N+)의 에미터영역(56)이 형성되어 있다. 상기 베이스영역(54)과 일정 거리 이격된 영역에는, 바이폴라 트랜지스터의 콜렉터와 에미터 사이에 다이오드를 형성하기 위한 에노드영역(58)이 형성되어 있으며, 상기 베이스영역(54)과 에노드영역(58)으로부터 일정거리 이격된 영역에는 필드 리미팅 링(60)과, 소자분리를 위한 N+ 채널스톱 영역(62)이 형성되어 있다. 상기 필드 리미팅 링(60)은 공지된 바와 같이, 브레이크다운 특성을 향상시키기 위해 형성되며, 환형(環形)으로 형성된 것이 바람직하다.
본 발명의 바이폴라 트랜지스터에는 또한, 베이스영역(54)과 에노드영역(58) 사이에 상기 베이스영역(54) 및 에노드영역(58)을 형성하고 있는 도전형과 반대되는 도전형, 예컨대 N형의 불순물로 된 누설전류방지영역(63)이 형성되어 있다. 상기 누설전류방지영역(63)은, 상기 에미터와 동일한 고농도로 형성되고, 동일 접합깊이로 형성된 것이 바람직하다. 상기 누설전류방지영역(63)은 또한 도시된 바와 같이, 상기 베이스영역(54)과 에미터영역(58) 내부까지 확장되어 형성된 것이 바람직하다.
상기 반도체 기판 상에는 절연물, 예컨대 실리콘 산화물로 형성되고, 상기 베이스영역(54), 에미터영역(56) 및 에노드영역(58)을 부분적으로 노출시키는 콘택홀들이 형성된 절연층(64)이 형성되어 있으며, 상기 콘택홀들을 통해 에미터영역(56)과 에노드영역(58)은 에미터전극(E)에, 상기 베이스영역(54)은 베이스전극(B)에 각각 접속된다. 또한, 상기 고농도 콜렉터영역(50)은 반도체 기판 바닥면에 형성된 콜렉터전극(C)에 전기적으로 접속된다.
이와 같이, 저농도 콜렉터영역(52) 내에 수직으로 형성된 NPN 트랜지스터의 에미터영역(56)과 에미터 전극(E)을 통해 전기적으로 연결되는 에노드영역(58)이 형성되어 있다. 따라서, 베이스영역(54), 콜렉터영역(52) 및 에노드영역(58)이 각각 에미터-베이스-콜렉터에 대응되는 측면 PNP 트랜지스터가 기생적으로 형성된다. 또한, 상기 베이스영역(54)과 에노드영역(58) 내부 일부와, 이들 사이의 저농도 콜렉터영역(52) 표면에 고농도의 누설전류방지영역(63)이 형성되어 있다. 따라서, 기생 PNP 트랜지스터의 베이스영역 폭이 넓어지게 된다.
기생적으로 형성된 상기 PNP 트랜지스터는 종래에서와 마찬가지로, NPN 트랜지스터가 과포화영역으로 진입하여 베이스영역(54) 내에 전하가 축적되면 이를 빼주는 역할을 한다. 즉, 수직으로 형성된 NPN 트랜지스터가 포화 상태로 진입하여 에미터접합과 콜렉터접합이 순방향으로 바이어스되면, 측면으로 형성된 기생 PNP 트랜지스터가 동작하게 된다. 따라서, 과포화로 인한 전하는 NPN 트랜지스터의 베이스영역(54) 내에 축적되지 않고, 기생 PNP 트랜지스터의 에미터(NPN 트랜지스터의 베이스영역(54)에 해당됨)로부터 콜렉터(에노드영역(58))로 빠져나가게 된다. 이와 같이, 포화상태에서 과포화로 인해 축적되는 전하가 없으므로, 차단상태로 전환시 베이스영역으로부터 축적된 전하를 빼내는데 소요되는 시간인 축적지연시간이 줄어들게 된다. 따라서, 스위칭 특성, 특히 포화상태에서 차단상태로 전환하는 턴-오프 특성이 향상된다.
또한, 종래에서와는 달리, 누설전류방지영역(63)에 의해 상기 기생 PNP 트랜지스터의 전류이득이 감소된다. 이는, 상기 누설전류방지영역(63)에 의해 기생 PNP 트랜지스터의 베이스영역 폭이 넓어지고, 베이스영역의 농도가 증가되기 때문이다. 넓어진 베이스영역의 폭과, 증가된 베이스영역의 농도는 잘 알려진 바와 같이, 베이스영역에서 재결합(recombination)으로 소실되는 캐리어의 양을 증가시키므로, 기생 PNP 트랜지스터의 베이스영역을 통과하여 전송되는 캐리어의 양을 감소시킨다. 결과적으로, 기생 PNP 트랜지스터의 콜렉터(에노드영역(58))로부터 에미터(NPN 트랜지스터의 베이스영역(54))로 전송되는 캐리어의 양이 감소되므로, 전류이득이 감소된다.
따라서, 스위칭 소자로서 동작하는 바이폴라 트랜지스터가 차단영역에 진입하여 NPN 트랜지스터의 에미터영역과 베이스영역에 역방향 전압이 인가되는 경우, 기생 PNP 트랜지스터의 콜렉터와 에미터, 즉 에노드영역(58)과 베이스영역(54)에 역전압이 인가더라도, 종래에서와 같이 누설전류가 증가되는 것이 방지된다. 즉, 기생 PNP 트랜지스터의 전류이득이 감소된 상태이므로 콜렉터로부터 에미터로 흐르는 전류가 감소되어 전체 누설전류가 감소된다.
도 2를 참조하여 상기 바이폴라 트랜지스터의 제조방법을 살펴보기로 한다.
먼저, 제1 도전형, 예컨대 N형의 불순물이 고농도 및 저농도로 각각 도우프된 콜렉터영역(50 및 52)이 형성된 반도체 기판 상에 절연막, 예컨대 산화막을 형성한 후 통상의 사진식각 공정을 적용하여 상기 산화막을 패터닝함으로써, 베이스영역과 에노드영역 및 필드 리미팅 링을 형성하기 위한 제1 마스크층(도시되지 않음)을 형성한다.
상기 고농도 및 저농도의 콜렉터영역(50 및 52)은 잘 알려진 바와 같이, 확산 또는 에피택셜(epitaxial) 방법을 사용하여 형성할 수 있다. 예컨대 확산방법을 이용할 경우, 예컨대 인(Phosphorus)과 같은 N형의 불순물이 저농도로 도우프된 반도체 기판의 이면에 N형의 불순물을 고농도로 이온 주입한 후, 열처리를 실시하여 불순물이온이 확산되도록 함으로써 형성할 수 있다. 에피택셜 방법을 이용할 경우에는, N형의 불순물이 고농도로 도우프된 반도체 기판상에 저농도의 에피택셜층을 성장시킴으로써 형성할 수 있다.
다음에, 상기 마스크층을 사용하여 상기 저농도(N_) 콜렉터영역(52) 내에, 예컨대 보론(Boron)과 같은 P형의 불순물을 이온 주입한 후 열처리함으로써 베이스영역(54), 상기 베이스영역(54)과 일정거리 이격된 다이오드의 에노드영역(58) 및 브레이크다운 전압을 향상시키기 위한 필드 리미팅 링(60)을 형성한다.
계속해서, 에미터영역, 누설전류방지영역 및 채널스톱 영역 형성을 위한 제2 마스크층(도시되지 않음)을 형성하고, 이를 이용하여 상기 저농도(N_) 콜렉터영역(52) 내에, 예컨대 인(P)과 같은 N형의 불순물을 고농도로 이온 주입한 후 열처리함으로써 에미터영역(56), 누설전류방지영역(63) 및 채널스톱 영역(62)을 형성한다. 상기 누설전류방지영역(63)은 베이스영역(54)과 에노드영역(58) 사이의 저농도 콜렉터영역(52) 표면에 형성하며, 바람직하게는 상기 베이스영역(54)과 에노드영역(58) 일부까지 확장되도록 형성한다. 상기 누설전류방지영역(63)은 또한, 동일한 농도와 동일한 접합 깊이로 형성되는 것이 바람직하다.
상기 제2 마스크층은 상기 제1 마스크층을 제거하지 않은 상태에서 열산화공정을 진행하여 형성하는 것이 바람직하다.
다음에, 베이스영역(54), 에미터영역(56), 에노드영역(63) 및 채널스토퍼(62)를 부분적으로 개구시키는 절연막(64)을 형성하고, 그 결과물 전면에 도전물, 예컨대 알루미늄을 증착한 다음 패터닝하여, 베이스영역(54)과 접속되는 베이스전극(B), 에미터영역(56) 및 에노드영역(58)과 접속되는 에미터전극(E)을 형성한다.
상기 절연막(64)은 언급된 제2 마스크층 형성시와 마찬가지로, 이전단계에서 형성된 마스크층 즉, 제2 마스크층을 제거하지 않은 상태에서 열산화공정을 진행하여 형성하는 것이 바람직하다.
이상 본 발명을 상세히 설명하였으나 본 발명은 상기 실시예에 한정되지 않으며 본 발명이 속하는 기술적 사상내에서 당분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함은 물론이다.
상술한 본 발명에 의한 바이폴라 트랜지스터 및 그 제조방법에 따르면, 베이스영역과 에노드영역 사이에 누설전류방지영역이 고농도로 형성되어, 기생 PNP 트랜지스터의 베이스영역 폭이 넓어지고 베이스 농도가 증가된다. 따라서, 기생 PNP 트랜지스터의 전류이득이 감소되므로, 기생 PNP 트랜지스터의 콜렉터와 에미터에 역전압이 인가더라도, 콜렉터로부터 에미터로 흐르는 전류가 감소되어, 누설전류가 증가되는 것이 방지된다.
도 1은 NPN 바이폴라 트랜지스터의 콜렉터와 에미터 사이에 다이오드를 형성한 종래의 구조를 설명하기 위해 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 의한 바이폴라 트랜지스터를 도시한 단면도이다.
Claims (10)
- 반도체기판에 형성된 제1 도전형의 콜렉터영역;상기 콜렉터영역 내에 형성된 제2 도전형의 베이스영역;상기 베이스영역 내에 형성된 제1 도전형의 에미터영역;상기 베이스영역과 소정 거리 이격되어 형성된 제2 도전형의 에노드영역; 및상기 베이스영역 및 에노드영역 사이의 콜렉터영역 표면에 형성되고, 상기 베이스영역과 에노드영역과는 반대되는 도전형의 불순물이 주입되어 형성된 누설전류방지영역을 구비하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 누설전류방지영역은 상기 베이스영역과 에노드영역 내부 일부에까지 확장되어 형성된 것을 특징으로 하는 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 누설전류방지영역은 상기 에미터와 동일한 농도로 형성된 것을 특징으로 하는 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 누설전류방지영역은 상기 에미터와 동일한 접합깊이로 형성된 것을 특징으로 하는 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 에노드영역은 상기 에미터영역과 전기적으로 연결된 것을 특징으로 하는 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 바이폴라 트랜지스터는,상기 베이스영역과 에노드영역으로부터 일정거리 이격되어 형성된 필드 리미팅 링; 및상기 필드 리미팅 링과 일정거리 이격되어 형성된 채널스톱 영역을 더 구비하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 반도체기판에 제1 도전형의 콜렉터영역을 형성하는 단계;상기 콜렉터영역 내에 제2 도전형의 불순물을 주입하여, 베이스영역 및 상기 베이스영역으로부터 일정거리 이격된 에노드영역을 형성하는 단계; 및상기 베이스영역과 상기 콜렉터 영역 내에 제1 도전형의 불순물을 주입하여, 상기 베이스영역 내에는 에미터영역을 형성하고, 상기 베이스영역과 에노드영역 사이의 콜렉터영역 표면에는 누설전류방지영역을 형성하는 단계를 구비하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
- 제7항에 있어서, 에미터영역과 누설전류방지영역을 형성하는 상기 단계는, 하나의 이온주입 마스크를 사용하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
- 제7항에 있어서, 상기 에미터영역과 누설전류방지영역은 동일한 농도와 동일한 접합 깊이로 형성되는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
- 제7항에 있어서, 에미터영역과 누설전류방지영역을 형성하는 상기 단계 후,상기 결과물 전면에 절연막을 형성하는 단계;상기 절연막을 패터닝하여 상기 에미터영역, 베이스영역, 에노드영역 일부를 노출시키는 콘택홀을 형성하는 단계; 및상기 베이스영역과 접속된 베이스전극과, 상기 에미터영역 및 에노드영역과 접속된 에미터전극을 형성하는 단계를 더 구비하는 것을 특징으로 하는 바이폴라 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001178A KR100480674B1 (ko) | 1998-01-16 | 1998-01-16 | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980001178A KR100480674B1 (ko) | 1998-01-16 | 1998-01-16 | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990065744A KR19990065744A (ko) | 1999-08-05 |
| KR100480674B1 true KR100480674B1 (ko) | 2005-06-08 |
Family
ID=37302835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980001178A KR100480674B1 (ko) | 1998-01-16 | 1998-01-16 | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480674B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393199B1 (ko) * | 2001-01-15 | 2003-07-31 | 페어차일드코리아반도체 주식회사 | 높은 브레이크다운 전압을 갖는 고전압 반도체 소자 및 그제조방법 |
| KR100934216B1 (ko) * | 2007-12-05 | 2009-12-29 | 한국전자통신연구원 | 단파장용 바이폴라 광트랜지스터 및 그 제조 방법 |
| US7800196B2 (en) * | 2008-09-30 | 2010-09-21 | Northrop Grumman Systems Corporation | Semiconductor structure with an electric field stop layer for improved edge termination capability |
| KR101244003B1 (ko) * | 2011-03-25 | 2013-03-14 | 주식회사 케이이씨 | 전력 반도체 소자 |
-
1998
- 1998-01-16 KR KR1019980001178A patent/KR100480674B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990065744A (ko) | 1999-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392275B1 (en) | Semiconductor device with DMOS, BJT and CMOS structures | |
| US7378708B2 (en) | Transistor having a protruded drain | |
| JP3471823B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| US6657262B2 (en) | Monolithically integrated electronic device and fabrication process therefor | |
| KR100275962B1 (ko) | 반도체장치 및 그의 제조방법_ | |
| KR101530582B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR910002037B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6348716B1 (en) | Horizontal MOS gate type semiconductor device including zener diode and manufacturing method thereof | |
| JPH0347593B2 (ko) | ||
| KR100480674B1 (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
| EP0665597A1 (en) | IGBT and manufacturing process therefore | |
| JPS6384164A (ja) | 縦形ｍｏｓｆｅｔ | |
| KR20000027006A (ko) | 디모스(dmos) 트랜지스터 및 그 제조방법 | |
| US6780722B2 (en) | Field effect transistor on insulating layer and manufacturing method | |
| JPH06275818A (ja) | 電力用半導体素子 | |
| KR102141845B1 (ko) | 고전력 스위칭용 반도체 소자 및 그 제조방법 | |
| KR100660917B1 (ko) | 수평형 전력소자 | |
| US5950080A (en) | Semiconductor device and method of manufacturing the same | |
| JP2988047B2 (ja) | 半導体装置 | |
| JP2003332577A (ja) | 半導体装置及びその製造方法 | |
| JPH01243472A (ja) | 半導体装置 | |
| KR100304718B1 (ko) | 전력반도체장치및그제조방법 | |
| EP0138162A2 (en) | CMOS structure | |
| KR0145118B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| GB2612643A (en) | A novel transistor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130125 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |