KR100934216B1 - 단파장용 바이폴라 광트랜지스터 및 그 제조 방법 - Google Patents

단파장용 바이폴라 광트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100934216B1
KR100934216B1 KR1020070125515A KR20070125515A KR100934216B1 KR 100934216 B1 KR100934216 B1 KR 100934216B1 KR 1020070125515 A KR1020070125515 A KR 1020070125515A KR 20070125515 A KR20070125515 A KR 20070125515A KR 100934216 B1 KR100934216 B1 KR 100934216B1
Authority
KR
South Korea
Prior art keywords
type
layer
base
emitter
region
Prior art date
Application number
KR1020070125515A
Other languages
English (en)
Other versions
KR20090058768A (ko
Inventor
박종문
박건식
유성욱
윤용선
구진근
김보우
강진영
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020070125515A priority Critical patent/KR100934216B1/ko
Publication of KR20090058768A publication Critical patent/KR20090058768A/ko
Application granted granted Critical
Publication of KR100934216B1 publication Critical patent/KR100934216B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
    • H01L31/1105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors the device being a bipolar phototransistor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 발명은 실리콘 바이폴라 단파장(파장: 300 ~ 500 nm)용 광트랜지스터 및 그 제조 방법에 관한 것으로서, 고에너지 ( ~ 2 MeV) 이온주입 공정방법을 적용함으로써 제1형 불순물의 투영비정거리(Rp)를 조정하여 표면으로부터 일정 깊이까지 저농도의 제1형 불순물층을 형성시키고, 표면에 형성된 저농도의 제1형 불순물층으로 인해 발생되는 누설전류의 특성악화를 추가적인 저에너지 이온주입 공정을 통해 형성된 제2형 불순물층에 의해 방지함으로써 소자의 특성이 개선된 고성능 실리콘 바이폴라 광트랜지스터를 제조할 수 있는 효과가 있다.
바이폴라, 단파장, 고에너지 이온주입, 광트랜지스터

Description

단파장용 바이폴라 광트랜지스터 및 그 제조 방법{Bipolar Phototransistor for Short wavelength light and Fabrication method thereof}
본 발명은 실리콘 바이폴라 단파장용 광트랜지스터 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 광감지영역의 제1형 불순물층(베이스)을 고에너지 이온주입으로 형성한 후, 추가적으로 제1형과 반대 성상의 제2형 불순물층을 상기 광감지영역의 표면에 형성함으로써 소자의 수광감도를 향상시켜 소자의 특성 즉, 광전류 특성을 향상시킬 수 있는 실리콘 바이폴라 단파장용 광트랜지스터 및 그 제조 방법에 관한 것이다.
일반적으로 광트랜지스터는 외부 광을 입력받고, 입력된 광이 전류로 변환 및 증폭되는 출력 특성을 가진다.
이러한 광트랜지스터는 2극 소자인 포토 다이오드에 비해 응답속도는 떨어지나, 3극 소자로서 입력이 증폭된 출력으로 나타나기 때문에 감도가 좋은 것이 특징이다.
또한 기존의 일반적인 광트랜지스터의 소자 특성은 증폭률(전류이득), 누설전류, 응답속도, 항복전압 등이 있으며, 각 특성에 따라 응용분야에 적절하게 사용되는 재료나 공정 방법이 다양하게 존재하고 있다.
이러한 소자 특성을 가지는 기존의 일반적인 광트랜지스터를 도 1 및 도 2를 참조하여 설명한다.
도 1은 기존의 일반적인 단파자용 바이폴라 광트랜지스터의 구조 및 광감지영역의 깊이에 따른 불순물 농도 분포도를 나타낸 것이다.
먼저, 도 1의 (a) 및 (b)는 일반적인 단파장용 바이폴라 광트랜지스터의 평면도, 광트랜지스터를 A-A'로 절단한 단면도이다.
도 1의 (a) 및 (b)를 참조하면, 일반적인 단파장용 바이폴라 광트랜지스터는 기본적으로 실리콘 기판을 사용하여 콜랙터(1), 베이스(2-4), 에미터(3-3)를 구성하고 있으며, 에미터(3-3)를 제외한 광감지영역인 베이스(2-4)가 산화막(2-1)으로 정의되어 있다.
이어서, 도 1의 (c)는 일반적인 단파장용 바이폴라 광트랜지스터의 광감지영역 C위치에서 깊이에 따른 불순물 농도 분포도를 나타낸다.
도 1의 (c)를 참조하면, 광감지영역에서 깊이에 따른 불순물 농도 분포도의 x축은 광감지영역의 깊이, y축은 도핑 농도를 나타낸다.
일반적인 동작전압 100V에서 공핍층이 형성되는 지점은 표면으로부터 1.6um 이후부터 형성되며, 300 ~ 500 nm의 단파장 적용시, 단파장은 표면에서부터 1.6um 이내에서 거의 흡수되므로 기존의 일반적인 광트랜지스터에서는 수광 감도가 낮은 근본적인 문제점이 존재한다.
다음으로, 도 2의 (a) 내지 (d), 도 3의 (e) 내지 (f)는 도 1에 나타낸 기존의 일반적인 단파장용 바이폴라 광트랜지스터의 제조 공정 과정에 따른 소자의 단면도를 나타낸 것이다.
우선, 도 2의 (a)를 참조하면, 고농도의 실리콘 기판(1) 위에 저농도의 에피층(1-1)을 형성하고, 에피층(1-1) 위에 산화막(2-1)을 성장시킨 후, 그 위에 감광막(2-2)을 도포한다. 그런 다음, 도포된 감광막에 대해 사진전사작업을 통하여 감광막상에 베이스 영역(2)을 정의한 후, 식각공정을 통하여 산화막(2-1)에 베이스 영역을 재현시킨다.
이어서, 도 2의 (b)를 참조하면, 산화막(2-1)으로 정의된 베이스 영역(2)에 베이스 불순물을 80 KeV의 저에너지로 이온주입(2-3, 화살표)한 후, 감광막(2-2)을 제거한다. 계속하여 이온주입된 베이스 영역(2)을 열처리(1100도 100분)하여 베이스 불순물층(2-4)을 형성한다. 이때 베이스 불순물층(광감지영역)(2-4)의 깊이에 따른 농도 분포는 도 1의 (c)에서와 같다. 즉, 공핍층은 1.6 μm 지점부터 형성된다.
계속하여, 도 2의 (c)를 참조하면, 도 2의 (b)와 같이 제조된 소자에 다시 감광막(3-1)을 도포하고, 사진전사작업을 통하여 감광막(3-1)상에 설계에 따른 에미터 영역(3)을 정의한 후, 에미터 불순물을 이온주입(3-2, 화살표)한다. 이후 감 광막(3-1)을 제거하고 열처리(1100도 80분)함으로써 에미터 불순물층(3-3)을 형성한다. 여기서 베이스 불순물층(2-4)과 에미터 불순물층은 서로 반대 성상을 가진다.
도 2의 (d)는 도 2의 (a) 내지 (c) 공정 과정을 통해 형성된 광감지영역인 베이스 불순물층(2-4)과 에미터 불순물층(3-3)이 형성된 구조를 나타낸 것이다.
이어서, 도 3의 (e)를 참조하면, 도 2의 (d)와 같이 형성된 소자의 전면에 반반사막(4)을 증착한다.
그런 다음, 도 3의 (f)를 참조하면, 도 (e)와 같이 반반사막(4)을 전면에 증착한 소자 위에 다시 감광막(5-1)을 도포하고, 설계에서 정의된 에미터 접촉창(5)을 사진전사작업을 통하여 감광막(5-1)에 정의하고, 이를 반반사막(4)에 식각하여 재현시킨 후 감광막을 제거한다.
도 3의 (g)를 참조하면, 도 3의 (f)와 같이 제조된 소자 위에 금속막을 증착한 후 감광막(6-1)을 도포한다. 이후 사진전사작업을 통하여 에미터 전극 영역을 감광막(6-1)에 정의하고, 감광막(6-1)에 정의된 에미터 전극 영역을 금속막에 식각하여 에미터 전극(6)을 형성한다.
마지막으로, 도 3의 (h)를 참조하면, 기판 뒷면에 금속을 증착하고 열처리하여 콜렉터 전극(7)을 형성함으로써 광트랜지스터를 완성하게 된다.
상술한 기존의 일반적인 단파장용 바이폴라 광트랜지스터의 제조 방법에 의한 광트랜지스터는 베이스(광감지영역)에 단파장 광이 주로 흡수되는 표면으로부터 수 마이크로 영역내에 공핍층 형성이 어려워 낮은 수광감도를 갖는 문제점이 있다.
따라서 본 발명은 증폭률(전류이득), 누설전류, 응답속도 및 항복전압과 같은 소자 특성을 향상시키기 위해, 베이스의 상부에 공핍층을 형성하는 광트랜지스터의 제조 방법을 제공하고, 아울러 표면에 공핍층이 형성됨에 따라 나타나는 누설전류 특성이 악화되는 문제점을 해결하기 위해 베이스의 표면에 불순물층을 형성하는 광트랜지스터의 제조 방법을 제공하고자 한다.
본 발명의 바람직한 일실시 형태에 따른 단파장용 바이폴라 광트랜지스터 제조 방법은, 고농도의 실리콘 기판상에 저농도의 에피층을 형성하는 단계; 상기 에피층에 제1산화막을 형성하여 베이스 영역을 정의하는 단계; 상기 베이스 영역에 제1형 불순물을 고에너지 이온주입하여 제1형 베이스를 형성하는 단계; 제2산화막을 소자 전면에 형성하는 단계; 상기 제2산화막에 에미터 영역과 차단영역을 정의하고, 상기 에미터 영역및 차단영역에 제1형 불순물과 반대 성상인 제2형 불순물을 이온주입하여 제2형 에미터 및 차단층을 형성하는 단계; 상기 제1형 베이스의 표면에 제2형 불순물을 이온주입하여 제2형 공핍층 형성 방지층을 형성하는 단계; 소자 전면에 반반사막을 형성하는 단계; 상기 제2형 에미터 상부에 에미터 접촉창을 형성하는 단계; 상기 에미터 접촉창에 베리어 금속층 및 배선용 금속층을 증착하여 에미터 전극을 형성하는 단계; 및 상기 기판의 뒷면에 콜렉터 전극을 형성하는 단계;를 포함한다.
상기 제1형 베이스를 형성하는 단계는, 상기 에피층에 제1산화막을 성장시킨 후, 감광막을 도포하여 베이스 영역을 정의하는 단계; 상기 감광막상에 정의한 베이스 영역을 상기 제1산화막에 식각하는 단계; 상기 식각된 제1산화막을 마스킹으로 하여 상기 베이스 영역에 제1형 불순물을 고에너지로 이온주입한 후 열처리하여 표면에서 일정깊이로 제1형 베이스를 형성하는 단계; 및 상기 감광막을 제거하는 단계;를 포함한다.
상기 제1형 베이스를 형성하는 단계는, 고에너지 이온주입 및 열처리에 의해 제1형 불순물의 투영비정거리(Rp)를 조정하여 표면으로부터 일정 깊이로 저농도의 제1형 불순물층으로 이루어진 상기 제1형 베이스를 형성한다.
상기 제2형 에미터 및 차단층을 형성하는 단계는, 상기 제2산화막상에 감광막을 도포하여 에미터 영역과 차단영역을 정의하는 단계; 상기 감광막에 정의된 에미터 영역과 차단영역을 상기 제2산화막에 식각하는 단계; 상기 에미터 영역 및 차단영역에 제2형 불순물을 이온주입한 후 열처리하여 제2형 에미터 및 차단층을 동시에 형성하는 단계; 및 상기 감광막을 제거하는 단계;를 포함한다.
상기 차단층은 소자동작시 웨이퍼 절단면에 공핍층이 생성되는 영역을 최소화하여 누설전류를 감소시킨다.
상기 제1형 베이스에 제2형 불순물을 이온주입하여 제2형 공핍층 형성 방지층을 형성하는 단계는, 감광막을 도포하여 상기 제1형 베이스에 특정 광감지영역을 정의한 후 상기 제2산화막을 식각하는 단계; 상기 특정 광감지영역에 상기 제1형 베이스 영역과 반대 성상의 고농도 제2형 불순물을 이온주입한 후 열처리하여 상기 제2형 공핍층 형성 방지층을 상기 제1형 베이스의 상부에 형성하는 단계; 및 상기 감광막을 제거하는 단계;를 포함한다.
상기 제2산화막을 식각하는 단계는, 상기 제2형 에미터와 상기 제1형 베이스를 분리하도록 상기 제1형 베이스위에 상기 제2형 에미터를 둘러싸도록 상기 제2산화막의 일부를 동시에 형성한다.
상기 제2산화막의 일부는 상기 제1형 베이스와 제2형 에미터 사이의 항복전압을 향상시킨다.
상기 제2형 공핍층 형성 방지층은 베이스 표면에 공핍층이 형성되는 것을 억제시켜 누설전류 특성이 개선되도록 상기 베이스 표면으로부터 0.2 μm 깊이로 형성된다.
상기 에미터 전극을 형성하는 단계는, 베리어 금속층을 하층으로, 배선용 금속층을 상층으로 하여 증착하는 단계; 감광막을 도포하고, 사진전사공정을 통해 상기 감광막에 에미터 전극 영역 정의하는 단계; 상기 감광막에 정의된 상기 에미터 전극 영역을 상기 배선용 금속층에 식각하는 단계; 상기 베리어 금속층을 상기 에미터 전극 영역으로 습식식각하는 단계; 및 상기 감광막을 제거하는 단계;를 포함한다.
상기 베리어 금속층은 에미터 전극 형성시, 상기 배선용 금속층의 식각 과정에서 발생되는 반반사막의 손상을 방지하기 위해 식각 멈춤층으로 이용된다.
상기 배선용 금속층의 식각은 플라즈마 건식식각을 이용하며, 상기 베리어 금속층의 습식식각은 40도 정도 가열한 H2O2 용액을 적용한 습식식각을 이용한다.
한편, 본 발명의 바람직한 일실시 형태의 단파장용 바이폴라 광트랜지스터는, 기판; 상기 기판 위에 형성된 에피층; 상기 에피층 위에 베이스 영역을 정의하는 제1산화막; 상기 제1산화막으로 정의된 베이스 영역의 에피층에 형성된 제1형 베이스; 상기 제1형 베이스 내에 형성된 상기 제1형과 반대 성상인 제2형 에미터; 상기 제1형 베이스와 상기 제2형 에미터를 분리하여 상기 제2형 에미터를 둘러싸도록 형성된 제2산화막; 상기 제1형 베이스의 표면으로부터 일정 깊이로 형성된 제2형 공핍층 형성 방지층; 상기 제1산화막의 외각에 정의된 상기 에피층에 형성된 차단층; 상기 제2형 에미터위에 형성된 에미터 접촉창; 상기 에미터 접촉창위에 형성된 에미터 전극; 및 상기 기판 뒷면에 형성된 콜렉터 전극;을 포함한다.
상기 기판은 고농도의 실리콘 기판이며, 상기 에피층은 10 ~ 20 μm 두께로 형성된다.
상기 제1형 베이스는 제1형 불순물을 1.1 MeV의 고에너지로 이온주입하여 형성되면, 상기 제2형 공핍층 형성 방지층은 상기 제1형 베이스의 성상과 반대되는 제2형 불순물을 40 KeV의 저에너지로 이온주입하여 상기 제1형 베이스의 표면에서 0.2 μm 깊이로 형성된다.
또한, 상기 제2형 공핍층 형성 방지층이 상기 제1형 베이스의 표면에서 0.2 μm 깊이로 형성되어 상기 제1형 베이스의 공핍층 형성 영역은 0.2 μm 부터 4 μm 이며, 상기 에미터 전극은 배선용 금속층 및 베리어 금속층을 상하층으로 증착하여 형성된다.
본 발명에 따르면, 고에너지 이온주입을 통해 베이스(광감지영역)의 깊이에 따른 불순물 분포 농도를 변화시켜 광감지 효율을 향상시키고, 이로 인해 누설전류 특성이 악화되는 것을 베이스(광감지영역) 표면에 베이스와 반대 성상의 불순물층을 형성시킴으로써 누설전류 특성의 개선뿐만 아니라, 증폭률(전류이득), 누설전류, 응답속도 및 항복전압과 같은 전반적인 소자의 특성을 개선시키는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다.
다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필 요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
지금부터, 광트랜지스터의 소자 특성을 개선하기 위한 본 발명의 바람직한 일실시 형태의 광트랜지스터의 구조 및 제조 방법에 대해 도 4 및 도 6을 참조하여 설명한다.
먼저, 도 4의 (a) 내지 (c)는 각각 본 발명의 일실시 형태에 따른 단파장용 바이폴라 광트랜지스터의 평면도, 단면도 및 광감지영역 C위치에서의 깊이에 따른 불순물 농도 분포도를 나타낸 것이다.
도 4의 (a) 및 (b)를 참조하면, 본 발명에 따른 광트랜지스터는 기본적으로 실리콘 기판을 사용하여 콜렉터(10), 베이스(20-4), 에미터(30-3)를 구성하고 있지만, 구조 및 제조 공정 방법에 있어서 도 1 내지 도 3에 도시한 기존의 일반적인 광트랜지스터와는 차이가 있다.
구체적으로, 본 발명의 광트랜지스터의 베이스(20-4)는 일반적으로 사용하는 저에너지(~ 200 KeV) 이온주입 공정 방법 대신 고에너지(~ 2 MeV) 이온주입 공정 방법을 적용하여 불순물의 투영비정거리(Rp)를 조정하여 표면으로부터 일정 깊이까지 저농도의 (p-) 불순물층을 형성하여 구현된다.
그리고 베이스와 반대 성상인 (n+) 불순물로 형성된 고농도의 공핍층 형성 방지층(40-3, 도 5 참조)은 상기 베이스(20-4)의 특정 광감지영역에 추가적인 저에 너지 이온주입 공정을 통해 형성되며, 베이스 표면에 공핍층이 형성되는 것을 방지한다.
그리고, 칩의 가장자리에 차단영역(30')을 따로 정의하고, 차단영역(30')에 불순물을 주입하여 차단층(30'-1)을 형성되며, 웨이퍼 절단면에 공핍층이 생성되는 영역을 최소화하여 누설전류를 감소시킨다.
따라서 본 발명의 저농도의 (p-) 불순물로 형성된 베이스(20-4)와, 고농도의 (n+) 불순물로 형성된 공핍층 형성 방지층(40-3)을 포함하는 소자 구조에 의해, 웨이퍼 표면에서 수 마이크로미터 사이에 공핍층을 형성시킬 수 있어 광이 전류로 변환되는 공핍층의 수광능력을 향상시키고, 궁극적으로는 입력값인 외부 광에 대한 출력값인 콜렉터 전류가 상대적으로 높게 되어 전류이득 향상을 가져오게 된다. 동시에 베이스 표면에 공핍층이 형성되는 것을 억제함으로써 공핍층에 의한 누설전류의 악화를 방지하여 누설전류 특성을 개선한다.
도 4의 (c)를 참조하면, 본 발명에 의한 소자특성의 개선효과를 광감지영역 C 위치에서의 깊이에 따른 불순물 농도 그래프를 참조하여 살펴보면, 통상적인 동작전압 100V에서 공핍층이 표면으로부터 0.2 ~ 4 μm까지 형성됨에 따라 단파장(300 ~ 500 nm)에서 요구하는 광 에너지가 전기 에너지로 변환되는 영역을 충족시켜 수광감도가 향상되고, 궁극적으로 광변환 효율이 향상되므로 전류이득의 향상을 가져온다.
이제, 도 4에 나타낸 본 발명에 의한 단파장용(300 ~500 nm) 바이폴라 광트 랜지스터의 제조 방법에 대해 도 5 및 도 6을 참조하여 상세히 설명한다.
도 5 및 도 6의 (a) 내지 (h)는 본 발명의 바람직한 일실시 형태에 따른 바이폴라 광트랜지스터의 제조 공정 단계를 상세하게 나타낸 순서도이다. 여기서, 광트랜지스터는 광의 파장과 사용용도에 따라 웨이퍼 선별이 요구되며, 특히 에피층의 농도 및 두께 조정은 중요한 요소로 작용 된다. 따라서 본 발명에서는 광의 파장을 단파장(300 ~ 500 nm) 근처를 사용하는 것을 바탕으로 설명한다.
우선, 도 5의 (a)를 참조하면, 고성능 소자의 제작을 위해 일반적으로 알려진 바와 같이, 고농도(n++; <1 Ohm.cm)의 실리콘 기판(10)위에 저농도(n-; 10~20 Ohm.cm)의 에피택셜 층(이하 '에피층'이라 함)(10-1)을 10 ~ 20 μm 두께로 형성한다.
이어서, 에피층(10-1)위에 산화막(두께 ; 200 nm)을 성장시키고, 설계에서 정의한 베이스 영역(20)을 패터닝하기 위해 감광막을 도포한다.
그런 다음, 사진전사작업을 통하여 감광막상에 격자 형상을 갖는 베이스 영역(20)을 정의(20-2)한 후, 식각 공정을 통하여 산화막에 이 베이스 영역(20)을 재현시킨다(20-1).
이후, 도 5의 (b)를 참조하면, 상기 베이스 영역(20)에 베이스 불순물(P-)을 1.1 MeV의 고에너지 이온주입(20-3, 화살표)한 후 감광막(20-2)을 제거한다. 이어 열처리(1100도 100분)하여 본 발명에 따른 저농도의 (p-) 불순물층(광감지영역, 이하 '베이스'라 함)(20-4), 즉 1차 소자구조를 구현한다.
이러한 고에너지 이온주입(20-3) 공정 및 열처리에 의해 베이스 불순물의 투 영비정거리(Rp)를 조정하여 표면으로부터 일정 깊이까지 베이스(20-4)를 형성한다. 본 발명에서는 도 4 (c)에서 알 수 있듯이 상기 베이스(20-4)를 표면에서 4 μm까지 형성한다.
이와 같이 형성된 베이스(20-4)의 깊이에 따른 불순물 농도 분포는 도 3의 (c)의 그래프와 같으며, 통상적인 동작전압 100V에서 공핍층이 표면으로부터 0.2 ~ 4 μm 까지 형성됨에 따라 단파장(300~500 nm)에서 요구하는 광 에너지가 전기 에너지로 변환되는 영역을 충족시켜 수광감도가 향상되고 즉, 광변환 효율이 향상되므로 궁극적으로는 전류이득의 향상을 가져오게 된다.
다음으로, 도 5의 (c)를 참조하면, 도 5의 (b)와 같이 구현된 소자에 다시 산화막을 성장시킨 후(20-5), 감광막을 도포한다. 그런 다음, 사진전사작업을 통하여 에미터 영역(30)과 차단영역(30’)을 감광막상에 정의(30-1)한 후, 식각공정을 통하여 산화막에 에미터 영역(30)과 차단영역(30’)을 재현시킨다.
이후 베이스 불순물과 반대 성상인 에미터 불순물(n++)을 이온주입(30-2, 화살표)한 후 감광막(30-1)을 제거한다. 이어 열처리하여 에미터(30-3)와 차단층(30’-1)을 각각 구현한다. 이때 차단영역(30’)은 칩의 가장자리에 에미터 영역(30)과 동시에 형성하도록 함으로써 소자동작시 웨이퍼 절단면에 공핍층이 생성되는 영역을 최소화하여 누설전류를 감소시킬 수 있다.
도 5의 (d)를 참조하면, 도 5의 (c)와 같이 구현된 소자에 다시 감광막을 도 포하고, 이어 사진전사작업을 통하여 광감지영역을 감광막으로 정의(40-1)한다. 이후 산화막을 식각하고 베이스 불순물과 반대 성상인 n(+) 불순물을 저에너지(40 KeV)로 이온주입(40-2, 화살표)한다. 이후, 감광막을 제거하고 열처리(900도 30분)하여 광감지영역 표면(~0.2 μm)에 고농도의 (n+)불순물로 형성된 공핍층 형성 방지층(40-3)을 형성한다.
이로써 본 발명은 광감지영역의 깊이에 따른 불순물 농도 분포[도 3 (c) 참조]를 갖는 소자 구조를 완성한다.
따라서 도 5의 (d)에 따른 제조 공정 단계에 의한 공핍층 형성 방지층(40-3)은 광감지영역의 불순물(P-) 농도가 낮아 베이스 표면에 공핍층이 형성되어 누설전류가 악화되는 문제점을 개선한다.
이어서 도 6의 (e)를 참조하면, 도 5의 (d)와 같이 제조된 소자에 반반사막(50)(예: 질화막 50 nm 두께)을 전면에 증착시킨다.
그런 다음, 도 6의 (f)를 참조하면, 증착된 반반사막(50)위에 감광막을 도포한 후, 사진전사작업을 통하여 에미터 접촉창(60)을 감광막에 정의(60-1)하고, 반반사막(50)을 식각하여 에미터 접촉창(60)을 재현한다. 그런 다음, 감광막을 제거한다.
이어서, 도 6의 (g)를 참조하면, 도 4의 (f)와 같이 제조된 소자 위에 다시 금속막 즉, 베리어 금속층(예 : TiW, 200 nm)과 배선용 금속층(예 : Al, 900 nm)을 증착한 후, 그 위에 감광막을 도포한다.
이후, 사진전사작업을 통하여 에미터 전극 영역을 감광막에 정의(70-1)하고, 이를 이용해 금속막을 식각한다. 특히 금속막의 식각 과정에서 반반사막(50)이 손상되어 반반사막(50)의 흡수 효율이 저하되는 것을 방지하기 위해 상층의 배선용 금속층(Al)은 베리어 금속층(TiW)을 식각 멈춤층으로 활용하여 플라즈마 건식식각하고, 이어서 베리어 금속층(TiW)은 40도 정도 가열한 H2O2 용액에서 습식식각하여 에미터 전극 영역을 구현한 후, 감광막(70-1)을 제거한다. 이후 열처리하여 에미터 전극(70)을 형성한다.
마지막으로, 도 6의 (h)를 참조하면, 기판을 소정의 두께로 깎아낸 후 기판 뒷면에 금속(Au)을 증착하여 콜렉터 전극(80)을 형성함으로써 본 발명에 따른 단파장용 실리콘 바이폴라 광트랜지스터를 완성하게 된다.
이상에서 설명한 본 발명은 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 당업자에게 있어 명백할 것이다.
도 1의 (a) 내지 (c)는 기존의 일반적인 단파장용 바이폴라 광트랜지스터의 평면도 및 단면도, 광감지영역의 C지점의 깊이에 따른 불순물 농도 분포도,
도 2 및 도 3의 (a) 내지 (h)는 도 1의 기존의 일반적인 단파자용 바이폴라 광트랜지스터의 제조 공정의 순서도,
도 4의 (a) 내지 (c)는 본 발명의 일실시 형태에 따른 바이폴라 단파장용 광트랜지스터의 평면도 및 단면도, 광감지영역의 C지점의 깊이에 따른 불순물 농도 분포도, 그리고,
도 5 및 도 6의 (a) 내지 (h)는 도 3의 본 발명에 따른 단파장용 바이폴라 광트랜지스터의 제조 공정의 순서도이다.
<도면의 주요 부호에 대한 설명>
1. 실리콘 기판 1-1. 에피층
2. 설계에서 정의한 베이스 영역(광감지영역: 에미터 영역제외)
2-1. 베이스 영역이 정의된 산화막
2-2. 베이스 영역을 정의한 감광막
2-3. 베이스를 형성하기 위한 저에너지 이온주입
2-4. 베이스 3. 설계에서 정의한 에미터 영역
3-1. 에미터 영역을 정의한 감광막
3-2. 에미터를 형성하기 위한 이온주입
3-3. 에미터 4. 반반사막
5. 에미터 접촉창 5-1. 에미터 접촉창을 정의한 감광막
6. 에미터 전극 6-1. 에미터 전극 영역을 정의한 감광막
7. 콜렉터 전극
10. 실리콘 기판 10-1. 에피층
20. 설계에서 정의한 베이스 영역
20-1. 베이스 영역이 정의된 산화막
20-2. 베이스 영역이 정의된 감광막
20-3. 베이스를 형성하기 위한 고에너지 이온주입
20-4. 베이스 20-5. 베이스위에 형성된 산화막
30. 설계에서 정의한 에미터 영역
30’. 차단영역 30’-1. 차단층
30-1. 에미터 영역 및 차단영역을 정의한 감광막
30-2. 에미터 및 차단층 형성을 위한 이온주입
30-3. 에미터 불순물층
40. 설계에서 정의한 광감지영역 형상
40-1. 광감지영역을 정의한 감광막
40-2. 공핍층 방지를 위한 이온주입
40-3. 공핍층 형성 방지층 50. 반반사막
60. 에미터 접촉창 60-1. 에미터 접촉창을 정의한 감광막
70. 에미터 전극 70-1. 에미터 전극 영역을 정의한 감광막
80. 콜렉터 전극

Claims (19)

  1. 고농도의 실리콘 기판상에 저농도의 에피층을 형성하는 단계;
    상기 에피층에 제1산화막을 형성하여 베이스 영역을 정의하는 단계;
    상기 베이스 영역에 제1형 불순물을 고에너지 이온주입하여 제1형 베이스를 형성하는 단계;
    제2산화막을 소자 전면에 형성하는 단계;
    상기 제2산화막에 에미터 영역과 차단영역을 정의하고, 상기 에미터 영역및 차단영역에 제1형 불순물과 반대 성상인 제2형 불순물을 이온주입하여 제2형 에미터 및 차단층을 형성하는 단계;
    상기 제1형 베이스의 표면에 제2형 불순물을 이온주입하여 제2형 공핍층 형성 방지층을 형성하는 단계;
    소자 전면에 반반사막을 형성하는 단계;
    상기 제2형 에미터 상부에 에미터 접촉창을 형성하는 단계;
    상기 에미터 접촉창에 베리어 금속층 및 배선용 금속층을 증착하여 에미터 전극을 형성하는 단계; 및
    상기 기판의 뒷면에 콜렉터 전극을 형성하는 단계;
    로 이루어진 단파장용 바이폴라 광트랜지스터의 제조 방법.
  2. 제1항에 있어서, 상기 제1형 베이스를 형성하는 단계는,
    상기 에피층에 제1산화막을 성장시킨 후, 감광막을 도포하여 베이스 영역을 정의하는 단계;
    상기 감광막상에 정의한 베이스 영역을 상기 제1산화막에 식각하는 단계;
    상기 식각된 제1산화막을 마스킹으로 하여 상기 베이스 영역에 제1형 불순물을 고에너지로 이온주입한 후 열처리하여 표면에서 일정깊이로 제1형 베이스를 형성하는 단계; 및
    상기 감광막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법.
  3. 제2항에 있어서,
    상기 제1형 베이스를 형성하는 단계는, 고에너지 이온주입 및 열처리에 의해 제1형 불순물의 투영비정거리(Rp)를 조정하여 표면으로부터 일정 깊이로 저농도의 제1형 불순물층으로 이루어진 상기 제1형 베이스를 형성하는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법.
  4. 제 1항에 있어서, 상기 제2형 에미터 및 차단층을 형성하는 단계는,
    상기 제2산화막상에 감광막을 도포하여 에미터 영역과 차단영역을 정의하는 단계;
    상기 감광막에 정의된 에미터 영역과 차단영역을 상기 제2산화막에 식각하는 단계;
    상기 에미터 영역 및 차단영역에 제2형 불순물(n++)을 이온주입한 후 열처리하여 제2형 에미터 및 차단층을 동시에 형성하는 단계; 및
    상기 감광막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법.
  5. 제4항에 있어서,
    상기 차단층은 소자동작시 웨이퍼 절단면에 공핍층이 생성되는 영역을 최소화하여 누설전류를 감소시키는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법.
  6. 제 1항에 있어서, 상기 제1형 베이스에 제2형 불순물을 이온주입하여 제2형 공핍층 형성 방지층을 형성하는 단계는,
    감광막을 도포하여 상기 제1형 베이스에 특정 광감지영역을 정의한 후 상기 제2산화막을 식각하는 단계;
    상기 특정 광감지영역에 상기 제1형 베이스 영역과 반대 성상의 고농도 제2형 불순물을 이온주입한 후 열처리하여 상기 제2형 공핍층 형성 방지층을 상기 제1형 베이스의 상부에 형성하는 단계; 및
    상기 감광막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법.
  7. 제1항에 있어서,
    상기 제2산화막을 식각하는 단계는, 상기 제2형 에미터와 상기 제1형 베이스를 분리하도록 상기 제1형 베이스위에 상기 제2형 에미터를 둘러싸도록 상기 제2산화막의 일부를 동시에 형성하는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법.
  8. 제 7항에 있어서,
    상기 제2산화막의 일부는 상기 제1형 베이스와 제2형 에미터 사이의 항복전압을 향상시키는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법
  9. 제6항에 있어서,
    상기 제2형 공핍층 형성 방지층은 베이스 표면에 공핍층이 형성되는 것을 억제시켜 누설전류 특성이 개선되도록 상기 베이스 표면으로부터 0.2 μm 깊이로 형성되는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법.
  10. 제 1항에 있어서, 상기 에미터 전극을 형성하는 단계는,
    베리어 금속층을 하층으로, 배선용 금속층을 상층으로 하여 증착하는 단계;
    감광막을 도포하고, 사진전사공정을 통해 상기 감광막에 에미터 전극 영역 정의하는 단계;
    상기 감광막에 정의된 상기 에미터 전극 영역을 상기 배선용 금속층에 식각하는 단계;
    상기 베리어 금속층을 상기 에미터 전극 영역으로 습식식각하는 단계; 및
    상기 감광막을 제거하는 단계;
    를 포함하는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법.
  11. 제10항에 있어서,
    상기 베리어 금속층은 에미터 전극 형성시, 상기 배선용 금속층의 식각 과정에서 발생되는 반반사막의 손상을 방지하기 위해 식각 멈춤층으로 이용되는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법.
  12. 제10항에 있어서,
    상기 배선용 금속층의 식각은 플라즈마 건식식각을 이용하며, 상기 베리어 금속층의 습식식각은 40도 정도 가열한 H2O2 용액을 적용한 습식식각을 이용하는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터의 제조 방법.
  13. 기판;
    상기 기판 위에 형성된 에피층;
    상기 에피층 위에 베이스 영역을 정의하는 제1산화막;
    상기 제1산화막으로 정의된 베이스 영역의 에피층에 형성된 제1형 베이스;
    상기 제1형 베이스 내에 형성된 상기 제1형과 반대 성상인 제2형 에미터;
    상기 제1형 베이스와 상기 제2형 에미터를 분리하여 상기 제2형 에미터를 둘러싸도록 형성된 제2산화막;
    상기 제1형 베이스의 표면으로부터 일정 깊이로 형성된 제2형 공핍층 형성 방지층;
    상기 제1산화막의 외각에 정의된 상기 에피층에 형성된 차단층;
    상기 제2형 에미터위에 형성된 에미터 접촉창;
    상기 에미터 접촉창위에 형성된 에미터 전극; 및
    상기 기판 뒷면에 형성된 콜렉터 전극;
    을 포함하는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터.
  14. 제13항에 있어서,
    상기 기판은 고농도의 실리콘 기판인 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터.
  15. 제13항에 있어서,
    상기 에피층은 10 ~ 20 μm 두께로 형성되는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터.
  16. 제13항에 있어서,
    상기 제1형 베이스는 제1형 불순물을 1.1 MeV의 고에너지로 이온주입하여 형 성되는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터.
  17. 제13항에 있어서,
    상기 제2형 공핍층 형성 방지층은 상기 제1형 베이스의 성상과 반대되는 제2형 불순물을 40 KeV의 저에너지로 이온주입하여 상기 제1형 베이스의 표면에서 0.2 μm 깊이로 형성되는 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터.
  18. 제17항에 있어서,
    상기 제2형 공핍층 형성 방지층이 상기 제1형 베이스의 표면에서 0.2 μm 깊이로 형성되어 상기 제1형 베이스의 공핍층 형성 영역은 0.2 μm 부터 4 μm 인 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터.
  19. 제13항에 있어서,
    상기 에미터 전극은 배선용 금속층 및 베리어 금속층을 상하층으로 증착하여 형성된 것을 특징으로 하는 단파장용 바이폴라 광트랜지스터.
KR1020070125515A 2007-12-05 2007-12-05 단파장용 바이폴라 광트랜지스터 및 그 제조 방법 KR100934216B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070125515A KR100934216B1 (ko) 2007-12-05 2007-12-05 단파장용 바이폴라 광트랜지스터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070125515A KR100934216B1 (ko) 2007-12-05 2007-12-05 단파장용 바이폴라 광트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090058768A KR20090058768A (ko) 2009-06-10
KR100934216B1 true KR100934216B1 (ko) 2009-12-29

Family

ID=40989091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125515A KR100934216B1 (ko) 2007-12-05 2007-12-05 단파장용 바이폴라 광트랜지스터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100934216B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067238A (ko) * 1997-01-31 1998-10-15 김광호 고내압 전력용 트랜지스터
KR19990010738A (ko) * 1997-07-18 1999-02-18 윤종용 전력용 반도체소자 및 그 제조방법
KR19990065744A (ko) * 1998-01-16 1999-08-05 김덕중 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980067238A (ko) * 1997-01-31 1998-10-15 김광호 고내압 전력용 트랜지스터
KR19990010738A (ko) * 1997-07-18 1999-02-18 윤종용 전력용 반도체소자 및 그 제조방법
KR19990065744A (ko) * 1998-01-16 1999-08-05 김덕중 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR20090058768A (ko) 2009-06-10

Similar Documents

Publication Publication Date Title
US7560784B2 (en) Fin PIN diode
US9214588B2 (en) Wavelength sensitive sensor photodiodes
US20120190150A1 (en) Dark current reduction in back-illuminated imaging sensors
JP2833588B2 (ja) フォトディテクタおよびその製造方法
CN107068784B (zh) 一种横向结构锗/硅异质结雪崩光电探测器及其制备方法
JP2867983B2 (ja) フォトディテクタおよびその製造方法
JP2005310830A (ja) 太陽電池および太陽電池の製造方法
US7855128B2 (en) Back-illuminated imager using ultra-thin silicon on insulator substrates
JP2002057352A (ja) 太陽電池およびその製造方法
CN209804690U (zh) 半导体紫外光光电检测器和紫外辐射检测系统
US8227882B2 (en) Light-sensitive component with increased blue sensitivity, method for the production thereof, and operating method
TWI422041B (zh) 溝渠隔絕式金氧半ｐ－ｎ接面二極體結構及其製作方法
US10686093B2 (en) Semiconductor light receiving element including si avalanche multiplication part and compound semiconductor light receiving layer
US9240503B2 (en) Methods of manufacturing and using a photodiode with concave reflector
KR100934216B1 (ko) 단파장용 바이폴라 광트랜지스터 및 그 제조 방법
JP2011522415A (ja) Ｕｔｓｏｉウェーハ上に製作された背面照射型撮像装置の背面を電子的にピン止めする方法
KR101711440B1 (ko) 다결정실리콘 광검출기의 제조방법
CN108767027B (zh) 一种光伏场效应晶体管结构的光敏器件及其制作方法
KR20220028199A (ko) Uv-ir 영역에 대한 수광성능이 개선된 수광소자의 구조 및 그 제조방법
KR100700914B1 (ko) 바이폴라 광트랜지스터 및 그 제조방법
KR20040032026A (ko) 애벌란치 포토다이오드 및 그 제조 방법
JP4401036B2 (ja) フォトダイオードの製造方法
TW201445755A (zh) 太陽能電池單元的製造方法
CN112382681B (zh) 半导体器件及其形成方法
US11967664B2 (en) Photodiodes with serpentine shaped electrical junction

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee