JP2000077420A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法Info
- Publication number
- JP2000077420A JP2000077420A JP10245665A JP24566598A JP2000077420A JP 2000077420 A JP2000077420 A JP 2000077420A JP 10245665 A JP10245665 A JP 10245665A JP 24566598 A JP24566598 A JP 24566598A JP 2000077420 A JP2000077420 A JP 2000077420A
- Authority
- JP
- Japan
- Prior art keywords
- film
- sige
- substrate
- bipolar transistor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】ＳｉＧｅ膜・Ｓｉ膜間の接合容量を著しく低減
し、高速性に優れたバイポーラトランジスタを得ること
を課題とする。 【解決手段】ｎ- 型のＳｉ基板21と、このＳｉ基板21上
に設けられたｐ型のＳｉＧｅ膜22と、このＳｉＧｅ膜22
上に設けられた、不純物濃度０〜１０17／ｃｍ3の半導
体層23と、この半導体層23上に設けられたｎ+ 型のＳｉ
膜24と、前記Ｓｉ基板21，ＳｉＧｅ膜22及びＳｉ膜24上
に夫々設けられたコレクタ電極28，ベース電極27及びエ
ミッタ電極26とを具備することを特徴とするＳｉＧｅバ
イポーラトランジスタ。
し、高速性に優れたバイポーラトランジスタを得ること
を課題とする。 【解決手段】ｎ- 型のＳｉ基板21と、このＳｉ基板21上
に設けられたｐ型のＳｉＧｅ膜22と、このＳｉＧｅ膜22
上に設けられた、不純物濃度０〜１０17／ｃｍ3の半導
体層23と、この半導体層23上に設けられたｎ+ 型のＳｉ
膜24と、前記Ｓｉ基板21，ＳｉＧｅ膜22及びＳｉ膜24上
に夫々設けられたコレクタ電極28，ベース電極27及びエ
ミッタ電極26とを具備することを特徴とするＳｉＧｅバ
イポーラトランジスタ。
Description
【０００１】
【発明の属する技術分野】本発明はバイポーラトランジ
スタ及びその製造方法に関する。
スタ及びその製造方法に関する。
【０００２】
【従来の技術】従来、Ｓｉ／ＳｉＧｅ／Ｓｉ三層構造の
バイポーラトランジスタとしては、図３に示す構成のも
のが知られている。
バイポーラトランジスタとしては、図３に示す構成のも
のが知られている。
【０００３】図中の符番１は、ｎ型のＳｉ基板（コレク
タ）である。このＳｉ基板１上にはｐ型のＳｉＧｅ膜
（ベース）２，ｎ型のＳｉ膜（エミッタ）３が順次成膜
されている。前記Ｓｉ膜３，ＳｉＧｅ膜２、Ｓｉ基板１
には、ＲＩＥ等により適宜エッチングされて、開口部４
が形成されている。前記Ｓｉ膜３にはエミッタ電極５が
形成され、開口部４から露出するＳｉＧｅ膜２にはベー
ス電極６が形成され、開Ｓｉ基板１にはコレクタ電極７
が形成されている。
タ）である。このＳｉ基板１上にはｐ型のＳｉＧｅ膜
（ベース）２，ｎ型のＳｉ膜（エミッタ）３が順次成膜
されている。前記Ｓｉ膜３，ＳｉＧｅ膜２、Ｓｉ基板１
には、ＲＩＥ等により適宜エッチングされて、開口部４
が形成されている。前記Ｓｉ膜３にはエミッタ電極５が
形成され、開口部４から露出するＳｉＧｅ膜２にはベー
ス電極６が形成され、開Ｓｉ基板１にはコレクタ電極７
が形成されている。
【０００４】ところで、こうした構成のバイポーラトラ
ンジスタにおいて、前記ＳｉＧｅ膜２の不純物濃度は１
０17〜１０18／ｃｍ3 であり、Ｓｉ膜３の不純物濃度は
１０ 19／ｃｍ3 以上である。しかるに、トランジスタの
スイッチ速度を高めるためには、ベースのドーピング濃
度を上げてベース抵抗を下げる必要があり、ドーピング
濃度を１０18／ｃｍ3 以上にすることが有効である。
ンジスタにおいて、前記ＳｉＧｅ膜２の不純物濃度は１
０17〜１０18／ｃｍ3 であり、Ｓｉ膜３の不純物濃度は
１０ 19／ｃｍ3 以上である。しかるに、トランジスタの
スイッチ速度を高めるためには、ベースのドーピング濃
度を上げてベース抵抗を下げる必要があり、ドーピング
濃度を１０18／ｃｍ3 以上にすることが有効である。
【０００５】
【発明が解決しようとする課題】しかしながら、エミッ
タであるＳｉ膜３のドーピング濃度が１０19／ｃｍ3 以
上であるため、このような高いベース濃度ではエミッタ
・ベース間の空乏層の間隔が３０ｎｍ程度と極めて薄く
なり、ベース・エミッタ間の容量が大きくなってしま
い、トランジスタの高速性能が損なわれる。従って、ベ
ース濃度の高濃度化は１０17／ｃｍ3 台が上限であっ
た。このようなことから、ベースのドーピング濃度を上
げても、ベース・エミッタ間の接合容量が増加しないト
ランジスタ構造が求められている。
タであるＳｉ膜３のドーピング濃度が１０19／ｃｍ3 以
上であるため、このような高いベース濃度ではエミッタ
・ベース間の空乏層の間隔が３０ｎｍ程度と極めて薄く
なり、ベース・エミッタ間の容量が大きくなってしま
い、トランジスタの高速性能が損なわれる。従って、ベ
ース濃度の高濃度化は１０17／ｃｍ3 台が上限であっ
た。このようなことから、ベースのドーピング濃度を上
げても、ベース・エミッタ間の接合容量が増加しないト
ランジスタ構造が求められている。
【０００６】本発明はこうした事情を考慮してなされた
もので、ＳｉＧｅ膜とＳｉ膜間に不純物濃度０〜１０17
／ｃｍ3 の半導体層を設けた構成とすることにより、従
来と比べＳｉＧｅ膜・Ｓｉ膜間の接合容量を著しく低減
し、もって高速性に優れたバイポーラトランジスタを提
供することを目的とする。
もので、ＳｉＧｅ膜とＳｉ膜間に不純物濃度０〜１０17
／ｃｍ3 の半導体層を設けた構成とすることにより、従
来と比べＳｉＧｅ膜・Ｓｉ膜間の接合容量を著しく低減
し、もって高速性に優れたバイポーラトランジスタを提
供することを目的とする。
【０００７】又、本発明は、Ｓｉ基板上にＳｉＧｅ膜上
を形成した後、このＳｉＧｅ膜上に不純物濃度０〜１０
17／ｃｍ3 の半導体層を形成することにより、上記と同
様、従来と比べＳｉＧｅ膜・Ｓｉ膜間のの接合容量を著
しく低減し、もって高速性に優れたバイポーラトランジ
スタの製造方法を提供することを目的とする。
を形成した後、このＳｉＧｅ膜上に不純物濃度０〜１０
17／ｃｍ3 の半導体層を形成することにより、上記と同
様、従来と比べＳｉＧｅ膜・Ｓｉ膜間のの接合容量を著
しく低減し、もって高速性に優れたバイポーラトランジ
スタの製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明者らは、Ｓｉ／Ｓ
ｉＧｅ／Ｓｉ三層構造のバイポーラトランジスタについ
て種々研究した結果、下記に述べる発明を提案するに至
ったが、下記半導体層に類似した層をもつ半導体素子と
しては、整流素子が挙げられる。この整流素子は、例え
ば、図４に示すようにＰ形領域11とＮ形領域12の間に約
０．２ｍｍの幅の不純物が添加されない結晶領域（ｉｎ
ｔｒｉｎｓｉｃ：Ｉ領域）13を設けた構成となってい
る。こうした構成の整流素子では、逆電圧が高くなった
時、空乏領域は、Ｉ領域13全域にわたって広がることが
できる。また、順方向に接続された時、Ｉ領域13は両側
からの少数キャリアによって満たされる。
ｉＧｅ／Ｓｉ三層構造のバイポーラトランジスタについ
て種々研究した結果、下記に述べる発明を提案するに至
ったが、下記半導体層に類似した層をもつ半導体素子と
しては、整流素子が挙げられる。この整流素子は、例え
ば、図４に示すようにＰ形領域11とＮ形領域12の間に約
０．２ｍｍの幅の不純物が添加されない結晶領域（ｉｎ
ｔｒｉｎｓｉｃ：Ｉ領域）13を設けた構成となってい
る。こうした構成の整流素子では、逆電圧が高くなった
時、空乏領域は、Ｉ領域13全域にわたって広がることが
できる。また、順方向に接続された時、Ｉ領域13は両側
からの少数キャリアによって満たされる。
【０００９】本発明は、上記整流素子の一構成であるＩ
領域の働きから発展させて、ドーピングを行わない層，
即ち不純物濃度０〜１０17／ｃｍ3 の半導体層をＳｉＧ
ｅ膜（ベース）とＳｉ膜（エミッタ）に介在させ、半導
体層の厚み分空乏層幅を増やし、もってＳｉＧｅ膜・Ｓ
ｉ膜間の接合容量を減少させようとしたものである。但
し、半導体層の不純物濃度が１０17／ｃｍ2 を越える場
合、ベース・エミッタ間の接合容量を充分に減少させる
ことができない。
領域の働きから発展させて、ドーピングを行わない層，
即ち不純物濃度０〜１０17／ｃｍ3 の半導体層をＳｉＧ
ｅ膜（ベース）とＳｉ膜（エミッタ）に介在させ、半導
体層の厚み分空乏層幅を増やし、もってＳｉＧｅ膜・Ｓ
ｉ膜間の接合容量を減少させようとしたものである。但
し、半導体層の不純物濃度が１０17／ｃｍ2 を越える場
合、ベース・エミッタ間の接合容量を充分に減少させる
ことができない。
【００１０】即ち、本願第１の発明は、第１導電型のＳ
ｉ基板と、このＳｉ基板上に設けられた第２導電型のＳ
ｉＧｅ膜と、このＳｉＧｅ膜上に設けられた、不純物濃
度０〜１０17／ｃｍ3 の半導体層と、この半導体層上に
設けられた第１導電型のＳｉ膜と、前記Ｓｉ基板，Ｓｉ
Ｇｅ膜及びＳｉ膜上に夫々設けられたコレクタ電極，ベ
ース電極及びエミッタ電極とを具備することを特徴とす
るバイポーラトランジスタである。
ｉ基板と、このＳｉ基板上に設けられた第２導電型のＳ
ｉＧｅ膜と、このＳｉＧｅ膜上に設けられた、不純物濃
度０〜１０17／ｃｍ3 の半導体層と、この半導体層上に
設けられた第１導電型のＳｉ膜と、前記Ｓｉ基板，Ｓｉ
Ｇｅ膜及びＳｉ膜上に夫々設けられたコレクタ電極，ベ
ース電極及びエミッタ電極とを具備することを特徴とす
るバイポーラトランジスタである。
【００１１】本願第２の発明は、第１導電型のＳｉ基板
上に第２導電型のＳｉＧｅ膜を形成する工程と、このＳ
ｉＧｅ膜上に不純物濃度０〜１０17／ｃｍ3 の半導体層
を形成する工程と、この半導体層上に第２導電型のＳｉ
膜を形成する工程と、前記Ｓｉ膜，半導体層，ＳｉＧｅ
膜及びＳｉ基板を選択的にエッチングし、Ｓｉ膜上にエ
ミッタ電極を，ＳｉＧｅ膜上にベース電極を，Ｓｉ基板
上にコレクタ電極を夫々形成する工程とを具備すること
を特徴とするバイポーラトランジスタの製造方法であ
る。
上に第２導電型のＳｉＧｅ膜を形成する工程と、このＳ
ｉＧｅ膜上に不純物濃度０〜１０17／ｃｍ3 の半導体層
を形成する工程と、この半導体層上に第２導電型のＳｉ
膜を形成する工程と、前記Ｓｉ膜，半導体層，ＳｉＧｅ
膜及びＳｉ基板を選択的にエッチングし、Ｓｉ膜上にエ
ミッタ電極を，ＳｉＧｅ膜上にベース電極を，Ｓｉ基板
上にコレクタ電極を夫々形成する工程とを具備すること
を特徴とするバイポーラトランジスタの製造方法であ
る。
【００１２】
【発明の実施の形態】以下、この発明の一実施例に係る
ＳｉＧｅバイポーラトランジスタについて図１（Ａ）〜
（Ｃ）及び図２を参照して説明する。但し、下記に述べ
る構成部材の材料や数値等は一例を示すもので、本発明
の範囲を限定するものではない。
ＳｉＧｅバイポーラトランジスタについて図１（Ａ）〜
（Ｃ）及び図２を参照して説明する。但し、下記に述べ
る構成部材の材料や数値等は一例を示すもので、本発明
の範囲を限定するものではない。
【００１３】まず、ｎ- 型のＳｉ基板（コレクタ）21上
に、ｐ型のＳｉＧｅ膜（ベース）22，不純物濃度０〜１
０17／ｃｍ3 の半導体層（Ｉ層）23、ｎ+ 型のＳｉ膜
（エミッタ）24を順次成膜した（図１（Ａ）参照）。こ
こで、Ｉ層23はｎ型でもｐ型でもよい。つづいて、前記
Ｓｉ膜24、Ｉ層23、ＳｉＧｅ膜22及びＳｉ基板21を、Ｓ
ｉＧｅ膜22，Ｉ層23の接合面が露出するまで反応性イオ
ンエッチング（ＲＩＥ）により選択的にエッチングし、
開口部25を形成した（図１（Ｂ）参照）。次に、全面に
Ａｌを蒸着した後、常法によりパターニングしてＳｉ膜
24，開口部25から露出するＳｉＧｅ膜22、及びＳｉ基板
21上に、櫛型状のエミッタ電極26，ベース電極27及びコ
レクタ電極28を夫々形成し、ＳｉＧｅバイポーラトラン
ジスタを製造した（図１（Ｃ）及び図２参照）。
に、ｐ型のＳｉＧｅ膜（ベース）22，不純物濃度０〜１
０17／ｃｍ3 の半導体層（Ｉ層）23、ｎ+ 型のＳｉ膜
（エミッタ）24を順次成膜した（図１（Ａ）参照）。こ
こで、Ｉ層23はｎ型でもｐ型でもよい。つづいて、前記
Ｓｉ膜24、Ｉ層23、ＳｉＧｅ膜22及びＳｉ基板21を、Ｓ
ｉＧｅ膜22，Ｉ層23の接合面が露出するまで反応性イオ
ンエッチング（ＲＩＥ）により選択的にエッチングし、
開口部25を形成した（図１（Ｂ）参照）。次に、全面に
Ａｌを蒸着した後、常法によりパターニングしてＳｉ膜
24，開口部25から露出するＳｉＧｅ膜22、及びＳｉ基板
21上に、櫛型状のエミッタ電極26，ベース電極27及びコ
レクタ電極28を夫々形成し、ＳｉＧｅバイポーラトラン
ジスタを製造した（図１（Ｃ）及び図２参照）。
【００１４】上記実施例に係るＳｉＧｅバイポーラトラ
ンジスタは、図１（Ｃ）及び図２に示す如くｎ- 型のＳ
ｉ基板21上にｐ型のＳｉＧｅ膜22、不純物濃度０〜１０
17／ｃｍ3 のＩ層23、ｎ+ 型のＳｉ膜24を順次積層さ
せ、エッチングにより露出する前記Ｓｉ基板24上にコレ
クタ電極28を、開口部25から露出するＳｉＧｅ膜22上に
ベース電極27を、Ｓｉ膜24上にエミッタ電極26を設けた
構成となっている。しかるに、ＳｉＧｅ膜22とＳｉ膜24
間に上記Ｉ層23を挿入することにより、挿入された膜厚
分だけ空乏層幅が増え、結果的にＳｉＧｅ膜22−Ｓｉ膜
24間の接合容量を減少できる。
ンジスタは、図１（Ｃ）及び図２に示す如くｎ- 型のＳ
ｉ基板21上にｐ型のＳｉＧｅ膜22、不純物濃度０〜１０
17／ｃｍ3 のＩ層23、ｎ+ 型のＳｉ膜24を順次積層さ
せ、エッチングにより露出する前記Ｓｉ基板24上にコレ
クタ電極28を、開口部25から露出するＳｉＧｅ膜22上に
ベース電極27を、Ｓｉ膜24上にエミッタ電極26を設けた
構成となっている。しかるに、ＳｉＧｅ膜22とＳｉ膜24
間に上記Ｉ層23を挿入することにより、挿入された膜厚
分だけ空乏層幅が増え、結果的にＳｉＧｅ膜22−Ｓｉ膜
24間の接合容量を減少できる。
【００１５】事実、シミュレーションの結果、５ｍｍ□
の櫛形電極構造を持つバイポーラトランジスタで、Ｓｉ
Ｇｅ膜22のドープ濃度を５×１０18／ｃｍ3 、Ｓｉ膜24
のドープ濃度を５×１０19／ｃｍ3 としたときに、Ｉ層
なしの場合、接合容量は０．０４μＦであるが、ＳｉＧ
ｅ膜22−Ｓｉ膜24間に厚み０．３μｍのＩ層23を挿入し
た場合、ＳｉＧｅ膜22−Ｓｉ膜24間の接合容量を１／１
０に減らすことができることが判明した。なお、Ｉ層23
挿入によるトランジスタの電気的特性への変化は、Ｉ層
23が無欠陥である限り、全くない。
の櫛形電極構造を持つバイポーラトランジスタで、Ｓｉ
Ｇｅ膜22のドープ濃度を５×１０18／ｃｍ3 、Ｓｉ膜24
のドープ濃度を５×１０19／ｃｍ3 としたときに、Ｉ層
なしの場合、接合容量は０．０４μＦであるが、ＳｉＧ
ｅ膜22−Ｓｉ膜24間に厚み０．３μｍのＩ層23を挿入し
た場合、ＳｉＧｅ膜22−Ｓｉ膜24間の接合容量を１／１
０に減らすことができることが判明した。なお、Ｉ層23
挿入によるトランジスタの電気的特性への変化は、Ｉ層
23が無欠陥である限り、全くない。
【００１６】なお、上記実施例では、ｎｐｎ型のＳｉＧ
ｅバイポーラトランジスタの場合に適用した場合につい
て述べたが、これに限定されず、ｐｎｐ型のＳｉＧｅバ
イポーラトランジスタの場合にも同様に適用できる。
ｅバイポーラトランジスタの場合に適用した場合につい
て述べたが、これに限定されず、ｐｎｐ型のＳｉＧｅバ
イポーラトランジスタの場合にも同様に適用できる。
【００１７】
【発明の効果】以上詳述したように本願第１の発明によ
れば、ＳｉＧｅ膜とＳｉ膜間に不純物濃度０〜１０17／
ｃｍ3 の半導体層を設けた構成とすることにより、従来
と比べＳｉＧｅ膜・Ｓｉ膜間の接合容量を著しく低減
し、もって高速性に優れたバイポーラトランジスタを提
供することを目的とする。
れば、ＳｉＧｅ膜とＳｉ膜間に不純物濃度０〜１０17／
ｃｍ3 の半導体層を設けた構成とすることにより、従来
と比べＳｉＧｅ膜・Ｓｉ膜間の接合容量を著しく低減
し、もって高速性に優れたバイポーラトランジスタを提
供することを目的とする。
【００１８】また、本願第２の発明は、Ｓｉ基板上にＳ
ｉＧｅ膜上を形成した後、このＳｉＧｅ膜上に不純物濃
度０〜１０17／ｃｍ3 の半導体層を形成することによ
り、上記と同様、従来と比べＳｉＧｅ膜・Ｓｉ膜間の接
合容量を著しく低減し、もって高速性に優れたバイポー
ラトランジスタの製造方法を提供することを目的とす
る。
ｉＧｅ膜上を形成した後、このＳｉＧｅ膜上に不純物濃
度０〜１０17／ｃｍ3 の半導体層を形成することによ
り、上記と同様、従来と比べＳｉＧｅ膜・Ｓｉ膜間の接
合容量を著しく低減し、もって高速性に優れたバイポー
ラトランジスタの製造方法を提供することを目的とす
る。
【図１】本発明の一実施例に係るＳｉＧｅバイポーラト
ランジスタの製造方法を工程順に示す断面図。
ランジスタの製造方法を工程順に示す断面図。
【図２】図１（Ｃ）の平面図。
【図３】従来のＳｉＧｅバイポーラトランジスタの断面
図。
図。
【図４】整流素子の説明図。
２１…ｎ- 型のＳｉ基板、 ２２…ｐ型のＳｉＧｅ膜、 ２３…半導体層（Ｉ層）、 ２４…ｎ+ 型のＳｉ膜、 ２５…開口部、 ２６…エミッタ電極、 ２７…ベース電極、 ２８…コレクタ電極。
Claims (2)
- 【請求項１】 第１導電型のＳｉ基板と、このＳｉ基板
上に設けられた第２導電型のＳｉＧｅ膜と、このＳｉＧ
ｅ膜上に設けられた、不純物濃度０〜１０17／ｃｍ3 の
半導体層と、この半導体層上に設けられた第１導電型の
Ｓｉ膜と、前記Ｓｉ基板，ＳｉＧｅ膜及びＳｉ膜上に夫
々設けられたコレクタ電極，ベース電極及びエミッタ電
極とを具備することを特徴とするバイポーラトランジス
タ。 - 【請求項２】 第１導電型のＳｉ基板上に第２導電型の
ＳｉＧｅ膜を形成する工程と、このＳｉＧｅ膜上に不純
物濃度０〜１０17／ｃｍ3 の半導体層を形成する工程
と、この半導体層上に第２導電型のＳｉ膜を形成する工
程と、前記Ｓｉ膜，半導体層，ＳｉＧｅ膜及びＳｉ基板
を選択的にエッチングし、Ｓｉ膜上にエミッタ電極を，
ＳｉＧｅ膜上にベース電極を，Ｓｉ基板上にコレクタ電
極を夫々形成する工程とを具備することを特徴とするバ
イポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10245665A JP2000077420A (ja) | 1998-08-31 | 1998-08-31 | バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10245665A JP2000077420A (ja) | 1998-08-31 | 1998-08-31 | バイポーラトランジスタ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000077420A true JP2000077420A (ja) | 2000-03-14 |
Family
ID=17137003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10245665A Pending JP2000077420A (ja) | 1998-08-31 | 1998-08-31 | バイポーラトランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000077420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002071492A1 (fr) * | 2001-03-07 | 2002-09-12 | Nec Corporation | Transistor bipolaire |
-
1998
- 1998-08-31 JP JP10245665A patent/JP2000077420A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002071492A1 (fr) * | 2001-03-07 | 2002-09-12 | Nec Corporation | Transistor bipolaire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0161356B1 (ko) | 반도체 장치의 제조방법 | |
| JP2740038B2 (ja) | Ｍｏｓ（ｍｉｓ）型コンデンサー | |
| EP0323549B1 (en) | Bipolar semiconductor device having a conductive recombination layer | |
| JP2000077420A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPS61125039A (ja) | 半導体装置の製造方法 | |
| JPS6245710B2 (ja) | ||
| JPH0462847A (ja) | 半導体装置及びその製造方法 | |
| JPH07130898A (ja) | 半導体装置およびその製造方法 | |
| JP2001036069A (ja) | ダイオード | |
| JPH06120523A (ja) | 半導体装置 | |
| JPS63199454A (ja) | 半導体装置 | |
| JP3267478B2 (ja) | ツェナーザッピング用ダイオード | |
| JP2817210B2 (ja) | 半導体装置の製造方法 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPH0484466A (ja) | ダイオード | |
| JPH0462931A (ja) | 半導体装置 | |
| JPS6128224B2 (ja) | ||
| JPS59217368A (ja) | 集積回路とその製造方法 | |
| JPH0587187B2 (ja) | ||
| JPS61268036A (ja) | 半導体装置 | |
| JPH01122158A (ja) | 半導体装置 | |
| JPH01147864A (ja) | 半導体装置 | |
| JPH053200A (ja) | 半導体装置の製造方法 | |
| JPH04357841A (ja) | バイポーラ・トランジスタの構造および製造方法 | |
| JPH04139744A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031104 |