JPH053200A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】寄生容量が小さく、耐圧が高い横型のバイポー
ラトランジスタを持つ半導体装置の製造方法を提供する
ことを目的とする。 【構成】シリコン基板１上に、酸化膜２により分離され
た島状のｎ型シリコン層３を形成し、その一側面に不純
物を含む多結晶シリコン５を形成して、この多結晶シリ
コン５からの横方向拡散によってｐ型ベース層６を形成
し、改めて同じ側面に別の不純物を含む多結晶シリコン
７を形成して、この多結晶シリコン７からの横方向拡散
によってｎ型エミッタ層８を形成する。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に横型の小型バイポーラトランジスタの製造
方法に関する。

【０００２】

【従来の技術】バイポーラ集積回路は従来より、ｐｎ接
合分離により素子が集積形成されている。しかしなが
ら、ｐｎ接合分離構造では、コレクタ・基板間の寄生容
量が大きく、超高速動作の集積回路を得ることが難し
い。

【０００３】そこで、誘電体分離構造のウェハにバイポ
ーラトランジスタを集積することが考えられている。誘
電体分離ウェハは例えば、鏡面研磨された二枚のシリコ
ン基板を間に酸化膜を介在させた状態で直接接着するこ
とにより得られる。この様なウェハを用いて、一方のシ
リコン層を所定厚みに調整した後、これをエッチングし
て接着界面の酸化膜に達する深さの溝を形成し、島状に
分離されたシリコン層を得る。こうして得られた島状シ
リコン層に、通常の工程にしたがってバイポーラトラン
ジスタを形成する。

【０００４】この様な誘電体分離構造を利用することに
よって、寄生容量を大きく低減することが可能である。
しかしながら、通常の縦型バイポーラトランジスタで
は、実際にトランジスタ動作する部分以外に無駄なｐｎ
接合が形成されるため、これが更なる超高速動作を妨げ
る原因になる。また、ｐｎ接合面に小さい曲率をもった
電界が集中する部分が形成される、十分な耐圧を得るこ
とも難しい。

【０００５】

【発明が解決しようとする課題】以上のようにバイポー
ラ集積回路は、更になる高速化，高耐圧化のためには無
駄な寄生容量の一層の低減が望まれる。

【０００６】本発明はこの様な点に鑑みなされたもの
で、寄生容量が小さく、したがって高速化，高耐圧化が
可能なバイポーラトランジスタを得ることができる半導
体装置の製造方法を提供することを目的とする。 ［発明の構成］

【０００７】

【課題を解決するための手段】本発明の方法は、基板上
にコレクタとなる第１導電型の島状半導体層を形成し、
この島状半導体層の一側面から不純物を拡散して第２導
電型ベース層を形成し、更に島状半導体層の第２導電型
ベース層を拡散形成した側面と同じ側面から不純物を拡
散して第１導電型エミッタ層を形成することにより横型
のバイポーラトランジスタを得ることを特徴とする。

【０００８】

【作用】本発明によれば、島状にパターニングした半導
体層の同じ側面からの二回の不純物拡散によってベー
ス，エミッタを形成することによって、トランジスタ動
作に寄与しない無駄なｐｎ接合のない横型バイポーラト
ランジスタが得られる。したがって、底部を誘電体分離
構造とし、かつ島状の半導体層を小さいものとすること
によって、寄生容量が極めて小さく高速動作が可能で、
かつ耐圧も高いバイポーラトランジスタが得られる。

【０００９】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。

【００１０】図１〜図４は、本発明の一実施例に係るバ
イポーラ集積回路の製造工程を示す断面図であり、図５
はこの実施例により得られたバイポーラ集積回路の斜視
図である。ただしこれらの図では、一つの島状シリコン
層に着目してこれにトランジスタが形成された状態を示
している。

【００１１】図１に示すように、シリコン基板１上に酸
化膜２を介して複数のｎ型の島状シリコン層３が配置さ
れた状態を形成する。これは、二枚のシリコン基板を間
に酸化膜を介して直接接着し、その一方の基板を所定厚
み（例えば数μm ）になるように調整した後、反応性イ
オンエッチングにより酸化膜２に達する深さに溝を形成
することにより得られる。各島状シリコン層３の表面は
酸化膜４で覆われた状態とする。

【００１２】その後、島状シリコン層３の側面の自然酸
化膜をエッチング除去し、図２に示すようにｐ型不純物
を含む多結晶シリコン５を堆積形成して、これを島状シ
リコン層３の側面に残る状態にパターニングした後、多
結晶シリコン５の不純物を島状シリコン層３に横方向か
ら拡散させてｐ型ベース層６を形成する。多結晶シリコ
ン５への不純物ドーピングは膜堆積後に行ってもよい。

【００１３】その後、多結晶シリコン５を除去して、図
３に示すように、改めてｎ型不純物を高濃度に含む多結
晶シリコン７を堆積してこれをこれを島状シリコン層３
の側面に残る状態にパターニングした後、熱処理を行っ
て多結晶シリコン７の不純物を島状シリコン層３に拡散
させて、ｎ型エミッタ層８を形成する。多結晶シリコン
７への不純物ドーピングを膜堆積後に行ってもよいこと
は、先の多結晶シリコン５の場合と同じである。

【００１４】続いて、図４に示すように、島状シリコン
層３のｎ型エミッタ層と対向する側の側面を露出させ
て、ｎ型不純物を含む多結晶シリコンを堆積し、これを
側面に残る状態にパターニングしてコレクタ電極１０を
形成する。エミッタ側の多結晶シリコン７はこの実施例
ではそのままエミッタ電極として残している。さらに島
状シリコン層３の上部酸化膜４を選択エッチングしてｐ
型ベース層６を露出させ、ここにｐ型不純物を含む多結
晶シリコンにより、ベース電極９をパターン形成する。
その後熱処理を行うことにより、ベース電極９，コレク
タ電極１０からの不純物拡散によってそれぞれｐ型，ｎ
型のコンタクト層１１，１２が形成される。これによ
り、ベース電極９，コレクタ電極１０の低抵抗接触が実
現できる。

【００１５】なお図では、一つバイポーラトランジスタ
が完成するまでを示しているが、実際の集積回路は、以
上に説明した構造が得られた後、各島状シリコン層の間
の溝を分離用絶縁膜で埋込んで平坦化し、さらに多結晶
シリコンによるエミッタ電極７，ベース電極９，コレク
タ電極１０をそれぞれ他の素子と接続する相互接続する
金属配線を形成することにより完成する。

【００１６】こうしてこの実施例によれば、小さい島状
のシリコン層に横型のバイポーラトランジスタが形成で
きる。ｐ型ベース層６，ｎ型エミッタ層８はシリコン層
３の側面からの一様な不純物拡散によって形成されるか
ら、トランジスタ動作に寄与しない無駄なｐｎ接合は形
成されない。したがって誘電体分離構造の効果と相俟っ
て、寄生容量の極めて小さいバイポーラトランジスタが
得られる。小さい曲率をもったｐｎ接合部は全くないか
ら、耐圧も十分高いものとなる。

【００１７】本発明は上記実施例に限られるものではな
い。例えば実施例では、エミッタ電極およびコレクタ電
極を島状シリコン層の側面に形成しているが、ベース電
極と同様に上面でのみコンタクトさせた状態で形成する
こともできる。その他本発明はその趣旨を逸脱しない範
囲で種々変形して実施することができる。

【００１８】

【発明の効果】以上説明したように本発明によれば、島
状にパターン形成した半導体層の側面からの不純物拡散
を利用することによって、寄生容量が極めて小さくした
がって高速動作が可能であり、また耐圧が高い横型のバ
イポーラトランジスタを得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るバイポーラ集積回路の
島状シリコン層形成工程を示す図。

【図２】同実施例のｐ型ベース層形成工程を示す図。

【図３】同実施例のｎ型エミッタ層形成工程を示す図。

【図４】同実施例のベース・コレクタ電極形成工程を示
す図。

【図５】同実施例のバイポーラ集積回路の斜視図。

【符号の説明】

１…シリコン基板、 ２…酸化膜、 ３…ｎ型島状シリコン層、 ４…酸化膜、 ５…多結晶シリコン、 ６…ｐ型ベース層、 ７…多結晶シリコン、 ８…ｎ型エミッタ層、 ９…ベース電極、 １０…コレクタ電極、 １１，１２…コンタクト層。

Claims (1)

1. 【特許請求の範囲】 【請求項１】基板上にコレクタとなる第１導電型の島状
   半導体層を形成する工程と、前記島状半導体層の一側面
   から不純物を拡散して第２導電型ベース層を形成する工
   程と、前記島状半導体層の前記第２導電型ベース層を拡
   散形成した側面と同じ側面から不純物を拡散して第１導
   電型エミッタ層を形成する工程と、を備えたことを特徴
   とする半導体装置の製造方法。