JPS6366948A - プログラマブルボンデイングパツド - Google Patents

プログラマブルボンデイングパツド

Info

Publication number
JPS6366948A
JPS6366948A JP62092115A JP9211587A JPS6366948A JP S6366948 A JPS6366948 A JP S6366948A JP 62092115 A JP62092115 A JP 62092115A JP 9211587 A JP9211587 A JP 9211587A JP S6366948 A JPS6366948 A JP S6366948A
Authority
JP
Japan
Prior art keywords
type doped
region
doped region
bonding pad
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62092115A
Other languages
English (en)
Inventor
ジオバーニ　ピコーロ　ジアネーヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exar Corp
Original Assignee
Exar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exar Corp filed Critical Exar Corp
Publication of JPS6366948A publication Critical patent/JPS6366948A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体チップ用のボンディングパッドに関する
ものである。
半導体チップは、組立機が集積回路パッケージのピンの
１つへワイヤを半田で接続させる為のコンタクト区域を
与えるメタリゼーションの比較的大きな区域のボンディ
ングパッドを持っている。
このボンディングパッドの広いメタル区域は、集積回路
の小さなメタル接続へ接続される。集積回路を設計し且
つ製造するセミカスタム方法は、デバイス又は部品の相
互接続の最終的プロセスステップを除いて、回路を完了
した予め製造した半導体ウェハを使用する。単に適宜の
メタル相互接続を設計するだけで、特定の顧客の要求へ
、既に設計され且つ製造されている標準のウェハを適合
させることによってコストの節約が実現される。従って
、各顧客に対して、メタルマスクを設計して、必要な能
動及び受動半導体部品を接続させて、顧客が必要とする
回路形態を形成する。この設計及び製造方法は、ウェハ
全体が各顧客に対して独立的に設計されねばならないと
する場合よりも、より少ない時間で且つより低いコスト
でセミカスタム回路を開発することを可能とする。
セミカスタム設計における１つの制限は、特定の顧客の
回路への接続を形成することが必要とされるボンディン
グパッドの数は、顧客によって夫々異なるということで
ある。従って、顧客によって要求されることのある最大
数を受け入れられる様に十分のボンディングパッドを持
つ様に標準のチップ設計がなされる必要が成る。このこ
とは、多くの顧客に対しては、多数のボンディングパッ
ドの空間が無駄になることとなる。ボンディングパッド
は、通常、Ｐ型ドープ基板の上のＮ型ドープエピタキシ
ャル層に過ぎないセル区域である。
この構成においては、クランピングダイオード又はコン
デンサ（容量）が内在する。クランピングダイオードの
場合、該ダイオードのＮ部分はエピタキシャル領域であ
り、且つ該ダイオードのＰ部分は基板である。接合コン
デンサが、基板とエピタキシャル領域との接合部に形成
される。従って、成る回路設計においては、この内在す
る容量又はクランピングダイオードを利用することが可
能である場合がある。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、ボンディングパッド
を形成することに加えて受動又は能動デバイスを形成す
る為にメタリゼーションステップにおいて接続させるこ
との可能なボンディングパッド構成体及びその製造方法
を提供することを目的とする。
即ち、本発明に拠れば、ボンディングパッドの区域内の
エピタキシャル層内にＰ型ドープ領域を形成する。この
Ｐ型ドープ領域は、それとエピタキシャル層との間に接
合容量を形成することを可能とする。更に、Ｐ型ドープ
領域上に酸化物Ｍを付加させることによって、該酸化物
を絶縁体として使用して、酸化物コンデンサをメタルボ
ンディングパッドとＰ型ドープ領域との間に形成するこ
とが可能である。Ｐ型ドープ領域は又両端部にメタル接
続を与えることによって抵抗として使用することも可能
である。最後に、縦型ＰＮＰ　トランジスタを、Ｐ型ド
ープ領域、エピタキシャル層、及びＰ型ドープ基板との
間に形成することが可能である。
好適実施例において、Ｎ型ドープ領域がＰ型ドープ領域
内に設けられており、且つ別のＮ型ドープ領域が該Ｐ型
ドープ領域の外側に設けられており、従ってＮＰＮ　ト
ランジスタを形成することが可能である。外側のＮ型ド
ープ領域は、好適には、埋込Ｎ中層と結合するＮ十領域
である。ＮＰＮトランジスタとして使用されない場合、
この埋込Ｎ中層は、表面上の回り込み経路のメタル接続
を可能とさせるクロスアンダ−即ち下側経路を提供する
ことが可能である。
本発明は、ボンディングパッドか、単−又は複数個のエ
ミッタを具備するＮＰＮトランジスタか、縦型ＰＮＰ　
トランジスタか、酸化物又は接合コンデンサ又はその両
方か、２つのマツチされた値の低い抵抗か、クロスアン
ダ−接続のいずれかを、ボンディングパッドセル内に形
成することを可能とする。多くの適用において、これら
の部品の幾つかを同時的に使用することが可能であり、
例えば、ボンディングパッドをＮＰＮトランジスタのコ
レクタへ接続させることが可能であり、且つ接合コンデ
ンサを該トランジスタのコレクタとベースとの間に形成
することが可能である。別の可能な適用は、ボンディン
グパッドをそのベース又はそのエミッタへ接続させたＰ
ＮＰ縦型トランジスタを形成することである。
好適実施例においては、正方形の形状をしたＰ型ドープ
領域をエピタキシャル層内に形成する。
このＰ型ドープ領域の中央部分はＰ＋となるべく一層高
度にドープされている。一連の５個のＮ型ドープした領
域が軽度にＰ型ドープした区域の一端部に沿って形成さ
れている。これと平行に、隣接するエピタキシャル領域
内には、３個のＮ十拡散領域が形成されており、これら
の領域は該５個のＮ型ドープ領域下側に延在するＮ十割
込層へ接続する。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
第１図は従来のボンディングパッドセル１０を示してお
り、それは第１Ａ図において断面で示されている。セル
１０は、エピタキシャル領域１６を介して該セルの表面
をＰ型ドープ基板１４へ接続させているＰ型ドープ分凱
境界１２で境界が画定されている。メタル層１８が酸化
物、！Ｖ２０の上にボンディングパッドを形成している
。この構成は、Ｎ型ドープエピタキシャル領域１６とＰ
型基板１４との間に内在的なりランプダイオードを有す
ると共に、これらの領域の間に接合コンデンサを有して
いる。
第２図及び第２Ａ図は、本発明の１番目の実施例を示し
ている。ボンディングパッドセル２２は、Ｎ型ドープエ
ピタキシャル領域２８を介して該表面をＰ型ドープ基板
２６へ接続するＰ型ドープ分離領域２４によって境界が
画定されている。メタルボンディングパッド３０が酸化
物層３２内の開口内に位置されている。メタル層３ｏの
下側にはＰ型ドープ領域３４がある。薄い酸化物層３６
がボンディングパッド３ｏをＰ型ドープ領域３４から分
離させている。更に、一対のＮ十領域３８及び４０がエ
ピタキシャル層２８への接続を与えている。
第２図の構成は、Ｐ型ドープ領域３４とＮ型ドープエピ
タキシャル領域２８との間の接合コンデンサを形成する
為に使用することが可能である。
このことは、薄い酸化物層３６の少なくとも一部を除去
するか又は酸化物層３２内の開口４２．４４を介するこ
とによって、Ｐ型ドープ領域３４へ直接的にメタル接続
を設けることによって行うことが可能である。エピタキ
シャル領域２８への接続は、Ｎ十領域３８及び４０の１
つ又は両方によって設けることが可能である。別法とし
て、Ｐ型領域３４及びメタル３０の間に酸化物コンデン
サが形成される。Ｐ型ドープ領域３４への接続は、位置
４２及び４４において酸化物層３２内の開口を介して設
けられる。
セル２２は、部分４２及び４４へのメタル接続を設は且
つＰ型ドープ領域３４を抵抗として使用することによっ
て、抵抗として使用することが可能である。別法として
、メタル接続をＮ十領域３８及び４０へ設けて、エピタ
キシャル領域２８を介して低抵抗クロスアンダ−を与え
ることが可能である。
第２図のセルから形成することの可能な回路の幾つかを
第２Ｂ図乃至第２Ｅ図に示しである。第２Ｂ図は、並列
な接合容量と酸化物容量とを示している。第２Ｃ図は、
接合容量によって第２コンタクトへ接続されている第１
コンタクトへの酸化物容量によって接続されたボンディ
ングパッドを示している。第２Ｄ図はＮ十領域３８及び
４ｏの間の低抵抗クロスアンダ−の形成を示している。
寄生容量及びダイオードは想像線で示しである。
第２Ｅ図は２つの抵抗を形成する場合を示してあり、第
１の抵抗は第２Ｄ図の低抵抗クロスアンダ−であり且つ
第２の抵抗は酸化物層３６を除去しコンタクト４２及び
４４とボンディングパッド３０との間に形成されている
。この構成において、パッド３０は好適には、コンタク
ト４２．４４と反対の端部において、Ｐ型ドープ領域３
４とのみコンタクトする。この場合にも、寄生容量及び
寄生ダイオードは想像線で示しである。
第３図乃至第３Ｂ図は、本発明の第２実施例を示してい
る。ボンディングパッドセル５０は、Ｐ型ドープ分離領
域５２によって取り囲まれており且つエピタキシャル層
５６内に中央のＰ型ドープ領域５４を持っている。第２
Ｐ型ドープ領域５８はＰ型ドープ領域５４を取り囲んで
いる。Ｎ型ドープ領域６ｏは、該セルの第１側部に沿っ
てＰ型ドープ領域５８内に位置されている。付加的なＮ
型ドープ領域６２．６４は埋込Ｎ中層６６へ接続されて
いる。
ＰＮＰ　トランジスタは、第３Ｃ図に示した接続を形成
することによって第３図の構成から形成することが可能
であり、且つＮＰＮトランジスタは第３Ｄ図に示した接
続を形成することによって形成することが可能である。
更に、第２図に示したのと同様の態様で酸化物又は接合
容量を形成することが可能であり、コンタクト領域７０
は酸化物層７２を介してＰ型ドープ領域５４への接続を
与える。薄い酸化物ｆｆ１Ｉ７４は、Ｐ型ドープ領域５
４の上に付層させることが可能であり、且つメタル層７
６は薄い酸化物層７４の上に付与することが可能であり
、それによりメタル７６とＰ型ドープ領域５４との間に
酸化物コンデンサを形成することが可能である。別法と
して、又は付加的に、酸化物層７４が存在するか又は存
在しない状態で、メタル層７６をボンディングパッドと
して使用することが可能である。
第４図は、本発明の別の実施例に従うボンディングパッ
ドセル８０の平面図を示している。第４Ａ図は第４図の
４　Ａ　−４Ａ線に沿っての断面図である。該セルは、
Ｐ型ドープ基板８４へ接続するＰ型ドープ分離領域８２
によって境界が画定されており、エピタキシャル島状部
８６を形成している。軽度にＰ型ドープした領域８８が
設けられており且つ内部の一層高度にドープしたＰ十領
域９０を持っている。一連の５個のＮ型ドープ領域９２
は、Ｐ型ドープ領域８８の一端部の周囲に沿って位置さ
れている。３個のＮ＋ドープ領域９４は、埋込Ｎ中層９
６への接続を与える。メタル層９８は、Ｐ型ドープ領域
８８上のオプションの薄い酸化物層１００上に形成する
。
第５Ａ図乃至第５Ｆ図は、第４図のセル掃成で形成する
ことの可能な種々の回路を示している。
第５Ａ図において、並列して接続された接合コンデンサ
及び酸化物コンデンサが示されている。酸化物コンデン
サは一般的な方法で形成され、その場合、一方のプレー
トはアルミニウムメタリゼーションであり、且つ他方の
プレートは拡散区域である。然し乍ら、一般的な製造方
法における如くエミッタ拡散のＮ十領域を使用する変わ
りに、Ｐ拡散を使用している。このことは、Ｐ領域８８
とＮ型ドープエピタキシャル領域８６との間に、自動的
に、別のコンデンサ、接合コンデンサ、を形成する。こ
れらの２つのコンデンサは、メタルプレート９８をＮ十
領域９２へ接続させることによって並列に接続させるこ
とが可能である。薄い酸化物層１００の酸化物の厚さが
１，８００人である場合、容量は平方ミル当り０．１２
ｐＦである。
２Ω・ｃｍのエピタキシャル固有抵抗の場合、接合コン
デンサは平方ミル当り約０．２ｐＦの値を持っている。
上部ｉｓｏとして深く高度にドープしたＰ十拡散部９０
を使用することは、接合容量を約３０％増加させる。何
故ならば、接合面積が略同量増加するからである。この
ことは、又、寄生直列抵抗を約５０倍減少させる。何故
ならば、上部ｉｓｏはベースの一層高い濃度を持ってい
るからである。
Ｐ十領域９０を使用して、メタルコンタクト９８（酸化
物層１００は除去）と一対のコンタクト区域１０２，１
０４との間にＰ領域９０を介して２つのマツチされた値
の低い抵抗を形成することが可能である。
第５Ｂ図に示した如く、コンタクト１０２，１０４のい
ずれか又は両方がベースコンタクトを与え、区域９２が
エミッタを形成し、且つ区域９４がコレクタを形成して
、ＮＰＮトランジスタを形成することが可能である。軽
度にドープしたＰ領域８８は、コンタクト区域１０２及
び１０４によって接続された領域であり、トランジスタ
のベースを与えている。
第５Ｃ図は、第５Ｂ図の回路を形成する為に、第４図の
セルの上に形成することの可能なメタル接続の１例を示
している。メタル８５はコンタクト区域１０４へ接続し
て、ベース接続を与え、メタル８７は区域９２へ接続し
てエミッタ接続を与え、且つメタル８９は区域９４へ接
続してコレクタ接続を与える。
第５Ｄ図は、ＰＮＰ　トランジスタとして、第４図のセ
ル８０の接続を示している。Ｐ十区域９０は、トランジ
スタのエミッタを形成し、埋込層９６へのＮ十拡散９４
はエピタキシャル層８６へ接続してトランジスタのベー
スを形成し、且つ基板８４はｌ・ランジスタのコレクタ
である。基板は、通常、最も負の電圧へ接続され、従っ
てこの１〜ランジスタはそのコレクタを最も負の電圧へ
接続されている。この装置の性能は、通常の縦型ＰＮＰ
トランジスタよりも一層良好である。何故ならば、エミ
ッタ濃度は一層高く且つ深いＰ十拡散９０で一層薄いベ
ースが得られるからである。
第５Ｅ図は、第５Ｄ図のトランジスタを形成する為に第
４図のセル上に形成することの可能なメタル接続の１例
を示している。メタル９１は、コンタクト区域１０４へ
接続してエミッタ接続を与え、メタル９３は、基板８４
へ接続されている分に領域８２へ接続してコレクタ接続
を形成し、且つメタル９５は区域９４へ接続されてベー
ス接続を与える。
メタル層９８は、パッドとＰ型ドープ区域８８との間の
０．６ｐＦコンデンサが回路性能に影響を与えることが
ない限り、常にその他の機能に関連してボンディングパ
ッドとして使用することが可能である。酸化物層１００
の通常の幅は、約６゜０００人であるが、一層高い値の
酸化物コンデンサが必要とされる場合には、該酸化物の
厚さは２゜ＯＯＯλ以下とすることも可能である。
第５Ｆ図は、接合コンデンサ及び酸化物コンデンサ及び
ボンディングパッドと共に、どのようにしてＮＰＮ及び
ＰＮＰトランジスタを接続させることが可能であるかを
示している。ＰＮＰトランジスタ１０６のコレクタは、
通常接地か又は最も負の電圧にある基板８４へ接続され
る。ＰＮＰトランジスタ１０６のベース９４も、ＮＰＮ
トランジスタ１０８のコレクタ及び接合コンデンサ１１
０の一方の側部を形成する。メタルボンディングパッド
９８は、酸化物コンデンサ１１２の一端部であり、他端
部はＰ型ドープ領域８８であり、それは又接合コンデン
サ１１０の他側部のみならずＮＰＮトランジスタ１０８
のベース及びＰＮＰトランジスタ１０６のエミッタをも
形成する。Ｐ型ドープ領域８８へのコンタクトは区域１
０２及び１０４を介して設けられる。ＮＰＮトランジス
タ１０８のエミッタは領域９２を介してコンタクトされ
る。
本発明は、ボンディングパッドとして使用されない場合
には無駄な区域とされることを防止するボンディングパ
ッド区域のプログラム可能性に加えて、現存のセミカス
タム構成のものを越える幾つかの利点を提供するもので
ある。例えば、殆どのセミカスタム設計は、本発明にお
いて設けられる集積化したコンデンサを設けるものでは
ない。
ボンディングパッドを半導体チップの周辺部に配置させ
ることによって、コンデンサも半導体チップの周辺部上
に設けられ、従ってチップ上の内部接続のルーチング即
ち経路決定と干渉することはない、幾つかのパッドセル
のトランジスタを並列に接続することによって、入出力
インターフェース用に理想的な高電流トランジスタを得
ることが可能である。その他のものに使用されない場合
、Ｎ十区域９４は埋込層９６を介してのクロスアンダ−
接続を提供する。
標準の処理方法を使用して、本発明に従ってボンディン
グパッドセルを形成することが可能である。最初に基板
をドープしてＰ型とさせる。次いでＮ十埋込層を拡散さ
せ且つＮ−エピタキシャル層を成長させる。酸化物を成
長させる標準ステップを使用して各拡散ステップを実施
し、ホトレジストコーティングを付着させ、該コーティ
ングをマスクし、ウェハを紫外光で照射し、ホトレジス
トのクロスリンクしていない部分を溶解し、且つ二酸化
シリコンを介してエツチングして拡散が行われるべき領
域を露出させる。
エピタキシャル層を成長した後、セル用の分離境界を形
成する為の深いＰ十拡散を行う。その後に、Ｐ拡散を行
い、Ｎ拡散を行い、且つ酸化物をエツチングしてセル用
のコンタクト領域を形成する。ウェハ上にアルミニウム
を付与し、ホトマスクを行い、且つ接続を所望する個所
を除いて全ての個所をエツチング除去する標準の技術に
よってメタリゼーションを行う。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。例えば、セル
の幾何学的形状を変えることが可能であり、又、基本的
なＰ拡散をボンディングパッドの下側に維持する限り、
より多くの拡散区域を付加して異なった組合せを構成す
ることが可能である。
【図面の簡単な説明】
第１図及び第１Ａ図は従来のボンディングパッドセルの
各概略図、第２図及び第２Ａ図は本発明に基づく簡単な
プログラマブルボンディングパッドセルの夫々平面図及
び断面図、第２Ｂ図乃至第２Ｅ図は第２図のセルから形
成される種々の回路を示した各概略図、第３図、第３Ａ
図及び第３Ｂ図は横方向ＰＮＰ　トランジスタも形成さ
れる本発明の別の実施例に従ったプログラマブルボンデ
ィングパッドセルの夫々平面図と２つの断面図、第３Ｃ
図及び第３Ｄ図は第３図のセルから形成されるＰＮＰト
ランジスタ及びＮＰＮ　トランジスタの夫々平面図及び
断面図、第４図及び第４Ａ図は本発明の別の実施例を示
した概略平面及び断面図、第５Ａ図乃至第５Ｆ図は並列
接続した接合及び酸化物コンデンサ、ＮＰＮトランジス
タ、ＰＮＰトランジスタ、ボンディングパッドと接合及
び酸化物コンデンサとＰＮＰ及びＮ　Ｐ　Ｎ　トランジ
スタを持った回路の如く夫々接続した第４図の実施例の
各概略図、である。 （符号の説明） １０：ボンディングパッド １２：Ｐドープ分離境界 １４：Ｐドープ基板 １６：エピタキシャル領域 １８：メタル層 ２０二酸化物層 ２２：ボンディングバッドセル ２４：分離領域 ２６：基板 ２８：エピタキシャル層 ３ｏ：ボンディングパッド ３２二酸化物層 ３８．４０：Ｎ＋領領 域２．４４：開口 特許出願人　　　　イクサー　コーポレーション ７面の浄コ（内容に変更なし） 一一一。 し。 手続補正書（肱） 昭和６２年９月２９日 特許庁長官　　小　川　邦　夫　殿 １、事件の表示　　　昭和６２年　特　許　願　第９２
１１５号２、発明の名称　　　プログラマブルボンディ
ングパッド３、補正をする者 事件との関係　　　特許出願人 名称　　　イクサー　コーポレーション４、代理人 ５、補正命令の日付 昭和６２年６月３日（６２年６月３０日発送）６、補正
により増加する発明の数　　　な　し７、補正の対象　
　　　　図　面　（内容に変更なし）８、補正の内容　
　　　　別紙の通り 、′、、、”、゛・、 ｒ、”１．　”−、じ２ｇ□

Claims (1)

  1. 【特許請求の範囲】 １、ボンディングパッド又はその他のデバイスを形成す
    る為の半導体構成体において、ボンディングパッドを形
    成する為にメタル層を受け取るべく適合させた表面を持
    ったＮ型ドープエピタキシャル領域、前記表面から前記
    エピタキシャル領域内へ延在するＰ型ドープ領域を有す
    ることを特徴とする半導体構成体。 ２、特許請求の範囲第１項において、前記Ｐ型ドープ領
    域上に酸化物層を有すると共に前記酸化物層上にメタル
    ボンディングパッドを有しており酸化物コンデンサを形
    成していることを特徴とする半導体構成体。 ３、特許請求の範囲第１項において、抵抗を与える為に
    前記Ｐ型ドープ領域の反対端部に接続した第１及び第２
    メタルコンタクトを有していることを特徴とする半導体
    構成体。 ４、特許請求の範囲第１項において、前記Ｎ型ドープエ
    ピタキシャル領域はＰ型ドープ基板と合体されており、
    且つ前記エピタキシャル領域への電気的接続を与えるＮ
    ＋領域を有すると共に、前記構成体を取り巻いており且
    つ前記表面から前記基板へ延在するＰ型ドープ分離領域
    を有することを特徴とする半導体構成体。 ５、特許請求の範囲第４項において、縦型ＰＮＰトラン
    ジスタのエミッタを形成する為に前記Ｐ型ドープ領域に
    接続された第１メタルコンタクトを有しており、且つ前
    記ＰＮＰトランジスタのベースを形成する為に前記Ｎ＋
    領域へ接続されている第２メタルコンタクトを有してお
    り、前記Ｐ型ドープ基板は前記ＰＮＰトランジスタのコ
    レクタであることを特徴とする半導体構成体。 ６、特許請求の範囲第５項において、前記Ｐ型ドープ基
    板内にへ延在するＮ＋埋込層が設けられており、前記Ｎ
    ＋領域は前記Ｎ＋埋込層と接続していることを特徴とす
    る半導体構成体。 ７、特許請求の範囲第６項において、前記Ｎ＋埋込層へ
    接続される少なくとも１つの第２Ｎ＋領域が設けられて
    いることを特徴とする半導体構成体。 ８、特許請求の範囲第７項において、クロスアンダー接
    続を形成する為に、前記最初及び２番目のＮ＋領域へ夫
    々接続して第１及び第２メタルコンタクトが設けられて
    いることを特徴とする半導体構成体。 ９、特許請求の範囲第６項において、前記Ｎ＋埋込層は
    、前記Ｐ型ドープ領域下側の前記基板の区域に隣接し且
    つその外側の長尺層であることを特徴とする半導体構成
    体。 １０、特許請求の範囲第９項において、前記Ｐ型ドープ
    領域内に少なくとも１つのＮ型ドープ領域が設けられて
    いることを特徴とする半導体構成体。 １１、特許請求の範囲第６項において、第２Ｐ型ドープ
    領域及び前記第２Ｐ型ドープ内のＮ型ドープ領域を有す
    ることを特徴とする半導体構成体。 １２、特許請求の範囲第６項において、前記Ｐ型ドープ
    領域内にＰ＋拡散区域が設けられており、前記Ｐ＋区域
    は前記Ｐ型ドープ領域よりも一層高度にドープされてい
    ることを特徴とする半導体構成体。 １３、ボンディングパッド及びその他のデバイスを形成
    する為の半導体構成体において、Ｐ型ドープ基板、前記
    基板の上のＮ型ドープエピタキシャル領域であってボン
    ディングパッドを形成する為にメタル層を受け取るべく
    適合されている矩形形状表面を持っているエピタキシャ
    ル領域、前記表面から前記エピタキシャル領域内へ延在
    する軽度にＰ型ドープした矩形領域、前記軽度にＰ型ド
    ープした領域内の高度にＰ型ドープした領域、前記軽度
    にＰ型ドープした領域の第１端部に沿って前記軽度にＰ
    型ドープした領域内の複数個のＮ型ドープ領域、前記軽
    度のＰ型ドープ領域の前記第１端部に近接し前記Ｐ型ド
    ープ基板内に延在するＮ＋埋設層、前記Ｎ＋埋込層内に
    延在し且つ前記第１端部に近接する前記軽度のＰ型ドー
    プ領域の外側の複数個のＮ＋領域、を有することを特徴
    とする半導体構成体。 １４、ボンディングパッド又は別のデバイスとなり得る
    様に適合可能な半導体構成体の形成方法において、ボン
    ディングパッドを形成する為のメタル層を受け取るべく
    適合されているボンディング表面を持ったＮ型ドープエ
    ピタキシャル領域を成長させ、且つ前記ボンディング表
    面下側の前記エピタキシャル領域内にＰ型ドーパントを
    導入する、上記各ステップを有することを特徴とする方
    法。
JP62092115A 1986-04-17 1987-04-16 プログラマブルボンデイングパツド Pending JPS6366948A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US85330386A 1986-04-07 1986-04-07
US853303 1986-04-17

Publications (1)

Publication Number Publication Date
JPS6366948A true JPS6366948A (ja) 1988-03-25

Family

ID=25315668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62092115A Pending JPS6366948A (ja) 1986-04-17 1987-04-16 プログラマブルボンデイングパツド

Country Status (4)

Country Link
EP (1) EP0243034B1 (ja)
JP (1) JPS6366948A (ja)
AT (1) ATE92211T1 (ja)
DE (1) DE3786693T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02220442A (ja) * 1989-02-21 1990-09-03 Fuji Electric Co Ltd 半導体装置の保護膜補強構造
JPH0530169U (ja) * 1991-09-26 1993-04-20 セーレン株式会社 天然セリシン繊維

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949150A (en) * 1986-04-17 1990-08-14 Exar Corporation Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements
DE19825608C1 (de) * 1998-06-08 1999-09-23 Siemens Ag Integrierte Halbleiterschaltung mit einer Anschlußfläche, die eine fein abgestufte RC-Charakteristik aufweist
WO2008001248A2 (en) * 2006-06-28 2008-01-03 Nxp B.V. Integrated circuit
US8058674B2 (en) * 2009-10-07 2011-11-15 Moxtek, Inc. Alternate 4-terminal JFET geometry to reduce gate to source capacitance

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573488A (en) * 1967-09-05 1971-04-06 Rca Corp Electrical system and lsi standard cells
JPS607388B2 (ja) * 1978-09-08 1985-02-23 富士通株式会社 半導体記憶装置
US4295149A (en) * 1978-12-29 1981-10-13 International Business Machines Corporation Master image chip organization technique or method
JPS59126650A (ja) * 1983-01-10 1984-07-21 Nippon Denso Co Ltd マスタスライス型半導体装置
DE3431632A1 (de) * 1984-08-29 1986-03-06 Philips Patentverwaltung Gmbh, 2000 Hamburg Halbleiterbauelement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02220442A (ja) * 1989-02-21 1990-09-03 Fuji Electric Co Ltd 半導体装置の保護膜補強構造
JPH0530169U (ja) * 1991-09-26 1993-04-20 セーレン株式会社 天然セリシン繊維

Also Published As

Publication number Publication date
DE3786693T2 (de) 1994-02-10
EP0243034A3 (en) 1988-09-14
DE3786693D1 (de) 1993-09-02
ATE92211T1 (de) 1993-08-15
EP0243034A2 (en) 1987-10-28
EP0243034B1 (en) 1993-07-28

Similar Documents

Publication Publication Date Title
JPS6358380B2 (ja)
US7089525B2 (en) Semiconductor device and method for fabricating the same
KR920003438B1 (ko) 샌드위치된 산화 실리콘층과 질화 실리콘층을 갖는 프로그램 가능 접속패드
JPH0123949B2 (ja)
JP4230543B2 (ja) 「チップサイズパッケージ」を有する半導体装置の製造方法
JPH1070245A (ja) 基板から誘電的に絶縁されたデバイス及び接合絶縁されたデバイスを含む集積回路
US4949150A (en) Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers
US3981070A (en) LSI chip construction and method
JPS6366948A (ja) プログラマブルボンデイングパツド
US5068702A (en) Programmable transistor
US6208012B1 (en) Zener zap diode and method of manufacturing the same
JP2003188268A (ja) 半導体装置およびその製造方法
JPS5856980B2 (ja) 集積回路
JPH0214549A (ja) 複数個の回路の抵抗性基板分離を有する集積回路ダイ
US3659156A (en) Semiconductor device
EP0240273A2 (en) Programmable transistors
JPH03190139A (ja) 半導体集積回路装置
JP2000223693A (ja) 半導体装置の製造方法
JPS5951149B2 (ja) バイポ−ラ半導体記憶装置
JP2501556B2 (ja) 光センサおよびその製造方法
JP2664911B2 (ja) 半導体装置
JPH02135770A (ja) 半導体集積回路
JPS6244430B2 (ja)
EP1061572A1 (en) Intergrated stucture for radio frequency applications
JPH053200A (ja) 半導体装置の製造方法