JP4230543B2 - 「チップサイズパッケージ」を有する半導体装置の製造方法 - Google Patents

「チップサイズパッケージ」を有する半導体装置の製造方法 Download PDF

Info

Publication number
JP4230543B2
JP4230543B2 JP54676499A JP54676499A JP4230543B2 JP 4230543 B2 JP4230543 B2 JP 4230543B2 JP 54676499 A JP54676499 A JP 54676499A JP 54676499 A JP54676499 A JP 54676499A JP 4230543 B2 JP4230543 B2 JP 4230543B2
Authority
JP
Japan
Prior art keywords
slice
layer
semiconductor
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP54676499A
Other languages
English (en)
Other versions
JP2001527700A (ja
Inventor
サンベル マルク アー デ
ヘンリクス ヘー エル マース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of JP2001527700A publication Critical patent/JP2001527700A/ja
Application granted granted Critical
Publication of JP4230543B2 publication Critical patent/JP4230543B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、エンベロープで包まれた半導体装置の製造方法であって、
-半導体素子を半導体材料のスライスの第１の側に形成するも、これら半導体素子間では、この第１の側に位置するこのスライスの面の自由通路がそのまま残るようにし、
-前記自由通路まで延在する接点電極を有する金属化層を前記スライスの前記第１の側に形成し、
-前記スライスをその第１の側で透明絶縁支持体に接着し、
-前記第１の側とは反対側の第２の側から半導体材料を除去し、
-これにより厚さが減少された前記スライスに、その第２の側で絶縁材料の層を設け、
-前記自由通路の位置で前記支持体に溝を形成し、これらの溝は前記金属化層の接点電極を交差して、前記スライスの第２の側に設けた前記絶縁材料の層内に延在させ、
-前記支持体上に導体細条を形成し、これら導体細条を、前記溝が交差した前記接点電極と接触するようにこれらの溝内に延在させ、
-前記スライスを、前記溝に沿って、前記支持体と前記第２の側で設けられた前記絶縁層とのエンベロープで包まれた別々の半導体装置に分割する
当該半導体装置の製造方法に関するものである。
エンベロープで包まれた半導体装置は極めて薄肉にしうる。例えば約６００μｍの通常の厚さを有するスライスの第２の側から、半導体材料を除去し、例えば１００μｍよりも薄い厚さのこの半導体材料の一部分のみを残す。支持体も極めて薄肉にでき、すなわち、その厚さを例えば１００μｍとする。第２の側に設けられている絶縁材料の層も極めて薄肉にしうる。支持体上に形成されている導体細条にははんだ面を設け、これらはんだ面により半導体装置を、配線を有する基板に簡単に装着しうるようにしうる。これらはんだ面も極めて薄肉になるように構成しうる。エンベロープで包まれた半導体の全厚さは約３００μｍとするのが適している。エンベロープで包まれた半導体装置の横方向の寸法は、半導体材料中に形成されチップとも称する半導体素子の寸法よりそれほど大きくない。「チップサイズパッケージ」とも称する上述したエンベロープは例えば、メモリを具える集積回路を有することができる。これらの厚さ及び横方向寸法は小さい為、このような集積回路を有する半導体装置は例えば、クレジットカードやテレフォンカードに用いるのに適している。
国際公開公報WO 95/19645には、半導体材料の通常のスライスを用いた、頭書に述べた種類の方法が開示されている。半導体素子と、接点電極を有する金属化層とを半導体材料のスライスの第１の側に形成し、このスライスをその第１の側で支持体上に接着した後、このスライスの厚さが約１００μｍとなるまで半導体材料を第２の側から除去する。このスライスには溝が設けられ、これらの溝もスライスの第２の側から形成され、これらの溝内では半導体材料が完全に除去されている。これらの溝は、スライスの第１の側の面上の自由通路の位置に形成される。その後、ガラスプレートが第２の側に接着される。この処理では、第２の側の溝に接着剤の絶縁材料が充填される。
半導体材料のスライスの第２の側に形成される溝には、スライスの第１の側の面上の自由通路に対するアライメントが必要である。このアライメントは容易に達成することができない。
後に第１の側から支持体中に形成される溝は、薄肉としたスライスの半導体材料を交差することなく、接点電極を交差するように形成する必要がある。この場合、溝内に形成された導体細条は、実際にはドーピングされている半導体材料により短絡されず、従ってある導電性を呈する。従って、第１の側から支持体中に形成される溝には、スライスの第２の側に既に形成されている溝に対する正確なアライメントを行なう必要がある。このアライメント処理もまた容易に実行することができない。
本発明の目的は、上述したアライメント問題を低減させた方法を提供せんとするにある。
この目的を達成するために、本発明による方法では、
-半導体材料のスライスを用い、このスライスに、その第１の側で絶縁材料の中間層を設け、この中間層上に半導体材料の頂部層を形成し、
-この頂部層に半導体素子を形成し、
-前記スライスの第１の側に前記金属化層を形成する前に、前記自由通路の位置で前記中間層から前記頂部層を除去し、
-前記第２の側から半導体材料を除去することにより、前記頂部層の下に位置する絶縁材料の前記層を露出させる
ことを特徴とする。
本発明は、半導体材料のスライスであって、このスライスには、その第１の側で絶縁材料の中間層が設けられ、この中間層上に半導体材料の頂部層が形成されている、シリコン-オン-インシュレータすなわちＳＯＩスライスとも称する当該スライスを用いれば、多数の処理工程の必要な相互アライメントをスライスの第１の側から行なうことができるという認識を基に成したものである。
半導体素子は第１の側に形成し、接点電極を有する金属化層も第１の側に形成し、透明な支持体中の溝も第１の側に形成する。半導体材料はスライスの表面上の自由通路から２工程で除去する。第１の工程では、アライメントが必要であるも、第２の工程ではアライメントが必要でない。第１の工程では、第１の側の表面上の自由通路から頂部層を除去する。第２の側から行なう第２の工程では、頂部層の下側に位置する絶縁材料の中間層上に位置する半導体材料を完全に除去する。この半導体材料の除去はスライス面全体に亙って行なう為、この処理にアライメントを必要としない。
スライスの第２の側における絶縁材料の層は、頂部層の下側に位置する絶縁材料の中間層から半導体材料を除去した後、ガラスプレートを、露出した中間層に接着して第２の側に設けることにより、被着することができる。絶縁材料の中間層は半導体材料の除去後に露出される為、第２の側は平坦面を呈する。更に、スライスの第２の側は、絶縁材料の中間層により既に不活性化されている。このことが、スライスの第２の側に絶縁材料の層を異なる方法で設けるのが好ましい理由である。
第１の例では、スライスをその第２の側で、半導体技術で通常用いられているのこ引き用の箔上に設ける。支持体内に形成する溝はこののこ引き用の箔内に延在させる。これにより、別々の半導体装置への分割を、これら半導体装置をのこ引き用の箔から除去することにより容易に達成しうる。のこ引き用の箔を設ける前に、第２の側に例えば、通常のプラズマ堆積処理によりシリコン窒化物の層を設けることができる。
第２の例では、第２の側に通常のエポキシ層を堆積する。この層上には、例えば、半導体装置の型番を通常のように印刷することができる。
本発明の上述した観点及びその他の観点は以下の実施例に関する説明から明らかとなるであろう。図中、
図１〜１３は、本発明による方法の第１実施例を用いた、半導体装置の製造の数工程を線図的に示す。
本発明による方法の第１実施例では、半導体材料のスライス１を用いる。本例では、このスライス１は、シリコンのスライス２と、その第１の側３に設けられた絶縁材料の中間層４、この場合厚さが0.4μｍのシリコン酸化物の層と、その上に形成された半導体材料の頂部層５、６とより成る。本例では、頂部層５、６は、約１０20燐原子／ｃｃで比較的多量にドーピングされ厚さを約0.1μｍとしたシリコン層５と、約１０16燐原子／ｃｃで比較的わずかにドーピングされ厚さを約３μｍとしたシリコン層６とを有する。シリコン酸化物中間層４と、ドーピングされたシリコン層５及び６とを有するスライス１は、例えば、シリコンのスライス中で、酸素イオンの注入によりシリコン酸化物中間層４を形成し、このシリコン酸化物中間層４上に位置する約0.1μｍの厚さの層５に上述した濃度で燐をドーピングし、最後にこの層５上にわずかにドーピングされた層６をエピタキシャル成長させることにより得られる。
スライス１の第１の側３上に、図１に平面図で示す半導体素子７を形成する。半導体素子７間には、第１の側３に位置するスライス面９の通路８がそのまま残っている。スクライブ通路とも称するこれらの自由通路８の位置で、のこ引きしたり或いは割ったりすることにより、完成した半導体素子を互いに分断する。
図４の断面図及び図３の平面図に示すように、頂部層５、６には絶縁された島１０を形成する。この形成は、絶縁中間層４から層５及び６の一部を除去することにより達成される。次に、シリコンの島１０内に、半導体素子７、本例では、バイポーラトランジスタを、ドーピング濃度が約５・１０17硼素原子であるベース領域１１とドーピング濃度が約１０20砒素原子であるエミッタ領域１２とを有するように通常のようにして形成する。次に、シリコンの島１０にシリコン酸化物の層１３を設け、この層にベース領域１１及びエミッタ領域１２にそれぞれ接点を形成するための窓１４及び１５を形成する。
半導体素子７の形成後、接点電極１７を有する金属化層１６を堆積アルミニウム層で形成する。図面は実際のものに正比例して描いていない。実際には、導体細条１６は、例えば、約１〜１０μｍの幅を有し、接点電極１７は、例えば、約１００μｍの長さ及び幅を有する。接点電極１７は、自由通路８まで延在している。図面では、隣り合う半導体素子の接点電極１７を自由通路８内に示す。最後に、シリコン酸化物の絶縁層１８を設ける。
本例では、明瞭のために、半導体素子７として単一のバイポーラトランジスタを示している。しかし、実際には、このような半導体素子は、多数のスイッチング素子を含む集積回路とすることができる。これらのスイッチング素子はバイポーラトランジスタとすることができるも、ＭＯＳトランジスタとすることもできる。これらの能動スイッチング素子の外にコイル、キャパシタ及び光導波路のような受動素子を設けることもできる。これらの受動素子はシリコン頂部層５、６上に設けることができるも、この頂部層を受動素子の位置で除去し、これら受動素子が中間層４上に位置するようにすることもできる。或いはまた、頂部層５、６を中間層４から除去することにより形成される溝により互いに分離された多数の集積回路を素子７が有するようにすることもできる。これにより、例えば、デジタル及びアナログブロックを互いに絶縁させることができる。
次に、図５に示すように、接着剤層１９を用いて、スライス１をその第１の側３で絶縁支持体２０に接着する。この接着剤層は例えば、エポキシ又はアクリレート接着剤とし、支持体２０はこの場合、厚さが約１００μｍのガラスプレートとする。
次に、第１の側３とは反対側の第２の側２１から、半導体材料をスライス１から除去する。この処理は、頂部層５、６の下に位置する絶縁中間層４が露出するまで続ける。この目的のために、中間層４までの距離が数十μｍに減少するまでスライス１の第２の側２１に化学−機械研摩処理を行ない、その後、中間層４をＫＯＨのエッチング浴内で露出させる。このエッチング処理は、シリコン酸化物の絶縁中間層４に達した際に、自動的に停止する。
次に、上述したように厚さを薄くしたスライス１に、図７に示すように、その第２の側２１で絶縁材料の層２２、２３を設ける。本例では、第１の側３に対し説明したのと同様に、接着剤層２２を用いてガラスプレート２３を、露出した中間層４に接着する。
次に、図８に示すように、自由通路８の位置で支持体２０に溝２４を形成し、これらの溝は金属化層１６の接点電極１７を交差するとともにスライスの第２の側で設けられた絶縁材料の層２２、２３内に延在するようにする。
溝２４の形成後、図９に示すように、金属層２５、本例では、Ti層と、Ptの層と、Auの頂部層とより成る多重層を支持体２０上及び溝２４内に設ける。図１０に示すように、溝２４内に延在する導体細条２６をこの金属層２５で形成し、これらの溝内でこれら導体細条が、これらの溝と交差している接点電極１７と接触するようにする。
最後に、スライス１を、例えば自由通路８を正確に通るのこ引きにより、支持体２０と第２の側２１に設けられた絶縁層２２、２３とのエンベロープにより包まれた個々の半導体装置に分割する。
このようにして包まれた半導体装置は極めて薄肉である。絶縁層１３、１８及び金属化層１６が設けられたスライス１の全厚さは約５μｍである。又、接着剤層１９及び２２の厚さは約２２μｍで、ガラスプレートの厚さは約１００μｍである。その結果、半導体装置の全厚さは２５０μｍよりも薄い。横方向においても、半導体装置は半導体素子７よりも殆ど大きくならない。更に、支持体２０上では、導体細条２６がはんだ面２７に接続されており、これにより、半導体装置を、プリント回路板の表面上に設けられた配線上にはんだ付しうるようにする。このようにして、「表面実装」に適切に用いうる「チップサイズパッケージ（ＣＳＰ）」の「デバイス」が得られる。
この方法では、半導体材料のスライス２を用い、その第１の側３で絶縁材料の中間層４を設け、この中間層上に、シリコン-オン-インシュレータ、すなわちＳＯＩスライスとも称されている半導体材料の頂部層５、６を形成する。これにより、多数の処理工程の必要な相互アライメントをスライスのこの第１の側から行なうことができる。図４に示すように、半導体素子７を第１の側３に形成し、接点電極１７を有する金属化層１６を第１の側３に形成し、ガラスより成り、従って、透明な支持体２０中の溝２４を第１の側３で形成する。半導体材料はスライス１の面９上の自由通路８から２工程で除去する。第１の工程では、図４に示すように頂部層５、６を第１の側の面上の自由通路から除去する。この除去は第１の側３から行なう。第２の側２１から行なう図６に示す第２の工程で、頂部層５、６の下に位置する絶縁材料の中間層４から半導体材料を完全に除去する。この除去はスライス面全体に亙って行なう為、この処理にはアライメントを必要としない。
スライス１の第２の側２１の絶縁材料の層２２、２３は、頂部層の下に位置する絶縁材料の中間層から半導体材料を除去した後、この露出した中間層にガラスプレート２３を接着してこのガラスプレートを第２の側に設けることにより被着させることができる。絶縁材料の中間層４は、半導体材料の除去後に露出される為、第２の側２１は平坦面を呈する。更に、スライスの第２の側は絶縁中間層４により既に不活性化されている。この理由で、スライスの第２の側に絶縁材料の層を設けるのに、他の方法を用いるのが好ましい。
第２の実施例では、図１２に示すように、スライスをその第２の側で、半導体技術で通常用いられているのこ引き用の箔２８上に設ける。支持体内に形成する溝２４はこののこ引き用の箔２８内まで延在させる。これにより、個々の半導体装置への分割が、これら半導体装置をのこ引き用の箔から除去することにより、簡単に行なえるようになる。図１３は、溝２４を形成し、はんだ面２７を有する導体細条２６を設けた後のこの例を示す。
第２の側には、のこ引き用の箔を設ける前に、例えば、通常のプラズマ堆積処理によってシリコン窒化物の層（図示せず）を設けることができる。
第３の実施例（図示せず）では、通常のエポキシ層を第２の側に堆積する。例えば、このエポキシ層上に半導体装置の型番を通常のようにして印刷しうる。

Claims (5)

  1. エンベロープで包まれた半導体装置の製造方法であって、
    -半導体素子を半導体材料のスライスの第１の側に形成するも、これら半導体素子間では、この第１の側に位置するこのスライスの面の自由通路がそのまま残るようにし、
    -前記自由通路まで延在する接点電極を有する金属化層を前記スライスの前記第１の側に形成し、
    -前記スライスをその第１の側で透明絶縁支持体に接着し、
    -前記第１の側とは反対側の第２の側から半導体材料を除去し、
    -これにより厚さが減少された前記スライスに、その第２の側で絶縁材料の層を設け、
    -前記自由通路の位置で前記支持体に溝を形成し、これらの溝は前記金属化層の接点電極を交差して、前記スライスの第２の側に設けた前記絶縁材料の層内に延在させ、
    -前記支持体上に導体細条を形成し、これら導体細条を、前記溝が交差した前記接点電極と接触するようにこれらの溝内に延在させ、
    -前記スライスを、前記溝に沿って、前記支持体と前記第２の側で設けられた前記絶縁層とのエンベロープで包まれた別々の半導体装置に分割する
    当該半導体装置の製造方法において、
    -半導体材料のスライスを用い、このスライスに、その第１の側で絶縁材料の中間層を設け、この中間層上に半導体材料の頂部層を形成し、
    -この頂部層に半導体素子を形成し、
    -前記スライスの第１の側に前記金属化層を形成する前に、前記自由通路の位置で前記中間層から前記頂部層を除去し、
    -前記第２の側から半導体材料を除去することにより、前記頂部層の下に位置する絶縁材料の前記層を露出させる
    ことを特徴とする半導体装置の製造方法。
  2. 請求の範囲１に記載の半導体装置の製造方法において、前記第２の側で前記スライスから半導体材料を除去した後、前記スライスをのこ引き用の箔上に固着し、前記支持体への前記溝の前記形成後に、半導体装置を前記のこ引き用の箔から除去することを特徴とする半導体装置の製造方法。
  3. 請求の範囲２に記載の半導体装置の製造方法において、前記スライスを前記のこ引き用の箔に固着する前に、露出した前記中間層上にシリコン窒化物の層を堆積することを特徴とする半導体装置の製造方法。
  4. 請求の範囲１に記載の半導体装置の製造方法において、露出した前記中間層上に合成樹脂の層を堆積することを特徴とする半導体装置の製造方法。
  5. 請求の範囲４に記載の半導体装置の製造方法において、露出した前記中間層上にエポキシ層を堆積することを特徴とする半導体装置の製造方法。
JP54676499A 1998-03-16 1999-03-11 「チップサイズパッケージ」を有する半導体装置の製造方法 Expired - Lifetime JP4230543B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98200821 1998-03-16
EP98200821.1 1998-03-16
PCT/IB1999/000394 WO1999048143A2 (en) 1998-03-16 1999-03-11 Method of manufacturing semiconductor devices with 'chip size package'

Publications (2)

Publication Number Publication Date
JP2001527700A JP2001527700A (ja) 2001-12-25
JP4230543B2 true JP4230543B2 (ja) 2009-02-25

Family

ID=8233469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54676499A Expired - Lifetime JP4230543B2 (ja) 1998-03-16 1999-03-11 「チップサイズパッケージ」を有する半導体装置の製造方法

Country Status (5)

Country Link
US (1) US6177295B1 (ja)
EP (1) EP0988650B1 (ja)
JP (1) JP4230543B2 (ja)
DE (1) DE69934466T2 (ja)
WO (1) WO1999048143A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
CN100470781C (zh) * 2002-04-23 2009-03-18 三洋电机株式会社 半导体装置及其制造方法
JP2004056046A (ja) * 2002-07-24 2004-02-19 Disco Abrasive Syst Ltd Ｓｏｉ基板の加工方法
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
US7388294B2 (en) * 2003-01-27 2008-06-17 Micron Technology, Inc. Semiconductor components having stacked dice
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP4248355B2 (ja) * 2003-09-24 2009-04-02 三洋電機株式会社 半導体装置および半導体装置の製造方法
MXPA06014220A (es) * 2004-06-09 2007-05-04 Koninkl Philips Electronics Nv Metodo para manufacturar un sensor de imagen, y un sensor de imagen.
CN101305456B (zh) * 2005-11-11 2011-01-12 皇家飞利浦电子股份有限公司 制造多个半导体器件和载体衬底的方法
CN107403778A (zh) * 2016-05-19 2017-11-28 胡川 半导体基板及半导体板制作方法
US11521938B2 (en) 2020-01-06 2022-12-06 Xintec Inc. Chip package including substrate inclined sidewall and redistribution line

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US5677562A (en) * 1996-05-14 1997-10-14 General Instrument Corporation Of Delaware Planar P-N junction semiconductor structure with multilayer passivation

Also Published As

Publication number Publication date
DE69934466D1 (de) 2007-02-01
US6177295B1 (en) 2001-01-23
WO1999048143A2 (en) 1999-09-23
WO1999048143A3 (en) 2000-02-03
EP0988650B1 (en) 2006-12-20
DE69934466T2 (de) 2007-09-27
JP2001527700A (ja) 2001-12-25
EP0988650A2 (en) 2000-03-29

Similar Documents

Publication Publication Date Title
JP4230543B2 (ja) 「チップサイズパッケージ」を有する半導体装置の製造方法
US5757081A (en) Surface mount and flip chip technology for total integrated circuit isolation
JP5154000B2 (ja) 半導体装置
KR100232410B1 (ko) 표면장착 및 플립칩 기술을 이용한 집적회로 및 그 형성방법
JP2001085361A (ja) 半導体装置およびその製造方法
EP0309805A1 (en) Semiconductor device with airbridge interconnection
JP4538107B2 (ja) 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置
KR20010029402A (ko) 반도체장치용 패키지 및 그의 제조방법
JP2002319658A (ja) 半導体装置
US5753537A (en) Method of manufacturing a semiconductor device for surface mounting
US6177719B1 (en) Chip scale package of semiconductor
KR920003438B1 (ko) 샌드위치된 산화 실리콘층과 질화 실리콘층을 갖는 프로그램 가능 접속패드
KR101247425B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US5661091A (en) Method of manufacturing a semiconductor device having PN junctions separated by depressions
EP0328262A2 (en) Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers
KR101411734B1 (ko) 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US4672415A (en) Power thyristor on a substrate
JPS6366948A (ja) プログラマブルボンデイングパツド
JP3032692B2 (ja) 三次元実装モジュール及びその製造方法
JP2004273997A (ja) 半導体装置およびその製造方法
EP0603973A2 (en) Method of manufacturing a semiconductor device provided with a number of pn junctions separated each time by depression, and semiconductor device provided with a number of pn junctions separated each time by a depression.
JPH05304190A (ja) 半導体装置
CN113972200A (zh) 半导体结构及其制备方法
KR20010054575A (ko) 적층형 칩 사이즈 패키지 및 그 제조방법
JPH02156546A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080324

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term