JPS5856980B2 - 集積回路 - Google Patents

Description

【発明の詳細な説明】 本発明はバイポーラトランシタのベースにより形成され
る信号入力端子と、各自ダイオードを介して上記バイポ
ーラトランジスタのコレクタに接続される少なくとも２
個の信号出力端子とを有するゲート回路を複数個具え、
前記信号入力端子には電流供給手段を設け、これらのゲ
ート回路のバイポーラトランジスタが隣接する主表面を
有する半導体本体を具え、上記バイポーラトランジスタ
が各々上記主表面に垂直な方向に順次に位置する導電形
力咬互に変る３個の半導体領域により形成されたエミッ
タ領域と、ベース領域と、コレクタ領域とを有し、この
中少なくともベース領域とコレクタ領域とを上記主表面
に隣接させ、第１のトランジスタのコレクタ領域を第１
のダイオード接合を介して第２のトランジスタのベース
に接続すると共に第２のダイオード接合を介して第３の
トランジスタのベース領域に接続する信号通路の系を設
け、この信号通路系に絶縁層により前記主表面から分離
されると共にこの絶縁層にあけた開口を通して局所的に
上記主表面迄延在する導電材料の通路を設けた集積回路
に関するものである。

この種のゲート回路を有する集積回路は種々の構造のも
のが知られている。

就中「アイ・イー・イー・イー・ジャーナル・オブ・ソ
リッド・ステート・サーキツツＪ （ＩＥＥＥ Ｊｏ
ｕｒｎａｌ ｏｆｓｏｌｉｄＳ ｔａｔｅ Ｃ１ｒｃｕ
ｉｔｓ ）第５Ｃ−１０巻第５号第３４３〜３４８頁の
論文「ショットキー■２Ｌ」（Ｓ ｃｈｏｔｔｋｙ Ｉ
２Ｌ ）を盤間することができる。

この論文ではコレクタとベースとの間の信号通路内のダ
イオード接合を当該コレクタ領域に直接設けたショット
キー接合を以って構成している。

このようなトランジスタのコレクタ領域上に直接集積化
したダイオードを有する信号通路は■２Ｌ以外の種々の
タイプの論理回路でも時々使用されている。

本発明は目的は明細書冒頭に記載した形式の集積回路を
更に改良するにある、殊にトポロジー構造のフレキシビ
リティを増し、この大きなフレキシビリティにより簡単
にトポロジー的配置設計を行ない及び／又は実装密度の
向上を行ない、同一回路を作るのに少ない半導体材料で
足りるようにした集積回路を提供せんとするにある。

本発明は、バイポーラトランジスタのベースにより形成
される信号入力端子と、各自ダイオードを介して上記バ
イポーラトランジスタのコレクタに接続される少なくと
も２個の信号出力端子とを有するゲート回路を複数個具
え、前記信号入力端子には電流供給手段を設け、これら
のゲート回路のバイポーラトランジスタが隣接する主表
面を有する半導体本体を具え、上記バイポーラトランジ
スタが各々上記主表面に垂直な方向に順次に位置する導
電形が交互に変る３個の半導体領域により形成されたエ
ミッタ領域と、ベース領域と、コレクタ領域とを有し、
この中少なくともベース領域とコレクタ領域とを上記主
表面に隣接させ、第１のトランジスタのコレクタ領域を
第１のダイオード接合を介して第２のトランジスタのベ
ースに接続すると共に第２のダイオード接合を介して第
３のトランジスタのベース領域に接続する信号通路の系
を設け、この信号通路系に絶縁層により前記主表面から
分離されると共にこの絶縁層にあけた開口を通して局所
的に上記主表面迄延在する導電゛材料の通路を設けた集
積回路にかいて、前記第１と第２のダイオード接合の各
々をｐｎ接合とし、このｐｎ接合を、少なくともその片
面でｐｎ接合全面に亘って多結晶半導体トラックに直接
隣接させ、この多結晶半導体トラックが前記の導電材料
より成る通路の少なくとも一部を形成するようにし、信
号通路に沿って測った前記第１のトランジスタのコレク
タ領域と第１のダイオード接合との間の第１の距離を信
号通路に沿って測った第１のダイオード接合と第２のト
ランジスタのベース領域との間の第２の距離よりも長く
したことを特徴とする。

上述した本発明のｐｎ接合はポリ−モノダイオードまた
はポリダイオードで構成するが、これらのダイオード自
体は既知であり、既に集積回路で使用されている。

従って本発明はこれらのダイオードそのものに関するも
のではなく、明細書冒頭に記載した種類の集積回路の信
号通路でこのような既知のダイオードを使用することに
関するものである。

殊にこれらの信号通路では上記ダイオードを簡単に設け
ることができ、殆んど余分な処理工程を必要としない。

また殊にこれらの信号通路で通常使用されるショットキ
ーダイオードに比較して製造が簡単で、ドーピング濃度
の自由度も高くとれる。

更にトポロジーについてもフレキシビリティが高くなる
。

蓋し、本発明を具体化した集積回路では第１のダイオー
ド以外のダイオードをコレクタ領域の近くにおくことも
ベース領域の近くにおくことも自由であり、更には２個
のトランジスタ間の信号通路の多結晶半導体トラック内
に設けることもできるからである。

殊に多結晶半導体信号通路内に主表面に垂直に延在する
ｐｎ接合としてダイオード接合を形成する場合は半導体
本体の表面でダイオードのための余分な空間が不要とな
る。

殊に大規模集積回路、所謂ＬＳＩ回路（ＬＳＩはＬａｒ
ｇｅ ５ｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎの頭文字を
とったもの）では、例えば半導体本体の主表面の一側縁
又はその近傍に位置する第１のトランジスタと、比較的
長距離離れて、例えば主表面の反対側の側縁又はその近
傍に位置する駆動すべき他のゲート回路の２個以上のト
ランジスタとの間に長い信号通路が規則的に設けられる
。

コレクタ領域上にダイ身−ドを集積化した通常の構造で
は第１のトランジスタのコレクタ領域から駆動すべき関
連トランジスタ迄延在する長い信号通路を駆動すべき各
トランジスタ毎に必要とするが、本発明集積回路では信
号通路のパターンが簡単になる。

蓋しこれらトランジスタでは、一端のコレクタ領域から
他端１で延在する長い信号通路は１本で足り、この信号
通路を例えば駆動すべきトランジスタの近傍で複数の枝
路に分割し、各枝路内に且つ駆動すべきベースに直接隣
接して或いはこのベースから離してｐｎ接合を設けるか
らである。

１個の制御するトランジスタで可成り長路離隔っている
２個以上のトランジスタを駆動する接続の仕方の他に、
２個以上の制御するトランジスタをこれらの制御するト
ランジスタから可成り長距離にある唯一個の制御される
トランジスタに接続することもある。

この場合はｐｎ接合は通常制御するトランジスタの近く
に置き、導体トラックのパターンをできるだけ簡単に保
つ。

斯くシテ信号通路内のｐｎ接合の位置は自由に選択でき
る。

論理回路網及びゲート回路のトランジスタのトポロジー
的配置に依存して比較的長い信号トラックがコレクタと
ｐｎ接合の間にくることもあるし、ｐｎ接合とベースの
間にくることもある。

図面につき実施例を挙げて本発明の詳細な説明する。

第１，２及び３図につき以下に説明する実施例は各々が
バイポーラトランジスタのベースにより形成された信号
入力端子に接続された論理ゲート回路を有する集積回路
である。

第１図にはこのようなバイポーラトランジスタ１，２及
び３が３個示されているが、バイポーラトランジスタ１
のベースが信号入力端子４に接続され、バイポーラトラ
ンジスタ２及び３のベースが夫々信号入力端子５及び６
に接続されている。

またこれらの各ゲート回路は各々ダイオードを介してバ
イポーラトランジスタ１，２及び３のコレクタに接続さ
れた信号出力端子を少なくとも２個有する。

例えば信号出力端子３６． ７． ８及び９は夫々ダイ
オード１０，１１，１２及び１３を介してトランジスタ
１のコレクタ１４に接続され信号出力端子１５，１６及
び１７は夫々ダイオード１８．１９及び２０を介してト
ランジスタ２のコレクタ２１に接続され、信号出力端子
２２及び２３は夫々ダイオード２４及び２５を介してト
ランジスタ３のコレクタ２６に接続されている。

信。号出力端子２７及び２８は夫々ダイオード２９及び
３０を介して図示されていないトランジスタのコレクタ
に接続されている。

各論理ゲート回路の信号入力端子４，５及び６には夫々
電流を供給する装置を設けるが、第１図ではこれらの装
置を電流源３１，３２及び３３として示しである。

集積回路は第３図に示すように半導体本体４１を具え、
この半導体本体４１はゲート回路のノくイポーラトラン
ジスタが隣接する主表面４２を有する。

第３図にはトランジスタ１及び２が示されているが、こ
の中トランジスタ１はエミッタ領域５４−５５．ベース
領域４３及びコレクタ領域４４を有し、トランジスタ２
はエミッタ領域５４−５５、ベース領域４５及びコレク
タ領域４６を有する。

これらの領域５４，５５，４３及び４４並びに領域５４
−５５．４５及び４６は主表面４２に対して垂直な方向
に見て夫々順次に導電形が変わる３個の半導体領域を構
成する。

ベース領域４３及び４５並びにコレクタ領域４４及び４
６は主表面４２に隣接する。

例えば半導体本体４１をシリコンで作り、例えば領域５
４−５５．４４及び４６をｎ形とし、領域４３及び４５
をｐ形とする。

信号通路系４７によりトランジスタ１のコレクタ１４を
第１のダイオード１２と信号出力端子８とを介してトラ
ンジスタ２の信号入力端子５、更にそのベースに接続す
ると共に、第２のダイオード１８と信号出力端子９とを
介してトランジスタ３の信号入力端子６、更にそのベー
スに接続する。

第３図では信号通路４７が第１トランジスタ（５４−５
５，４３，４４）のコレクタ領域４４をダイオード接合
４８を介して第２トランジスタ５４−５５．４５，４６
のベース領域４５に接続している。

この信号通路４７は全体が絶縁層４９により主表面４２
から分離された導電材料の通路を具え且つ絶縁層４９に
局所的に設けられた開口５０．５１を経て主表面４２迄
延在させである。

第３図のダイオード接合４８は第１図のダイオード１２
の整流接合部に相当する。

本例では電流源３１，３２及び３３はラテラル相補形ト
ランジスタの形態にしである。

電流はラテラルなｐｎｐ ）ランジスタ５２，５５．４
３を具える電流源３１からｎｐｎ ）ランジスタ５４−
５５．４３，４４のベース領域４３に供給される。

電流源３２はラテラルなｐｎｐ）ランジスタ５３５５．
４５を具え、これはｎｐｎ ）ランジスタ５４−５５．
４５．４６のベース領域４５に電流を供給する役目を果
たす。

本発明によればダイオード１２の第１のダイオード接合
４８とダイオード１３の第２のダイオード接合との各々
をｐｎ接合とし、このｐｎ接合を少くとも片側において
ｐｎ接合全面に亘って多結晶半導体トラックに直接隣接
させる。

これらの半導体トラックは前述した導電材料の通路４７
の少なくとも一部を構成する。

本例では信号通路４７は全体を多結晶シリコンで作り、
その中ｎ形コレクタ領域４４及び開口５０からｐｎ接合
４８迄はｎ形にドーピングし、ｐｎ接合４８から開口５
１及びｐ形ベース領域４５迄はｐ形にドープする。

第２図はもう一つのトランジスタの組合せを示したもの
で、これらのトランジスタは信号通路により相互に接続
されている。

この第２図の組合せは同じ集積回路上で第１図の組合せ
と一緒に設けうるものである。

この第２図には第４、第５及び第６のトランジスタ６Ｌ
６２及び６３が示されているが、これらのトランジス
タ６１．６２及び６３には夫々電流源９１，９２及び９
３、ダイオード７２，７３，７９，８０，８４及び８５
並びに信号出力端子６８，６９ニア６．７７．８２及び
８３が設けられている。

第４のトランジスタ６１のコレクタをダイオード７３と
信号出力端子６９を介して第６のトランジスタ６３の信
号入力端子６６に接続する。

更に第５のトランジスタ６２のコレクタもダイオード８
０と信号出力端子７７を介して第６のトランジスタ６３
の信号入力端子６６に接続する。

これらの間の信号通路には符号１０７を付した。

補足すると本発明によればこのような２通りのトランジ
スタ相互の組合せだけでなく、多くの他の組合せも集積
回路上に設けうるのである。

本例では半導体本体４１は比較的低オーミックのｎ影領
域５４（これはこれ自体を基体としてもよいし又は別に
ｐ形基体を設け、これとの間の界面若しくはその近傍に
延在する埋込み層としてもよい）と比較的高オーミック
のｎ線表面層５５とを具える。

後者の表面層５５は例えばエピタキシヤル層とすること
ができる。

本例は図示したゲート回路の各トランジスタが共通な工
□ツタ領域を有する１２１回路に関するものであるが、
コレクタ領域４４及び４６は局所ドーピングにより得ら
れる表面領域であって、これらは夫々関連ベース領域４
３及び４５内に完全に納１つている。

このように本例の縦方向バイポーラトランジスタは普通
の縦方向のプレーナトランジスタに比べて逆方向に作ら
れているものであり、エミッタ領域が下方にあり、コレ
クタ領域が上方にある。

本発明はこのようなタイプの１２１回路に限定されるも
のではないが、ここでは優れた利点を与える好適な実施
例としてこの上うな１２１回路をとりあげた。

上方にコレクタ領域がある二重拡散プレーナトランジス
タを有するこの種■２Ｌ回路では普通のショットキー接
合をコレクタ領域上に設けたのでは第１図や第２図のよ
うな回路を作れない。

蓋し拡散コレクタ領域のドーピング濃度は通常高すぎて
その上にショットキー接合を形成するとそのショットキ
ー接合の信頼度が落ちるからである。

しかし本発明に従ってポリダイオードを使用すると第１
図及び第２図に示す回路を殊に簡単に作ることができる
。

即ち、例えばベース領域を形成した後に多結晶信号通路
４７としてｐ形半導体トラックを設け、次いで局所的に
ｎ形ドーピングを行なう場合は、同一処理工程によりコ
レクタ領域とダイオード接合が同時に得られる。

従来は上方にコレクタ領域がある二重拡散プレーナトラ
ンジスタは主としてマルチコレクタトランジスタを使用
する原始形態の工２Ｌ回路で使用されてきた。

この原始形態の工２Ｌ回路については例えば１９７５年
６月２５日に発行された英国特許第１３９８８６２号明
細書に説明がある。

しかし、この原始形態ではプレーナインバータトランジ
スタのコレクタの数、従ってゲート回路の出力端子の数
には自ずと制約がある。

その一つの理由はコレクタの数が増すとベース直列抵抗
が妨害となるからである。

更にこの原始形態の１２１回路で逆方向になっているイ
ンバータトランジスタの利得βは就中そこにあるコレク
タの数に依存する。

本発明集積回路の利点は全てのインバータトランジスタ
を互に等しくしうろことである。

事実本発明によれば各トランジスタはコレクタを唯−個
菊″３ ’ＤＴＣ’ｌ”ｌ’ −ｔニー３ ｙｏＬ 、
ノ柘禾１ツノ）−りトランジスタは少なくとも平均的に
小形になり、電気的挙動のバラツキも小さくなる。

利得β及びベース抵抗は出力端子の数に無関係になり、
トランジスタの電荷蓄積容量は互に一層等しくなる。

本例では半導体トラック４７の第１のトランジスタのコ
レクタ領域４４に隣接する箇所からｐｎ接合４８迄の部
分のドーピング濃度をｐｎ接合４８から第２のトランジ
スタのベース領域４５迄延在する部分や両トランジスタ
のベース領域よりも高くする。

一般に製造上の観点からはコレクタ領域に隣接する多結
晶シリコン信号通路の部分をトランジスタのベース領域
よりも高いドーピング濃度とする方が優れている。

こうすればコレクタ領域に隣接する多結晶シリコンの部
分はトランジスタの最も多量にドーピングされる領域を
形成する処理工程に際しドーピングできる。

ダイオード接合付き多結晶信号通路は、コレクタ領域が
上方にある、すなわち半導体本体４１の主表面４２に対
し垂直な方向で見てコレクタ領域４４．４６が関連のベ
ース領域４３，４５の上に完全に位置する種類の第１、
第２及び第３及び／又は第４、第５及び第６トランジス
タと組合わせて使用すると好適である。

この組合せではショットキーダイオード付きの信号通路
を使用する場合に知られている電気的な利点が、上方に
位置するコレクタ領域であってこのコレクタ領域上にシ
ョットキーダイオードを集積化できるに足る十分低いド
ーピング濃度を有する当該コレクタ領域を設けるに要す
る複雑な製造方法を用いずに、可成りの程度実現できた
。

コレクタ領域及び／又はベース領域のドーピング濃度は
本発明を使用すれば一層自由に選べる。

上方に位置するコレクタ領域はプレーナ二重拡散トラン
ジスタ又は二重注入トランジスタの場合に通常そうであ
るようにこのコレクタ領域に隣接するベース領域よりも
ドーピング濃度を高くするのが有利である。

モノ−ポリダイオード又はポリダイオードを使用スる場
合には、ショットキーダイオードを形成した同様なゲー
ト回路に比べて面積が節約されるという利点に加えて、
トポロジー的にフレキシブルであるというもう一つの重
要な利点が得られる。

本発明によればダイオード接合はコレクタ領域に直接隣
接する又はベース領域に直接隣接するモノ・−ポリダイ
オードとして自由に構成できる。

しかし第３図につき説明したようにポリダイオードを使
用し、ダイオード接合４８を完全に多結晶材料内に設け
るとともに主表面に垂直な方向に延在させるのが好まし
い。

このようにすれば信号通路内でダイオード接合の位置を
略々自由に選べる。

これにより一般に導体トラックのパターンを一層簡単に
及び／又は一層容易に設計できることになる。

殊に大規模集積回路の場合は導体トラックの全長を可成
り短かくでき、斯くしてダイオード接合の位置を適当に
とることにより導体パターンに必要な面積も小さくでき
る。

信号通路が長い場合、例えば導体トラックを主表面の一
方の端から中間に位置するゲート回路に沿って及び／又
はゲート回路の上で主表面の反対側に位置する端迄延在
させる場合は、信号通路４７に沿って測った第１のトラ
ンジスタのコレクタ領域４４と第１のダイオード接合４
８との間の距離を信号通路４７に沿って測ったダイオー
ド接合４８と第２のトランジスタのベース領域４５との
間の第２の距離よりも長くとるのがよく少なくとも３倍
にすると好適である。

これらの長い信号通路でダイオード接合同士を互に可成
り近接させ且つ駆動すべきトランジスタのベース領域の
少なくとも一つに可成り近接させることによりコレクタ
領域からの信号通路が一本の導体トラックの全長の可成
りの部分を占め、これらの導体トラックが１個又は複数
個の駆動すべきトランジスタの近傍にかいてのみ各々が
斯かるトランジスタに達する枝路に分割されることにな
る。

第２図に示す種類の長い信号通路の場合はダイオード７
３及び８０を夫々のトランジスタ６１及び６２に近接さ
せて置くと好適である。

こうすれば本例でも長い信号通路１０７が一本の導体ト
ラックの全長の大きな部分を占めるようにできる。

信号通路の最長部はダイオード７３及び８０と第６のト
ランジスタ６３のベースとの間にある。

この最長部は第４と第５のトランジスタの夫々のコレク
タと夫々の関連ダイオード７３及び８０との間の２部分
の短かい方よりも少なくとも３倍長くとると好適である
。

この長い部分が多結晶半導体トラックである場合はこの
多結晶半導体材料をｐ形にドープすると好適である。

２種類の信号導体を一部同一トランジスタ間に設けるこ
とができる。

この時第１のトランジスタと第４のトランジスタとを同
じものとし、又は第２のトランジスタを第６のトランジ
スタと同一のものとすることができる。

本発明を使用すると、集積回路トポロジーでのダイオー
ド接合の位置はも早や選択された製造方法によってトラ
ンジスタの位置に直接制限されることはない。

この結果第１図に示す種類の長い信号導体を第２図に示
す種類の長い信号導体と一緒に所要導体トラックパター
ンが比較的簡単になるようにして同一集積回路内に設け
ることができる。

第４図は各々が夫々電流源１１７乃至１２２を具える一
例に並置されたトランジスタ９４乃至９９を有する集積
回路の一部のトポロジーを略式図示したものである。

このトランジスタ列の傍らにこのトランジスタ列の方向
にトランジスタ同士の電気接続用の何本かの導体トラッ
ク１２８゜１２９及び１３０が延在している。

これらの導体トラックの各々、例えば導体トラック１２
８は若干側の個別部分Ａ、 Ｂ及びＣから構成し得る。

一般にこれらの導体トラック１２８乃至１３０は２本の
トランジスタ列の間に位置する。

信号伝達に必要なこれらの並置導体トラックの数は就中
トランジスタ列の中で適当なトランジスタ系列と組合せ
てｐｎ接合に対してどのような位置を与えるかに依存す
る。

この遺体トラックの数と共に２本のトランジスタ列の相
互間の距離もダイオードの位置に依存する。

トランジスタ９４乃至９９が一部を形成するゲート回路
は導体トラック１２８，１２９及び１３０を含む相互接
続導体にダイオードを実質的に組込むことにより完成さ
れる。

第４図にはダイオード１２３乃至１２７が示されている
。

トランジスタ９４のコレクタをダイオード１２３を介し
てトランジスタ９５のベースに接続し、ダイオード１２
４を介してトランジスタ９６０ベースに接続し、ダイオ
ード１２５を介してトランジスタ９９０ベースに接続す
る。

加うるにこのトランジスタ９９のベースはダイオード１
２６を介してトランジスタ９７のコレクタに接続し、ダ
イオード１２７を介してトランジスタ９８のコレクタに
も接続する。

導体トラックの比較的長い部分が（トランジスタ９４の
）コレクタに直接接続されている場合は、この長い部分
をｐｎ接合を介して少なくとも１本の別のトランジスタ
（夫々９５及び９６）のベースに直接達する比較的短か
いトラックに接続する。

導体トラックの比較的長い部分が（トランジスタ９９の
）ベースに接続されている場合はこの長い部分をｐｎ接
合を介して少なくとも１本の、別のトランジスタ（夫々
９７及び９８）のコレクタに直接接続される比較的短か
いトラックに接続することになる。

ベース領域４３及びコレクタ領域４６（第３図）には夫
々導電性接続部５６及び５７を設ける。

これらの接続部は多結晶半導体材料又は例えばアルミニ
ウム若しくはチタン−白金−金のような別の適当な導電
層で構成する。

集積回路の信号入力端子及び信号出力端子部では殊に非
半導体材料から成るコレクタ接続部及びベース接続部が
用いられる。

ラテラルｐｎｐ）ランジスタのエミッタ５２及び５３の
導電性接続部（コンタクト）５８も例えばアルミニウム
又は多結晶半導体材料にドーピングしたもののような導
電材料で作る。

更に電気接続用の第２層の導体トラック（図示せず）を
設けることもできる。

この第２層は第２の絶縁層（図示せず、）で多結晶導体
４７から分離する。

この場合信号接続導体４７も一部第２層内にある例えば
アルミニウムトラックにし、一部第１層内にある多結晶
半導体トラックにすることもできる。

これらの種々の部分は第２の絶縁層に開けた開口を通し
て相互接続する。

直列抵抗を下げるために所望により多結晶トラックの全
長の長い部分若しくは短かい部分に既知の態様で薄いケ
イ化物層を設は又は金属層で被覆する。

ダイオード接合が短絡するのを防止するためにダイオー
ド接合をマスキング層で被覆し及び／又は既存の抵抗を
下げる層を局所的に取除く。

本発明は■２Ｌ回路に限定されるものではなく、例えば
雑誌「エレクトロニクスＪ （Ｅｌｅｃｔｒｏｎｉｃｓ
）１９７８年６月８日号第４１及び４２頁に載っている
論理回路にも使用できる。

このタイプの論理回路も各回路毎に唯一個のプレーナイ
ンバータトランジスタを有し、このトランジスタのコレ
クタ領域に若干側のショットキーダイオードを具えてい
る。

この場合もショットキーダイオードをポリダイオード又
はモノ−ポリダイオードで置き換えるのが有利である。

このタイプの回路で使用されてかり通常の方向に形成し
た即ち上方にエミッタがあるようにしたインバータトラ
ンジスタは小さく造ることができ、主表面でダイオード
に必要な空間が殆んど不要となり、加えて第１，２及び
３図につき説明したように信号導体のパターンは簡略化
され且つ一層フレキシブルになる。

更にこのような上方に工□ツタがあるインバータトラン
ジスタの場合は既知の態様でエミッタ領域を設けるのと
同時にポリダイオードを得ることができ、従って製造プ
ロセスが簡単になる。

補足すると前述した論理ゲート回路が良好に動作するた
めには周知のように導通状態にあるインバータトランジ
スタのコレクターエミッタ電圧と導通状態にあるダイオ
ードの両端にかかる順方向電圧と、信号導体の直列抵抗
により惹起される電圧降下との和が導通状態にあるイン
バータトランジスタのエミッターベース電圧よりも小さ
いことが必要であることに注意するを要する。

既知の構造のショットキーダイオードと同じく、単結晶
半導体材料の平坦なｐｎ接合に比較してモノ−ポリダイ
オードやポリダイオードは可成り大きな■。

を有し、これにより上記条件を満足できる。

しかし、この条件と共に、本発明集積回路のゲート回路
が所定最大値を越える電流で動作することがないように
することが必要となることもある。

この最大電流レベルは、直列抵抗が小さくなり、またダ
イオードのｐｎ接合の面積が大きくなり、更に実験的に
知られたことであるが、多結晶半導体材料の粒子の大き
さが小さくなるにつれて犬きくなる。

それ放生導体トラックを他の点では既知の態様で作る多
結晶半導体層は過度に高い温度で結晶成長させず、例え
ば約８００℃で成長させると共に、高温を必要とする操
作ができるだけ多く予じめ完了している後の製造工程で
結晶成長させる。

多結晶半導体層を高温処理にさらす回数をできるだけ少
なくすることにより半導体層の再結晶化（この結果粒径
が増す）をできるだけ抑える。

シリコンの他の半導体材料、例えばゲルマニウム又はＡ
ＨＢｙ化合物も使用し得る。

絶縁層には酸化シリコンの他の材料例えば窒化シリコン
又は酸化物層と窒化物層の組合せも使用できる。

前述した実施例で導電形を反対にすることも可能である
。

電流源３１，３２及び３３をラテラルトランジスタとす
る代りに、ゲート回路の信号入力端子への電流源を抵抗
を使って実現することもできる。

このような抵抗は既知の態様で半導体本体上及び／又は
中に組込むこともできる。

【図面の簡単な説明】

第１図及び第２図は論理回路網の一部の回路図、第３図
は本発明集積回路の一実施例の半導体本体の一部の略式
断面図、第４図は本発明集積回路の一例の一部のトポロ
ジー即ちレイアウトの略図である。 １・・・第１のトランジスタ、２・・・第２のトランジ
スタ、３・・・第３のトランジスタ、４〜６・・・信号
入力端子、７〜９，１５〜１７．２２〜２３．２７〜２
８．３６・・・信号出力端子、１０〜１３．１８〜２０
．２４〜２５． ２９〜３０・・・ダイオード、４１・
・・半導体本体、４２・・・主表面、５４．５５・・・
エミッタ領域、４３．４５・・・ベース領域、４４゜４
６・・・コレクタ領域、４７・・・信号通路、４８・・
・ダイオード接合（ｐｎ接合）、４９・・・絶縁層、５
０５１・・・開口。

Claims (1)

1. 【特許請求の範囲】 １ バイポーラトランジスタのベースにより形成される
   信号入力端子と、各自ダイオードを介して上記バイポー
   ラトランジスタのコレクタに接続される少なくとも２個
   の信号出力端子とを有するゲート回路を複数個具え、前
   記信号入力端子には電流供給手段を設け、これらのゲー
   ト回路のバイポーラトランジスタが隣接する主表面を有
   する半導体本体を具え、上記バイポーラトランジスタが
   各各上記主表面に垂直な方向に順次に位置する導電形力
   咬互に変る３個の半導体領域により形成されたエミッタ
   領域と、ベース領域と、コレクタ領域とを有し、この中
   少なくともベース領域とコレクタ領域とを上記主表面に
   隣接させ、第１のトランジスタのコレクタ領域を第１の
   ダイオード接合を介して第２のトランジスタのベースに
   接続すると共に第２のダイオード接合を介して第３のト
   ランジスタのベース領域に接続する信号通路の系を設け
   、この信号通路系に絶縁層により前記主表面から分離さ
   れると共にこの絶縁層にあけた開口を通して局所的に上
   記主表面迄延在する導電材料の通路を設けた集積回路に
   かいて、前記第１と第２のダイオード接合の各々をＰｎ
   接合とし、このｐｎ接合を、少なくともその片面でｐｎ
   接合全面に亘って多結晶半導体トラックに直接隣接させ
   、この多結晶半導体トラックが前記の導電材料より成る
   通路の少なくとも一部を形成するようにし、信号通路に
   沿って測った前記第１のトランジスタコレクタ領域と第
   １のダイオード接合との間の第１の距離を信号通路に沿
   って測った第１のダイオード接合と第２のトランジスタ
   のベース領域との間の第２の距離よりも長くしたことを
   特徴とする集積回路。 ２ 第１のトランジスタのコレクタ領域と第２及び第３
   のトランジスタのベース領域との間の前記導電材料の通
   路をその全長に亘って多結晶半導体材料の半導体トラッ
   クとしたことを特徴とする特許請求の範囲第１項記載の
   集積回路。 ３ 前記第１のトランジスタのコレクタ領域に隣接する
   半導体トラックの部分をこのコレクタ領域と同一導電形
   とし、第２及び第３トランジスタのベース領域に隣接す
   る半導体トラックの部分をこのベース領域と同一導電形
   としたことを特徴とする特許請求の範囲第２項記載の集
   積回路。 ４ 前記第１と第２のダイオード接合を多結晶半導体ト
   ラック内に設けたことを特徴とする特許請求の範囲第１
   項、第２項又は第３項に記載の集積回路。 ５ 前記多結晶半導体トラック内の第１と第２のダイオ
   ード接合の面を半導体本体の主表面に対して略々垂直に
   延在させたことを特徴とする特許請求の範囲第４項に記
   載の集積回路。 ６ 前記第１のトランジスタのコレクタ領域と第１及び
   第２のダイオード接合との間に延在する半導体トラック
   の部分のドーピング濃度を第１のダイオード接合と第２
   のトランジスタのベース領域との間の半導体トラックの
   部分及び第２のダイオード接合と第３のトランジスタの
   ベース領域との間の半導体トラックの部分よりも高くし
   たことを特徴とする特許請求の範囲第３項、第４項又は
   第５項に記載の集積回路。 ７ 前記第１と第２と第３のトランジスタをコレクタ領
   域が上方にあるトランジスタとし、半導体本体の主表面
   に垂直な方向に見てコレクタ領域が完全に関連ベース領
   域の上方に位置するようにしたことを特徴とする特許請
   求の範囲前記各項の１項に記載の集積回路。 ８ 前記上方にあるコレクタ領域のドーピング濃度をこ
   のコレクタ領域に隣接するベース領域のドーピング濃度
   よりも高ぐしたことを特徴とする特許請求の範囲第７項
   記載の集積回路。 ９ 前記第１の長い方の距離を第２の短い方の距離の少
   なくとも３倍としたことを特徴とする特許請求の範囲第
   １項に記載の集積回路。 １０ 前記第１と第２のダイオード接合を第１のトラ
   ンジスタよりも夫々第２及び第３のトランジスタに一層
   近く設けたことを特徴とする特許請求の範囲第１項又は
   第９項に記載の集積回路。