DE3786693T2 - Programmierbarer Kontaktfleck. - Google Patents

Programmierbarer Kontaktfleck.

Info

Publication number
DE3786693T2
DE3786693T2 DE87303030T DE3786693T DE3786693T2 DE 3786693 T2 DE3786693 T2 DE 3786693T2 DE 87303030 T DE87303030 T DE 87303030T DE 3786693 T DE3786693 T DE 3786693T DE 3786693 T2 DE3786693 T2 DE 3786693T2
Authority
DE
Germany
Prior art keywords
region
doped
doped region
metal contact
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87303030T
Other languages
English (en)
Other versions
DE3786693D1 (de
Inventor
Giovanni Piccolo Giannella
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exar Corp
Original Assignee
Exar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exar Corp filed Critical Exar Corp
Application granted granted Critical
Publication of DE3786693D1 publication Critical patent/DE3786693D1/de
Publication of DE3786693T2 publication Critical patent/DE3786693T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Wire Bonding (AREA)

Description

  • Die vorliegende Erfindung betrifft Kontaktflecke für Halbleiter-Chips.
  • Halbleiter-Chips weisen Kontaktflecke auf, die aus relativ großen metallisierten Bereichen bestehen, die eine Kontaktfläche für eine Baugruppe bilden, um eine Drahtverbindung an einen der Stifte einer als integrierte Schaltung (IC) ausgeführten Kompaktbaugruppe anzulöten. Dieser große metallisierte Bereich des Kontaktfleckes wird dadurch an die sehr kleinen Metallanschlüsse des IC angeschlossen. Beim Semikunden-Verfahren zum Gestalten und Herstellen von ICs werden vorgefertigte Halbleiter-Wafer verwendet, die fertige Schaltungen aufweisen, mit Ausnahme der letzten Fertigungsstufe der Verdrahtung des Elements oder des Bauteiles. Eine Kosteneinsparung wird dadurch erzielt, daß ein Standard-Wafer, der bereits entworfen und hergestellt wurde, einfach durch geeignete metallische Verbindungen an die speziellen Erfordernisse des Kunden angepaßt wird. Auf diese Weise wird für jeden einzelnen Kunden eine Metallmaske gestaltet, die die erforderlichen aktiven und passiven Halbleiter-Bauteile verbindet und so die von dem Kunden benötigte Schaltungsanordnung bildet. Durch dieses Gestaltungs- und Herstellungsverfahren ist es möglich, eine Semikundenschaltung in kürzerer Zeit und mit geringeren Kosten herzustellen, als wenn der gesamte Wafer für jeden einzelnen Kunden separat entworfen werden müßte.
  • Eine Einschränkung bei der Gestaltung einer Semikundenschaltung besteht darin, daß die Anzahl der Kontaktflecke, die zur Herstellung der Verbindungen zu einer speziellen Kundenschaltung erforderlich sind, von Kunde zu Kunde variiert. Demzufolge wird ein Standard-Chip genügend Kontaktflecke aufweisen, um die größte angenommene Zahl an Kontaktflecken zur Verfügung zu stellen, die ein Kunde benötigen könnte. Dies führt zu einer Anzahl von Kontaktflecken, die für sehr viele Kunden nur Platzverschwendung bedeuten. Ein Kontaktfleck ist im allgemeinen ein Zellenbereich, der lediglich aus einer auf ein p-dotiertes Substrat auf gebrachten, n-dotierten, epitaktischen Schicht besteht. Diese Anordnung enthält eine Klemmdiode oder eine Kapazität. Im Falle der Klemmdiode ist der n-Teil der Diode durch den epitaktischen Bereich und der p-Teil der Diode durch das Substrat gebildet. Der Flächenkondensator ist am Übergang zwischen dem Substrat und dem epitaktischen Bereich gebildet. Bei manchen Schaltungsanordnungen kann daher diese innere Kapazität oder Diode genutzt werden.
  • Die JP-A 60 247 940 beschreibt eine Halbleiter-Struktur, die als pnp- oder npn-Transistor geschaltet werden kann und einen Metall-Kontaktfleck über einem p-dotierten Bereich aufweist, der sich von einer Oberfläche in einen n-dotierten, epitaktischen Bereich hinein erstreckt.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Kontaktfleck-Struktur, die bei der Metallisierung derart verbunden werden kann, daß sie passive oder aktive Elemente und zusätzlich einen Kontaktfleck bildet.
  • Gemäß der Erfindung ist zu diesem Zweck eine programmierbare Kontaktfleck-Struktur (22; 50; 80) eines Halbleiter- Chips vorgesehen, die durch eine entsprechend gewählte Metallisierung derart zu kontaktieren ist, daß sie ein passives oder ein aktives Element und zusätzlich eine Kontaktfleck-Struktur bildet, die folgende Merkmale aufweist:
  • ein p-dotiertes Substrat (26; 68; 84);
  • einen auf dem Substrat angeordneten, n-dotierten, epitaktischen Bereich (28; 56; 86);
  • einen p-dotierten Bereich (34; 54; 88; 90) innerhalb des epitaktischen Bereiches, der sich von dessen Oberfläche in den epitaktischen Bereich hinein erstreckt;
  • einen p-dotierten Isolierbereich (24; 52; 82), der die Kontaktfleck-Struktur umgibt und begrenzt, und der sich von der Oberfläche des epitaktischen Bereiches zu dem Substrat erstreckt;
  • einen über dem p-dotierten Bereich angeordneten Metall-Kontaktfleck (30; 76; 98); und
  • einen n&spplus;-Bereich (38, 40; 62; 64; 94), der in dem epitaktischen Bereich außerhalb des p-dotierten Bereiches angeordnet ist und eine elektrische Verbindung zu dem epitaktischen Bereich bildet.
  • Durch diese Anordnung ermöglicht der p-dotierte Bereich die Bildung einer Flächenkapazität zwischen ihm und der epitaktischen Schicht. Zusätzlich kann zwischen dem Metall-Kontaktfleck und dem p-dotierten Bereich ein Oxidkondensator gebildet werden mit einer über dem p-dotierten Bereich befindlichen Oxidschicht als Dielektrikum. Durch Anbringen von metallischen Verbindungen an beiden Enden kann der p-dotierte Bereich auch als Widerstand benutzt werden. Zwischen dem p-dotierten Bereich, der epitaktischen Schicht und einem p-dotierten Substrat kann ein vertikaler pnp-Transistor gebildet werden.
  • Zur Bildung eines npn-Transistors kann ein n-dotierter Bereich innerhalb des p-dotierten Bereiches und ein separater n-dotierter Bereich außerhalb des p-dotierten Bereiches angeordnet sein. Der außerhalb angeordnete, n-dotierte Bereich ist vorzugsweise ein n&spplus;-Bereich, der mit einer vergrabenen n&spplus;-Schicht gekoppelt ist. Wird die Anordnung nicht als npn-Transistor verwendet, so kann diese vergrabene n&spplus;-Schicht als Unterkreuzung zur Umgehung von metallischen Verbindungen auf der Oberfläche dienen.
  • Gemäß der Erfindung ist es möglich, innerhalb der Kontaktfleck-Struktur einen npn-Transistor mit einem oder mehreren Emittern zu bilden, einen vertikalen pnp-Transistor, einen Flächenkondensator in Kombination mit dem Oxidkondensator, zwei angepaßte, niederohmige Widerstände und eine Unterkreuzungsverbindung. In vielen Anwendungsfällen können einige dieser Bauteile gleichzeitig benutzt werden; der Kontaktfleck kann beispielsweise an den Kollektor des npn-Transistors angeschlossen werden, und zwischen dem Kollektor und der Basis des Transistors kann ein Flächenkondensator gebildet sein. Eine andere Anwendungsmöglichkeit ist die Bildung eines vertikalen pnp-Transistors, an dessen Basis oder Emitter ein Kontaktfleck angeschlossen ist.
  • Bei einer bevorzugten Ausführungsform ist in der epitaktischen Schicht ein quadratischer, p-dotierter Bereich angeordnet. Ein mittlerer Teil dieses p-dotierten Bereiches ist stärker und somit p&spplus;-dotiert. Entlang eines Randes des schwach p-dotierten Bereiches sind fünf n-dotierte Bereiche angeordnet. Parallel zu ihnen sind in dem benachbarten, epitaktischen Bereich drei n&spplus;-Diffusionsbereiche gebildet, die mit einer vergrabenen n&spplus;-Schicht gekoppelt sind, die sich unterhalb der fünf n-dotierten Bereiche erstreckt.
  • Zum besseren Verständnis des Wesens und der Vorteile der Erfindung wird auf die nachfolgende, detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen verwiesen.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Fig. 1 und 1A sind schematische Darstellungen einer Kontaktfleck-Struktur nach dem Stand der Technik;
  • Fig. 2 und 2A sind in Draufsicht bzw. im Schnitt gezeigte schematische Darstellungen einer einfachen programmierbaren Kontaktfleck-Struktur gemäß der vorliegenden Erfindung;
  • Fig. 2B bis 2E sind Schaltbilder verschiedener Schaltungen, ausgehend von der Struktur nach Fig. 2;
  • Fig. 3, 3A und 3B zeigen schematisch in Draufsicht und in zwei Schnitten eine programmierbare Kontaktfleck-Struktur gemäß einer alternativen Ausführungsform der vorliegenden Erfindung, bei der auch ein seitlicher pnp-Transistor vorgesehen ist;
  • Fig. 3C und 3D sind Schaltbilder eines pnp- bzw. npn-Transistors, ausgehend von der Kontaktfleck-Struktur nach Fig. 3;
  • Fig. 4 und 4A zeigen in Draufsicht und im Schnitt eine zweite alternative Ausführungsform der programmierbaren Kontaktfleck-Struktur gemäß der vorliegenden Erfindung; und
  • Fig. 5A bis 5F sind Schaltbilder bzw. schematische Darstellungen der in Fig. 4 gezeigten Ausführungsform, geschaltet als Flächenkondensator und Oxidkondensator in Parallelschaltung, als npn-Transistor, als pnp-Transistor, und als Schaltungsanordnung mit einem Kontaktfleck, einem Flächen- und einem Oxidkondensator sowie einem pnp- und einem npn-Transistor.
    • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Fig. 1 zeigt eine Kontaktfleck-Struktur 10 nach dem Stand der Technik, die in Fig. 1A im Schnitt dargestellt ist. Die Struktur 10 ist durch eine p-dotierte Isolier-Grenzschicht 12 begrenzt, die die Oberfläche der Struktur durch einen epitaktischen Bereich 16 hindurch mit einem p-dotierten Substrat 14 verbindet. Eine auf eine Oxidschicht 20 aufgebrachte Metallschicht 18 bildet den Kontaktfleck. Diese Struktur enthält eine innere Klemmdiode zwischen dem n-dotierten, epitaktischen Bereich 16 und dem p-dotierten Substrat 14 sowie eine Flächenkapazität zwischen diesen Bereichen.
  • Die Fig. 2 und 2A zeigen eine erste Ausführungsform der vorliegenden Erfindung. Eine Kontaktfleck-Struktur 22 ist von einem p-dotierten Isolierbereich 24 begrenzt, der durch einen n-dotierten, epitaktischen Bereich 28 hindurch die Oberfläche mit einem p-dotierten Substrat 26 verbindet. In einem Loch in der Oxidschicht 32 ist ein Metall-Kontaktfleck 30 angeordnet. Unterhalb der Metallschicht 30 befindet sich ein p-dotierter Bereich 34. Eine dünne Oxidschicht 36 trennt den Kontaktfleck 30 von dem p-dotierten Bereich 34. Zusätzlich bilden zwei n&spplus;-Bereiche 38, 40 Verbindungen zu dem epitaktischen Bereich 28.
  • Mit der Anordnung nach Fig. 2 kann ein Flächenkondensator zwischen dem p-dotierten Bereich 34 und dem n-dotierten, epitaktischen Bereich 28 gebildet werden. Dies kann dadurch erfolgen, daß durch Weglassen zumindest eines Teiles der dünnen Oxidschicht 36 oder durch Löcher 42, 44 in der Oxidschicht 32 eine direkte metallische Verbindung zu dem p-dotierten Bereich 34 hergestellt wird. Eine Verbindung zu dem epitaktischen Bereich 28 wird durch einen oder beide n&spplus;-Bereiche 38 und 40 hergestellt. Alternativ ist zwischen dem p-dotierten Bereich 34 und dem Metall-Kontaktfleck 30 ein Oxidkondensator gebildet. Durch Löcher in der Oxidschicht 32 wird an den Löchern 42 und 44 eine Verbindung zu dem p-dotierten Bereich 34 hergestellt.
  • Durch Herstellung von metallischen Verbindungen zu den Löchern 42 und 44 und Verwendung des p-dotierten Bereiches 34 als Widerstand kann die Struktur 22 als Widerstand verwendet werden. Alternativ können zur Bildung einer niederohmigen Unterkreuzung durch den epitaktischen Bereich 28 hindurch metallische Verbindungen zu den n&spplus;-Bereichen 38 und 40 vorgesehen sein.
  • Einige der Schaltungen, die durch die Struktur nach Fig. 2 gebildet werden können, sind in den Fig. 2B bis 2E gezeigt. Fig. 2B zeigt eine Flächen- und eine Oxidkapazität in Parallelschaltung. Fig. 2C zeigt einen Kontaktfleck, der über eine Oxidkapazität mit einem ersten Kontakt gekoppelt ist, der über eine Flächenkapazität mit einem zweiten Kontakt gekoppelt ist. Fig. 2D zeigt die Ausbildung einer niederohmigen Unterkreuzung zwischen den n&spplus;-Bereichen 38 und 40. Eine parasitäre Kapazität und Diode sind strichliert dargestellt. Fig. 2E zeigt zwei Widerstände, von denen der erste die in Fig. 2D gezeigte, niederohmige Unterkreuzung bildet und der zweite zwischen Kontakten in den Löchern 42 und 44 und dem Kontaktfleck 30 angeordnet ist, wobei die Oxidschicht 36 weggelassen wurde. Bei dieser Anordnung kontaktiert der Kontaktfleck 30 vorzugsweise nur den p-dotierten Bereich 34 an dem Ende, das den Kontakten in den Löchern 42, 44 gegenüberliegt. Auch hier sind eine parasitäre Kapazität und eine parasitäre Diode strichliert dargestellt.
  • Die Fig. 3 bis 3B zeigen eine zweite Ausführungsform der vorliegenden Erfindung. Eine Kontaktfleck-Struktur 50 ist von einem p-dotierten Isolierbereich 52 umgeben und hat einen mittleren, p-dotierten Bereich 54 in der epitaktischen Schicht 56. Der p-dotierte Bereich 54 ist von einem zweiten p-dotierten Bereich 58 umgeben. Ein n-dotierter Bereich 60 ist entlang einer ersten Seite der Struktur innerhalb des p-dotierten Bereiches 58 angeordnet. Zusätzliche n&spplus;-dotierte Bereiche 62, 64 sind mit einer vergrabenen n&spplus;-Schicht 66 verbunden.
  • Durch Herstellen der in Fig. 3C gezeigten Verbindungen kann aus der in Fig. 3 gezeigten Struktur ein pnp-Transistor gebildet werden, und ein npn-Transistor ist durch Herstellen der in Fig. 3D gezeigten Verbindungen zu bilden.
  • In der gleichen Weise, wie es in Fig. 2 gezeigt ist, kann zusätzlich eine Oxid- oder eine Flächenkapazität gebildet werden, wobei ein Kontaktbereich 70 durch eine Oxidschicht 72 hindurch eine Verbindung zu dem p-dotierten Bereich 54 herstellt. Auf den p-dotierten Bereich 54 kann eine dünne Oxidschicht 74 und auf die dünne Oxidschicht 74 ein Metall- Kontaktfleck 76 zur Bildung einer Oxidkapazität zwischen dem Metall-Kontaktfleck 76 und dem p-dotierten Bereich 54 aufgebracht werden. Alternativ oder zusätzlich kann der Metall-Kontaktfleck 76 mit oder ohne Oxidschicht 74 benutzt werden.
  • Fig. 4 zeigt eine Draufsicht einer Kontaktfleck-Struktur 80 gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. Fig. 4A ist ein Schnitt nach den Linien 4A-4A in Fig. 4. Die Struktur ist von einem p-dotierten Isolierbereich 82 begrenzt, der mit dem p-dotierten Substrat 84 verbunden ist, so daß eine epitaktische Insel 86 gebildet ist. Ein schwach p-dotierter Bereich 88 weist einen inneren, stärker dotierten p&spplus;-Bereich 90 auf. Entlang der Peripherie eines Randes des p-dotierten Bereiches 88 sind fünf n-dotierte Bereiche 92 angeordnet. Drei n&spplus;-dotierte Bereiche 94 stellen die Verbindung zu einer vergrabenen n&spplus;-Schicht 96 her. Über einer wahlweise auf dem p-dotierten Bereich 88 vorgesehenen dünnen Oxidschicht 100 ist ein Kontaktfleck 98 angeordnet.
  • Die Fig. 5A bis 5F zeigen verschiedene Schaltungen, die aus der in Fig. 4 gezeigten Struktur gebildet werden können. Fig. 5A zeigt eine Flächen- und eine Oxidkapazität in Parallelschaltung. Der Oxidkondensator wird nach dem üblichen Verfahren gebildet, bei dem eine Platte aus der Aluminiumschicht besteht und die andere Platte ein diffundierter Bereich ist. Anders als beim herkömmlichen Herstellungsverfahren wird jedoch anstelle der Verwendung einer Emitterdiffusion für den n&spplus;-Bereich eine p-Diffusion verwendet. Dadurch wird zwischen dem p-Bereich 88 und dem n-dotierten, epitaktischen Bereich 86 automatisch ein weiterer Kondensator gebildet, nämlich ein Flächenkondensator. Die beiden Kondensatoren können durch Anschluß des Metall-Kontaktfleckes 98 an n&spplus;-Bereiche 92 parallel geschaltet werden. Bei einer Oxiddicke der dünnen Oxidschicht 100 von 1800·10&supmin;¹&sup0; m (1800 Ångström) beträgt die Kapazität 0,12 pF (Picofarad) pro Quadrat-Milli-Inch (1 Milli- Inch = 0,0254 mm). Bei einem epitaktischen Widerstand von 2 Ohm-cm ergibt sich für den Flächenkondensator ein Wert von ca. 0,03·10¹&sup0; pF pro Quadrat-Milli-Inch (0,2 pF pro Quadrat-Milli-Inch).
  • Der p&spplus;-Bereich 90 kann dazu verwendet werden, durch den p&spplus;-Bereich 90 zwei angepaßte, niederohmige Widerstände zwischen dem Metall-Kontaktfleck 98 (ohne Oxidschicht 100) und zwei Kontaktbereichen 102, 104 auszubilden.
  • Ein npn-Transistor kann, wie in Fig. 5B gezeigt ist, mit einem oder mit beiden den Basiskontakt bildenden Kontakten 102, 104 hergestellt werden, wobei die Bereiche 92 den Emitter und die Bereiche 94 den Kollektor bilden. Der schwach p-dotierte Bereich 88 ist der Bereich, an den die Kontaktbereiche 102 und 104 angeschlossen sind, die die Basis des Transistors bilden.
  • Fig. 5C zeigt ein Beispiel der metallischen Verbindungen, die auf der in Fig. 4 gezeigten Struktur herzustellen sind, um die in Fig. 5B gezeigte Schaltung zu erzielen. Das Metall 85 ist mit dem Kontaktbereich 104 verbunden, um den Basis-Anschluß zu bilden, das Metall 87 ist mit einem Bereich 92 zur Bildung des Emitter-Anschlusses verbunden, und das Metall 89 ist mit einem Bereich 94 verbunden, um den Kollektor-Anschluß zu bilden.
  • Fig. 5D zeigt die Verbindungen der in Fig. 4 gezeigten Struktur 80 bei Ausführung als pnp-Transistor. Der p&spplus;-Bereich 90 bildet den Emitter des Transistors, die zu der vergrabenen Schicht 96 reichenden n&spplus;-Diffusionsbereiche 94 sind mit dem epitaktischen Bereich 86 verbunden zur Bildung der Basis des Transistors, und das Substrat 84 bildet den Kollektor des Transistors. Da das Substrat normalerweise an die niedrigste negative Spannung angeschlossen ist, ist also der Kollektor dieses Transistors an die niedrigste Negativ-Spannung angeschlossen. Aufgrund der durch den tiefen p&spplus;-Diffusionsbereich 90 erzielten höheren Emitterkonzentration und der dünneren Basis wird mit dieser Anordnung eine wesentlich bessere Leistung erzielt als mit dem üblichen, vertikalen pnp-Transistor.
  • Fig. 5E zeigt ein Beispiel der metallischen Verbindungen, die auf der in Fig. 4 gezeigten Struktur herzustellen sind, um den in Fig. 5D gezeigten Transistor zu bilden. Das Metall 91 ist mit dem Kontaktbereich 104 verbunden und bildet den Emitter-Anschluß, das Metall 93 ist mit dem mit dem Substrat 84 verbundenen Isolierbereich 82 verbunden, um den Kollektor-Anschluß zu bilden, und das Metall 95 ist mit einem Bereich 94 zur Bildung des Basis-Anschlusses verbunden.
  • Der Metall-Kontaktfleck 98 kann jederzeit als Kontaktfleck in Verbindung mit den sonstigen Funktionen benutzt werden, sofern nicht der zwischen dem Kontaktfleck und dem p-dotierten Bereich 88 vorhandene 0,6 pF-Kondensator die Leistung der Schaltung beeinträchtigt. Die normale Dicke der Oxidschicht 100 beträgt ungefähr 6000·10&supmin;¹&sup0; m (6000 Ångström), kann jedoch 2000·10&supmin;¹&sup0; m (2000 Ångström) unterschreiten, wenn ein Oxidkondensator mit größerer Kapazität benötigt wird.
  • In Fig. 5F ist dargestellt, wie npn- und pnp-Transistoren samt Flächen- und Oxidkondensatoren und der Kontaktfleck miteinander verbunden sind. Der Kollektor eines pnp-Transistors 106 ist mit dem Substrat 84 verbunden, das normalerweise geerdet oder an die niedrigste negative Spannung angeschlossen ist. Die Basis 94 des pnp-Transistors 106 bildet auch den Kollektor eines npn-Transistors 108 und eine Seite eines Flächenkondensators 110. Der Metall-Kontaktfleck 98 bildet den einen Anschluß eines Oxidkondensators 112, dessen anderer Anschluß durch den p-dotierten Bereich 88 gebildet ist, der auch die andere Seite des Flächenkondensators 110 sowie die Basis des npn-Transistors 108 und den Emitter des pnp-Transistors 106 bildet. Der Kontakt zu dem p-dotierten Bereich 88 wird durch die Bereiche 102 und 104 hergestellt. Der Emitter des npn-Transistors 108 wird durch die Bereiche 92 kontaktiert.
  • Die vorliegende Erfindung bietet mehrere Vorteile gegenüber den bekannten Semikunden-Anordnungen; darüber hinaus ist der Kontaktfleck-Bereich programmierbar, so daß er keine Platzverschwendung darstellt, wenn er nicht als Kontaktfleck benutzt wird. Die meisten Semikunden-Anordnungen weisen beispielsweise keine integrierten Kondensatoren auf, wie sie die vorliegende Erfindung vorsieht. Durch Anordnen des Kontaktfleckes an der Peripherie des Halbleiter-Chips sind die Kondensatoren ebenfalls an der Peripherie des Halbleiter-Chips angeordnet und beeinträchtigen daher den Verlauf der internen Verbindungen auf dem Chip nicht. Durch Parallelschalten der Transistoren mehrerer Kontaktfleck- Strukturen läßt sich ein Hochstrom-Transistor erzielen, der für eine Eingangs-/Ausgangs-Schnittstelle in idealer Weise geeignet ist. Sofern sie nicht anders genutzt werden, können die n&spplus;-Bereiche 94 eine Unterkreuzungsverbindung durch die vergrabene Schicht 96 hindurch herstellen.
  • Die erfindungsgemäßen Kontaktfleck-Strukturen können mit herkömmlichen Verfahren hergestellt werden. Zuerst wird das Substrat mit einer p-Dotierung versehen. Sodann wird die vergrabene n&spplus;-Schicht eindiffundiert und der n-dotierte, epitaktische Bereich gezüchtet. Jeder Diffusionsschritt wird nach den folgenden, herkömmlichen Verfahrensschritten durchgeführt: Züchten eines Oxids, Aufbringen einer Photolack-Beschichtung, Maskierung der Beschichtung, Bestrahlen des Wafers mit UV-Licht, Entfernen des nicht kreuzverbundenen Teiles des Photolackes und anschließendes Ätzen des Siliciumdioxids zum Freilegen von Bereichen, in denen das Diffundieren erfolgt.
  • Nach dem Züchten des epitaktischen Bereiches erfolgt das Eindiffundieren der tiefen p&spplus;-Schicht zur Bildung der Isolationsbegrenzungen für die Struktur. Danach werden die p- und die n-Diffusionen ausgeführt und das Oxid zur Bildung der Kontaktbereiche der Struktur geätzt. Die Metallisierung erfolgt nach den herkömmlichen Verfahrensschritten: Aufbringen von Aluminium auf den Wafer, Herstellen der Photomaske und Wegätzen mit Ausnahme der Stellen, an denen Verbindungen gewünscht sind.

Claims (10)

1. Programmierbare Kontaktfleck-Struktur (22; 50; 80) auf einem Halbleiter-Chip, welche durch geeignete Metallisierung derart zu kontaktieren ist, daß sie ein passives oder ein aktives Element und zusätzlich eine Kontaktfleck-Struktur bildet, die folgende Merkmale aufweist:
ein p-dotiertes Substrat (26; 68; 84);
einen n-dotierten, epitaktischen Bereich (28; 56; 86) auf dem Substrat;
einen p-dotierten Bereich (34; 54; 88; 90) innerhalb des epitaktischen Bereiches, der sich von dessen Oberfläche in den epitaktischen Bereich hinein erstreckt;
einen p-dotierten Isolierbereich (24; 52; 82), der die Kontaktfleck-Struktur umgibt und begrenzt, und der sich von der Oberfläche des epitaktischen Bereiches zu dem Substrat erstreckt;
einen über dem p-dotierten Bereich angeordneten Metall-Kontaktfleck (30; 76; 98); und
einen n&spplus;-Bereich (38, 40; 62; 64; 94), der in dem epitaktischen Bereich außerhalb des p-dotierten Bereiches angeordnet ist und eine elektrische Verbindung zu dem epitaktischen Bereich bildet.
2. Struktur nach Anspruch 1 mit einer über dem p-dotierten Bereich (34; 54; 88; 90) angeordneten Oxidschicht (32; 36; 72; 74; 100) zur Bildung eines Oxidkondensators.
3. Struktur nach Anspruch 2 mit auf Abstand liegenden Metallkontakten, die über Löcher (42, 44) in der Oxidschicht mit dem p-dotierten Bereich (34) verbunden sind zur Bildung eines Widerstandes.
4. Struktur nach Anspruch 1 oder 2 mit einem zweiten p-dotierten Bereich (58), der innerhalb des epitaktischen Bereiches (56) angeordnet ist und den p-dotierten Bereich (54) und einen n-dotierten Bereich (60) umgibt, der innerhalb des zweiten p-dotierten Bereiches (58) angeordnet ist.
5. Struktur nach Anspruch 4 mit einem Metallkontakt, der an den p-dotierten Bereich (54) zur Bildung des Emitters eines pnp-Transistors angeschlossen ist, einem Metallkontakt, der an den n&spplus;-Bereich (62, 64) zur Bildung der Basis des pnp-Transistors angeschlossen ist, und einem Kontakt, der an den zweiten p-dotierten Bereich (58) zur Bildung des Kollektors des pnp-Transistors angeschlossen ist.
6. Struktur nach Anspruch 4 mit einem Metallkontakt, der an den n&spplus;-Bereich (62, 64) zur Bildung des Kollektors eines npn-Transistors angeschlossen ist; einem Metallkontakt, der an den n-dotierten Bereich (60) innerhalb des zweiten p-dotierten Bereiches (58) angeschlossen ist, um den Emitter des npn-Transistors zu bilden; und einem Metallkontakt, der an den zweiten p-dotierten Bereich (58) zur Bildung der Basis des npn-Transistors angeschlossen ist.
7. Struktur nach einem der Ansprüche 4 bis 6 mit einer vergrabenen n&spplus;-Schicht (66), die sich in das p-dotierte Substrat (68) hinein erstreckt, wobei der genannte n&spplus;-Bereich (62, 64) mit der vergrabenen n&spplus;-Schicht gekoppelt ist.
8. Struktur nach Anspruch 1 oder 2, bei dem der p-dotierte Bereich aus einem schwach p-dotierten, rechteckigen Bereich (88) und einem innerhalb des schwach p-dotierten Bereiches (88) angeordneten, stark p-dotierten Bereich (90) besteht; und mit
mehreren n&spplus;-dotierten Bereichen (92) innerhalb des schwach p-dotierten Bereiches (88), die an einem ersten Rand des schwach p-dotierten Bereiches (88) angeordnet sind; und
einer vergrabenen n&spplus;-Schicht (96), die sich unter dem ersten Rand des schwach p-dotierten Bereiches (88) in das p-dotierte Substrat (84) hinein erstreckt;
und bei dem der n&spplus;-Bereich aus mehreren n&spplus;-Bereichen (94) außerhalb des schwach p-dotierten Bereiches (88) in der Nähe des ersten Randes besteht und sich in die vergrabene n&spplus;-Schicht (96) und den n-dotierten, epitaktischen Bereich (86) hinein erstreckt.
9. Struktur nach Anspruch 8 mit einem Metallkontakt (87), der an die Vielzahl von innerhalb des schwach p-dotierten Bereiches (88) ausgebildeten, n&spplus;-dotierten Bereiche (92) angeschlossen ist, um den Emitter eines npn-Transistors zu bilden; mindestens einem Metallkontakt (85, 102, 104), der an den schwach p-dotierten Bereich (88) angeschlossen ist, um die Basis des npn-Transistors zu bilden; und einem Metallkontakt (89), der an die Vielzahl von n&spplus;-Bereichen (94) angeschlossen ist, die außerhalb des schwach p-dotierten Bereiches (88) liegen, um den Kollektor des npn-Transistors zu bilden.
10. Struktur nach Anspruch 8 mit einem Metallkontakt (91, 102, 104), der an den schwach p-dotierten Bereich (88) angeschlossen ist, um den Emitter eines pnp-Transistors zu bilden; einem Metallkontakt (95), der an die Vielzahl von n&spplus;-Bereichen außerhalb des schwach p-dotierten Bereiches (88) angeschlossen ist, um die Basis des pnp-Transistors zu bilden; und einem Metallkontakt (93), der an den mit dem Substrat (84) verbundenen, p-dotierten Isolierbereich (82) angeschlossen ist, um den Kollektor des pnp-Transistors zu bilden.
DE87303030T 1986-04-17 1987-04-08 Programmierbarer Kontaktfleck. Expired - Fee Related DE3786693T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US85330386A 1986-04-17 1986-04-17

Publications (2)

Publication Number Publication Date
DE3786693D1 DE3786693D1 (de) 1993-09-02
DE3786693T2 true DE3786693T2 (de) 1994-02-10

Family

ID=25315668

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87303030T Expired - Fee Related DE3786693T2 (de) 1986-04-17 1987-04-08 Programmierbarer Kontaktfleck.

Country Status (4)

Country Link
EP (1) EP0243034B1 (de)
JP (1) JPS6366948A (de)
AT (1) ATE92211T1 (de)
DE (1) DE3786693T2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4949150A (en) * 1986-04-17 1990-08-14 Exar Corporation Programmable bonding pad with sandwiched silicon oxide and silicon nitride layers
JPH02220442A (ja) * 1989-02-21 1990-09-03 Fuji Electric Co Ltd 半導体装置の保護膜補強構造
US5021856A (en) * 1989-03-15 1991-06-04 Plessey Overseas Limited Universal cell for bipolar NPN and PNP transistors and resistive elements
JP2566684Y2 (ja) * 1991-09-26 1998-03-30 セーレン株式会社 天然セリシン繊維
DE19825608C1 (de) * 1998-06-08 1999-09-23 Siemens Ag Integrierte Halbleiterschaltung mit einer Anschlußfläche, die eine fein abgestufte RC-Charakteristik aufweist
EP2038926A2 (de) * 2006-06-28 2009-03-25 Nxp B.V. Integrierte schaltung
US8058674B2 (en) * 2009-10-07 2011-11-15 Moxtek, Inc. Alternate 4-terminal JFET geometry to reduce gate to source capacitance

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3573488A (en) * 1967-09-05 1971-04-06 Rca Corp Electrical system and lsi standard cells
JPS607388B2 (ja) * 1978-09-08 1985-02-23 富士通株式会社 半導体記憶装置
US4295149A (en) * 1978-12-29 1981-10-13 International Business Machines Corporation Master image chip organization technique or method
JPS59126650A (ja) * 1983-01-10 1984-07-21 Nippon Denso Co Ltd マスタスライス型半導体装置
JPS60247940A (ja) * 1984-05-23 1985-12-07 Hitachi Ltd 半導体装置およびその製造方法
DE3431632A1 (de) * 1984-08-29 1986-03-06 Philips Patentverwaltung Gmbh, 2000 Hamburg Halbleiterbauelement

Also Published As

Publication number Publication date
EP0243034A3 (en) 1988-09-14
EP0243034A2 (de) 1987-10-28
ATE92211T1 (de) 1993-08-15
EP0243034B1 (de) 1993-07-28
DE3786693D1 (de) 1993-09-02
JPS6366948A (ja) 1988-03-25

Similar Documents

Publication Publication Date Title
DE1614373C2 (de)
DE1514818C3 (de)
DE2905022C2 (de)
DE69330603T2 (de) Verfahren zur Metallisierung und Verbindung bei der Herstellung von Leistungshalbleiterbauelementen
EP0739540B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE2262297A1 (de) Monolithisch integrierbare, digitale grundschaltung
DE3714790A1 (de) Zenerdiode unter der oberflaeche und herstellungsverfahren
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE3686490T2 (de) Halbleiterstruktur.
DE2347745A1 (de) Integrierter halbleiterkreis und verfahren zu dessen herstellung
DE3002740A1 (de) Verfahren zur ausbildung von substratelektroden bei mos-ics mit lokaler oxidation
DE69934466T2 (de) Herstellungsverfahren von halbleiteranordnungen als chip-size packung
DE3786693T2 (de) Programmierbarer Kontaktfleck.
DE69129129T2 (de) Anordnung mit einer Ladungsverschiebungsvorrichtung, MOS-Transistoren und bipolare Transistoren, die alle auf einem einzigen Halbleitersubstrat erzeugt werden
DE69026675T2 (de) MIS-Kapazitätselement
DE2045567A1 (de) Integrierte Halbleiter Schaltungs Einrichtung
DE1564864B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764578B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE3331631A1 (de) Halbleiter-bauelement
DE2212196A1 (de) Kondensator für monolithische Halbleiterschaltungen
EP0317806B1 (de) Integrierte Schaltungsanordnung mit einer Kapazität
DE3333959A1 (de) Halbleiterelement mit integrierter verstaerkungsregelungs-schaltung
DE3333242C2 (de) Monolithisch integrierter Halbleiterschaltkreis
DE4444808A1 (de) Halbleitervorrichtung
DE19825608C1 (de) Integrierte Halbleiterschaltung mit einer Anschlußfläche, die eine fein abgestufte RC-Charakteristik aufweist

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee