DE2905022C2 - - Google Patents

Info

Publication number
DE2905022C2
DE2905022C2 DE2905022A DE2905022A DE2905022C2 DE 2905022 C2 DE2905022 C2 DE 2905022C2 DE 2905022 A DE2905022 A DE 2905022A DE 2905022 A DE2905022 A DE 2905022A DE 2905022 C2 DE2905022 C2 DE 2905022C2
Authority
DE
Germany
Prior art keywords
layer
highly conductive
polycrystalline silicon
substrate
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE2905022A
Other languages
English (en)
Other versions
DE2905022A1 (de
Inventor
Hiroshi Tokio/Tokyo Jp Shiba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1425178A external-priority patent/JPS54107279A/ja
Priority claimed from JP1425278A external-priority patent/JPS54107280A/ja
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE2905022A1 publication Critical patent/DE2905022A1/de
Application granted granted Critical
Publication of DE2905022C2 publication Critical patent/DE2905022C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
    • H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
    • H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung von der im Oberbegriff des Anspruchs 1 angegebenen Art.
Bei üblichen integrierten Schaltungen sind voneinander isolierte aktive und passive Schaltelemente im Halbleitersubstrat ausgebildet und miteinander durch metallische Leiterbahnen verbunden, die auf einer das Substrat überdeckenden Isolatorschicht ausgebildet und durch Kontaktlöcher mit den Schaltelementen kontaktiert sind. Die Herstellung der Kontaktlöcher ist aufwendig und stellt ein Hindernis für eine weitere Miniaturisierung der herstellbaren Schaltungsmuster dar.
Aus DE-OS 21 01 609 ist eine integrierte Halbleiterschaltung der angegebenen Gattung bekannt, bei der eine Leiterbahn aus polykristallinem Silizium die im Substrat ausgebildeten Transistoren mit einem Außenanschluß verbindet, oberhalb der Transistoren von einem hochwärmefesten Metall und im Bereich des Außenanschlusses von einem leichter schmelzfähigen Metall überdeckt ist. Zwischen beiden Metallen ist ein Abschnitt der polykristallinen Siliziumschicht freigelassen, der als Ballastwiderstand dienen kann. Die Ausbildung einer kompletten Schaltungsanordnung aus passiven Schaltelementen ist hierbei aber nicht vorgesehen.
Aus DE-OS 25 37 564 ist eine integrierte Halbleiterschaltung mit einer auf dem Substrat ausgebildeten und es stellenweise kontaktierenden polykristallinen Siliziumschicht bekannt, die einen von einer dotierten Isolierschicht überdeckten Bereich und einen entgegengesetzt dotierten Bereich aufweist, die sich an mindestens einer Stelle unter Bildung eines PN-Übergangs berühren, der eine Diode bildet. Sollen zwei solcher Dioden schaltungsmäßig verbunden werden, so müssen sie durch metallische Leiterbahnen, durch Öffnungen in der dotierten Isolatorschicht hindurch, ohmisch kontaktiert werden.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltung der angegebenen Art so auszubilden, daß sie eine Schaltungskonfiguration aus passiven Schaltelementen, nämlich ohmschen Widerständen und Dioden, aufweist, die in einfacher Weise in hoher Integrationsdichte hergestellt werden kann, ohne daß es erforderlich ist, die die passiven Schaltelemente bildenden Halbleiterbereiche über Kontaktöffnungen miteinander schaltungsmäßig zu verbinden.
Die erfindungsgemäß die Aufgabe lösende integrierte Halbleiterschaltung ist im Anspruch 1 angegeben. Die Unteransprüche beziehen sich auf vorteilhafte weitere Ausgestaltungen.
Aus US-PS 40 41 518 ist es an sich bei einer integrierten Halbleiterschaltung bekannt, einen metallischen Kontakt zu einer Stromverbindungsbahn aus polykristallinem Silizium so anzuordnen, daß er einen PN-Übergang zwischen P- und N-dotierten Abschnitten der polykristallinen Siliziumschicht kurzschließt und den Kontakt zu beiden Dotierungsbereich herstellt.
Gemäß der Erfindung können in der polykristallinen Siliziumschicht beliebige Schaltungskonfigurationen aus Dioden und Widerständen hergestellt werden, indem in dieser Schicht das entsprechende Leiterbahnmuster ausgebildet und durch abschnittsweise unterschiedliches Dotieren eine gewünschte Verteilung von PN-Übergängen hergestellt wird. Durch das anschließende abschnittsweise Überdecken des Leiterbahnmusters mit der hochleitfähigen Schicht werden nicht benötigte PN-Übergänge kurzgeschlossen und freigelassene Leiterbahnabschnitte ohne PN-Übergang als Widerstände und mit je einem PN-Übergang als Dioden gebildet.
Durch die Erfindung wird der besondere Vorteil erzielt, daß die bisher erforderlichen Kontaktöffnungen nicht mehr erforderlich sind, wodurch eine beträchtliche Verminderung der Gesamtzahl der für die Herstellung der integrierten Schaltungsanordnung benötigten Muster bzw. Masken erreicht wird.
Eine Ausführungsform der Erfindung wird anhand der Zeichnungen näher erläutert.
Fig. 1 zeigt das Äquivalentschaltbild einer Ausführungsform der integrierten Halbleiterschaltung.
Fig. 2 bis 8 zeigen den Halbleiteraufbau in den verschiedenen Herstellungsstufen der integrierten Schaltung gemäß Fig. 1, wobei Fig. 3 einen Querschnitt, Fig. 2B und Fig. 4B bis 8B Draufsichten und die Fig. 2A und 4A bis 8A jeweils Querschnitte entsprechend den Linien A-A′ von Fig. 2B bzw. Fig. 4B bis 8B zeigen.
Die Ausführungsform gemäß Fig. 1 bis 8 betrifft eine Gate- oder Torschaltung, die in Fig. 1 im Äquivalentschaltbild dargestellt ist und die als integrierte Schaltung ausgebildet werden soll. Diese Torschaltung besteht aus einem Transistorelement 1, dessen Kollektor mit dem Ausgangsanschluß 104 und dessen Emitter mit einem Stromversorgungsanschluß 105 verbunden ist, ferner aus zwei Widerständen 2 und 3, wobei der eine Widerstand 3 zwischen die Basis und den Emitter des Transistorelementes 1 geschaltet und der andere Widerstand 2 an einen Stromversorgungsanschluß 101 angeschlossen ist, und schließlich aus drei Diodenelementen 4, 5 und 6, von denen zwei Diodenelemente 4 und 5 zwischen jeweils einem Eingangsanschluß 102 bzw. 103 und einem gemeinsamen Anschlußpunkt liegen, an den auch die andere Seite des Widerstandselementes 2 angeschlossen ist, während das dritte Diodenelement 6 zwischen diesem gemeinsamen Schaltungspunkt und der Basis des Transistorelements 1 liegt.
Zur Herstellung einer solchen Schaltung wird gemäß Fig. 2 zunächst ein monokristallines Siliziumsubstrat 11 vom P-Typ mit einem spezifischen Widerstand von 10 Ohm · Zentimeter hergestellt, und an der Oberfläche des Substrats 11 wird ein monokristalliner Bereich 12 vom P-Typ mit hoher Störstellenkonzentration als Kanalstopper ausgebildet, und zwar durch bekannte selektive Diffusionstechnik unter Verwendung einer (nicht dargestellten) Maske aus einer Siliziumoxydschicht. Dieser Bereich 12 ist ringförmig ausgebildet (z. B. rechteckig ringförmig), so daß er den vorgesehenen Transistorbereich, in welchem das Transistorelement ausgebildet werden soll, umgibt. Auf der Oberfläche dieses vorgesehenen Transistorbereiches wird ein Siliziumnitridfilm 14 ausgebildet, und unter Verwendung dieses Siliziumnitridfilms 14 als Maske wird eine selektive Oxydation der Oberfläche des Siliziumsubstrats 11 durchgeführt. Als Ergebnis wird eine etwa 2 µm dicke Oxydschicht 13 gebildet, die in demjenigen Oberflächenbereich des Halbleitersubstrats 11 eingebettet ist, auf welchem keine Schaltelemente ausgebildet werden sollen. Bekanntlich entwickelt sich die Oxydation des Siliziums auch in seitlicher Richtung, und deshalb dringt die Siliziumoxydschicht 13 auch geringfügig in die vorgesehene Transistorfläche unterhalb des Siliziumnitridfilms 14 ein. Deshalb ist die Fläche, auf der nach der anschließenden Entfernung des Siliziumnitridfilms 14 das monokristalline Silizium freiliegt, kleiner als die Fläche der ursprünglichen Maske. Bei der Ausführungsform, bei der die Siliziumoxydschicht 13 um etwa 1 µm von der Seite her in die vorgesehene Transistorfläche eindringt, ergibt eine Schlitzbreite der Maske von 4 µm eine Breite des später freiliegenden monokristallinen Siliziumbereichs von nur etwa 2 µm. Dies bedeutet, daß das Muster der vorgesehenen Transistorfläche wesentlich feiner ausgebildet ist, als das hierfür verwendete Maskenmuster. Diese Erscheinung wird als Selbstreduktion oder Selbstverkleinerung des Musters bezeichnet. In der nächsten Stufe werden Störstellenatome vom N-Typ mittels der Ionen-Implantationsmethode auf der gesamten Oberfläche des Substrats eingebracht, und das Substrat wird dann einer Wärmebehandlung unterworfen. Als Ergebnis wird ein monokristalliner Bereich 15 vom N-Typ nur in der vorgesehenen Transistorfläche ausgebildet, da der Siliziumnitridfilm 14 auf dieser Fläche wesentlich dünner ist als die Siliziumoxydschicht 13, wie aus Fig. 3 ersichtlich. Bei der Ausführungsform, bei der ein Siliziumnitridfilm von 0,1 µm Dicke und eine Siliziumoxydschicht 13 von etwa 2 µm Dicke verwendet wird, wird vorzugsweise Phosphor bei einer Beschleunigungsspannung von 200 keV implantiert und die Wärmebehandlung in einer Stickstoffatmosphäre bei 1150°C 10 Stunden lang durchgeführt. Als Ergebnis wird ein monokristalliner Bereich 15 vom N-Typ gebildet mit einer Tiefe von etwa 5 µm und einem Schichtwiderstand von etwa 300 Ω/. (Der Schichtwiderstand ist der Quotient p/d(Ω) aus dem spezifischen Widerstand ρ(Ω · cm) und der Schichtdicke d (cm); er gibt den Widerstand an, den ein beliebig großer quadratischer Bereich (Länge l=Breite b) der Schicht in der Längen- oder Breitenrichtung aufweist und wird deshalb durch das Symbol Ω/ gekennzeichnet.) Wie Fig. 4 zeigt, wird die Siliziumnitridschicht 14 entfernt, so daß die Oberfläche 15′ des monokristallinen Bereichs 15 vom N-Typ freigelegt wird. Es folgt die Beschichtung mit einer Schicht aus polykristallinem Silizium 16 auf der gesamten Oberfläche bis zu einer Dicke von 0,5 µm, wobei die Oberfläche thermisch oxydiert wird zur Bildung einer Siliziumoxydschicht 17, die die polykristalline Siliziumschicht 16 mit einer Dicke von etwa 0,05 µ überdeckt. Ein Photolack 18 wird selektiv aufgebracht, so daß er den als Anschlußfläche vorgesehenen Teil des N-Typ-Bereichs 15 und den für die Anschlußverdrahtung vorgesehenen Anschlußbereich auf der polykristallinen Siliziumschicht 16 überdeckt. Unter Verwendung dieses Photolacks 18 als Maske werden Verunreinigungsatome vom P-Typ selektiv in die polykristalline Siliziumschicht 16 durch Ionen-Implantation eingeführt. Bei dieser Ionen-Implantation wird vorzugsweise Bor bei einer Beschleunigungsspannung von 100 keV implantiert.
Die Photolackschicht 18 wird dann entfernt, und ein Siliziumnitridfilm wird auf der gesamten Oberfläche des Substrats mit einer Dicke von 0,2 µm aufgebracht. Ein Photolack wird für das selektive Abätzen des Siliziumnitridfilms verwendet, wodurch man, wie in Fig. 5 dargestellt, einen verbleibenden Siliziumnitridfilm 19-1 erhält, der nur die vorgesehene Anschlußfläche der polykristallinen Siliziumschicht 16 überdeckt. Das Substrat wird dann einer thermischen Oxydationsbehandlung unterworfen, um selektiv die freiliegenden Teile der polykristallinen Siliziumschicht 16 in eine Siliziumoxydschicht 20 umzuwandeln. Hierdurch werden Anschlüsse 16-8 und 16-10 ausgebildet, die aus gegeneinander isolierten Bereichen der polykristallinen Siliziumschicht bestehen. Bei dem Ausführungsbeispiel besteht die thermische Oxydation vorzugsweise aus einer Wärmebehandlung in Sauerstoffatmosphäre bei 1000°C während 6 Stunden. Während der Oxydation wird das Bor, mit dem die polykristalline Siliziumschicht 16 dotiert ist, aktiviert, so daß die polykristalline Siliziumschicht 16 die elektrischen Eigenschaften eines Halbleiters vom P-Typ erhält mit einem Bahnwiderstand von etwa 4 kΩ/, und gleichzeitig wird ein mit der Siliziumschicht 16 vom P-Typ in Kontakt stehender Halbleiterbereich 21 vom P-Typ mit einer Tiefe von 0,4 µm gebildet durch Diffusion des Bors in einen Teil des monokristallinen Bereichs 15 vom N-Typ des Substrats. Zusätzlich ergibt sich durch die mit der Oxydation der polykristallinen Siliziumschicht verbundene Selbstverkleinerung des Musters eine Breite des Musters der Leitungs- oder Anschlußbahnen, die um etwa 1 µm kleiner ist als die Breite des ursprünglichen Maskenmusters.
Anschließend werden, wie in Fig. 6 dargestellt, diejenigen Teile der Siliziumnitridschicht 19-1, die vorgesehene N-Typ-Bereiche der jeweiligen Anschlußbahnen überdecken, selektiv entfernt (bei der beschriebenen Ausführungsform sind das die Bereiche, die für die Emitter- und Kollektor-Elektrodenanschlüsse des Transistors und für die Dioden vorgesehen sind). Die verbleibenden Teile der Siliziumnitridschicht 19-2 werden als Maske für die Einführung einer N-Typ-Verunreinigung mit hoher Konzentration in die gewünschten Teile der Anschlußbereiche verwendet. Bei der Ausführungsform wird eine an sich bekannte thermische Diffusionsmethode verwendet, bei der Phosphor bei 950°C 20 Minuten lang eindiffundiert wird. Während dieses Diffusionsvorganges wird Phosphor in die vorgesehenen N-Typ-Bereiche der polykristallinen Siliziumschicht eingeführt, um diesen Halbleitereigenschaften mit etwa 20 Ω/ zu geben und um ferner hochdotierte monokristalline Bereiche 22 und 23 vom N-Typ mit einer Tiefe von etwa 0,4 µm im vorgesehenen Emitterbereich des monokristallinen Bereichs 21 vom P-Typ bzw. im vorgesehenen Kollektorkontaktbereich des monokristallinen Bereichs 15 vom N-Typ auszubilden. Diese polykristallinen Bereiche vom N-Typ haben jeweils Kontakt mit den monokristallinen Bereichen, und Phosphor wird in die monokristallinen Bereiche eingeführt.
Als Ergebnis des beschriebenen Herstellungsprozesses erhält man einen NPN-Transistor mit einem monokristallinen Bereich 15 vom N-Typ als Kollektorbereich, einem monokristallinen Bereich 21 vom P-Typ als Basisbereich, und einen hochdotierten monokristallinen Bereich 22 vom N-Typ als Emitterbereich, sowie ferner Anschluß- oder Verbindungsbereiche 16-8 und 16-10 aus polykristallinem Silizium vom P- und/oder N-Typ, die mit den zugehörigen Bereichen des Transistors verbunden sind.
In einem anschließenden Schritt wird, wie noch beschrieben wird, eine Metallisierung durchgeführt mit dem Zweck, unerwünschte PN-Übergänge, die in den Anschlußbereichen gebildet worden sind, kurzzuschließen und um die elektrische Leitfähigkeit der Elektroden- und Verdrahtungsteile der Verbindungsbereiche außerhalb derjenigen Teile, die als Widerstände bzw. als Anode, Kathode und PN-Übergänge von Dioden vorgesehen sind, zu erhöhen. Wie aus Fig. 7 ersichtlich, werden von der Oberfläche der Anschluß- oder Verbindungsbereiche diejenigen Teile des verbliebenen Isolatorfilms 19-2 entfernt, die die unerwünschten PN-Übergänge 7-1 und 7-2 und die vorgesehenen Leitungspfade 16-1 bis 16-8 überdecken, d. h., mit Ausnahme der vorgesehenen Widerstandsbereiche 2 und 3 und der vorgesehenen Diodenbereiche 4, 5 und 6. Auf diese Weise werden die genannten Bereiche 7-1, 7-2, 16-1 bis 16-8 freigelegt, während fünf Zonen 19-3 der Siliziumnitridschicht auf den nicht freizulegenden Bereichen 2 bis 6 der Siliziumschicht verbleiben. Danach wird eine dünne Metallschicht auf der gesamten Oberfläche des Substrats abgeschieden, die dann wärmebehandelt wird zur Bildung eines Metall-Silizids 24 auf der freigelegten Oberfläche der Verbindungsbereiche. Danach wird die übriggebliebene dünne Metallschicht entfernt. Gemäß der Ausführungsform wird als Metallschicht eine etwa 0,1 µm dicke Platinschicht aufgebracht, und die Wärmebehandlung wird in Stickstoffatmosphäre bei 600°C 30 Minuten lang durchgeführt, um eine Schicht aus Platin-Silizid zu bilden. Nach der Wärmebehandlung wird das Substrat in Aqua regia getaucht, um das überschüssige Platin zu entfernen, wodurch auf den freiliegenden Flächen der Anschlußbereiche eine Schicht von Platin-Silizid mit einem Bahnwiderstand von etwa 5 Ω/ übrigbleibt. Schließlich wird, wie in Fig. 8 gezeigt, die gesamte Oberfläche des Substrates mit einem Isolatorfilm 25 beschichtet, in dem dann Öffnungen an den gewünschten Stellen ausgebildet sind, die tief genug sind, um das Metall-Silizid zu erreichen. Danach werden selektiv Metallschichten derart aufgebracht, daß jede Metallschicht durch eine zugehörige Öffnung hindurch mit dem Metall-Silizid verbunden ist und sich auf der Oberfläche der Isolatorschicht 25 ausbreitet, um Anschlüsse 101 bis 105 zu bilden. Da eine Isolatorschicht 20 durch selektive Oxydation der Siliziumschicht außerhalb der Verbindungsbereiche ausgebildet ist, können sich die Öffnungen in der Isolatorschicht 25 auch bis außerhalb der Verbindungsbereiche erstrecken, d. h., der Durchmesser dieser Öffnungen kann größer sein als die Breite der Verbindungsbereiche, so daß nur eine weniger exakte fluchtende bzw. deckende Ausrichtung dieser Öffnungen erforderlich ist. Die Metallschichten 101 bis 105 können als Außenanschlüsse für äußere Verbindungen oder als Verdrahtungspfade, die einzelne Schaltelemente untereinander verbinden, oder zur Verbindung mit anderen Schaltelementen ausgebildet sein. Sie können auch ersetzt werden durch Verbindungsbereiche oder -schichten, die aus dem gleichen polykristallinen Silizium hergestellt sind wie die Verbindungsbereiche 16-8 usw. in der unteren Schicht.
Das beschriebene Herstellungsverfahren liefert eine komplette Torschaltung gemäß Fig. 1, wobei der NPN-Transistor 1 in dem monokristallinen Bereich des Substrats gebildet wird, die in der dünnen polykristallinen Siliziumschicht gebildeten Widerstandselemente 2, 3 und PN-Übergänge (Dioden) 4, 5 und 6 durch die Metall-Silizid-Schicht 24 verbunden sind, und die aus der Metallschicht gebildeten Außenanschlüsse 101, 102, 103, 104 und 105 mit den zugehörigen Metall-Silizid-Schichten 24 verbunden sind. Im einzelnen ist das Transistorelement 1 gebildet durch den monokristallinen Mesa-Bereich des Substrates 11, der von der vergrabenen oder überdeckten Oxydschicht 13 umschlossen wird, und sein Emitterbereich bzw. sein Emitter-Basis-PN-Übergang wird in dem von dem Verbindungsbereich 16-1 aus polykristallinem Silizium überdeckten Teil des Mesa-Bereichs ausgebildet durch Diffusion von Verunreinigungen durch diesen überlappenden Verbindungsbereich 16-1 hindurch. Dieser Verbindungsbereich 16-1, auf dem die Metall-Silizid-Schicht als Leitfähigkeitsbahn ausgebildet ist, erstreckt sich bis über den vergrabenen Feldoxydbereich 13 und ist mit dem Anschluß 105 verbunden und ebenfalls mit dem anderen Verbindungsbereich 16-2, der ebenfalls als Leitfähigkeitspfad dient und die Verbindung mit dem Widerstandselement 3 herstellt. Das Widerstandselement 3 ist Teil des Verbindungsbereiches, jedoch frei von dem Metall-Silizid, so daß eine niedrige Leitfähigkeit beibehalten ist. Die Breite des Widerstandselementes ist bestimmt durch die selektive Oxydation zur Bildung des Verbindungsbereiches, und seine Länge ist bestimmt durch den Abstand der Metall-Silizid-Schichten auf den leitfähigen Abschnitten des Verbindungsbereiches. Das andere Ende des Widerstandselementes 3 setzt sich fort in einem Leitfähigkeitspfad 16-3 mit Metall-Silizid, der mit dem Basisbereich 21 des Transistors 1 und mit dem N-leitfähigen Kathodenbereich der Diode verbunden ist. Letztere umfaßt einen PN-Übergang, der in der polykristallinen Siliziumschicht ausgebildet ist, und auf beiden Seiten dieses PN-Übergangs liegende P- bzw. N-Bereiche. Ein weiterer Leitfähigkeitspfad 16-4 mit dem P-leitenden Anodenbereich der Diode 6, den P-leitenden Anodenbereichen der Dioden 4 und 5 und einem Ende des Widerstandselementes 2 verbunden. Die N-leitenden Kathodenbereiche der Dioden 4 und 5 sind mit Leitfähigkeitspfaden 16-5 und 16-6 mit zugehörigen Metall-Silizid-Schichten verbunden, die durch eine gemeinsame Öffnung in der Isolatorschicht 25 zugänglich und durch die Öffnung mit den metallischen Anschlußschichten 102 bzw. 103 verbunden sind. Das andere Ende des Widerstandselementes 2 ist mit einem Leitfähigkeitspfad 16-7 verbunden, der aus einem Abschnitt des Verbindungsbereiches aus polykristallinem Silizium mit darauf aufgebrachter Metall-Silizid-Schicht besteht und seinerseits mit der oberen Anschlußschicht 101 verbunden ist. Der Kollektor 15 des Transistors 1 ist über einen Leitfähigkeitspfad 16-8 mit der Metall-Silizid-Schicht 24 an die Anschlußschicht 104 angeschlossen.

Claims (4)

1. Integrierte Halbleiterschaltung mit einem halbleitenden Substrat, einer darauf ausgebildeten Isolatorschicht mit mindestens einer das Substrat freilegenden Öffnung, und einer auf der Isolatorschicht ausgebildeten Schicht aus dotiertem polykristallinen Silizium, die in mindestens einem Bereich der Öffnung das Substrat kontaktiert und oberhalb der Isolatorschicht mindestens eine Leiterbahn von der Öffnung zu mindestens einem Außenanschluß bildet, wobei die polykristalline Siliziumschicht abschnittsweise von einer hochleitfähigen Schicht überdeckt ist und wobei mindestens ein von der hochleitfähigen Schicht freigelassener Abschnitt einer Leiterbahn einen ohmschen Widerstand der Halbleiterschaltung bildet, dadurch gekennzeichnet, daß die polykristalline Siliziumschicht (16) mehrere von der Öffnung zu Außenanschlüssen (101, 102, 103) führende Leiterbahnen bildet, welche abwechselnd P- und N-leitend dotierte Bahnabschnitte aufweisen, zwischen denen mehrere PN-Übergänge gebildet sind, und daß die Leiterbahnen von der hochleitfähigen Schicht (24) derart abschnittsweise überdeckt sind, daß mindestens ein PN-Übergang (7-1, 7-2) von der hochleitfähigen Schicht (24) überdeckt und kurzgeschlossen ist und die übrigen PN-Übergänge in von der hochleitfähigen Schicht (24) freigelassenen Bahnabschnitten (4, 5, 6) liegen und Dioden bilden, die durch mindestens einen von der hochleitfähigen Schicht (24) überdeckten Abschnitt (16-4) miteinander und mit dem mindestens einen ohmschen Widerstand (2) schaltungsmäßig verbunden sind.
2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die hochleitfähige Schicht (24) aus Platinsilizid besteht.
3. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die polykristalline Siliziumschicht (16) eine von einem äußeren Kontaktbereich (16-7) zu der das Substrat (11) freilegenden Öffnung (16-8) führende erste Leiterbahn (16-3, 16-4) und zwei davon abzweigende, zu Signalanschlüssen (102, 103) führende zweite Leiterbahnen (16-5, 16-6) aufweist, wobei die von der hochleitfähigen Schicht (24) freigelassenen Abschnitte der ersten Leiterbahn zwei ohmsche Widerstände (2, 3) bilden und jede zweite Leiterbahn (16-5, 16-6) einen von der hochleitfähigen Schicht (24) freigelassenen Bahnabschnitt (4, 5) enthält, der einen PN-Übergang aufweist und eine Diode bildet.
4. Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die von der polykristallinen Siliziumschicht (16) gebildete Leiterbahn zu einem im Bereich der Öffnung in der Isolatorschicht (13) im Substrat (11) ausgebildeten, von P- und N-leitenden Bereichen (15, 21, 22) des Substrates gebildeten bipolaren Transistor (1) führt, der mit den in der polykristallinen Siliziumschicht (16) ausgebildeten Dioden (4, 5, 6) und ohmschen Widerständen (2, 3) einen logischen Schaltkreis bildet.
DE19792905022 1978-02-10 1979-02-09 Integrierte halbleiterschaltung Granted DE2905022A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1425178A JPS54107279A (en) 1978-02-10 1978-02-10 Semiconductor device
JP1425278A JPS54107280A (en) 1978-02-10 1978-02-10 Semiconductor integrated circuit unit

Publications (2)

Publication Number Publication Date
DE2905022A1 DE2905022A1 (de) 1979-10-31
DE2905022C2 true DE2905022C2 (de) 1990-09-06

Family

ID=26350166

Family Applications (3)

Application Number Title Priority Date Filing Date
DE2954502A Expired - Lifetime DE2954502C2 (de) 1978-02-10 1979-02-09
DE19792905022 Granted DE2905022A1 (de) 1978-02-10 1979-02-09 Integrierte halbleiterschaltung
DE2954501A Expired - Lifetime DE2954501C2 (de) 1978-02-10 1979-02-09

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2954502A Expired - Lifetime DE2954502C2 (de) 1978-02-10 1979-02-09

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2954501A Expired - Lifetime DE2954501C2 (de) 1978-02-10 1979-02-09

Country Status (5)

Country Link
US (2) US4450470A (de)
DE (3) DE2954502C2 (de)
FR (1) FR2417187A1 (de)
GB (4) GB2070860B (de)
NL (1) NL190710C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4121051A1 (de) * 1991-06-26 1993-01-07 Eurosil Electronic Gmbh Halbleiteranordnung und verfahren zur herstellung

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
US4285117A (en) * 1979-09-06 1981-08-25 Teletype Corporation Method of manufacturing a device in a silicon wafer
EP0029887B1 (de) * 1979-12-03 1983-07-13 International Business Machines Corporation Verfahren zum Herstellen eines vertikalen PNP-Transistors und so hergestellter Transistor
EP0056186A3 (de) * 1981-01-08 1983-07-20 Texas Instruments Incorporated Integrierte Schaltungsanordnung mit Diodenverbindungsebene
US4584594A (en) * 1981-05-08 1986-04-22 Fairchild Camera & Instrument Corp. Logic structure utilizing polycrystalline silicon Schottky diodes
US4418468A (en) * 1981-05-08 1983-12-06 Fairchild Camera & Instrument Corporation Process for fabricating a logic structure utilizing polycrystalline silicon Schottky diodes
JPS582068A (ja) * 1981-06-26 1983-01-07 Toshiba Corp 半導体装置およびその製造方法
US4488350A (en) * 1981-10-27 1984-12-18 Fairchild Camera & Instrument Corp. Method of making an integrated circuit bipolar memory cell
US4622575A (en) * 1981-10-27 1986-11-11 Fairchild Semiconductor Corporation Integrated circuit bipolar memory cell
EP0078221A3 (de) * 1981-10-27 1986-06-11 Fairchild Semiconductor Corporation Polykristalline Siliziumdiode mit einem Kontakt aus Metallsilicid
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
JPS6051272B2 (ja) * 1982-05-31 1985-11-13 株式会社東芝 積層型ｃｍｏｓインバ−タ装置
JPS5994849A (ja) * 1982-11-24 1984-05-31 Nec Corp 半導体集積回路装置
JPS60130844A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体装置の製造方法
IT1213120B (it) * 1984-01-10 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari a basse tensioni di soglia in circuiti integrati ad alta densita' e struttura da esso risultante.
US4581815A (en) * 1984-03-01 1986-04-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer and method of making same
US4693925A (en) * 1984-03-01 1987-09-15 Advanced Micro Devices, Inc. Integrated circuit structure having intermediate metal silicide layer
KR890004495B1 (ko) * 1984-11-29 1989-11-06 가부시끼가이샤 도오시바 반도체 장치
US4616404A (en) * 1984-11-30 1986-10-14 Advanced Micro Devices, Inc. Method of making improved lateral polysilicon diode by treating plasma etched sidewalls to remove defects
GB2171249A (en) * 1985-02-14 1986-08-20 Siliconix Ltd Improved monolithic integrated circuits
JPH0654795B2 (ja) * 1986-04-07 1994-07-20 三菱電機株式会社 半導体集積回路装置及びその製造方法
KR0120196B1 (ko) * 1987-05-13 1997-10-17 미다 가쓰시게 반도체 집적회로장치 및 그 제조방법
FR2615326B1 (fr) * 1987-05-15 1990-08-31 Fuji Electric Co Ltd Dispositif a semi-conducteurs du type multi-emetteur
US5057902A (en) * 1987-12-02 1991-10-15 Advanced Micro Devices, Inc. Self-aligned semiconductor devices
EP0344292B1 (de) * 1987-12-02 1997-04-23 Advanced Micro Devices, Inc. Ein verfahren zur herstellung selbstausrichtender halbleiteranordnungen
EP0344277A4 (de) * 1987-12-02 1990-05-14 Advanced Micro Devices Inc Selbstausgerichtete zwischenverbindungen für halbleiteranordnungen.
US5045483A (en) * 1990-04-02 1991-09-03 National Semiconductor Corporation Self-aligned silicided base bipolar transistor and resistor and method of fabrication
US5182627A (en) * 1991-09-30 1993-01-26 Sgs-Thomson Microelectronics, Inc. Interconnect and resistor for integrated circuits
US5332913A (en) * 1991-12-17 1994-07-26 Intel Corporation Buried interconnect structure for semiconductor devices
US5478771A (en) * 1993-05-28 1995-12-26 Sgs-Thomson Microelectronics, Inc. Method of forming local interconnect structure without P-N junction between active elements
US5975685A (en) * 1993-12-28 1999-11-02 Canon Kabushiki Kaisha Ink jet recording head having an oriented p-n junction diode, and recording apparatus using the head
US6112699A (en) * 1994-02-28 2000-09-05 Biozyme Systems, Inc. Euphausiid harvesting and processing method and apparatus
US5589415A (en) * 1995-06-07 1996-12-31 Sgs-Thomson Microelectronics, Inc. Method for forming a semiconductor structure with self-aligned contacts
US5670417A (en) * 1996-03-25 1997-09-23 Motorola, Inc. Method for fabricating self-aligned semiconductor component
KR100215841B1 (ko) * 1997-04-10 1999-08-16 구본준 바이폴라소자 제조방법
KR100313940B1 (ko) * 1999-04-02 2001-11-15 김영환 반도체 소자 및 그 제조방법
US6690083B1 (en) * 2000-06-01 2004-02-10 Koninklijke Philips Electronics N.V. Use of silicide blocking layer to create high valued resistor and diode for sub-1V bandgap
US7449099B1 (en) * 2004-04-13 2008-11-11 Novellus Systems, Inc. Selectively accelerated plating of metal features
US20040235258A1 (en) * 2003-05-19 2004-11-25 Wu David Donggang Method of forming resistive structures
JP4544335B2 (ja) * 2008-04-15 2010-09-15 ソニー株式会社 反応処理装置
JP2009254260A (ja) * 2008-04-15 2009-11-05 Sony Corp 反応処理装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3519901A (en) * 1968-01-29 1970-07-07 Texas Instruments Inc Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
US3651385A (en) * 1968-09-18 1972-03-21 Sony Corp Semiconductor device including a polycrystalline diode
US3673471A (en) * 1970-10-08 1972-06-27 Fairchild Camera Instr Co Doped semiconductor electrodes for mos type devices
US3667008A (en) * 1970-10-29 1972-05-30 Rca Corp Semiconductor device employing two-metal contact and polycrystalline isolation means
JPS5317393B2 (de) * 1973-01-16 1978-06-08
US4041518A (en) * 1973-02-24 1977-08-09 Hitachi, Ltd. MIS semiconductor device and method of manufacturing the same
US3891480A (en) * 1973-10-01 1975-06-24 Honeywell Inc Bipolar semiconductor device construction
US3904450A (en) 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
CH581904A5 (de) * 1974-08-29 1976-11-15 Centre Electron Horloger
JPS5440356B2 (de) * 1974-10-04 1979-12-03
US4074304A (en) * 1974-10-04 1978-02-14 Nippon Electric Company, Ltd. Semiconductor device having a miniature junction area and process for fabricating same
US4127931A (en) * 1974-10-04 1978-12-05 Nippon Electric Co., Ltd. Semiconductor device
JPS5915495B2 (ja) * 1974-10-04 1984-04-10 日本電気株式会社 半導体装置
US4016587A (en) * 1974-12-03 1977-04-05 International Business Machines Corporation Raised source and drain IGFET device and method
US3904950A (en) * 1975-01-27 1975-09-09 Bell Telephone Labor Inc Rectifier circuit
JPS5215262A (en) * 1975-07-28 1977-02-04 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and its manufacturing method
US4160989A (en) * 1975-12-29 1979-07-10 U.S. Philips Corporation Integrated circuit having complementary bipolar transistors
US4013489A (en) * 1976-02-10 1977-03-22 Intel Corporation Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
JPS52119186A (en) * 1976-03-31 1977-10-06 Nec Corp Manufacture of semiconductor
JPS539469A (en) * 1976-07-15 1978-01-27 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device having electrode of stepped structure and its production
NL7612883A (nl) * 1976-11-19 1978-05-23 Philips Nv Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
US4109372A (en) * 1977-05-02 1978-08-29 International Business Machines Corporation Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias
JPS6048914B2 (ja) * 1977-07-29 1985-10-30 日本電気株式会社 半導体装置
US4190466A (en) * 1977-12-22 1980-02-26 International Business Machines Corporation Method for making a bipolar transistor structure utilizing self-passivating diffusion sources
US4196228A (en) * 1978-06-10 1980-04-01 Monolithic Memories, Inc. Fabrication of high resistivity semiconductor resistors by ion implanatation
JP3086035B2 (ja) * 1991-11-20 2000-09-11 三菱レイヨン株式会社 ポリエステル吸水性織編物の製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4121051A1 (de) * 1991-06-26 1993-01-07 Eurosil Electronic Gmbh Halbleiteranordnung und verfahren zur herstellung

Also Published As

Publication number Publication date
FR2417187B1 (de) 1984-12-14
GB2102625B (en) 1983-06-29
GB2014785A (en) 1979-08-30
GB2070860B (en) 1982-12-22
DE2905022A1 (de) 1979-10-31
FR2417187A1 (fr) 1979-09-07
DE2954502C2 (de) 1990-05-03
NL7901023A (nl) 1979-08-14
DE2954501C2 (de) 1990-08-30
GB2014785B (en) 1983-02-02
GB2070860A (en) 1981-09-09
US4450470A (en) 1984-05-22
NL190710C (nl) 1994-07-01
GB2102625A (en) 1983-02-02
NL190710B (nl) 1994-02-01
US5017503A (en) 1991-05-21
GB2075259B (en) 1983-02-23
GB2075259A (en) 1981-11-11

Similar Documents

Publication Publication Date Title
DE2905022C2 (de)
DE3229250C2 (de)
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
EP0272433B1 (de) Integrierte Halbleiterschaltung mit als Dünnschichtstege auf den die aktiven Transistorbereiche trennenden Feldoxidbereichen angeordneten Lastwiderstände und Verfahren zu ihrer Herstellung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
EP0101000A2 (de) Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE2621791A1 (de) Integrierter transistor mit saettigungsverhindernder schottky- diode
DE1810322A1 (de) Halbleiterbauelement mit einer Vielzahl von streifenfoermigen zueinander parallelen Emitterbereichen und mit mehreren Kontaktierungsebenen und Verfahren zu seiner Herstellung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE2022457A1 (de) Integrierte Schaltung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE2558925C2 (de) Verfahren zur Herstellung einer integrierten Injektions-Schaltungsanordnung
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE69027831T2 (de) Integrierte MOS-Schaltung
EP0239825B1 (de) Verfahren zur Herstellung einer Bipolartransistorstruktur für Höchstgeschwindigkeitsschaltung
DE1639349B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode, Verfahren zu seiner Herstellung und Verwendung eines solchen Feldeffekt-Transistors in einer integrierten Schaltung

Legal Events

Date Code Title Description
OAR Request for search filed
OB Request for examination as to novelty
8110 Request for examination paragraph 44
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2954502

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2954502

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2954501

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2954501

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 2954502

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 2954502

8127 New person/name/address of the applicant

Owner name: NEC CORP., TOKIO/TOKYO, JP

8128 New person/name/address of the agent

Representative=s name: DELFS, K., DIPL.-ING., 2000 HAMBURG MOLL, W., DIPL

AH Division in

Ref country code: DE

Ref document number: 2954502

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 2954501

Format of ref document f/p: P

AH Division in

Ref country code: DE

Ref document number: 2954501

Format of ref document f/p: P

Ref country code: DE

Ref document number: 2954502

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition