DE2655400A1 - Halbleitervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleitervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE2655400A1
DE2655400A1 DE19762655400 DE2655400A DE2655400A1 DE 2655400 A1 DE2655400 A1 DE 2655400A1 DE 19762655400 DE19762655400 DE 19762655400 DE 2655400 A DE2655400 A DE 2655400A DE 2655400 A1 DE2655400 A1 DE 2655400A1
Authority
DE
Germany
Prior art keywords
region
cup
area
shaped
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762655400
Other languages
English (en)
Inventor
Naonobu Sato
Kaoru Shinnou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2655400A1 publication Critical patent/DE2655400A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

PATENTANWÄLTE-: SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS
MARIAHILFPLATZ 2 & 3, MDNCHEN 9O · ■- ■»
POSTADRESSE: POSTFACH 95 O1 60, D-8OOO MÜNCHEN 95
44.
HITACHI, LIMITED
KARL LUDWIS SCHIFF DIPL. CHEM. DR. ALEXANDER V. FÜNER DIPL. ING. PETER STREHL DIPL. CHEM. DR. URSULA SCHÜBEL-HOPF DIPL. ING. DIETER EBBINQHAUS TELEFON (OSB) 48 2Ο54 TELEX 5-33 665 AURO D TELEGRAMME AUROMARCPAT MÜNCHEN
7. Dezember 1976 DA-12371 DE/mo
Halbleitervorrichtung und Verfahren zu ihrer Herstellung
Die Erfindung bezieht sich auf eine Halbleitervorrichtung, insbesondere auf eine lineare integrierte Halbleitervorrichtung, die hohe Spannungen aushält, sowie auf ein Verfahren zu ihrer Herstellung.
Wenn bei bisher bekannten, bipolare Transistoren enthaltenden integrierten Schaltungen das Halbleitersubstrat dick ist, indem durch Isolationsbereiche voneinander isolierte Einrichtungen ausgebildet sind, sind die Isolationsbereiche notwendigerweise seitlich ausgedehnt. Dies stellt ein Hindernis bei der Erhöhung der Integrationsdichte integrierter Schaltungen dar, was im folgenden näher erläutert wird. Verzichtet man andererseits auf den Versuch der Erhöhung der Stärke des Halbleitersubstrats mit Rücksicht auf die Integrationsdichte, so ist hiermit notwendigerweise der Nachteil verbunden, daß die Spannungsfestigkeit der sich ergebenden Halbleitervorrichtung auf einen niedrigeren als einen vorbestimmten Wert- beschränkt ist, was es wiederum schwierig
7 0 9 8-2 5/0696
macht, hohe Spannungen aushaltende integrierte Halbleitervorrichtungen herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, die hohen Spannungen widersteht und auf herkömmliche Weise hergestellt werden kann, beispielsweise nach der Diffusionstechnik. ¥eiter soll eine integrierte Schaltung angegeben werden, deren Integrationsdichte erhöht ist. Weiter soll eine integrierte Halbleiterschaltung angegeben werden, die in verschiedenen Formen ausgeführt werden kann, ohne daß die Anzahl der Herstellungsschritte erhöht werden müßte.
Die erfindungsgemäße Halbleitervorrichtung enthält ein Halbleitersubstrat, dessen Hauptfläche mit einem oder mehreren Ausnehmungen oder schalen- oder napfförmigen Teilen versehen ist, einen verdeckten Bereich in der Oberfläche der riapfförmigen Teile des Substrats, eine sich über die gesamte Hauptfläche des Substrats erstrekkende , epitaktisch aufgebrachte Schicht mit einer ebenen Oberfläche, einen oder mehrere, beispielsweise durch anisotropes Ätzen in der Epitaxialschicht derart ausgebildete Isolationsbereiche, daß sie sich von der Oberfläche der Epitaxialschicht weg erstrecken und den Teil der Hauptfläche des Substrats erreichen, der keine Ausnehmungen aufweist, um eine oder mehrere napfförmige Inseln in der Epitaxialschicht zu bilden oder zu begrenzen, und in den napfförmigen Inseln ausgebildete aktive Bereiche.
Die obigen und weitere Ziele, Merkmale und Vorteile der Erfindung werden anhand der in der Zeichnung dargestellten bevorzugten Ausführungsbeispiele näher erläutert. Es zeigen:
709825/0(^8
Fig. 1 den Teilschnitt einer bekannten integrierten Schaltung mit bipolaren Transistoren,
Fig. 2a bis 2h Querschnitte mit der Darstellung verschiedener Schritte der Herstellung einer erfindungsgemäßen Halbleitervorrichtung,
Fig* 3 den Querschnitt einer unter Anwendung der Schritte der Fig. 2a bis 2h hergestellten fertigen Halbleitervorrichtung,
Fig. 4a bis 4d Querschnitte mit der Darstellung verschiedener Schritte der Herstellung eines zweiten Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung,
Fig. 5 den Querschnitt eines dritten Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung,
Fig. 6 eine Teilansicht der Fig. 5 zur Erläuterung der Ausdehnung der Diffusionsbereiche,
Fig. 7a und 7b Draufsichten zur Erläuterung der bei einer erfindungsgemäßen Halbleitervorrichtung erzielten Integrationsdichte im Vergleich mit der der bekannten Halbleitervorrichtung,
Fig. 8 den Querschnitt eines vierten Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung,
Fig. 9 eine Ansicht mit der Darstellung der Kollektor-Reihenwiderstände beim Ausführungsbeispiel der Fig. 8,
Fig. 10 den Querschnitt eines fünften Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung,
709.8*25/0696
-It-
265540Q
Fig. 11 das Ersatzschaltbild der Halbleitervorrichtung der Fig. 10,
Fig. 12 den Querschnitt einer das Schaltbild der Fig. 11 verkörpernden, auf bekannte Weise hergestellten Halbleitervorrichtung,
Fig. 13 den Querschnitt eines seohsten Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung,
Fig. 14 den Querschnitt einer Abwandlung der Halbleitervorrichtung der Fig. 13 und
Fig. 15a bis 1f?f in Querschnitten die Herstellungsschritte eines siebten Ausführungsbeispiels der erfindungsgemäßen Halbleitervorrichtung.
Anhand Fig. 1 soll zunächst eine aus der US-PS 3 380 153 bekannte Halbleitervorrichtung erläutert werden. Die Halbleitervorrichtung enthält ein p-leitendes Siliziumsubstrat 1 mit einem verdeckten oder versenkten η -leitenden Bereich 2, der durch selektive Diffusion einer η-leitenden Vei'unreinigung in das Substrat 1 hergeste3.lt ist. Eine n-leitende epitaktisch gewachsene Schicht 3 ist auf der Oberfläche des Substrats und auf dem Bereich 2 mit der richtigen Stärke ausgebildet. In der Epitaxialschicht 3 ist durch Diffusion einer p-leitenden Verunreinigung ein ρ -leitender Isolationsbereich 4 ausgebildet, der einen über dem η leitenden versenkten Bereich 2 liegenden Bereich 3a umschließt. Dtrch Verunreinigungsdiffusion sind im Bereich 3a ein ρ -leitender Basisbereich 5, ein η -leitender Emitterbereich 6 und ein η -leitender Kollektor-Leitungsbereich 7 ausgebildet, der den η -leitenden versenkten Bereich 2 berührt.
709825/0696
Bei dieser Anordnung ist die Stärke der Epitaxialschicht 3 aus noch zu erläuternden Gründen auf einen verhältnismäßig kleinen Wert in der Größenordnung von 20 bis 30 u beschränkt. Daher ist eine Halbleitervorrichtung der beschriebenen Ausbildung zur Herstellung einer Vorrichtung oder eines Elements, das eine hohe Spannung aushalten soll, beispielsweise eines Leistungstransistors, einer Leistungsdiode oder dgl., nicht geeignet.
Ist die Stärke der Epitaxialschicht 3 größer, so ist es zeitraubend, die Isolationsschicht 4 durch Verunreinigungsdiffusion herzustellen, die von der oberen Oberfläche der Epitaxialschicht 3 bis zum Substrat 1 reicht. Dies führt zu einer verhältnismäßig großen seitlichen Ausdehnung a des Isolationsbereichs 4. Zusätzlich findet während der Diffusion der Verunreinigungen in die Epitaxialschicht 3 eine Verunreinigungsdiffusion aus der n+-leitenden versenkten Schicht 2 in die Epitaxialschicht 3a oder eine sog. Ausdiffusion (out diffusion) statt, was zu einer Verminderung des Wertes des Kollektorwiderstandes führt. Um diese Nachteile zu vermeiden, ist es bekannt, eine Verunreinigung mit einem verhältnismäßig /deinen Diffusionskoeffizienten zu verwenden, beispielsweise Sb, As oder dgl. Diese Maßnahme ist jedoch Einschränkungen unterworfen. Darüberhinaus wird, wenn mehrere Elemente verschiedener Art und/oder mit unterschiedlichen Eigenschaften in einem einzigen Siliziumsubstrat hergestellt werden müssen, die Herstellung mit der Anzahl der Herstellungsschritte sehr kompliziert und die Herstellungskosten steigen in starkem Maße an, da die Diffusionstiefe an verschiedenen Schichten oder Bereichen entsprechend den auszuführenden, einzelnen unterschiedlichen Elementen variiert werden muß.
Durch die Erfindung können die Schwierigkeiten bekannter Halbleitervorrichtungen vermieden werden. Zur Herstellung
709825/0696
- Sf-
der erfindungsgemäßen Halbleitervorrichtung kann eine anisotrope Ätztechnik angewendet werden.
Im folgenden sollen einige bevorzugte Ausführungsbeispiele der erfindungsgemäßen Halbleitervorrichtung und ihres Herstellungsverfahrens erläutert werden.
Ausführungsbeispiel 1
Fig. 2a bis 2h zeigen eine Grundausführungsform einer erfindungsgemäßen Halbleitervorrichtung und illustrieren Anordnungen und Ausbildungen einzelner Bestandteile der Halbleitervorrichtung bei ausgewählten Herstellungsschritten «. Als Beispiel ist die Ausbildung eines npn-Transistors mit hoher Spannungsfestigkeit in einem p-leitenden Siliziumsubstrat herausgegriffen»
Bei dem in Fig. 2a gezeigten Schritt a wird ein einzelnes Substrat 11 aus einem Siliziumkristall mit p-Leitfähigkeit und hohem spezifischem Widerstand hergestellt, wobei die Kristallebene (100) als Hauptfläche verwendet wird. Die Oberfläche des p-leitenden Substrats wird zur Ausbildung eines Oxydfilms (SiOp) oxidiert, aus dem durch eine Reihe von Photoätzschritten, die die Anbringung einer lichtempfindlichen Schicht, Belichtung, Entwicklungsbehandlung, Ätzung zur Ausbildung von Fenstern oder dgl. umfassen, eine Oxydfilmmaske 12 gebildet wird. Mit Hilfe der so ausgebildeten Oxydmaske 12 wird eine anisotrope Ätzung des Siliziumsubstrats 11 ausgebildet und dabei ein napfförmiger Teil 13 in der Oberfläche des Substrats 11 hergestellt Es ist experimentell festgestellt worden, daß die anisotrope Ätzung, die unter Verwendung eines alkalischen Ätzmittels, beispielsweise einer 40%igen Lösung von KOH bezüglich der Silizium-Kristallebene (100) ausgeführt wird, die Bildung eines napfförmigen Teils 13»
709?
. /77·
der einen flachen, sich längs der Kristallebene (100) erstreckenden Boden und eine steil geneigte Wand enthält, innerhalb kurzer Zeit gestattet. Grund hierfür ist, daß die Ätzgeschwindigkeit senkrecht zur Silizium-Kristallebene (100) im Vergleich zur Ätzgeschwindigkeit senkrecht zu anderen Kristallebenen, beispielsweise der Kristallebene (111), sehr hoch ist (das Verhältnis der ersteren zur letzteren liegt bei etwa 50:1), wenn ein alkalisches Ätzmittel, beispielsweise KOH oder NaOH verwendet wird. Tatsächlich ist es bei Anwendung des anisotropen Ätzverfahrens möglich, einen napfförmigen Teil von 10 bis 30 μ Tiefe mit einer Ätzgeschwindigkeit von 1 iu/min herzustellen. Statt des anisotropen kann auch ein übliches Ätzverfahren angewendet werden.
Bei dem in Fig. 2b gezeigten Schritt b wird unter Beibehaltung der Oxydfilmmaske 12 eine Donatorverunreinigung, beispielsweise Antimon (Sb) oder Arsen (As) aufgebracht und anschließend in den freiliegenden Teil des Substrats 11 eindiffundiert, d.h. in den Oberflächenbereich des napfförmigen Teils 13. Hierbei bildet sich ein ^-leitender Diffusionsbereicii 14 in der Oberfläche des napfförmigen Teils 13. Der so gebildete n+-leitende Diffusionsbereich 14 hat einen niedrigen spezifischen Widerstand und bildet unterhalb der bei einem nachfolgenden Arbeitsschritt herzustellenden Epitaxialschicht einen versenkten Bereich, der als Kollektorbereich dient.
Bei dem in Fig. 2c gezeigten Schritt c wird nach Entfernung der Öxydfilnsmaske 12 Silizium epitaktisch auf die gesamte Hauptoberfläche des Substrats. 11 einschließlich des konkaven napfförmigen Bereichs 13 aufgebracht, und zwar durch Zufuhr von gasförmigem SiCl^. oder SiH^. Während des Aufwachsens des Siliziums wird letzteres mit
709825/0696
einem Donator dotiert, beispielsweise mit Phosphor, Arsen oder Antimon, und zwar mit niedriger Verunreinigungskonzentration. Hierbei entsteht eine η-leitende Epitaxialschicht 15 mit einer Stärke von 10 bis 20 jut. Es sei erwähnt, daß in der Oberfläche der η-leitenden Epitaxialschicht 15 an der dem napfförmigen Bereich 13 entsprechenden Stelle ein zweiter napfförmiger Bereich 13' ausgebildet wird. Mit anderen Worten, die Epitaxialschicht 15 erhält eine Oberflächenkonfiguration, die im wesentlichen analog oder ähnlich ist der der Hauptfläche des Substrats mit dem napfförmigen konkaven Bereich 13.
Bei dem in Fig. 2d gezeigten Schritt d wird die Epitaxialschicht 15 mit einer Akzeptorverunreinigung, beispielsweise Gallium (Ga) dotiert, und zwar durch Diffusion über die gesamte Oberfläche. Hierbei entsteht in der Oberfläche der Epitaxialschicht 15 eine ρ -leitende Diffusionsschicht 16.
Bei dem in Fig. 2e gezeigten Schritt e wird der zweite konkave napfförmige Bereich 13' an seinem Boden mit einem Oxydfilm 17 versehen. Der Oxydfilm 17 dient als Maske, durch die eine anisotrope, eine übliche Ätzung oder die Plasmaätzung ausgeführt wird. Hierdurch wird die nleitende Epitaxialschicht 15 eingeebnet, so daß sie mit der Ebene A-A1 oder der Oberfläche des Bodens des zweiten napfförmigen Teils 13! fluchtet, auf dem der Oxydfilm 17 ausgebildet ist. Im Ergebnis wird der mit Ga beim Schritt e dotierte Bereich 16 so begrenzt, daß er einen p+-leitenden Diffusionsbereich 16a bildet.
Bei dem in Fig. 2f gezeigten Verfahrensschritt f wird auf die Oberfläche der eingeebneten η-leitenden Epitaxialschicht 15' ein Oxydfilm 18 aufgebracht. Nach Ausbildung
709825/0696
eines Fensters im Oxydfilm 18 durch Ätzen werden die Epitaxialschicht 15' und der entsprechende Oberflächenbereich des Substrats 11 einer anisotropen Ätzung unterworfen, bei der eine V-förmige Nut 19 entsteht, die einen η-leitenden Epitaxialbereich 15a in der eingeebneten nleitenden Epitaxialschicht 15' entsprechend dem napfförmigen Teil 14 umgibt und begrenzt. Die Tiefe der V-förmigen Nut 19 ist abhängig von der Öffnung oder dem Durchmesser d des oberen Teils der Nut 19 oder des geöffneten Fensters; er wird wenigstens so groß gewählt, daß die Nut den Bereich der Hauptfläche des p-leitenden Substrats 11 erreicht, der nicht rückgezogen oder napfförmig ausgebildet ist. Alternativ kann die V-förmige Nut nach der selektiven Diffusion beim nachfolgenden Verfahrensschritt g ausgebildet werden.
Bei dem in Fig. 2g dargestellten Arbeitsschritt g wird durch Diffusion einer η-leitenden Verunreinigung, beispielsweise Phosphor, ein η -leitender Emitterbereich
21 in der Oberfläche des Bereichs 16a ausgebildet; gleichzeitig entsteht ein n+-leitender Kollektorleitungsbereich
22 angrenzend an den η -leitenden versenkten Bereiuh ί4. Der Kollektorleitungsbereich 22 kann in Form eines η leitenden Diffusionsbereichs 22' ausgebildet v/erden, dessen Tiefe so bemessen ist, daß er durch eine separate Diffusion von Phosphor (P) mit dem η -leitenden versenkten Bereich 14 in Verbindung steht.
Bei dem in Fig. 2h gezeigten letzten Arbeitsschritt wird die V-förmige Nut 19 mit einem Isoliermaterial, beispielsweise PIQ 23 (Polyimidisoindroquinazolindion, einem Polyimidharz). aufgefüllt. Die obere Oberfläche der sich ergebenden Anordnung wird eingeebnet, wodurch ein Isolierbereich vollendet wird. Wenigstens eine napfförmige Insel und wenigstens eine übliche Insel ohne
709825/0696
-VZ-
Ausnehmung, falls notwendig, sind in der Epitaxialschicht 15' ausgebildet bzw. begrenzt. Zur Ausbildung eines npn-Leistungstransistors wird zur Berührung mit den verschiedenen Halbleiterbereichen eine Aluminiumverdrahtung ausgeführt. Der Isolierbereich 23 ist so geformt, daß er von der Oberfläche der Epitaxialschicht 15' bis zur nichtrückgezogenen Oberfläche des Substrats reicht.
Fig. 3 zeigt eine Halbleitervorrichtung, bei der in der napfförmigen Insel 15a im Substrat 11 durch die oben beschriebene Arbeitsschrittfolge ein npn-Leistungstransistor zusammen rait einem npn-Transistor hergestellt wurde, der sich in der üblichen, nicht mit einer Ausnehmung versehenen Insel 15b im Substrat 11 befindet und einen ^-leitenden Emitter 6, eine p-leitende Basis 5, einen n-leitenden Kollektor 3a und einen η -leitenden Kollektorleitungsbereich 2 aufweist. Transistoren dieses Aufbaues dienen zur Verarbeitung von Signalen mit kleiner Amplitude. Die Transistoren sind voneinander durch V-förmige, mit PIQ aufgefüllte Nuten getrennt. Zu?Ausbildung des Basisbereichs des letzteren Transistors wird Bor (B) eindiffundiert. Statt aus einem Isoliermaterial, wie oben beschrieben, kann der Isolierbereich aus einem einen pnübergang bildenden Halbleiterbereich bestehen.
Die Halbleitervorrichtung gemäß Ausführungsbeispiel 1 hat folgende Vorteile:
1. Da der npn-Leistungstransistor in der η-leitenden napfförmigen Epitaxialinsel mit einer ausreichenden Tiefe ausgebildet ist, wobei der napfförmige Teil des Substrats mit der η-leitenden Bpitaxialschicht ausgefüllt ist, kann der Leistungstransistor einer hohen Spannung widerstehen.
2. Da der Isolierbereich in Form einer V-förmigen Nut in der Epitaxialschicht an einem dünnen Teil derselben so ausgebildet ist, daß er die napfförmige Insel umgibt, kann die Tendenz des Isolierbereichs, seitlich oder in Querrichtung zu expandieren, auf ein Minimum herabgedrückt werden, was seinerseits zur Erhöhung der Integrationsdichte beiträgt.
3. Der napfförmige konkave Bereich kann ebenso wie die V-förmige Nut leicht innerhalb verhältnismäßig kurzer Zeit durch Anwendung der anisotropen Ätzbehandlung hergestellt werden.
4* Durch gleichzeitige Diffusionsbehandlung können an der napfförmigen Insel und der üblichen, keine Ausnehmung in einer Epitaxialschicht aufweisenden Insel jeweils unterschiedliche Arten von Elementen ausgebildet werden. Beispielsweise kann durch eine Reihe von Diffusionsschritten in der napfförmigen Insel ein spannungsfester Leistungstransistor und in der üblichen Insel ohne Ausnehmung ein Transistor ausgebildet werden, der zur Verarbeitung von Signalen mit kleiner Amplitude dient.
5. Üblicherweise muß als Maske zur selektiven Diffusion von Ga ein Siliziumnitridfilm (Si7N^) verwendet werden* Bei dem oben beschriebenen Ausführungsbeispiel ist es dagegen möglich, einen Bereich mit eindiffundiertem Ga ohne Zuhilfenahme einer Si^N.-Maske auszubilden, indem der zweite napfförmige Teil in der Oberfläche der Epitaxialschicht ausgenutzt wird. Die Anwendung des Galliumdiffusionsbereichs als Basisbereich eines npn-Leistungstransistors ist hinsichtlich der Lebensdauer der Minoritätsträger vorteilhaft.
70 9 82 5/0696
6. Die Basis des Leistungstransistors wird durch Diffusion von Ga hergestellt, während die Basis des Transistors zur Verarbeitung von Signalen mit kleiner Amplitude getrennt durch selektive Diffusion von Bor (B) hergestellt wird. Wird aber die nachfolgende Ausbildung der Emitterbereiche durch die Diffusion von Phosphor (P) gleichzeitig für den Leistungstransistor und den Transistor zur Verarbeitung von Signalen mit kleiner Amplitude ausgeführt, so ist die Breite des Basisbereichs für den Leistungstransistor verhältnismäßig groß. Dies führt zu einem Anstieg des Verstärkungsfaktors hpvg und der Durchbruchfestigkeit oder Spannungsfestigkeit.
Ausführungsbeispiel 2
Fig. 4a bis 4d zeigen in Querschnitten die Herstellungsschritte einer integrierten, gegen hohe Spannungen festen Leistungsschaltung, bei der die die integrierte Schaltung bildenden Elemente durch elektrische Isolation voneinander isoliert sind.
Bei dem in j?ig. 4a gezeigten Arbei'Lsschritt a wird in der Oberfläche eines p-leitenden Substrats 24 ein napfförmiger konkaver Teil 25 ausgebildet, in dessen Oberfläche ein η leitender versenkter Bereich 26 ausgebildet wird. Weiter wird ein η -leitender Epitaxialbereich 27 auf dem Substrat 24 sowie auf dem versenkten Bereich 26 ausgebildet, wobei der napfförmige Teil 25 entsprechend den Arbeitsschritten a, b, c, d und e des Ausführungsbeispiels 1 ausgeführt wird. Zusätzlich werden η -leitende versenkte Bereiche 28 durch übliche Diffusion in anderen Bereichen der Hauptfläche des Substrats 24 ausgebildet und mit der Epitaxialschicht 27 abgedeckt.
709825/0696
2655A00
Bei dem in Fig. 4b gezeigten Arbeitsschritt b wird auf der gesamten Oberfläche der flachen Epitaxialschicht 27 ein Oxydfilm 29 ausgebildet und zum Freimachen von Fenstern partiell geätzt. Darauf wird die n-leitende, epitaktisch aufgebrachte Siliziumschicht 27 unter Verwendung des Oxydfilms 29 mit den Fenstern als Maske anisotrop geätzt, so daß V-förmige Nuten 30 entstehen. Wie gezeigt, legen einige Nuten die Endoberflächen der η -leitenden Epitaxialbereiche 26 frei, während andere Nuten andere, nicht mit einer Ausnehmung versehene Bereiche der Hauptfläche des Substrats 24 freilegen. Somit werden in der η-leitenden Epitaxialschicht eine n-leitende napfförmige Insel 27a und eine übliche Insel 27b definiert, die voneinander isoliert sind«
Bei dem in Fig. 4c gezeigten Arbeitsschritt c wird über der gesamten Oberfläche der Inseln einschließlich der Böden der V-förmigen Nuten ein Oxydfilm 31 ausgebildet. Der in Fig. 4b gezeigte Film 29 kann, braucht aber nicht die oberen flachen Bereiche des Films 31 zu bilden. Nach Ausbildung von Fenstern durch diese Bereiche des Oxydfilms 31, di? über den Endoberflächen der η -leitenden versenkten Bereiche 26 liegen, und zwar durch selektive Ätzung des Oxydfilms 31, wird über der gesamten Oberfläche der sich ergebenden Anordnung durch epitaktisches Aufwachsen bis auf eine Stärke von etwa 20 bis 30 μ eine polykristalline Siliziumschicht 32 gebildet.
Bei dem in Fig. 4d gezeigten Schritt d wird die obere Oberfläche der polykristallinen Siliziumschicht 32 durch übliche Ätzung oder Plasmaätzung eingeebnet oder abgeflacht. Nachfolgend wird der Oxydfilm 31 partiell weggeätzt, so daß an den η-leitenden Epitaxialinseln 27a und 27b Fenster entstehen. Darauf werden durch Diffusion
709825/0696
einer p-leitenden Verunreinigung durch die Maske des partiell geätzten Oxydfilms 31 ein Basisbereich 33 sowie ein weiterer p-leitender Bereich 33' gebildet. Darauf werden in den Basisbereichen 33 und 33* durch selektive Diffusion einer η-leitenden Verunreinigung Emitterbereiche 34 und 34' ausgebildet. Gleichzeitig wird ein Kollektorleitungsbereich 35 mit polykristallinem Silizium an der mit dem η -leitenden versenkten Bereich 26 in Berührung liegenden Stelle ausgebildet. Auf diese Weise entsteht in der napfförmigen η-leitenden Epitaxialinsel 27a, die den napfförmigen konkaven Teil ausfüllt, ein npn-Leistungstransistor, während in anderen Inseln 27b usw. andere Elemente ausgebildet werden.
Die nach dem Ausführungsbeispiel 2 hergestellte Halbleitervorrichtung hat folgende Nachteile:
1. Bei dem bisher bekannten Herstellungsverfahren von Halbleitervorrichtungen dieser Art (EPIC-Struktur) neigt das Siliziumsubstrat infolge der Ausbildung einer 300 bis 400 μ starken polykristallinen Siliziumschicht darauf dazu, sich durchzubiegen. Erfini.un2'sgems3 kann die Stärke der polykristallinen Schicht um die Tiefe des napfförmigen Teils vermindert werden, d.h., auf eine Stärke von 20 bis 30 u, ohne daß sich das Substrat biegt.
2. Wenn ein einen hohen Strom führender Leistungstransistor mit einem umgebenden Oxydfilm isoliert wird, so ist es schwierig, die vom Transistor erzeugte Wärme abzuleiten. Erfindungsgemäß geschieht die Wärmeableitung in zweckmäßiger Weise über den Bodenbereich der in der napfförmigen Insel ausgebildeten Transistoranordnung. Da die Wärmeleitfähigkeit von Silizium einhundertmal
größer ist als die eines Oxydfilms (SiO2), wird der Einfluß der durch den Leistungstransistor erzeugten Wärme auf die rings um den isolierten Leistungstransistor angeordneten Elemente wirksam "beseitigt. Darüberhinaus wird durch Verwendung des Oxydfilms für die elektrische Isolation ein seitliches Stromleck zwangsweise verhindert.
3. Weil das Silizium anisotrop geätzt wird, wobei ein Maskeneffekt entsteht, bei dem ein breiter flacher Bodenbereich erzielbar ist, kann im Leistungstransistor ein hoher Kollektorstrom stabil fließen..
4. Da der durch die Ausbildung des Basisbereichs durch Diffusion hergestellte pn-übergang eben oder fast parallel zur Oberfläche der Vorrichtung ausgebildet werden kann, kann eine hohe Kollektornennspannung angewendet werden.
5. Da die Diffusionsgeschwindigkeit von Phosphor (P) in polykristallinem Silizium zehnmal so groß wie die Diffusionsgeschwindigkeit in einem Silizium-Einkristall gemacht werden kann, indem die Wachstumsbedingungen entsprechend gewählt werden, kann die Diffusion einer nleitenden Verunreinigung zur Ausbildung des Kollektorbereichs innerhalb verhältnismäßig kurzer Zeit ausgeführt werden.
6. Die anisotrope Ätzung von Silizium erlaubt die Ausbildung der V-förmigen Nut mit geringer Breite für die elektrische Isolation, was zur Erhöhung der Integrationsdichte der integrierten Schaltung beiträgt.
Ausführungsbeispiel' 5
Figo 5 zeigt eine Halbleitervorrichtung, bei der zwei npn-Slemente jait gleichen Eigenschaften auf einem p-
709825/0696
leitenden Substrat ausgebildet sind, wobei die aktiven Elemente elektrisch durch pn-Übergänge voneinander isoliert sind. ¥ie noch erläutert wird, ist das Herstellungsverfahren vereinfacht und gleichzeitig die Integrationsdichte erhöht.
Gemäß Fig. 5 sind in der Oberfläche der napfförmigen konkaven Bereiche eines p-leitenden Substrats 36 n+- leitende versenkte Bereiche 37 ausgebildet. Auf den napfförmigen Bereichen sind η-leitende abgeflachte oder eingeebnete epitaxiale Inseln 38 ausgebildet, in denen sich Basisbereiche bildende, p-leitende Diffusionsbereiche 39 befinden. Die vorstehend erwähnten Bestandteile werden in der anhand der Fig. 2a bis 2e beschriebenen Art hergestellt. Um die Inseln 38 zu definieren, werden gleichzeitig mit oder getrennt von der Ausbildung der p-leitenden Diffusionsberoiche 39 p+-leitende Diffusionsbereiche 40 ausgebildet, die als Isolationsbereiche dienen. Die n+-leitenden Difxusionsbereiche 41 dienen als Emitter, während die n+-leitenden Bereiche 42, die sich in der Nähe des oberen Kantenbereichs der η -leitenden versenkten Bereiche 37 befinden, alä Ausleitung für die Kollektoren dienen. Diese n-leitenden Bereiche können gleichzeitig durch selektive Diffusion einer η-leitenden Verunreinigung hergestellt werden.
Die vorstehend beschriebene Halbleitervorrichtung hat folgende Vorteile:
1. Bei einer integrierten Leistungsschaltung der bisher hergestellten Art, bei der pn-Übergänge als Isolation verwendet werden, werden in einer η-leitenden Epitaxialschicht aktive Elemente ausgebildet und mittels p+-
709825/0696
leitender Bereiche voneinander isoliert, die durch Diffusion einer p-leitenden Verunreinigung hergestellt werden. Betrachtet man in diesem Zusammenhang die Ausdehnung der Verarmungsschichten und die für die Maskendeckung erforderliche Toleranz, so muß der Abstand D (Fig. 6) zwischen den ρ -leitenden Isolationsbereichen und den Basisbereichen der Elemente wenigstens etwa 90 μ betragen. Da erfindungsgemäß der Basisbereich mit einer ausreichenden Tiefe an der napfförmigen Insel ausgebildet werden kann, wie schematisch partiell, in Fig* 6 gezeigt, kann der Abstand D zwischen den Bereichen 39' der Elemente in der Epitaxialschicht 38' und den entsprechenden p+-leitenden Isolationsbereichen 40' kleiner, nämlich im Bereich von 10 bis 30 lu gewählt werden. Die gestrichelten Linien in Fig. 6 zeigen Verarmungsschichten betreffend die Bereiche 39' und 40'. Wie weiter aus Fig. 7a und 7b ersichtlich, liegt der n+-leitende Kollektorleitungsbereich bei der herkömmlichen Halbleitervorrichtung (Fig. 7b) innerhalb der isolierten Insel. Erfindungsgemäß dagegen (Fig. 7a) wird der η -leitende Kollektorleitungsbereich derart ausgebildet, daß er das Element umgibt. Demzufolge kann die Integrationsdichte um den der schraffierten Fläche in Fig. 7b entsprechenden Betrag erhöht werden.
2. Bei der bisher bekannten Halbleitervorrichtung ähnlicher Art ist viel Zeit erforderlich für die Diffusion einer p-leitenden Verunreinigung zur Ausbildung der Isolationsbereiche zwischen den aktiven Elementen sowie zur Diffusion einer η-leitenden Verunreinigung zur Ausbildung der Kollektorleitungsbereiche. Entsprechend müssen die Diffusionsprozesse für diese Bereiche getrennt von der Diffusion der p-leitenden und η-leitenden Verunreinigungen zur Ausbildung der ρ -leitenden Basisbereiche und der n+-leitenden Emitterbereiche ausgeführt werden.
709825/0696
Da erfindungsgemäß die Diffusionen gleichartiger "Verunreinigungen gleichzeitig ausgeführt werden können, ohne daß sie viel Zeit benötigen, werden die Herstellungsschritte vereinfacht und ihre Zahl wird verringert.
3. Da der Bereich, in dem das Element ausgebildet wird, die napfförmigen Bereiche der Oberfläche eines Substrats umfaßt, kann die η-leitende Epitaxialschicht, die auf dem mit der Ausnehmung versehenen Substrat ausgebildet wird, insgesamt verhältnismäßig dünn sein. Darüberhinaus reicht es aus, wenn der napfförmige Teil eine vernünftige Tiefe (z.B. etwa 20 bis 50 μ bei einer Substratstärke von etwa 300 u) aufweist. Diese Eigenschaften führen zu einer erhöhten Dimensionsgenauigkeit und damit zu einer erhöhten Integrationsdichte.
4. Da der η -leitende Kollektorleitungsbereich und der n+-leitende versenkte Bereich vollständig aneinander kastenförmig anliegen und somit als Kanalgrenze (channel stopper) dienen, kann eine hohe Stabilität und Zuverlässigkeit der Vorrichtung gewährleistet werden.
Ausführungsbeispiel 4
Fig. 8 zeigt eine integrierte Schaltung mit einem npn-Leistungstransistor, dessen Kollektor-Reihenwiderstand beträchtlich abgesenkt ist.
Bei der Halbleitervorrichtung der Fig. 8 ist in der Hauptfläche eines p-leitenden Siliziumsubstrats 43 ein napfförmiger konkaver Bereich 45 ausgebildet. Ein η -leitender versenkter Bereich 44 mit einer ausreichenden Tiefe d^ in der Größenordnung von 50 ρ ist. in der Oberfläche des napfförmigen Bereichs durch Diffusion von Phosphor (P)
70982
ι- C:
ausgebildet. Auf der Oberfläche des Substrats einschließlich der versenkten Schicht 44 befindet sich eine an ihrer oberen Oberfläche abgeflachte η-leitende Epitaxialschicht 46. In der n-leitenden Epitaxialschicht 46 sind ρ -leitende Isolationsbereiche 54 ausgebildet, die Inseln 46a, 46b usw. begrenzen. In der über dem versenkten Bereich 44 liegenden Insel 46a sind durch Diffusion einer p-leitenden Verunreinigung ein Basisbereich 47, durch Diffusion einer nleitenden Verunreinigung in den Bereich 47 ein Emitterbereich 48 und durch Diffusion einer η-leitenden Verunreinigung ein Kollektorleitungsbereich 49 ausgebildet. Der Kollektorleitungsbereich 49 berührt die η -leitende versenkte Schicht 44. Diese Bestandteile bilden einen Leistungstransistor. Eine weitere η -leitende versenkte Schicht 50 mit einer Breite ä^ in der Größenordnung von 6 bis 10 ρ ist in dem Teil der Hauptoberfläche des p-leitenden Substrats 43 durch Diffusion von As oder Sb ausgebildet, der nicht den napfförmigen Teil umfaßt oder enthält. In der über der versenkten Schicht 50 liegenden n-leitenden Epitaxialinsel 46b sind durch Diffusion einer n-leitenden Verunreinigung ein Basisbereich 51, durch Diffusion einer n-leitenden 7<L?ULirein±göXig ein Emitterbereich 52 und durch Diffusion einer n-leitenden Verunreinigung ein Kollektorleitungsbereich 53 ausgebildet, die einen Transistor zur Verarbeitung eines Signals mit kleiner Amplitude bilden.
Die vorstehend beschriebene Halbleitervorrichtung hat folgende Vorteile:
Da bei herkömmlichen linearen integrierten Schaltungen die Diffusion einer n-leitenden Verunreinigung zur Ausbildung der η -leitenden versenkten Schicht mit einer Epitaxialschicht gleichmäßiger Di.cke ausgeführt wird (siehe Fig. 1), muß eine Verunreinigung wie Antimon (Sb),
7098 25/0 696
Arsen (AS) oder dgl. verwendet werden, die eine kleine Diffusionskonstante hat, um die Ausdiffusion der n-leitenden Verunreinigung aus dem versenkten Bereich beispielsweise während anderer Diffusionsschritte zu verhindern und einen niedrigen spezifischen Widerstand der versenkten Schicht zu erreichen. Wenn weiter Phosphor (P) zur Ausbildung des η -leitenden Kollektorleitungsbereichs abgeschieden werden soll, der bis zu dem η leitenden versenkten Bereich 2 reicht, so ist es unmöglich, eine integrierte Halbleiterschaltungsanordnung herzustellen, die hohen Spannungen widersteht, weil der Phosphor in unerwünschter Weise zum Kollektorbereich ausdiffundiert. Wird dagegen der Leistungstransistor gemäß der Erfindung hergestellt, so kann der Kollektorreihenwiderstand im Vergleich zu dem bisher bekannten Aufbau um eine Größenordnung vermindert werden, da der Schichtwiderstand der n+-leitenden versenkten Schicht beträchtlich vermindert werden kann. Der Grund für diese vorteilhaften Auswirkungen wird anhand Fig. 9 erläutert. Der Kollektorreihenwiderstand r.cg kann folgendermaßen dargestellt werden:
rCS = r1 + r2 + r3
Der Komponentenwiderstand r^ wird durch die Eigenschaften des Elements bestimmt und bleibt unverändert. Im allgemeinen ist r^ r^, worin r2 durch den Schichtwiderstand ps des versenkten Bereichs 44 bestimmt wird. Im Falle der η -leitenden versenkten Diffusionsschicht, die mit Sb oder As dotiert dotiert ist, liegt der Schicht-
widerstand ps im Bereich von 20 bis 25 n/cm , während im Fall der mit Phosphor (P) dotierten Diffusionsschicht
2 der Schichtwiderstand pg im Bereich von 0,5 bis 1 n/cm liegt. Entsprechend ist r2(P)/r2(Sb) = 1/20 bis 1/50.
709825/0696
Die Diffusion einer η-leitenden Verunreinigung zur Ausbildung des n+-leitenden Kollektorleitungsbereichs 49 kann sowohl von der oberen wie auch von der unteren Ober fläche der Epitaxialschicht 46 ausgeführt werden. Wenn die Oberflächenkonzentration der diffundierten n-leitenden Verunreinigung der η-leitenden versenkten Schicht
1Q 2 nicht größer als 1 χ 10 Atome/cm ist, so ist eine Massenproduktion bei Anwendung von Phosphor (P), Arsen (As) oder Antimon (Sb) möglich.
Ausführungsbeispiel 5
Fig. 10 zeigt die Anwendung der erfindungsgemäßen Herstellung einer die logische Schaltung der Fig. 11 enthaltenden integrierten Schaltung. Ein typisches Beispiel der logischen Schaltung ist in der US-PS 3 736 beschrieben. Bei der Halbleitervorrichtung der Fig. 10 sind ein für eine hohe Spannung vorgesehener npn-Transistor und Elemente wie eine I L-(oder ECL)-Anordnung in ein und demselben Halbleiterplättchen ausgebildet.
In ähnlicher Weise wie zuvor beschrieben ist ein pleitendes Substrat 55 an seiner Hauptfläche mit einem napfförmigen Bereich 56 versehen, in dem ein η -leitender versenkter Bereich 57 durch Diffusion ausgebildet ist. Eine flache Epitaxialschicht 62' mit einer nleitenden Epitaxialinsel 58a, die über der versenkten Schicht 57 liegt, und eine v/eitere η-leitende Insel 58' üblicher Form ist auf dem Substrat 55 ausgebildet. Weiter sind in der Insel 58a ein p+-leitender diffundierter Basisbereich 59, ein n+-leitender diffundierter Emitterbereich 60 und ein n+-leitender diffundierter Bereich 61 zur Ausleitung des- Kollektors ausgebildet, die zusammen einen für eine hohe Spannung vorgesehenen npn-Transistor bilden.
709825/0696
ρ
Das I !.-Element ist auf der weiteren η-leitenden Epitaxialinsel 58b ausgebildet. Ein p-leitender Basisbereich 62 des I L-Elements (inverser Transistor) ist durch Implantation p-leitender Verunreinigungsionen in den Bereich der Insel 58 ausgebildet, der mit d bezeichnet ist; hierdurch wird deren Leitfähigkeitstyp in p-Leitung invertiert. Die Diffusion einer η-leitenden Verunreinigung zur Ausbildung von Emitterbereichen 63 (die tatsächlich als Kollektoren C^ und Cp dienen) und eines Bereichs 64 zur Ausleitung eines KoI-lektor-(tatsächlich Emitter-)bereichs, der durch einen η leitenden versenkten Bereich 57f gebildet wird, kann gleichzeitig mit der Diffusion der'n-leitenden Verunreinigung während der Ausbildung der Bereiche 60 und 61 des Leistungstransistors ausgeführt wenden. Die p-leitenden Isolationsbereiche zwischen dt*i Elementen können durch selektive Implantation und Diffusion p-leitender Verunreinigungsionen und einer p-leitenden Verunreinigung ausgebildet werden. Mit 64' und 64" sind ein p+-leitender Basisleitungsbereich bzw. ein p+-leitender Injektionsbereich bezeichnet.
Nach dem Stand der Technik werden dagegen ein I L-EIement und ein npn-Transistor, die sich auf ein- und demselben Halbleiterplättchen befinden sollen, in einer nleitenden Epitaxialschicht 31 gleichmäßiger Stärke ausgebildet (Fig. 12). Dies führt nicht nur zu ,Schwierigkeiten beim Betrieb der Halbleitervorrichtung, sondern macht es auch schwierig, ein für hohe Spannungen vorgesehenes Element herzustellen. Diese Nachteile können durch die erfindungsgemäße Ausbildung des napfförmigen Bereichs vermieden werden. Zusätzlich können die folgenden wünschenswerten Vorteile erzielt werden:
709825/0696
1. Der Basisbereich des I L-Elements wird durch Ionenimplantation auf eine gleichmäßige Verunreinigungskonzentration gebracht, wodurch der Verstärkungsfaktor hFE des inversen npn-Transistors erhöht werden kann. Das bedeutet, daß die Verunreinigungskonzentration im Emitterbereich und somit der Trägerinjektionswirkungsgrad erhöht werden kann.
2. Der Verstärkungsfaktor h™, des für hohe Spannungen vorgesehenen Transistors kann unabhängig von verschiedenen
2
Eigenschaften des I L-Elements bestimmt werden.
3» Da die Breite des Basisbereichs für ein gegebenes fcw, erhöht werden kann, kann die Halbleitervorrichtung mit hoher Ausbeute hergestellt werden.
4. Die Diffusion der η-leitenden Verunreinigung kann gleichzeitig zur Ausbildung der relevanten Bereiche des Transistor-
2
elements und des I L-Elements ausgeführt werden, wodurch die Anzahl der Verfahrensschritte gegenüber dem bekannten Herstellungsverfahren vermindert werden kann«
5. Es sei weiter erwähnt, daß' mit hoher Geschwindigkeit arbeitende ECL-Elemente und ein für hohe Spannungen vorgesehener Transistor in Kombination mit Isoplanarelementen, wie sie beispielsweise in der US-PS 3 648. 125 beschrieben sind, in ein und demselben Halbleiterplättchen ausgebildet v/erden können.
Ausführungsbeispiel 6 - .
Fig. 13 zeigt den Aufbau einer linearen integrierten Schaltung, die hohen Spannungen widersteht und billig mit einer verminderten Anzahl von Arbeitsschritten hergestellt werden kann. Bei dieser Ausführungsform wird eine Epitaxialschicht
709825/0696
partiell an einem napfförmigen Teil der Oberfläche eines Substrats wesentlich dicker ausgeführt, so daß eine gleichzeitige Diffusion zur Ausbildung eines Basisbereichs und eines Isolationsbereichs sowie eine gleichzeitige Diffusion zur Ausbildung eines Emitterbereichs und eines Kollektorleitungsbereichs möglich sind.
Die in Fig. 13 gezeigte integrierte Schaltung enthält ein p-leitendes Siliziumsubstrat 66, einen n^-leitenden versenkten Bereich 67 und einen Kollektorbereich 68a, die zusammen einen npn-Leistungstransistor in einer n-leitenden Insel bilden, die über dem napfförmigen konkaven Teil liegt, dessen Tiefe d, etwa 30- μ beträgt« Auf dem p-leitenden Substrat 66 ist eine weitere epitaxiale Insel mit einer Stärke von etwa 40 u (d^) ausgebildet. Die erwähnten Bereiche oder Bestandteile können in der gleichen Weise ausgebildet werden wie bei den vorhergehenden Beispielen mit der Ausnahme, daß die Ätzung einer η-leitenden Epitaxialschicht auf dem Substrat 66 derart durchgeführt wird, daß die napfförmige Insel 68a vorsteht oder in einer größeren Höhe liegt als die anderen Bereiche. Ein p+-leitender Bereich 69 mit einer Stärke d,- von 18 ρ ±Lent als Bajis des pnp-Transistors. Dieser Bereich 69 kann durch die gleichzeitige Diffusion einer p-leitenden Verunreinigung zur Ausbildung eines p+-leitenden Isolierbereichs 70 zur Isolation der Insel 68a von den η-leitenden Epitaxialinseln 68b ausgebildet werden. Ein n+-leitender Bereich 71 mit einer Tiefe oder Stärke dg von 12 u, der als Emitter dienen soll, wird gleichzeitig mit dem Kollektorleitungsbereich 72 durch einen Diffusionsprozefl einer η-leitenden Verunreinigung hergestellt.
Bei dem Ausführungsbeispiel der Fig. 13 steht die n-leitende Epitaxialinsel 68a auf dem napfförmigen Bereich
709 825/0696
gegenüber den anderen Inseln 68b etwas hervor. Durch Wahl einer ausreichenden Tiefe für den napfförmigen Teil kann aber die gesamte Oberfläche der Epitaxialschicht auch eben ausgeführt werden.
Die Halbleitervorrichtung nach dem Ausführungsbeispiel 6 hat folgende Vorteile:
1. Die Tiefe oder Stärke des Basisbereichs des Leistungstransistors kann auf einen hohen Wert, beispielsweise in der Größenordnung von 6 u gewählt werden, indem der napfförmige Aufbau verwendet wird, der einen hohen Basisstrom erlaubt.
2. Aus dem gleichen Grunde kann die Halbleitervorrichtung für eine hohe Spannung ausgelegt werden. Beispielsweise kann die herkömmlicherweise 100 Volt betragende Spannung auf 300 Volt angehoben werden.
3. Die Verunreinigungsdiffusion zur Ausbildung des Basis- und des Emitterbereichs kann gemeinsam mit der zur Ausbildimg des Isoleticns-bzvr. des Kollektorleitungsbereichs durchgeführt werden, wodurch die Anztahl der Verfahrensschritte vermindert wird.
4. Es kann eine verhältnismäßig große Freiheit bei der Aus-
legung eines Leistungstransistors mit dem Ergebnis gewährleistet werden, daß der Bereich des sicheren Betriebs entsprechend vergrößert wird. Grund hierfür ist die Tatsache, daß die Basisbreite oder -stärke des Leistungstransistors unabhängig von der eines Transistors - Verarbeitung von Signalen mit kleiner Amplitude gewählt werden kann, der zusammen mit dem Leistungstransistor auf einem einzigen Chip ausgeführt wird.
709825/0696
Ausführungsbeispiel 7
Fig. 15a bis I5f zeigen die Herstellungsschritte einer ergänzenden integrierten Schaltung mit einem Junktions-Feldeffekttransistör mit p- und η-Kanälen mit hohem Arbeitsleistungsvermögen auf der Basis des linearen IC-Verfahrens gemäß der Erfindung. Dieser Aufbau von integrierten Schaltungen wurde noch nicht berichtet. Sie werden üblicherweise als diskrete Halbleitervorrichtungen unter Anwendung des epitaktischen Prozesses, des selektiven Oxydationsprozesses oder des Doppeldiffusionsprozesses hergestellt.
Bei dem in Fig. 15a gezeigten Verfahrensschritt a wird ein aus einer p+-leitenden Schicht 73 und einer p-leitenden Schicht 74 bestehendes ρ p-Siliziumsubstrat hergestellt, dessen Hauptfläche in einer Kristallebene (100) liegt. Die Oberfläche der p-leitenden Schicht 74 wird mit einem Oxydfilm 75 versehen. Darauf werden durch Behandlung mit einem lichtempfindlichen Mittel und anisotrope Ätzung in der vorher beschriebenen Weise napfförmige konkave Bereiche 76a und 76b hergestellt.
Bei dem in Fig. 15b dargestellten Verfahrensschritt b werden in den Oberflächen der napfförmigen konkaven Bereiche 76a und 76b durch Diffusion einer n-leitenden Verunreinigung η -leitende versenkte Bereiche 77a und 77b gebildet. Darauf werden auf den napfförmigen konkaven Bereichen durch epitaktisches Aufbringen von Silizium, Oxydation und Ätzen zur Einebnung der Oberfläche η-leitende napfförmige epitaktische Bereiche 78a und 7Sb ausgebildet.
Bei dem in Fig. 15c gezeigten Verfahrensschritt c wird eine aus einem Oxydationsfilm bestehende Oberflächenmaske
709 825/0696
ausgebildet· und nachfolgend durch selektive Diffusion einer η-leitenden Verunreinigung in den Oberflächenbereich 74a der p-leitenden Schicht 74, in dem kein napfförmiger Bereich vorhanden ist, ein η -leitender Gate-Bereich 80 ausgebildet. Danach wird durch selektive Diffusion einer p-leitenden Verunreinigung in die Oberfläche des Epitaxialbereichs 78a, der über einem der napfförmigen Bereiche liegt, ein ρ leitender Gate-Bereich 79 ausgebildet.
Bei dem in Fig. 15d dargestellten Arbeitsschritt d wird der an der Oberfläche befindliche Oxydationsfilm selektiv so geätzt, daß nur der Bereich des Oxydationsfilms, der über dem Oberflächenbereich 74a der p-leitenden Schicht 74 liegt, entfernt wird und Oxydfilme an den mit 81 bezeichneten Stellen zurückbleiben. Über der gesamten Oberfläche der sich ergebenden Anordnung wird aus der Dampfphase Silizium aufgebracht. Es entstehen polykristalline Siliziumschichten 82a und 82b auf den Oxydfilmen 81 und eine p-leitende monokristalline Epitaxialschicht 83 auf dem Bereich 74a des pleitenden Substrats, in dem der n+-leitende Gate-Bereich ausgebildet wurde. Darauf wird auf den Oberflächen der Schichten L>2a, 82b und 63 beispielsweise durch das CVD-Verfahren ein Oxydfilm 84 ausgebildet.
Bei dem in Fig. 5e dargestellten Verfahrensschritt e wird der Oxydfilm 84 selektiv geätzt, so daß er nur am Epitaxialbereich 83 stehenbleibt. Dieser selektiv geätzte Oxydfilm 84 wird als Maske verwendet, um die polykristallinen Schichten 82a und 82b wegzuätzen. Darauf werden bis in die Höhe der Epitaxialschicht 83 η-leitende Epitaxialschichten 85a und 85b hergestellt. Die so gebildeten Epitaxialschichten 83, 85a und 85b werden auf eine Stärke von 5 μ gebracht» Ihre Stärke ist aber in Abhängigkeit von der gewünschten Gate-Spannung variabel. Der spezifische Widerstand der
709825/069
p-leitenden Epitaxialschicht liegt in der Größenordnung von 1 bis 2 pcm.
Bei dem in Fig. 15f gezeigten Arbeitsschritt f werden in dem η-leitenden Epitaxialbereich 85a1, zu dem die η leitenden Gate-Bereiche infolge der Ausdiffusion reichen, ein p+-gieitender Gate-Leitungsbereich G1, ein η -leitender diffundierter Source-Bereich S und ein η -leitender
1 diffundierter Drainleitungs-Bereich D^ ausgebildet« Auf der anderen Seite werden im p-leitenden Epitaxialbereich 83', zu dem infolge der Ausdiffusion der p+-leitende Gate-Bereich reicht, ein η -leitender diffundierter Gate-Leitungsbereich Gp und ein p+-leitender diffundierter Source-Bereich S2 ausgebildet. Es sei erwähnt, daß die ρ -leitende Schicht 83 des Substrats einen Drainleitungs-Bereich Dp bildet. Zusätzlich werden in dem η-leitenden Epitaxialbereich 85b', in dem der n+-leitende Gate-Bereich ausgebildet ist, ein p+-leitender diffundierter Basisbereich B, ein n+-leitender diffundierter Emitterbereich E und ein n+-leitender diffundierter Kollektorleitungsbereich C ausgebildet. Hierdurch entstehen in einem einzigen Substrat ein η-Kanal-JFET, ein p-Kanal-JFET und ein npn-TraiiSistor.
Das vorstehend beschriebene Ausführungsbeispiel hat folgende Vorteile:
1. E\irch die anisotrope Ätztechnik können in einem einzigen Substrat selektiv ein η-leitender Epitaxialbereich und ein p-leitender Epitaxialbereich ausgebildet werden«
2. Die Drain für den p-Kanal-JFST kann vorteilhafterweise durch das ρ -leitende Substrat ausgeleitet werden, wenn die η-Kanal- und p-Kanal-JFETs in einer Source-Folgerschaltung an einer Ausgangsstufe verwendet werden. Dies führt zu
709825/0896
- vr-
einer Erweiterung der Auslegungsmöglichkeiten.
Die vorstehende Beschreibung zeigt, daß die Erfindung "bei allen integrierten Schaltungen angewendet v/erden kann, einschließlich bei integrierten Leistungsschaltungen, die für hohe Spannungen vorgesehen sind, bei bipolaren integrierten Schaltungen, bei integrierten Logikschaltungen oder dgl.
709825/0696 Patentansprüche

Claims (1)

  1. Patentan s ρ r ü c h e
    1.!Halbleitervorrichtung, gekennzeichnet durch ein Halbleitersubstrat (11) eines ersten Leitfähigkeitstyps, dessen eine Hauptfläche teilweise zu wenigstens einem napfförmigen Teil rückgezogen ist, durch einen Bereich (14) mit niedrigem spezifischem Widerstand eines zweiten Leitfähigkeitstyps,. der in der Oberfläche des napfförmigen Bereichs der einen Hauptfläche des Substrats ausgebildet ist, durch eine Halbleiterschicht (15') des zweiten Leitfähigkeitstyps in der einen Hauptfläche des Substrats und auf dem Bereich (14) mit niedrigem spezifischem Widerstand, deren Oberfläche eben ist und die im Substrat (11) und in der Halbleiterschicht (15T) versenkt ist, und durch x^enigstens einen in der Halbleiterschicht (15'} ausgebildeten Isolierbereich (13), der von der Oberfläche der Halbleiterschicht bis zu dem Teil der einen Hauptfläche des Substrats reicht, der nicht rückgezogen ist, so daß wenigstens eine napfförmige Insel (15a) in der Halbleiterschicht (15') gebildet wird.
    2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß die napfförmige Insel (15a) e inen bipolaren Transistor mit einem ersten Basisbereich des ersten Leitfähigkeitstyps in einem ersten Bereich der Oberfläche der napfförmigen Insel in der Halbleiterschicht
    7Ö98-2S/Q69S
    26Sb4Q0
    (15')> einem ersten Emitterbereich (21) des zweiten Leitfähigkeitstyps in der Oberfläche des Basisbereichs (i6a) und einen ersten Kollektorleitungsbereich (22) in einem zweiten Bereich der Oberfläche der napfförmigen Insel enthält, und daß der Rest der napfförmigen Insel als Kollektorbereich dient.
    3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet , daß der Kollektorleitungsbereioh (22) so weit reicht, daß er mit dem versenkten Bereich mit niedrigem spezifischem Widerstand in Berührung steht.
    4. Halbleitervorrichtung nach Anspruch 3» dadurch gekennzeichnet , daß die Halbleiterschicht (15') ferner wenigstens eine isolierte Übliche Insel (151) ohne Ausnehmung aufweist, die einen weiteren bipolaren Transistor mit einem zweiten Basisbereich (5) des ersten Leitfähigkeitstyps in einem ersten Bereich der Oberfläche der üblichen Insel (15b) in der HaTbIeiterschiht (15f)» einem zweiten Emitterbereich (6) des zweiten Leitfähigkeitstyps in der Oberfläche des zweiten Basisbereichs und einem zweiten Kollektorleitungsbereich (2) in einem zweiten Bereich der Oberfläche der üblichen Insel enthält, und daß der restliche Teil der üblichen Insel als Kollektorbereich (3a) dient.
    709.8-25/0696
    265b400
    5. Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet , daß die Halbleiterschicht (15') weiter wenigstens eine isolierte übliche Insel enthält, bei der eine Diode aus einem pn-übergang gebildet ist.
    6. Halbleitervorrichtung, gekennzeichnet durch ein Halbleitersubstrat (73, 74) eines ersten Leitfähigkeitstyps, dessen eine Hauptfläche zur Bildung napffö'rmiger Bereiche teilweise rückgezogen ist, durch einen Bereich (77a, 77b) mit niedrigem spezifischem Widerstand eines zweiten Leitfähigkeitstyps in der Oberfläche jedes napfförmigen Bereichs der einen Hauptfläche des Substrats, durch einen napfförmigen Halbleiterbereich (78a, 78b) des zweiten Leitfähigkeitstyps in jedem der Bereiche mit niedrigem spezifischem Widerstand, durch einen ersten HaIble.lterberoich (85a, 85b) des zweiten Leitfähigkeitstyps in jedem napfförmigen Halbleiterbereich, durch einen zweiten Halbleiterbereich (83) des ersten Leitfähigkeitstyps in jedem der Bereiche der einen Hauptfläche, die nicht rückgezogen sind, durch einen ersten Gate-Bereich des ersten Leitfähigkeitstyps, der in einem Abstand in der Grenze zwischen einem der napfförmigen Bereiche (78a) und dem ersten Halbleiterbereich (85a') auf dem einen napfförmigen Bereich ausgebildet ist, wobei der eine napfförmige Bereich und der erste Halbleiterbereich auf dem
    7P9R2R-/ Π69-6
    26b5400
    einen napfförmigen Bereich zusammen mit dem ersten Gate-Bereich als Source und Drain einen Junktions-FST bilden, durch einen zweiten Gate-Bereich (Gp) des zweiten Leitfähigkeitstyps in einem Abstand in der Grenze zwischen einem der zweiten Halbleiterbereiche (83') und dem Halbleitersubstrat (74), wobei der eine zweite Halbleiterbereich (831) und das Substrat (74) zusammen mit einem zweiten Gate-Bereich als Source und Drain einen weiteren Junktions-FET bilden, und durch einen Basisbereich (B) des ersten Leitfähigkeitstyps in einem ersten Bereich der Oberfläche eines weiteren (85b') des ersten Halbleiterbereichs und einen Emitterbereich (E) des zweiten Leitfähigkeitstyps in der Oberfläche des Basisbereichs und einen Kollektorleitungsbereich (C) in einem zweiten Bereich der Oberfläche des anderen ersten Halbleiterbereichs (85b'), wobei der restliche Teil des weiteren ersten Halbleiterbereichs (85b1) und der napfförmige Halbleiterbereich (78b), der unter dem ersten Halbleiterbereich liegt, als Kollektor dienen und zusammen mit dem Basis- und dem Emitterbereich einen bipolaren Transistor bilden.
    7. Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet , daß in einer Hauptfläche eines HalbleiterSubstrats durch Ätzen wenigstens ein napfförmiger Bereich gebildet wird, daß der Oberflächenbereich des napfförmigen Bereichs zur Ausbildung
    7 0 9 8-25/0698
    -yr-
    26b5400
    eines ersten Bereichs eines zweiten Leitfähigkeitstyps mit hoher Verunreinigungskonzentration dotiert wird, daß auf die eine Hauptflache des Substrats und auf den ersten Bereich mit hoher. Verunreinigungskonzentration eine Halbleiterschicht des zweiten Leitfähigkeitstyps epitaktisch aufgebracht wird, deren Oberfläche fast analog ist der einen Hauptfläche des Substrats mit dem napfförmigen Bereich, wobei der erste Bereich mit hoher Verunreinigungskonzentration in dem Substrat und in der epitaktisch gewachsenen Schicht versenkt wird, daß die Epitaxialschicht zur Einebnung ihrer Oberfläche selektiv geätzt wird, daß wenigstens ein Isolierbereich gebildet wird, der von der Oberfläche der Epitaxialschicht den Bereich der.einen Hauptfläche des Substrats erreicht, der nicht rückgezogen ist, so daß wenigstens eine napfförmige Insel in der Epitaxialschicht gebildet wird, und daß aufeinarder folgende Arbeitsschritte unter selektiver Dotierung der napfförmigen Insel ausgeführt werden, um aktive Bereiche darin auszubilden, wobei einer der aktiven Bereiche in der napfförmigen Insel den versenkten ersten Bereich mit hoher Verunreinigungskonzentration berührt.
    8. Verfahren nach Anspruch 7» dadurch gekennzeichnet , daß die Epitaxialschicht zur Ausbildung eines Bereichs mit hoher Verunreinigungskonzentraikm des ersten Leitfähigkeitstyps in der gesamten Oberfläche
    709825/069 6
    - 75 -
    2 6 b b 4 O ü .G-
    der Epitaxialschicht vor dem selektiven Ätzschritt dotiert wird, und daß der Teil mit hoher Verunreinigungskonzentration des ersten Leitfähigkeitstyps, der sich direkt oberhalb des ersten Bereichs mit hoher Verunreinigungskonzentration befindet, durch die selektrive Ätzung beibehalten wird, so daß ein zweiter Bereich mit hoher Verunreinigungskonzentration des ersten Leitfähigkeitstyps entsteht.
    9. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß nach der selektiven Ätzung die Epitaxialschicht anisotrop geätzt wird, so daß darin V-förmige Nuten entstehen, daß diese Nuten darauf mit polykristallinen Silizium gefüllt werden, und daß das polykristalline Silizium in wenigstens einer der Nuten durch einen der selektiven Dotiervorgänge dotiert wird, so daß das polykristalline Silizium in der wenigstens einen iJut leitfähig wird, wobei das polykristalline Silizium in der wenigstens einen Nut den versenkten ersten Bereich mit hoher Verunreinigungskonzentration berührt.
    1.0. Verfahren nach Anspruch 7, dadurch gekennzeich net, daß die Ausbildung des wenigstens einen napfförmigen Bereichs durch anisotrope Ätzung erfolgt.
    11. Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet , daß in einer
    7 0 9 8-25/0696
    Hauptfläche eines Halbleitersubstrats durch anisotropes Ätzen wenigstens ein napfförmiger Bereich gebildet wird, daß der Oberflächenbereich des napfförmigen Bereichs zur Ausbildung eines ersten Bereichs eines zweiten Leitfähigkeitstyps mit hoher Verunreinigungskonzentration dotiert wird, daß auf die eine Hauptfläche des Substrats und auf den ersten Bereich mit hoher Verunreinigungskonzentration eine Halbleiterschicht des zweiten Leitfähigkeitstyps epitaktisch aufgebracht wird, deren Oberfläche fast analog ist der einen Hauptfläche des Substrats mit dem napfförmigen Bereich, wobei der erste Bereich mit hoher Verunreinigungskonzentration in dem Substrat und in der epitaktisch gewachsenen Schicht versenkt wird, daß die Epitaxialschicht zur Ausbildung eines Bereichs mit hoher Verunreinigungskonzentration des ersten Leitfähigkeitstyps in der gesamten Oberfläche der Epi'jaxialschicht ausgebildet wird, daß die Epitaxialschicht zur Einebnung ihrer Oberfläche geätzt wird, wobei durch Beibehaltung des Teils des Bereichs hoher Verunreinigungskonzentration des ersten Leitfähigkeitstyps, der sich direkt oberhalb des ersten Bereichs mit hoher Verunreinigungskonzentration befindet, definiert ein zweiter Bereich mit hoher Verunreinigungskonzentration entsteht, und daß wenigstens ein Isolierbereich gebildet wird, der von der Oberfläche der Epitaxialschicht zu dem Teil der einen Hauptfläche des Substrats reicht, der nicht rückgezogen ist, so daß wenigstens eine napfförmige Insel in der Epitaxialschicht entsteht.
    709 8-2 5/0696
    - 37 -
    12. Verfahren nach Anspruch 10, dadurch gekennzeichnet , daß ein Basisbereich des ersten Leitfähigkeitstyps in einem ersten Teil der Oberfläche einer napfförmigen Insel in der Epitaxialschicht gebildet wird, daß ein Emitterbereich des zweiten Leitfähigkeitstyps gebildet wird, der in der Oberfläche des Basisbereichs ausgebildet ist, und daß ein Kollektorleitungsbereich in einem zweiten Teil der Oberfläche der einen napfförmigen Insel gebildet wird, wobei der restliche Teil des einen napfförmigen Bereichs als Kollektorbereich dient, so daß ein bipolarer Transistor entsteht.
    13. Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet , daß zwei napfförmige Bereiche in einer Hauptfläche eines Halbleitersubstrats eines ersten Leitfähigkeitstyps durch anisotrope Ätzung gebildet werden, daß die Oberflächenteile der napfförmigen Bereiche zur Ausbildung von Bereichen mit hoher Verunreinigungskonzentration eines zweiten Leitfähigkeitstyps dotiert werden, daß auf der einen Hauptfläche des Substrats und auf den Bereichen mit hoher Verunreinigungskonzentration eine Halbleiterschicht epitaktisch aufgebracht wird, deren Oberfläche fast analog ist der einen Hauptfläche des Substrats mit den. napfförmigen Bereichen, wobei die ersten Bereiche mit hoher Verunreinigungskonzentration im Substrat und in der Epitaxialschicht versenkt sind, .daß die Epitaxialschicht auf die Höhe der
    7 0 9.8-2 5/0696
    einen Hauptfläche des Substrats geätzt wird, so daß die Oberfläche der Epitaxialschicht eben wird und napfförmige Bereiche auf den Bereichen mit hoher Verunreinigungskonzentration entstehen, daß ein erster Gate-Bereich des ersten Leitfähigkeitstyps in der Oberfläche eines der napfförmigen Bereiche und ein zweiter Gate-Bereich des zweiten Leitfähigkeitstyps in der Oberfläche des Substrats entsteht, daß auf den napfförmigen Bereichen und einem zweiten Halbleiterbereich auf dem Teil der Hauptfläche des Substrats, der den zweiten Gate-Bereich enthält, erste Halbleiterbereiche des zweiten Leitfähigkeitstyps epitaktisch aufgebracht werden, wobei der erste und der zweite Gate-Bereich infolge ihres epitaktischen Wachstums der Ausdiffusion unterworfen werden, daß der eine napfförmige Bereich und der eine über diesem liegende erste Halbleiterboreich als Drain und Soui'ce dienen, währ en 3. der zweite Halbleiterbereich und das Substrat als weitere Source und weitere Drain dienen, so daß komplementäre FETs gebildet werden, daß in der Oberfläche des einen der Halbleiterbereiche, der über dem anderen napfförmigen Bereich liegt, ein Basisbereich des ersten Leitfähigkeitstyps gebildet wird, daß in der Oberfläche des Basisbereichs ein Emitterbereich des zweiten Leitfähigkeitstyps gebildet wird, wobei der restliche Teil des einen ersten Halbleiterbereichs und der andere napfförmige Bereich als Kollektor
    709.8-2B /0 69
    26b5400 -40.
    dienen, so daß ein bipolarer Transistor entsteht, und daß Isolationsbereiche gebildet werden, die von der Oberfläche der Halbleiterbereiche zu den Teilen der einen Hauptfläche des Substrats reichen, die nicht rückgezogen sind.
    709825/0698
DE19762655400 1975-12-08 1976-12-07 Halbleitervorrichtung und verfahren zu ihrer herstellung Ceased DE2655400A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50145041A JPS5269587A (en) 1975-12-08 1975-12-08 Device and manufacture for high voltage resisting semiconductor

Publications (1)

Publication Number Publication Date
DE2655400A1 true DE2655400A1 (de) 1977-06-23

Family

ID=15376014

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762655400 Ceased DE2655400A1 (de) 1975-12-08 1976-12-07 Halbleitervorrichtung und verfahren zu ihrer herstellung

Country Status (4)

Country Link
US (1) US4089021A (de)
JP (1) JPS5269587A (de)
DE (1) DE2655400A1 (de)
NL (1) NL7613464A (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2845062A1 (de) * 1977-10-17 1979-04-19 Hitachi Ltd Halbleiteranordnung und verfahren zur herstellung einer halbleiteranordnung
EP0008043A1 (de) * 1978-08-11 1980-02-20 Siemens Aktiengesellschaft Integrierter bipolarer Halbleiterschaltkreis
DE3042100A1 (de) * 1979-11-28 1981-09-03 Hitachi Microcomputer Engineering Ltd., Tokyo Halbleitervorrichtung
EP0387833A1 (de) * 1989-03-14 1990-09-19 Kabushiki Kaisha Toshiba Halbleitervorrichtung, die ein Ladungsverschiebebauelement und dessen Peripherieschaltung auf dem gleichen Substrat umfasst
US5286986A (en) * 1989-04-13 1994-02-15 Kabushiki Kaisha Toshiba Semiconductor device having CCD and its peripheral bipolar transistors
EP0445649A3 (en) * 1990-02-27 1996-03-06 Oki Electric Ind Co Ltd Process for producing a semiconductor substrate having therein isolated semiconductor regions

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457865A (en) * 1977-10-17 1979-05-10 Hitachi Ltd Manufacture of semiconductor device
JPS5516418A (en) * 1978-07-21 1980-02-05 Hitachi Ltd Manufacturing method of semiconductor device
JPS5534455A (en) * 1978-08-31 1980-03-11 Nec Corp Integrated circuit of semiconductor
JPS5555559A (en) * 1978-10-19 1980-04-23 Toshiba Corp Method of fabricating semiconductor device
JPS5951743B2 (ja) * 1978-11-08 1984-12-15 株式会社日立製作所 半導体集積装置
JPS55146960A (en) * 1979-05-02 1980-11-15 Hitachi Ltd Manufacture of integrated circuit device
US4251300A (en) * 1979-05-14 1981-02-17 Fairchild Camera And Instrument Corporation Method for forming shaped buried layers in semiconductor devices utilizing etching, epitaxial deposition and oxide formation
JPS55160443A (en) * 1979-05-22 1980-12-13 Semiconductor Res Found Manufacture of semiconductor integrated circuit device
US4272302A (en) * 1979-09-05 1981-06-09 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method of making V-MOS field effect transistors utilizing a two-step anisotropic etching and ion implantation
JPS5648168A (en) * 1979-09-28 1981-05-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor integrated circuit unit and its preparation
JPS5824018B2 (ja) * 1979-12-21 1983-05-18 富士通株式会社 バイポ−ラｉｃの製造方法
US4408386A (en) * 1980-12-12 1983-10-11 Oki Electric Industry Co., Ltd. Method of manufacturing semiconductor integrated circuit devices
JPS5880849A (ja) * 1981-11-10 1983-05-16 Toshiba Corp 半導体装置
US4609413A (en) * 1983-11-18 1986-09-02 Motorola, Inc. Method for manufacturing and epitaxially isolated semiconductor utilizing etch and refill technique
US4636269A (en) * 1983-11-18 1987-01-13 Motorola Inc. Epitaxially isolated semiconductor device process utilizing etch and refill technique
JPS60117765A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
EP0144865B1 (de) * 1983-12-05 1991-06-26 General Electric Company Halbleitersubstrat mit einer elektrisch isolierten Halbleiteranordnung
US4599792A (en) * 1984-06-15 1986-07-15 International Business Machines Corporation Buried field shield for an integrated circuit
US4933733A (en) * 1985-06-03 1990-06-12 Advanced Micro Devices, Inc. Slot collector transistor
JP2515745B2 (ja) * 1986-07-14 1996-07-10 株式会社日立製作所 半導体装置の製造方法
US5332920A (en) * 1988-02-08 1994-07-26 Kabushiki Kaisha Toshiba Dielectrically isolated high and low voltage substrate regions
JPH07105458B2 (ja) * 1989-11-21 1995-11-13 株式会社東芝 複合型集積回路素子
US5077594A (en) * 1990-03-16 1991-12-31 Motorola, Inc. Integrated high voltage transistors having minimum transistor to transistor crosstalk
KR960015347B1 (ko) * 1990-09-10 1996-11-09 후지쓰 가부시끼가이샤 반도체장치
JP3562611B2 (ja) * 1996-11-05 2004-09-08 ソニー株式会社 半導体装置及びその製造方法
JPH10284753A (ja) * 1997-04-01 1998-10-23 Sony Corp 半導体装置及びその製造方法
US6365447B1 (en) 1998-01-12 2002-04-02 National Semiconductor Corporation High-voltage complementary bipolar and BiCMOS technology using double expitaxial growth
US7067383B2 (en) * 2004-03-08 2006-06-27 Intersil Americas, Inc. Method of making bipolar transistors and resulting product
JP4982948B2 (ja) * 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
US7776672B2 (en) * 2004-08-19 2010-08-17 Fuji Electric Systems Co., Ltd. Semiconductor device and manufacturing method thereof
GB2452213B (en) * 2006-06-02 2011-08-10 Agere Systems Inc Structure and method for reducing collector-substrate capacitance for a bipolar junction transistor
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
CN109686780B (zh) * 2017-10-19 2023-06-09 中国电子科技集团公司第四十四研究所 硅基高电流传输比双达林顿晶体管及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3993512A (en) * 1971-11-22 1976-11-23 U.S. Philips Corporation Method of manufacturing an integrated circuit utilizing outdiffusion and multiple layer epitaxy

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2845062A1 (de) * 1977-10-17 1979-04-19 Hitachi Ltd Halbleiteranordnung und verfahren zur herstellung einer halbleiteranordnung
EP0008043A1 (de) * 1978-08-11 1980-02-20 Siemens Aktiengesellschaft Integrierter bipolarer Halbleiterschaltkreis
DE3042100A1 (de) * 1979-11-28 1981-09-03 Hitachi Microcomputer Engineering Ltd., Tokyo Halbleitervorrichtung
EP0387833A1 (de) * 1989-03-14 1990-09-19 Kabushiki Kaisha Toshiba Halbleitervorrichtung, die ein Ladungsverschiebebauelement und dessen Peripherieschaltung auf dem gleichen Substrat umfasst
US5286986A (en) * 1989-04-13 1994-02-15 Kabushiki Kaisha Toshiba Semiconductor device having CCD and its peripheral bipolar transistors
EP0445649A3 (en) * 1990-02-27 1996-03-06 Oki Electric Ind Co Ltd Process for producing a semiconductor substrate having therein isolated semiconductor regions

Also Published As

Publication number Publication date
NL7613464A (nl) 1977-06-10
JPS5269587A (en) 1977-06-09
US4089021A (en) 1978-05-09

Similar Documents

Publication Publication Date Title
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3720156C2 (de)
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19649686A1 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE2253702B2 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2352762A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
EP0071665B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE3129539A1 (de) Bipolartransistor
DE3042100A1 (de) Halbleitervorrichtung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE4041050A1 (de) Integrierter schaltkreis
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3030862A1 (de) Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur
EP1415339B1 (de) Verfahren zum parallelen herstellen eines mos-transistors und eines bipolartransistors
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102011004475A1 (de) Herstellungsverfahren für eine Halbleitereinrichtung
DE2318179C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OI Miscellaneous see part 1
OI Miscellaneous see part 1
OI Miscellaneous see part 1
8131 Rejection