DE3030862A1 - Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur - Google Patents

Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur

Info

Publication number
DE3030862A1
DE3030862A1 DE19803030862 DE3030862A DE3030862A1 DE 3030862 A1 DE3030862 A1 DE 3030862A1 DE 19803030862 DE19803030862 DE 19803030862 DE 3030862 A DE3030862 A DE 3030862A DE 3030862 A1 DE3030862 A1 DE 3030862A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor
charge
semiconductor device
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19803030862
Other languages
English (en)
Inventor
Shunichi Hiraki
Yutaka Koshino
Kuniaki Kumamaru
Toshio Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3030862A1 publication Critical patent/DE3030862A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit einer verbesserten mehrschichtigen Isolationsstruktur, die auf einem Halbleiterkörper ausgebildet ist.
Bei einer Halbleitervorrichtung, wie beispielsweise bei einem Bipolartransistor bestehen die Hauptfaktoren, welche die Durchbruchsspannungseigenschaften beeinflussen und auch die Zuverlässigkeit des Betriebes beeinflussen, aus den folgenden: Die Arten der Isolierschichten, die in Form einer vielschichtigen Struktur auf dem Halbleiterkörper ausgebildet sind, die Dicke jeder Isolierschicht, die Struktur der Isolierschichten, die Blockiereigenschaft jeder Isolierschicht gegenüber von außen kommenden Verunreinigungen, wie beispielsweise Wasser und das Verfahren zur Ausbildung der Isolierschichten usw.
130009/093
Um die Durchbruchsspannungseigenschaften und die Zuverlässigkeit des Betriebes zu verbessern wurden.bereits eine Reihe von Schritten unternommen, um die Feldstärke zu vermindern, was man dadurch zu erreichen versuchte, indem man die Isolierschicht auf dem Halbleiterkörper dicker ausgeführt hat, um dadurch eine Trennzone zur Beseitigung der Entstehung von Kanälen zu schaffen. Auch hat man eine Isolierschicht bereits ausgebildet, die eine hohe Blockiereigenschaft gegenüber Verunreinigungen aufweist usw.
Wenn jedoch die Isolierschicht dicker ausgeführt wird, entstehen eine Reihe von Problemen; eine dicke Isolierschicht führt dazu, daß eine Aluminiumschicht auf derselben an einem dicken, abgestuften Abschnitt nicht dux'chgehend verläuft, so daß die Blockiereigenschaften gegenüber von außen kommenden Verunreinigungen vermindert wird. Wenn eine Trennzone ausgebildet wird, um die Erzeugung von Kanälen zu verhindern, wird zwangsläufig die Chip-Fläche größer und die Packungsdichte wird vermindert. Wenn man eine Isolierschicht mit hoher Blockiereigenschaft ausbildet, so läßt sich die Diffusion von Verunreinigungen von außerhalb in die Isolierschichten und in den Halbleiterkörper verhindern. Da jedoch eine derartige Isolierschicht mit einer so hohen Blockiereigenschaft eine hohe Ladungsneigung aufweist, muß auch eine sogenannte Inversionsschicht in der Flächenzone des Halbleiterkörpers ausgebildet werden. Dadurch wird jedoch nicht nur der Leckstrom erhöht, sondern es entstehen auch parasitäre Elemente. Dies kann schließlich zu einem Durchbruch der Halbleitervorrichtung führen und auch zu einer Verschlechterung der Zuverlässigkeit der Betriebsweise.
Durch die vorliegende Erfindung sollen die zuvor erläuterten Probleme des Standes der Technik beseitigt werden,
130Q09/0934
und es wird durch die Erfindung eine Halbleitervorrichtung geschaffen, bei der die DurchbruchsSpannungseigenschaften verbessert sind, ohne daß die Isolierschicht dick ausgeführt werden braucht, oder die Chip-Fläche vergrößert werden muß, eine Inversionsschicht ausgebildet werden muß usw.
Auch soll bei der Halbleitervorrichtung nach der Erfindung die Zuverlässigkeit des Betriebes verbessert werden.
Im Rahmen dieser Aufgabe soll auch eine Halbleitervorrichtung geschaffen werden, bei der eine hohe Packungsdichte möglich ist.
Zur Lösung dieser Aufgabe wurden umfangreiche Forschungsarbeiten durchgeführt, und es ergaben sich die folgenden Tatsachen.
Umfangreiche Studien hinsichtlich des Phänomens der Ausbildung von Inversionsschichten und die folgenden Ergebnisse wurden dabei erhalten.
Obwohl es allgemein bekannt ist, daß die Ausbildung einer Isolierschicht mehr oder weniger eine inhärente Ladung in der Schicht oder in der Nähe der Fläche der Schicht induziert, führt die Ausbildung einer Isolierschicht mit hoher Blockiereigenschaft gegenüber von außen kommenden Verunreinigungen zu einer großen inhärent induzierten Ladung. Die inhärente Ladung einer solchen Isolierschicht kann positiv oder negativ sein und der Einfluß dieser positiven oder negativen Ladung ist auf den Leitfähigkeitstyp der Halbleiterzone bezogen, die der Stelle entspricht, an welcher die Isolierschicht ausgebildet ist.
130GQ9/0934
Auf der Grundlage der genannten Pakten wurde erfindungsgemäß eine Halbleitervorrichtung geschaffen, bei der die inhärent induzierte Ladung auf einen annehmbaren Bereich bzw. Größe unterdrückt wird, und die Erzeugung einer Inversionsschicht beseitigt wird, so daß dadurch eine Erhöhung des Leckstroms verhindert und darüber hinaus die Zuverlässigkeit der Vorrichtung und die Durchbruchsspannungseigenschaften der Vorrichtung verbessert werden.
Um dies zu erreichen, wird erfindungsgemäß auf einer p-Halbleiterzone eine Isolierschicht ausgebildet, die eine negative Ladung und eine hohe Blockiereigenschaft gegenüber von außen kommenden Verunreinigungen besitzt und es wird weiter auf einer n-Halbleiterzone eine Isolierschicht ausgebildet, die eine positive Ladung hat und eine hohe Blockiereigenschaft gegenüber von außen kommenden Verunreinigungen besitzt.
Durch die vorliegende Erfindung wird somit eine Halbleitervorrichtung mit p- und n-Halbleiterzonen geschaffen, die auf der Hauptfläche des Halbleiterkörpers ausgebildet sind, wobei eine Isolierschicht mit negativer Ladung auf der p-Zone hergestellt wird und mindestens eine Isolierschicht dazwischen angeordnet wird.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Hinweis auf die Zeichnung näher erläutert. Es zeigt:
Fig. 1 eine Schnittdarstellung einer Halbleitervorrichtungmit Merkmalen nach der vorliegenden Erfindung gemäß einer Ausführungsform;
130009/0934
Fig. 2-14 Schnittdarstellungen zur Veranschaulichung des Herstellungsverfahrens der Halbleitervorrichtung nach Fig. 1;
Fig. 15 eine graphische Darstellung, welche die Beziehung zwischen der Schwellenwertspannung und der Dicke der Isolierschichten für eine herkömmliche Halbleitervorrichtung und die Halbleitervorrichtung nach Fig. 1 wiedergibt;
Fig. 16 eine Schnittdarstellung einer Halbleitervorrichtung gemäß einem weiteren Ausführungsbeispiel mit Merkmalen nach der Erfindung; und
Fig. 17 eine graphische Darstellung, welche die Beziehung zwischen der Durchbruchsspannung und der Dicke der Isolierschichten für eine herkömmliche Halbleitervorrichtung und für die Halbleitervorrichtung gemäß Fig. 16 veranschaulicht.
Fig. 1 zeigt die Struktur eines Bipolartransistors mit Merkmalen nach der vorliegenden Erfindung.
Bei der Halbleitervorrichtung nach Fig. 1 ist eine epitaxiale n-Halbleiterschicht 4 auf einem p-Halbleitersubstrat 2 ausgebildet und arbeitet als Kollektor eines Transistors. Eine n+-Schicht 6 ist zwischen das Substrat 2 und die n-Schicht 4 eingebettet. Eine Trennzone 8 vom ρ -Leitfähigkeitstyp ist in der n-Schicht 4 ausgebildet. In der n-Zone 4 , die von der ρ -Zone 8 umgeben ist, befindet sich eine ρ -Diffusionszone 10, die eine Basiszone bildet. Eine n-Diffusionszone 12 bildet eine Kontaktzone für eine äußere Elektrode. Eine n+-Diffusionszone
130009/0934
bildet eine Emitterzone und ist in der ρ -Basiszone 10 ausgebildet. Die n-Kollektorzone 4, die ρ -Basiszone 10 und die η -Emitterzone 14 bilden einen npn-Bipolartransistor. Eine Isolierschicht 16, die beispielsweise aus Siliziumoxid Si0_ besteht, ist selektiv auf dem Halbleiterkörper der gezeigten Struktur ausgebildet. Die SiO-Schicht besitzt eine Dicke von ca. 3000 8 . Eine Isolierschicht 18 besteht aus Borsilicatglas (BSG) und ist auf der Isolierschicht 16 ausgebildet. Die BSG-Schicht 18 erstreckt sich von der SiO2~Schicht 16 bis zur ρ -Basiszone 10 und zur η -Emitterzone 14. Die BSG-Schicht 18 besitzt eine Dicke von ca. 3000 S. Eine Isolierschicht 20 besteht aus Phosphorsilicatglas (PSG) und ist auf der BSG-Schicht 18 ausgebildet. Die PSG-Schicht 20 erstreckt sich von BSG-Schicht 18 zur η Emitterzone 14. Die PSG-Schicht besitzt eine Dicke von ca. 4000 A. SiO-, BSG und PSG haben eine positive Ladung von ca. +2 χ 10 ·* 3 χ 10 /cm . An einer Stelle entsprechend der η-Zone des Halbleiterkörpers ist auf der Isolierschicht 20 eine Isolierschicht 22 ausgebildet, die beispielsweise aus Siliziumnitrid (Si-N.) besteht und eine positive Ladung besitzt. Die Si.N.-Schicht 22 wird bevorzugt in einer Dicke von 800-2000 S hergestellt.
12
Si N. besitzt eine positive Ladung von ca. +Ix 10 /cm und besitzt auch eine Blockiereigenschaft gegenüber von außen kommenden Verunreinigungen.
Auf der Isolierschicht 20 ist an einer Stelle, bei der die p-Zone gelegen ist, eine Aluminiumoxidschicht (Al_0_) 24 ausgebildet, die eine negative Ladung hat. Die Dicke der Al2O3-Schicht 24 beträgt ähnlich im Falle der Si3N4-
Schicht 22 ca. 890-2000 S . Die Schicht Al_0, hat eine
12 2 negative Ladung von ca. -Ix 10 /cm und besitzt auch
130009/0934
eine Blockiereigenschaft gegenüber von außen kommenden Verunreinigungen. In der vielschichtigen Isolierstruktur werden Kontaktöffnungen selektiv ausgebildet und zwar über der η -Emitterzone 14, der ρ -Basiszone 10 und der η -Zone 12. Die η -Emitterzone 14, die ρ -Basiszone 10 und N -Zone 12 bilden einen Kontakt mit einer Emitterelektrode 26, einer Basiselektrode 28 und einer Kollektorelektrode 30 und zwar jeweils über die Kontaktöffnungen.
Bei der Halbleitervorrichtung gemäß Fig. 1 wird über der η-Zone eine Si,N.-Schicht 22 ausgebildet, wobei die SiO-Schicht 16, die BSG-Schicht 18 und die PSG-Schicht 20 dazwischen angeordnet sind. Die inhärente Ladung, die in der vielschichtigen Isolationsstruktur induziert wird, welche aus der SiO -Schicht 16, der BSG-Schicht 18, der PSG-Schicht 20 und der Si^-Schicht 22 besteht, hauptsächlich durch die Si3N -Schicht 22 bestimmt. Insgesamt handelt es sich dabei um eine positive Ladung von ca. +4 χ 1O11^ +1 χ 1012/cm2 .' Die vielschichtige Isolationsstruktur mit der BSG-Schicht 18, der PSG-Schicht 20 und der Si3N.-Schicht 22 wird auf der η -Emitterzone 14 ohne zwischengefügter SiO2~Schicht 16 ausgebildet. Bei dieser Struktur hängt die inhärente Ladung ebenfalls von der Si,N.Schicht ab. Damit ist die inhärente Ladung der gesamten vielschichtigen Struktur positiv und beträgt ca. +4 χ 1011 ~ +1 χ 1012/cm2 wie im Falle der n-Zone 4.
Wenn die PSG-Schicht 20 teilweise direkt auf der n+-Zone 12 und die η -Emitterzone 14 und die Si3N4 Schicht 22 auf der PSG-Schicht 20 ausgebildet wird, hängt die inhärente Ladung dieser Vielschichtstruktur ebenfalls von der Si,N.-Schicht 22 ab. Die gesamte inhärente Ladung
11 12
ist daher positiv und beträgt ca. +4 χ 10 ~ +1 χ 10 /cm
13000 9/0934
Auf der ρ-Zone wird eine Al O -Schicht 24 ausgebildet, wobei die SiC^-Schicht 16, die BSG-Schicht 18 und die PSG-Schicht 20 dazwischen angeordnet werden. Die inhärente Ladung in der Vielschicht-Isolationsstruktur mit der SiO2"Schicht 16, der BSG-Schicht 18, der PSG-Schicht 20 und der Al2O3-ScMCh t 24 hängt hauptsächlich von der AloO_-Schicht 24 ab, und besteht aus einer
11 2
negativen Ladung von weniger als -1 χ 10 /cm insgesamt. Auf der ρ -Basiszone 10 wird teilweise die Al_0_- Schicht 24 ausgebildet und zwar ohne Zwischenfügung der SiO2-Schicht 16 und mit Zwischenfügung der BSG-Schicht 18 und der PSG-Schicht 20. Bei der vielschichtigen Struktur mit der BSG-Schicht 18, der PSG-Schicht und der Al-O -Schicht 24, hängt die gesamte inhärent
induzierte Ladung von der Al 0 -Schicht 24 ab, und bell 2
trägt weniger als -1 χ 10 /cm .
Bei dem zuvor erläuterten Ausführungsbeispiel wird auf dem Teil der PSG-Schicht 20, welcher den . η-Zonen entspricht, durch die Schicht mit einer kleinen Ladung eine Si3N.-Schicht ausgebildet, die eine positive Ladung hat und auch eine hohe Blockierfunktion gegenüber von außen kommenden Verunreinigungen besitzt , so daß die Gesamtladung der vielschichtigen Isolationsstruktur über den Zonen 4, 12 ui
steuert wird.
Zonen 4, 12 und 14 bis auf mehr als 2 χ 10 /cm ge-
An dem Abschnitt der PSG-Schicht 20, welcher der p-Zone entspricht, wird über die Schicht mit einer kleinen Ladung eine Al2O -Schicht ausgebildet, die eine negative Ladung hat und eine hohe Blockierfunktion gegenüber von außen kommenden Verunreinigungen besitzt, um dadurch die Gesamtladung der vielschichtigen Isolationsstruktur über den p-Zonen auf weniger als -1 χ 10 /cm zu steuern.
130009/0934
Durch Anordnung der Isolierschichten in der zuvor erläuterten Struktur, um also die Gesamtladung an der Isolierschichtstruktur auf der η-Zone und auf der p-Zone innerhalb des zuvor angegebenen Bereiches zu halten, wird die Ausbildung einer Inversionsschicht an jeder Zone verhindert. Daher entsteht auch in der Halbleitervorrichtung kein Kanal und demzufolge wird auch die Ausbildung eines Leckstromes verhindert. Als Folge davon ist die Betriebsweise stabil und die Zuverlässigkeit und Durchbruchsspannungseigenschaft verbessert.
Die Ladungsgröße der vielschichtigen Struktur hängt nicht von der Gesamtdicke ab.
Obwohl die SiO-Schicht 16, die BSG-Schicht 18 und die PSG-Schicht 20 als Isolierschichten mit einer kleinen Ladungsmenge zwischen dem Halbleiterkörper und der SigN.-Schicht 22 oder der Al^-Schicht 24 ausgebildet werden, brauchen die SiO^-Schicht 16, die BSG-Schicht und die PSG-Schicht 20 nicht alle ausgebildet zu werden, sondern nur alternativ eine oder zwei dieser Schichten.
Weiter kann anstelle der Si.jN.-Schicht 22 eine Siliziumoxynitrid Si O N -Schicht ausgebildet werden. Es können im wesentlichen die gleichen Effekte erhalten werden,
wenn diese Si 0 N -Schicht anstelle der Si-N.-Schicht χ y ζ 3 4
verwendet wird.
Im folgenden soll nun das Herstellungsverfahren zur Herstellung einer Halbleitervorrichtung gemäß Fig. 1 unter Hinweis auf die Fig. 2-13 beschrieben werden.
130009/0934
Es wird zunächst das p-Halbleitersubstrat 2 hergestellt und in diesem die η -Zone 6 ausgebildet, beispielsweise durch Eindiffundieren einer Verunreinigung, wie dies in Fig. 2 gezeigt ist. Dann wird die epitaxiale n-Schicht 4 auf dem Substrat 2 gemäß Fig. 3 durch epitaxiales Aufwachsen hergestellt. Auf der epitaxialen n-Schicht 4 wird gemäß Fig. 4 beispielsweise eine SiO -Schicht ausgebildet. Ein Teil der Isolierschicht 7 wird gemäß Fig. 5 entfernt und es werden Ionen wie beispielsweise Borionen in die n-Schicht 4 durch den freigelegten Abschnitt inplantiert, um dadurch die ρ -Zone 8 für eine Element-Trennung auszubilden. Nachdem die Isolierschicht 7 entfernt wurde, wird gemäß Fig. 6 die Isolierschicht 16 beispielsweise als SiO_-Schicht mit einer Dicke von 3000 Ä hergestellt. Nach Ausbildung einer öffnung an einer vorbestimmten Stelle der SiO -Schicht 16 wird gemäß Fig. 7 eine Borsilikatglas (BSG)-Isolierschicht 18 durch ein chemisches Dampfniederechiagsverfahren (CVD) ausgebildet und wird auf eine Temperatur von ca. 1200 C in einer reduzierenden Atmosphäre wärmebehandelt. Dabei diffundiert das Bor aus der BSG-Schicht 18 in die n-Zone 4 und bildet die ρ -Diffusionsschicht 10 als Basiszone in der n-Zone 4 (Fig. 7). Die BSG-Schicht 18 hat eine Dicke von ca. 3000 S. Die Schicht BSG hat eine Ladung von ca. +2 χ 10 <·«/ 3 χ 10 /cm . Nach einer Erwärmung hat die Struktur aus der SiO -Schicht 16 und der BSG-Schicht 18 eine Ladung von insgesamt ca. 1 χ 10 «i 3x 10 /cm und werden auf eine Temperatur von ca. 1200°C in einer oxidierenden Atmosphäre erhitzt. Es wird dann Phosphor aus der PSG-Schicht 20 in die ρ -Zone 10 und die n-Zone 4 eindiffundiert und es entstehen die η -Zorien 14 und 12 in der ρ -Zone 10 und der n-Zone 4. Die PSG-Schicht 20 hat eine Dicke von ca. 4000 S. Die Schicht PSG hat eine Ladung von
130009/0934
+2 χ ΙΟ10 ~ 3 χ ΙΟ11ZCm2. Nach einer Erhitzung hat die Struktur mit der SiO-Schicht 16, der BSG-Schicht 18 und der PSG-Schicht 20 eine Ladung von weniger als ca. 11 2
+1 χ IO /cm insgesamt. Dann wird unter Anwendung des Plasnaätzverfahrens unter Verwendung von CF- + o^- die Si3N -Schicht 22 selektiv gemäß Fig. IO abgetragen, so daß an Abschnitten zurückbleibt, welche 'ier n-Zone 4 und der η -Zone 12 und 14 entsprechen.
12 Die Schicht Si,N. hat eine Ladung von ca. +1 χ 10 /cm. Die Struktur mit der SiO2-Schicht 16, der BSG-Schicht 18, der PSG-Schicht 20 und der Si N -Schicht hat eine
11 3 4 λ 2 2 Gesamtladung von ca. +4 χ 10 „/+Ix 10 /cm . Es werden dann Öffnungen zur Ausbildung einer Kollektorelektrode und einer Emitterelektrode jeweils auf Abschnitten der Si3N.-Schicht 22 entsprechend der η Zone 12 als eine Kontaktzone einer Kollektorzone und auf der η -Zone 14 als eine Emitterzone ausgebildet.
Es wird dann eine Al-O -Schicht 24 mit einer Dicke von ca. 1000 S beispielsweise mit Hilfe des CVD-Verfahrens gemäß Fig. 11 niedergeschlagen. Die Al 0 -Isolierschicht 24 wird dann selektiv weggeätzt, so daß Teile entsprechend den ρ -Zonen 8 und 10 übrigbleiben, wie dies Fig. 12 veranschaulicht. Die Schicht Al 0_ hat eine Ladung von ca. -Ix 1012/cm2. Die Struktur mit der SiO2-Schicht 16, der BSG-Schicht 18, der PSG-Schicht 20 und der Al2O3-Schicht 24 hat eine Ladung von weniger als insgesamt 11 2
-1 χ 10 /cm . Es werden dann in Abschnitten der PSG-Schicht 20 entsprechend den η -Zonen 12 und 14 öffnungen ausgebildet, und ferner auch öffnungen in der Al3O3-Schicht 24, der PSG-Schicht 20 und der BSG-Schicht 18 auf der ρ -Zone 10. Nachdem eine Aluminiumschicht in dem entsprechenden Muster ausgebildet wurde, werden die Emitterelektrode 26, die Basiselektrode 28 und die
1 30009/0934
Kollektorelektrode 30 in Kontakt mit der ^-Emitterzone 14, der ρ -Basiszone 10 und der η -Kollektorkontaktzone .12 jeweils hergestellt.
Die in Pig. I gezeigte Halbleitervorrichtung kann somit nach dem geschilderten Verfahren hergestellt werden. Wenn die Halbleitervorrichtung mit der geschilderten Struktur in Betrieb genommen wird, wird die Ausbildung einer Inversionsschicht in der p-Zone und der η-Zone gegenüber einer herkömmlichen Struktur mit der gleichen Dicke verhindert, eine Zunahme des Leckstroms kann nicht festgestellt werden und die Zuverlässigkeit und Durchbruchsspannungseigenschaften werden zusätzlich verbessert. Darüber hinaus sind die Blockiereigenschaften der Si3N.-Schicht 22 und der Al-O -Schicht 24 gegenüber von äußeren Verunreinigungen aufgezeichnet, so daß die Zuverlässigkeit und die Dufchbruchsspannungseigenschaften in dieser Hinsicht ebenfalls verbessert werden.
Da bei dem geschilderten Ausführungsbeispiel die Mittel zur Erzielung einer höheren Zuverlässigkeit und einer höheren Durchbruchsspannung nicht eine Erhöhung der Dicke der Isolierschicht beinhalten, läßt sich auch die Gesamtdicke der vielschichtigen Isolierstruktur vorteilhaft kleiner halten.
Fig. 15 zeigt die Schwellenwert-Spannungskennlinien einer herkömmlichen Halbleitervorrichtung und der Vorrichtung nach der Erfindung nach Fig. 1. Entlang der Abszisse ist in dieser Figur die Gesamtdicke der vielschichtigen Isolationsstruktur aufgetragen, welche die SiO2-Schicht 16, die BSG-Schicht 18, die PSG-Schicht 20 und die Si.N^-Schicht 22 umfaßt. Die unterste Kurve
130009/0934
zeigt den Fall einer herkömmlichen Halbleitervorrichtung während die oberen drei Kurven den Fall einer Halbleitervorrichtung mit den Merkmalen nach der Erfindung wiedergeben. Die oberen drei charakteristischen Kurven nach der vorliegenden Erfindung werden durch Ändern der Parameter erhalten, welche aus der Ladungsmenge auf der vielschichtigen Struktur bestehen. Die
Il 2
Parameter sind wie folgt: +5 χ 10 /cm für die
11 2
oberste Kurve, +3,5 χ 10 /cm für die zweite Kurve
11 2
von oben und +2 χ 10 /cm für die dritte Kurve von
Wie sich aus dieser Figur entnehmen läßt, kann eine höhere Schwellenwertspannung bei einer dünneren vielschichtigen Isolationsstruktur als im Vergleich zur herkömmlichen Halbleitervorrichtung erhalten werden.
Wenn beispielsweise die Dicke der vielschichtigen Isolationsstruktur 2,0 (pm) beträgt, so liegt die Schwellenwertspannung bei ca. -20 (V) für eine herkömmliche Halbleitervorrichtung. Sie wird im Falle der vorliegenden Erfindung hoch und liegt beispielsweise bei -35 (V),
11 2
wenn die Ladungsmenge gleich ist +2 χ 10 /cm (im Falle der dritten Kurve von oben). Die Schwellenwertspannung V wird größer und zwar ca. 53 (V) und 70 (V), wenn die
11 2 11 2
Ladungsmenge +3,5 χ 10 /cm und +5 χ 10 /cm jeweils beträgt.
Von Fig. 15 läßt sich ableiten, daß eine höhere Durchbruchsspannung realisiert werden kann und zwar unter Verringerung der Dicke der vielschichtigen Struktur.
130009/0934
Obwohl sich die Beschreibung in Verbindung mit Fig. 15 auf die Beziehung zwischen der Schwellenwertspannung und der Dicke einer Isolationsstruktur bezog, welche aus der SiO_-Schicht 16, der BSG-Schicht 18, der PSG-Schicht 20 und der Si N -Schicht 22 besteht, sind die Wirkungen im wesentlichen die gleichen im Falle einer Isolationsstruktur, welche aus der SiO -Schicht 16, der BSG-Schicht 18, der PSG-Schicht 20 und der Al3O3-Schicht 24 besteht. Der einzige Unterschied besteht darin, daß das Zeichen "+" der Ladungsgröße sich ändert zu "-".
Fig. 16 zeigt ein weiteres Ausführungsbeispiel mit Merkmalen nach der Erfindung und zwar mit einem Bipolartransistor mit hoher Durchbruchsspannung. Bei diesem Ausführungsbeispiel ist die Struktur die gleiche wie bei dem Ausführungsbeispiel gemäß Fig. 1 mit der Ausnahme, daß eine Kanalstopper η -Zone 42 zur Unterbindung eines induzierten Kanals in der n-Zone 4 ausgebildet ist. In dieser Figur sind somit die gleichen Bezugszeichen für die entsprechenden ähnlichen Teile vorhanden.
Obwohl dies aus der Zeichnung nicht hervorgeht, sind die η -Kollektorzone 12 und die η -Kanalstopperzone 42 durchgehend und sie umschließen die ρ -Basiszone 10 in Richtung dar Dicke der Vorrichtung.
In einer Halbleitervorrichtung erstreckt sich allgemein eine Verarmungsschicht um den Basis-Emitterübergang, wenn der Transistor arbeitet, da der Basis-Kollektorübergang rückwärts vorgespannt ist. Bei einer Halbleitervorrichtung* mit einer hohen Durchbruchsspannung und einem Kanalstopper gemäß Fig. 16 erstreckt sich
130009/0934
die Verarmungsschicht innerhalb der Kollektorzone 4 vom Basis-Kollektorübergang. Wenn sich diese Verarmungsschicht zur η -Kanalεtopperzone erstreckt, so wird das elektrische Feld auf der Verarmungsschichtseite des Kanalstoppers 42 konzentriert und die Halbleitervorrichtung kann durchschlagen. Die Durchschlagsspannung des Basis-Emitterübergangs wird im wesentlichen durch den Krümmungsradius der Verarmungsschicht bestimmt. Bei der Halbleitervorrichtung mit den Merkmalen nach der Erfindung gemäß Fig. 16 ist die Konstruktion jedoch grundsätzlich so ausgelegt, daß eine Si,N.-Schicht 22 mit positiver Ladung über der η-Zone ausgebildet ist und eine A1_O -Schicht mit negativer Ladung über der p-Zone ausgebildet ist. Die positive Ladung der Si N.Schicht 22 unterdrückt daher die Ausweitung der Verarmungsschicht in Richtung zur Stopperzone 42 hin und zwingt ihre Ausbreitung in eine Richtung entsprechend der Dicke des Substrats. Auf diese Weise wird der Krümmungsradius der Verarmungsschicht vergrößert und die Durchschlags- oder Durchbruchsspannung wird erhöht.
Fig. 17 zeigt die Beziehung zwischen der Durchbruchsspannung V und die Dicke einer vielschichtigen Struk-
CBO
tür mit der SiC^-Schicht 16, der BSG-Schicht 18, der
PSG-Schicht 20 und der Si.,N.-Schicht 22 für eine her-
3 4
kömmliche Halbleitervorrichtung und die Halbleitervorrichtung von Fig. 16.
In Fig. 17 stellen die oberen drei Kurven charakteristische Kurven für die Halbleitervorrichtung nach der Erfindung dar, während die unterste Kurve die charakteristische Kurve für eine herkömmliche Halbleitervorrichtung darstellt.
130009/0934
Die oberen drei charakteristischen Kurven für die Halbleitervorrichttang nach der Erfindung werden durch Änderung der Parameter erhalten, d.h. der Größe der Ladung auf der vielschichtigen Isolationsstruktur insgesamt. Die Parameter sind: +5 χ 10 /cm für die oberste
11 2
Kurve, +3,5 χ 10 /cm für die zweite Kurve von oben
und +2 χ 1O11ZcHi2 für die dritte Kurve von oben.
Aus Fig. 17 läßt sich erkennen, daß die hohe Durchbruchsspannung V___. mit einer gesamten kleineren Dicke der Schichten in der Halbleitervorrichtung nach der vorliegenden Erfindung erhalten werden kann. Mit anderen Worten läßt sich die höhere Durchbruchsspannung bei einer insgesamt kleineren Dicke der Isolation erreichen. Wenn beispielsweise die Dicke der Isolationsschichten gleich ist 1,6 (pm), beträgt die erzielbare Durchbruchsspannung VCB0 lediglich ca. 143 (V) bei bei der herkömmlichen Halbleitervorrichtung, jedoch ca. 173 (V) entsprechend der dritten charakteristischen Kurve von oben (Ladungs-
11 2
menge beträgt +2 χ 10 /cm ) für die Halbleitervorrich tung mit Merkmalen nach der Erfindung. Wenn weiter die Ladungsmenge +3,5 χ 10 /cm oder +5 χ 10 /cm beträgt, und wenn die Dicke der vielschichtigen Isolationsstruktur gleich ist 1,6 (pm), so läßt sich eine Durchbruchsspannung von ca. 192 (V) oder 207 (V) jeweils erzielen.
Obwohl die Beschreibung in Verbindung mit Fig. 17 für eine vielschichtige Struktur gilt, die aus der SiO_- Schicht 16, der BSG-Schicht 18, der PSG-Schicht 20 und der Si.N.-Schichf 22 besteht, sind die erzielbaren Effekte im wesentlichen die gleiche für eine vielschichtige Struktur, die aus der SiO -Schicht 16, der
13 0009/0934
BSG-Schicht 18, der PSG-Schicht 20 und der Al0O.-Schicht 24 besteht. Der einzige Unterschied besteht darin, daß das Zeichen "+" der Ladungsgröße sich nach "-" ändert.
Zusammenfassend schafft die Erfindung somit eine Halbleitervorrichtung, Lei der die Bildung von Inversionsschichten an den p- und den η-Zonen verhindert wird, die Erzeugung eines Leckstroms beseitigt wird und die Zuverlässigkeit und die Durchbruchsspannungseigenschaften verbessert werden. Dies wird durch Bildung einer'Isolationsschicht erreicht, die eine höhere Blockiereigenschaft gegenüber von außen kommenden Verunreinigungen hat und eine negative Ladung auf der p-Zone des Halbleiterkörpers aufweist und indem eine Isolationsschicht ausgebildet wird, die eine hohe Blockiereigenschaft gegenüber äußeren Verunreinigungen und eine positive Ladung auf der η-Zone hat, wobei diese Ausbildung über eine Isolationsschicht mit einer geringen Ladung in jedem Fall erfolgt.
Die Erfindung schafft somit eine Halbleitervorrichtung mit einem Halbleitersubstrat, einer Halbleiterschicht vom N-Leitfähigkeitstyp, die auf dem Substrat ausgebildet ist, mit einer ersten Halbleiterzone vom P-Leitfähigkeitstyp, die in der Halbleiterschicht ausgebildet ist und eine freiliegende Hauptfläche besitzt, einer zweiten Halbleiterzone vom N-Leitfähigkeitstyp, die in der ersten Halbleiterzone ausgebildet ist, und eine freiliegende Hauptfläche aufweist, weiter mit einer ersten Isolationsschicht mit positiver Polarität der Ladung, die auf der N-Halbleiterschicht ausgebildet ist, und mit einer zweiten Isolationsschicht mit negativer Ladung, die auf der P-Halbleiterzone gebildet ist.
130009/0934
e e r s e
it

Claims (13)

  1. Henkel Kern, Feuer fr Hinz·! Patentanwälte
    Registered Representatives
    before the
    European Patent Office
    MöhlstraBe 37 Tokyo Shibaura Denki Kabushiki Kaisha, D-8000 München 80
    Kawasaki-shi, Japan TeI.: 089/982085-87
    Telex: 0529802 hnki d Telegramme: ellipsoid
    55P488-2
    Halbleitervorrichtung mit einer mehrschichtigen Isolationsstruktur
    Patentansprüche
    Halbleitervorrichtung, gekennzeichnet durch
    einen Halbleiterkörper eines ersten Leitfähigkeitstyps, eine in dem Halbleiterkörper ausgebildete Halbleiterzone eines zweiten Leitfähigkeitstyps mit freiliegender Hauptfläche, durch eine erste Isolationsschicht mit einer Ladung einer ersten Polarität, die auf dem Halbleiterkörper gebildet ist, und durch eine zweite Isolationsschicht mit einer Ladung einer zweiten Polarität, die auf der Halbleiterzone ausgebildet ist.
  2. 2. Halbleitervorrichtung, gekennzeichnet durch ein Substrat, eine Halbleiterschicht eines ersten Leitfähigkeitstyps auf dem Substrat, einer ersten Halbleiterzone eines zweiten Leitfähigkeitstyps, die in der Halbleiterschicht ausgebildet ist und eine
    130009/0334
    freiliegende Hauptfläche aufweist, durch eine zweite Halbleiterzone des ersten Leitfähigkeitstyps, die in der ersten Halbleiterzone ausgebildet ist und eine freiliegende ilauptflache aufweist, durch eine erste Isolationsschicht mit einer Ladung einer ersten Polarität, die auf der Halbleiterschicht ausgebildet ist, und durch eine zweite Isolationsschicht mit einer Ladung einer zweiten Polarität, die auf der ersten Halbleiterzone ausgebildet ist.
  3. 3. Halbleitervorrichtung, gekennzeichnet durch einen Halbleiterkörper eines ersten Leitfähigkeitstyps , durch eine erste Halbleiterzone eines zweiten Leitfähigkeitstyps, die in dem Halbleiterkörper ausgebildet ist und eine freiliegende Hauptfläche aufweist, durch eine zweite Halbleiterzone vom ersten Leitfähigkeitstyp, die in dem Halbleiterkörper ausgebildet ist und die eine höhere Dichte an Verunreinigungen hat als diejenige des Halbleiterkörpers und eine freiliegende Hauptfläche aufweist, wobei die zweite Halbleiterzone die erste Halbleiterzone entlang der Richtung der Dicke des Halbleiterkörpers umschließt; durch eine erste Isolationsschicht mit einer Ladung einer ersten Polarität, die auf dem Halbleiterkörper ausgebildet ist und durch eine zweite Isolationsschicht mit einer-Ladung einer zweiten Polarität, die auf der ersten und der zweiten Halbleiterzone ausgebildet ist.
  4. 4. Halbleitervorrichtung nach den Ansprüchen 1, 2 oder 3, dadurch gekennzeichnet, daß die erste Isolations-
    11 2
    schicht eine Ladung von mehr als +2 χ 10 /cm hat und daß der erste und der zweite Leitfähigkeitstyp
    1 30009/0934
    aus einer N und einer P Leitfähigkeit jeweils besteht.
  5. 5. Halbleitervorrichtung nach Anspruch 1, 2 oder 3,
    dadurch gekennzeichnet, daß die zweite Isolations-
    11 2 schicht eine Ladung von mehr als +2 χ 10 /cm hat und daß der erste und der zweite Leitfähigkeitstyp aus einer P und N Leitfähigkeit jeweils bestehen.
  6. 6. Halbleitervorrichtung nach Anspruch 1, 2 oder 3,
    dadurch gekennzeichnet, daß die erste Isolations-
    11 schicht eine Ladung von weniger als -1 χ 10 /cm hat und daß die erste und die zweite Leitfähigkeit jeweils aus einer P und N Leitfähigkeit bestehen.
  7. 7. Halbleitervorrichtung nach Anspruch 1, 2 oder 3,
    dadurch gekennzeichnet, daß die zweite Isolations-
    11
    schicht eine Ladung von weniger als -1 χ 10 /cm hat und daß die erste und die zweite Leitfähigkeit jeweils aus einer N und P Leitfähigkeit bestehen.
  8. 8. Halbleitervorrichtung nach Anspruch 1, 2 oder 3,
    dadurch gekennzeichnet, daß die erste Isolations-
    11 2 schicht eine Ladung von mehr als +2 χ 10 /cm hat, daß die zweite Isolationsschicht eine Ladung von
    11 2
    weniger als -1 χ 10 /cm hat, und daß die erste und die zweite Leitfähigkeit jeweils aus einer N und P Leitfähigkeit bestehen.
    1 30 0Q9/-O934
  9. 9. Halbleitervorrichtung nach Anspruch 1,2 oder 3, dadurch gekennzeichnet, daß die zweite Isolations-
    11 ")
    schicht eine Ladung von weniger als -1 χ 10 /cm hat, daß die erste Isolationsschicht eine Ladung von mehr als +2 χ 10 /cm hat, und daß die erste und die zweite Leitfähigkeit jeweils aus einer P und N Leitfähigkeit bestehen.
  10. 10. Halbleitervorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die erste Isolationsschicht wenigstens eine Aluminiumoxidschicht enthält.
  11. 11. Halbleitervorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die zweite Isolationsschicht wenigstens eine Aluminiumoxidschicht enthält.
  12. 12. Halbleitervorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die erste Isolationsschicht bzw. Schichtanordnung wenigstens eine Siliziumnitridschicht enthält.
  13. 13. Halbleitervorrichtung nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die zweite Isolationsschicht bzw. Schichtanordnung wenigstens eine Siliziumnitridschicht enthält.
    130009/0934
DE19803030862 1979-08-15 1980-08-14 Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur Ceased DE3030862A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10369579A JPS5627935A (en) 1979-08-15 1979-08-15 Semiconductor device

Publications (1)

Publication Number Publication Date
DE3030862A1 true DE3030862A1 (de) 1981-02-26

Family

ID=14360906

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803030862 Ceased DE3030862A1 (de) 1979-08-15 1980-08-14 Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur

Country Status (3)

Country Link
US (1) US4542400A (de)
JP (1) JPS5627935A (de)
DE (1) DE3030862A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0327412A1 (de) * 1988-01-13 1989-08-09 STMicroelectronics S.A. Passivierungsverfahren für eine integrierte Schaltung
EP0771028A2 (de) * 1995-10-28 1997-05-02 Philips Patentverwaltung GmbH Halbleiterbauelement mit Passivierungsaufbau

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5726456A (en) * 1980-07-23 1982-02-12 Hitachi Ltd Semiconductor device
JPS57196584A (en) * 1981-05-28 1982-12-02 Fujitsu Ltd Semiconductor device
US4972251A (en) * 1985-08-14 1990-11-20 Fairchild Camera And Instrument Corp. Multilayer glass passivation structure and method for forming the same
NL8701357A (nl) * 1987-06-11 1989-01-02 Philips Nv Halfgeleiderinrichting bevattende een condensator en een begraven passiveringslaag.
JPS6439388A (en) * 1987-08-04 1989-02-09 Tokyo Gas Co Ltd Method for preventing electrolytic corrosion of buried pipe by multiple electric potential control
DE3832750A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterbauelement
DE3832732A1 (de) * 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
US20060180851A1 (en) 2001-06-28 2006-08-17 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
JP2017055015A (ja) * 2015-09-11 2017-03-16 株式会社東芝 半導体装置
IT201900007217A1 (it) 2019-05-24 2020-11-24 Consiglio Nazionale Ricerche Dispositivo elettronico basato su sic di tipo migliorato e metodo di fabbricazione dello stesso

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE636316A (de) * 1962-08-23 1900-01-01
DE1589901B2 (de) * 1966-09-26 1972-02-17 Hitachi Ltd., Tokio Verfahren zum verbessern und stabilisieren der elektrischen eigenschaften einer halbleiteranordnung mit einer isolier schutzschicht
US3767463A (en) * 1967-01-13 1973-10-23 Ibm Method for controlling semiconductor surface potential
US4060827A (en) * 1967-02-03 1977-11-29 Hitachi, Ltd. Semiconductor device and a method of making the same
NL162250C (nl) * 1967-11-21 1980-04-15 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen.
GB1255995A (en) * 1968-03-04 1971-12-08 Hitachi Ltd Semiconductor device and method of making same
JPS4813268B1 (de) * 1968-10-09 1973-04-26
US3967310A (en) * 1968-10-09 1976-06-29 Hitachi, Ltd. Semiconductor device having controlled surface charges by passivation films formed thereon
IT947673B (it) * 1971-04-16 1973-05-30 Ibm Procedimento atto a impedire o at tenuare l autodrogaggio o diffusio ne spontanea di impurita in dispo sitivi semiconduttori
JPS5219759B2 (de) * 1971-11-04 1977-05-30
US3912559A (en) * 1971-11-25 1975-10-14 Suwa Seikosha Kk Complementary MIS-type semiconductor devices and methods for manufacturing same
SE375881B (de) * 1972-11-17 1975-04-28 Asea Ab
JPS532552B2 (de) * 1974-03-30 1978-01-28

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0327412A1 (de) * 1988-01-13 1989-08-09 STMicroelectronics S.A. Passivierungsverfahren für eine integrierte Schaltung
EP0771028A2 (de) * 1995-10-28 1997-05-02 Philips Patentverwaltung GmbH Halbleiterbauelement mit Passivierungsaufbau
EP0771028A3 (de) * 1995-10-28 1998-06-24 Philips Patentverwaltung GmbH Halbleiterbauelement mit Passivierungsaufbau

Also Published As

Publication number Publication date
JPS623576B2 (de) 1987-01-26
US4542400A (en) 1985-09-17
JPS5627935A (en) 1981-03-18

Similar Documents

Publication Publication Date Title
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE3509899C2 (de) MOS-Transistoranordnung mit veränderlicher Leitfähigkeit
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE69624976T2 (de) Verfahren zur Herstellung von MOS-Leistungstransistoren
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2905022A1 (de) Integrierte halbleiterschaltung
DE3525396A1 (de) Vertical mosfet und verfahren zu seiner herstellung
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2441432A1 (de) Feldeffekt-transistor, damit aufgebaute logikschaltung und verfahren zur herstellung derselben
CH661150A5 (de) Verfahren zum erzeugen einer schmalen nut in einem substratgebiet, insbesondere einem halbleitersubstratgebiet.
DE3030862A1 (de) Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur
DE3030385A1 (de) Mos-halbleitervorrichtung und verfahren zur herstellung derselben
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I&amp;uarr;2&amp;uarr;L-Element
DE3329224C2 (de) Verfahren zur Herstellung einer Bi-CMOS-Halbleiterschaltung
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69128963T2 (de) Halbleitervorrichtung und Verfahren zu seiner Herstellung
DE3688711T2 (de) Integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung.
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8125 Change of the main classification
8126 Change of the secondary classification
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8131 Rejection