DE3020609C2 - Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element - Google Patents

Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element

Info

Publication number
DE3020609C2
DE3020609C2 DE3020609A DE3020609A DE3020609C2 DE 3020609 C2 DE3020609 C2 DE 3020609C2 DE 3020609 A DE3020609 A DE 3020609A DE 3020609 A DE3020609 A DE 3020609A DE 3020609 C2 DE3020609 C2 DE 3020609C2
Authority
DE
Germany
Prior art keywords
zone
transistor
base
collector
linear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3020609A
Other languages
English (en)
Other versions
DE3020609A1 (de
Inventor
Akihiko Tokio/Tokyo Furukawa
Koichi Kawasaki Kanagawa Kanzaki
Gen Yokohama Sasaki
Minoru Omiya Saitama Taguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP6675979A external-priority patent/JPS55160459A/ja
Priority claimed from JP9258579A external-priority patent/JPS5618460A/ja
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3020609A1 publication Critical patent/DE3020609A1/de
Application granted granted Critical
Publication of DE3020609C2 publication Critical patent/DE3020609C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

a) Auf einem Halbleitersubstrat (11) eines ersten Leitungstyps (P) werden vergrabene Schichten (14i, 142) eines zweiten Leitungstyps (N) mit hoher Störstellenkonzentration ausgebildet,
b) auf das Substrat (11) und die vergrabenen Schichten (14i, 14^) wird eine epitaktische Schicht (12) des zweiten Leitungstyps (N) aufgebracht,
c) durch Ausbilden einer Trennzone (13) des ersten Leitungstyps (P) wird die epitaktische Schi(5ii;(12) in mehrere Inselzonen (12i, 122) unterteilt, wobei zwischen dem Substrat (11) und jeder Inselzone (12i, I22) je eine vergrabene Schicht (14i, 142) liegt,
d) in einer ersten (12i) der Inselzonen (12j, 122), in welcher das PL-Element ausgebildet werden soll, wird eine Zone (15) .des zweiten Leitungstyps (N) mit hoher Störstellenkonzentration ausgebildet, die bis in die Tiefe der vergrabenen Schicht (14i) reicht,
e) in der ersten Inselzone (12|) wird eine Basiszone (17) de» Vertikaltransistors vom ersten Leitungstyp (P) mit geringer Störstellenkonzentration ausgebildet,
f) in der ersten Inselzone (17 ) wird die Injektorzone (16) vom ersten Leitungstyp (P) ausgebildet,
g) in einer zweiten (122) der Inselzonen (12i, 122) wird eine Basiszone (21) des linearen Transistors vom ersten Leitungstyp (P) mit geringerer Tiefe als die Basiszone (17) des Vertikaltransistors ausgebildet und
h) in der Basiszone (21) des linearen Transistor wird eine Emitterzone (22) und in der zweiten Inselzone (122) eine Kollektorkontaktzone (23) des linearen Transistors ausgebildet,
dadurch gekennzeichnet,
daß die Schritte e) und f) gleichzeitig ausgeführt werden und die Injektorzone (16) eine geringe Störstellenkonzentration aufweist,
daß nach dem Schritt e) bzw. f) in einem weiteren Schritt
i) eine Kollektorzone (18) des Vertikaltransistors vom zweiten Leitungstyp (N) in der Basiszone (17) des Vertikaltransistors mit einer niedrigeren Störstellenkonzentration als die der Emitterzone (22) des linearen Transistors ausgebildet wird, und
daß der Schritt g) nach dem Schritt i) ausgeführt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kollektorzone (18) des Vertikaltransistors eine Störstellenkonzentration von 2,0 χ 10l4cm-J aufweist und daß die Emitterzone (22) des linearen Transistors eine Störstellenkonzen-
trationvonl.O χ 1016Cm-3 besitzt
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Basiszone (17) des Vertikaltransistors mit einer Tiefe von 1,5 μπι oder mehr ausgebildet wird und daß die Basiszone (21) des linearen Transistors mit einer Tiefe von 0,5 μπι oder weniger ausgebildet wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kollektorzone (18) des Vertikaltransistors tiefer als die Basiszone (21) und die Emitterzone (22) des linearen Transistors ausgebildet wird.
Die vorliegende Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff des Patentanspruchs 1.
Zum Herstellen einer logischen Verknüpfungsschaltung ist es üblich, auf einen gemeinsamen Chip ein PL-Element und einen linearen Transistor gemeinsam auszubilden. Um auf einem gemeinsamen Chip das PL-Element und den linearen Transistor auszubilden, wird bisher auf einem P-Typ-Halbleitersubstrat eine epitaxiale Schicht vom N-Typ gebildet Die epitaxiale Schicht wird durch Trennzonen yom P+-Typ in mehrere Inselzonen vom N-Typ unterteilt Zwischen jeder Inselzone und dem Halbleitersubstrat wird eine vergrabene oder innere N+-Zone gebildet In der das PL-Element bildenden Inselzone sowie der den linearen Transistor bildenden Inselzone werden eine Injektorzone, eine Basiszone des Vertikaltransistors des PL-Elements bzw. eine Basiszone des linearen Transistors durch denselben Diffusionsprozeß gebildet
Gleichermaßen werden die Kollektorzone des Vertikaitransistors und die Emitter- und Kollektorzonen des linearen Transistors durch denselben Diffusionsvorgang gebildet In der so ausgebildeten Anordnung haben der vertikale Transistor des I2L-Elements und die Basiszone des linearen Transistors im wesentlichen dieselbe Diffusionstiefe. Hierdurch ergibt sich jedoch folgendes Problem: wenn in der N-Inselzone zwischen der vergrabenen N+-Zone und der Basiszone des Vertikaltransistors in dem PL-Element Minoritätsträger gespeichert werden, erhöht sich die Verzögerungszeit des Vertikaltransistors, und die Operationsgeschwindigkeit des PL-Elements nimmt ab. Vorzugsweise wird der Abstand zwischen der Basiszone und der vergrabenen Zone so klein wie möglich gemacht. Es ist jedoch notwendig, daß in dem linearen Transistor der Abstand zwischen der Basiszone und der vergrabenen Zone groß gemacht wird, damit die Emitter-Kollektor-Sperr- bzw. Durchbruchspannung groß wird. Dies bedeutet, daß das PL-Element und der lineare Transistor entgegengesetzten Forderungen entsprechen müssen. Beim beschriebenen Verfahren ist den Anforderungen aus den genannten Gründen nicht genügt, und daher besteht die Notwendigkeit, daß die Eigenschaften entweder des PL-Elements oder des linearen Transistors verschlechtert werden, oder daß zwischen den beiden Eigenschaften ein Kompromiß erzielt wird.
Ein Verfahren der im Oberbegriff des Patentanspruchs 1 angegebenen Art ist aus der DE-OS 25 57 911 bekannt. Das bekannte Verfahren dient der Erzielung einer hohen Stromverstärkung des PL-Elements einerseits und einer hohen Spannungsfestigkeit des linearen Transistors andererseits. Bei der nach diesem Verfahren hergestellten Anordnung sind keine Schaltzeiten erziel-
bar, da die Kollektor-PN-Übergänge beiderseitig hochohmig sind. Bei diesem Verfahren ist die epitaktische Schicht in zwei nacheinander aufgebrachte Teilschichten unterteilt Die Basiszone des I2L-Elements wird durch Ionenimplantation in die freiliegende Oberfläche der ersten der beiden Teilschichten eingebracht Danach wird die zweite Teilschicht der Epitaxialschicht aufgebracht In dieser zweiten Teilschicht werden dann gleichzeitig die Basiszone des linearen Transistors, die Injektorzone des I2L-Elements sowie Kontaktzonen für die Basiszone des Vertikaltransistors des PL-Elements ausgebildet Der zwischen mehreren solcher Kontaktzonen eingeschlossene Teil der rweiten Teilschicht der epitaktischen Schicht stellt den Kollektor des Vertikaltransistors dar. In einem folgenden Schritt werden dann Kontaktzonen für den Kollektor des Vertikaltransistors gemeinsam mit einer Emitterzone und einer Kollektorkontaktzone des linearen Transistors ausgebildet. Dabei hat die Emitterzone des linearen Transistors einen höheren Dotierungsgrad als die beiden Teilschichten der epi taktischen Schicht und damit auch als der Kollekto' des Vertikaltransistors. Bei diesem Stand der Vechnik werden im wesentlichen das I2L-Element und der lineare Transistor gleichzeitig auf dem Chip ausgebildet Dabei bestimmt die Dicke der epitaktischen Schicht die Emitter-Kollektor-Durchbruchspannung und auch die effektive Emittertiefe. Zwar lassen sich mit dem bekannten Verfahren die Basis des Vertikaltransistors und diejenige des linearen Transistors in verschiedenen Tiefen ausbilden, doch sind hierbei durch die Dicken der beiden Teilschichten der epitaktischen Schicht relativ enge Grenzen gesetzt, da diese Dicken nicht beliebig gewählt werden können.
Ein anderes Verfahren ist aus der DE-OS 28 35 330 (Stand der Technik nach §3 (2) Nr. 1 PatG) bekannt Bei diesem Verfahren, mit dem dasselbe Ziel wie beim vorgenannten Verfahren erreicht werden soll, wird nach Ausbildung von vergrabenen Schichten und dann einer epitaktischen Schicht die Basiszone für das I2L-Element hergestellt. Die Ausbildung der Injektorzone des PL-Elements kann gleichzeitig erfolgen. Die Eindringtiefe des Dotierstoffs liegt hierbei zwischen 2 und 6 μΐη. In einem folgenden Verfahrensschritt wird die Basiszone des linearen Transistors mit einer Eindringtiefe des Dotierstoffs im Bereich von 1,5 bis 3,5 μπι hergestellt. Anschließend wird in der den linearen Transistor enthaltenden Inselzone der epitaktischen Schicht der Kollektor des linearen Transistors und in dessen Basiszone der Emitter ausgebildet. Gleichzeitig wird der Kollektor des PL-Elements diffundiert. Der Kollektor des PL-Elements und der Emitter des linearen Transistors haben die gleiche Störstellenkonzentration.
Aufgabe der Erfindung ist es, ein Verfahren der eingangs angegebenen Art zu schaffen, das die Herstellung einer ein PL-Element und einen linearen Transistor enthaltenden integrierten Schaltung erlaubt, bei der die Be'riebsgeschwindigkeit des PL-Elements und die ; Emitter-Kollektor-Durchbruchsspannung des linearen Transistors weiter erhöht sind.
; Diese Aufgabe wird durch die Merkmale des kenn= zeichnenden Teils des Patentanspruchs 1 gelöst.
; Bei dieser Lösung werden das PL-Element und der lineare Transistor auf einem Chip in verschiedenen ■Schritten hergestellt. Wenn die Störstellenkonzentration der Kollektorzone des Vertikaltransistors im I2L- '■■ Element gleich derjenigen der Emitterzone des linearen ^Transistors ist, dann führt die gleichzeitige Ausbildung einer Kollektorkontaktzone und der Emitterzone dazu, daß sich die Tiefe der Kollektorzone infolge der Dotierstoffdiffusioi· für die Kollektorkontaktzone ändert Dies führt zu einer Änderung der Tiefe der effektiven Basiszone des Vertikaltransistors, des Abstands zwischen der Kollektorzone und der Basiszone einerseits und dem Übergang zwischen der Basiszone und der Inselzone andererseits. Die Änderung dieser Tiefe bewirkt eine Änderung der Schaltgeschwindigkeit des PL-Elements. Bei dem beanspruchten Verfahren tritt dieses Problem nicht auf. Da die effektive Basiszone des Vertikaltransistors des PL-Elements einerseits und diejenige des linearen Transistors andererseits in getrennten Schritten ausgebildet werden, kann die Basistiefe frei gewählt werden, so daß sich einerseits eine hohe Schaltgeschwindigkeit für das PL-Element und andererseits eine hohe Durchbruchspannung für den linearen Transistor ergeben. Die gleichzeitige Ausbildung von Injektorzone und Basiszone des PL-Elements erlaubt einen geringen Abstand zwischen diesen beiden Zonen, der den Ladungsträgerfluß von der Injektorzonc zur Basis verstärkt und damit zur angestrebten Erhöhung der Schaltgeschwindigkeit des PL-Elements beiträgt.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen und der Zeichnung näher erläutert Es zeigt
F i g. 1 einen Querschnitt des Aufbaus einer nach dem erfindungsgemäßen Verfahren hergestellten integrierten Schaltung;
F i g. 2A bis 2H Querschnittansichten einer integrierten Schaltung gemäß F i g. 1 entsprechend den Herstellungsschritten;
F i g. 3 einen Querschnitt einer integrierten Schaltung zur Erläuterung eines weiteren Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
In einer in F i g. 1 dargestellten integrierten Schaltung ist eine auf einem P-Typ-Ha!bleitersubstrat 11 befindliche epitaxiale Schicht 12 vom N~-Typ durch P+-Typ-Trennzonen 13 in mehrere Inselzonen 12|, 122... unterteilt. Zwischen dem Halbleitersubstrat 11 und entsprechenden Inseizonen 12|, 122... sind innere oder vergrabene N+-Typ-Schichten 14,, 142... ausgebildet In der Inselzone 12i ist eine N + -Typ-Zone 15 ausgebildet, die sich bis zu der vergrabenen N+-Typ-Schicht 14i erstreckt In den Inseizonen 12] sind voneinander getrennt P--Typ-Zonen 16 und 17 ausgebildet: die P--Typ-Zone 16 dient als Injektor für das PL-Element 10, die P--Typ-Zone 17 dient als Basis eines Vertikaltransistors. In der P--Zone 17 ist eine N-Typ-Zone 18 ausgebildet, die als Kollektor des Vertikaltransistors dient. Ohmsche Kontaktzonen vom P-Typ, 16a und 17a, sind in den P--Zonen 16 bzw. 17 ausgebildet. In der N-Zone 18 ist eine Ohmsche Kontaktzone 18a vom N+-Typ ausgebildet. In der Inselzone 122 vom N~-Typ ist eine P-Zone 2i flach ausgebildet, die als Basis eines linearen Transistors 20 dient. In der P-Zone 21 und der Inselzone 122 sind N+-Zonen 22 bzw. 23 piusgebildet, die als Emitterzone bzw. Kollektorkontaktzone des linearen Transistors dienen. Auf der Oberfläche der oben erläuterten integrierten Schaltung ist eine Kontaktlöcher aufweisende Isolierschicht 24 ausgebildet. Durch die Kontaktlöcher sind Al-Elektroden 25,26,27,28,29 und 9 geführt.
Da das PL-Element dit tief ausgebildete Basiszone 17
Ga des Vertikaltransistors aufweist and die Basiszone des linearen Transistors flach ausgebildet ist, ist die maximale Operationsgeschwindigkeit des PL-Elements doppelt so hoch wie bei einer herkömmlichen Schaltung hei Her
ein herkömmliches I2L-Element und ein linearer Transistor gemeinsam vorhanden sind. Darüber hinaus wurde festgestellt, daß die Kollektor-Emitter-Durchbruchspannung des linearen Transistors einen Wert von 20 V oder mehr erreicht.
Die Herstellung der in F i g. 1 gezeigten Schaltung soll im folgenden erläutert werden.
Wie man in F i g. 2A sieht, wird auf einem P-Typ-Siliciumsubstrat 11 eine epitaxiale Schicht 12 vom N~-Typ ausgebildet, die einen spezifischen Widerstand von leucin sowie eine Stärke von 3,5 μπι aufweist. Zwischen dem Siliciumsubstrat 11 und der epitaxialen Schicht 12 werden vergrabene N+-Schichten 14|, 142... ausgebildet. Auf der epitaxialen Schicht 12 wird eine
eine Fotomaske 38 gebildet, und unter Verwendung der Maske 38 werden Arsenionen in die Basiszone 21 des linearen Transistors, die Inselzone 122 und die Kollektorzone 18 des Vertikaitransistors injiziert, woran sich eine Wärmebehandlung anschließt. Durch diesen Vorgang werden in der Basiszone 21 bzw. der Inselzone 122 eine N+-Emitterzone 22 und eine N+ -Kollektorkontaktzone 23 ausgebildet, wobei die Emitterzone 22 eine Tiefe von 0,2 μ hat. In der Kollektorzone 18 wird eine
ίο Ohmsche Kontaktzone 18a ausgebildet. Dann wird auf der sich ergebenden Struktur eine Oxidschicht gebildet, und es werden Kontaktlöcher geformt. Anschließend wird auf die Oberfläche der sich ergebenden Struktur Aluminium-Silicium für die Bildung der Elektroden auf-
Oxidschicht 30 wird die epitaxiale Schicht 12 teilweise freigelegt. Dann wird auf der freigelegten Oberfläche
mwi wpitct/iioi^ll ^t-Hl^lu 1Λ. UIIU UCI VSAlUSCfUWlIt JV CIIlC dotierte P+-Schicht 31 gebildet, wie man in Fig.2B
Oxidschicht 30 gebildet. Durch selektives Fotoätzen der 15 gedampft, wobei die Struktur einer Musterbildung aus-Λ J-L u' ■' ·■.-.·.--.■ gesetzt wird, so daß sich die Elektroden 9 und 2 bis 29
bilden, wie in Fig. 2H gezeigt ist. Durch Anwendung ucS uucii ei irtuiei ten !uiieiiiiiipiaiiiaiiunsveriahrcn kann die Basiszone des Vertikaltransistors des 12L-Elements
sieht. Durch Wärmebehandlung werden Störstellen von 20 tief ausgebildet und die Basiszone des linearen Transider dotierten Schicht 31 in die epitaxiale Schicht 12 stors flach ausgebildet werden. Beide Elemente können diffundiert, um Trennzonen 13 vom P+-Typ zu bilden. auf einem gemeinsamen Chip ausgebildet werden, ohne Folglich wird die epitaxiale Schicht 12 in mehrere Insel- daß die Eigenschaften des I2L-Elements und des lineazonen 12,, 122... vom N--Typ unterteilt. Nachdem die ren Transistors beeinträchtigt sind. Bei dem oben erläu-Oxidschicht 30 und die dotierte Schicht 31 entfernt sind, 25 terten Verfahren wird das I2L-Element früher gebildet, wird in dem in F i g. 2C veranschaulichten Prozeß mit- Dies geschieht, damit die Wärmebehandlung oder das tels chemischen Aufdampfens auf der gesamten Oberfläche der epitaxialen Schicht 12 eine Oxidschicht 32
gebildet, und dann werden durch Fotoätzen selektiv
Öffnungen erzeugt, um die Inselzone 12, teilweise frei- 30
zulegen. Auf der Oxidschicht 32 und freigelegten Teilen
der Inselzone 12t wird eine dotierte Schicht 33 vom
N +-Typ gebildet. Die in der dotierten Schicht 33 enthal
tenen Störstellen werden in die Inselzone 12i eindiffun-
Eintreib.äi beim Bilden der aktiven Zone eines normalen linearen Transistors das I2L-Element weniger beinflußt.
Da bei dem oben erläuterten Ausführungsbeispiel die Störstellenkonzentration der Koilektorzone des Vertikaltransistors niedriger ist als diejenige der Emitterzone des linearen Transistors, wobei die Basiszone des Vertikaltransistors tief ausgebildet und die Basiszone des Ii-
diert, um eine N+ -Zone 15 zu bilden. Nachdem die do- 35 nearer, Transistors flach ausgebildet ist, werden die eintierte Schicht 33 und die Oxidschicht 32 entfernt sind, gangs genannten Eigenschaften des I2L-E!ements und wird auf der gesamten Oberfläche der epitaxialen des linearen Transistors weiter verbessert Schicht 12 eine i00 nm starke Oxidschicht 34 gebildet, Fig.3 zeigt ein weiteres Ausführungsbeispiel von
wie man in Fig. 2D erkennt. Auf der Oxidschicht 34 dem nur die Unterschiede gegenüber dem vorhergehenbefindet sich eine Fotolackmaske 35, durch die Borionen 40 den Ausführungsbeispiel erläutert werden sollen. In mit einer Konzentration von 2 χ lO'Vcm3 in die Insel- F i g. 3 ist mit 41 der Vertikaltransistor des I2L-Elements zone 12i injiziert werden, und nach Wärmebehandlung bezeichnet, während 42 den linearen Transistor bezeichwerden eine P--Injektorzone 16 und eine Basiszone 17 net Wie beim vorangegangenen Ausführungsbeispiel in der Zone 12, ausgebildet. Die P--Basiszone 17 wird ist die Basiszone 43 des Vertikaltransistors 41 tiefer ausmit einer Stärke von 1,5 μπι und einem spezifischen Wi- 45 gebildet als die Basiszone 45 des linearen Transistors 42. derstand von 2kß/D ausgebildet Die Maske 35 wird Bei diesem Ausführungsbeispiel hat die Basiszone 43 entfernt. In einem in Fig.2E angedeuteten Vorgang eine Tiefe von 2 μπι oder mehr, während die Basiszone wird eine Maske 36 für den Kollektor durch Fotoätzen 45 eine Tiefe von 0,5 μπι oder weniger besitzt Die Störin der Oxidschicht 34 ausgebildet, und unter Verwen- Stellenkonzentration der Kollektorzone 44 des Vertikaldung der Kollekt-rmaske werden Phosphorionen mit 50 transistors 41 ist niedriger eingestellt als diejenige der
einer Konzentration von 2 χ lO'Vcm3 injiziert, woran sich eine Wärmebehandlung anschließt Hierdurch wird eine Kollektorzone 18 mit einer Tiefe von 1,0 μπι in der Basiszone 17 ausgebildet Nach Entfernen der Kollektormaske 36 wird auf der Oxid 34 eine Fotolackmaske 37 für die Basis des linearen Transistors und die Ohmschen Kontakte gebildet
Durch die Fotolackmaske 37 werden Borionen mit einer Konzentration von 1 χ lO'Vcm3 in die Injektor-
Emitterzone 46 des linearen Transistors. Die Basis 43 besitzt eine Doppelstruktur, daß heißt sie besteht aus einem inneren Basisabschnitt 43a, der unmittelbar unterhalb der Kollektorzone 44 liegt, und einem äußeren Basisabschnitt 436, der den inneren Basisabschnitt 43a umgibt Die Störstellenkonzentration des inneren Basisabschnitts 43a ist geringer als diejenige des äußeren Basisabschnitts 43Z>. Bei dem in Fig.3 dargestellten Ausführungsbeispiel betragen die Kollektor-Emitter
zone 16, die Basiszone 17 und die Inselzone 122 injiziert, 60 Durchbruchsspannung VCEo und die Kollektor-Basisworan sich eine Wärmebehandlung anschließt Hier- Durchbruchsspannung VCBo des Vertikaltransistors 41 7
bis 8 Volt bzw. 9 bis
durch wird, wie man in F i g. 2F erkennt, eine Basiszone 21 eines linearen Transistors in der Inselzone 122 gebildet so daß die Basiszone eine Tiefe von 0.5 um und einen spezifischen Widerstand von 500 Ω/D hat Ohmsehe Kontaktzonen 16a und 17a werden in der Injektor- und Basiszone 16 bzw. 17 ausgebildet In einem in F i g. 2G angedeuteten Vorgang wird mittels Fotoätzens
10 Volt während die maximale Betriebsgeschwindigkeit 6 ns beträgt
Hierzu 4 Blatt Zeichnungen

Claims (1)

Patentansprüche:
1. Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem PL-Element, das einen Vertikaltransistor und eine Injektorzone (16) aufweist, und mit wenigstens einem linearen Transistor, mit folgenden Schritten:
DE3020609A 1979-05-31 1980-05-30 Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element Expired DE3020609C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6675979A JPS55160459A (en) 1979-05-31 1979-05-31 Semiconductor integrated circuit
JP9258579A JPS5618460A (en) 1979-07-23 1979-07-23 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
DE3020609A1 DE3020609A1 (de) 1980-12-04
DE3020609C2 true DE3020609C2 (de) 1985-11-07

Family

ID=26407959

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3020609A Expired DE3020609C2 (de) 1979-05-31 1980-05-30 Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element

Country Status (3)

Country Link
US (1) US4404738A (de)
DE (1) DE3020609C2 (de)
GB (1) GB2054263B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3026779A1 (de) * 1979-07-16 1981-02-12 Matsushita Electric Ind Co Ltd Integrierte halbleiterschaltung
JPS5792858A (en) * 1980-12-01 1982-06-09 Hitachi Ltd Semiconductor integrated circuit device and manufacture thereof
DE3174824D1 (en) * 1980-12-17 1986-07-17 Matsushita Electric Ind Co Ltd Semiconductor integrated circuit
EP0093304B1 (de) * 1982-04-19 1986-01-15 Matsushita Electric Industrial Co., Ltd. Integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben
US4546539A (en) * 1982-12-08 1985-10-15 Harris Corporation I2 L Structure and fabrication process compatible with high voltage bipolar transistors
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법
US5070381A (en) * 1990-03-20 1991-12-03 Texas Instruments Incorporated High voltage lateral transistor
US5190884A (en) * 1991-01-18 1993-03-02 Exar Corporation Method of making vertical PNP transistor
KR950011017B1 (ko) * 1991-07-01 1995-09-27 미쯔시다덴기산교 가부시기가이샤 반도체장치 및 그 제조방법
JPH05102175A (ja) * 1991-10-07 1993-04-23 Sharp Corp 半導体装置の製造方法
US5455189A (en) * 1994-02-28 1995-10-03 National Semiconductor Corporation Method of forming BICMOS structures
US5932922A (en) * 1994-08-08 1999-08-03 Semicoa Semiconductors Uniform current density and high current gain bipolar transistor
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
DE19614876C1 (de) * 1996-04-16 1997-11-13 Telefunken Microelectron Verfahren zur Herstellung einer integrierten Halbleiteranordnung mit I·2·L-Logikinvertern in Kombination mit hochsperrenden NPN-Transistoren
EP0809286B1 (de) * 1996-05-14 2003-10-01 STMicroelectronics S.r.l. Verfahren zur Herstellung von Halbleiterbauteilen mit verschiedenartigen vergrabenen Dotierungsgebieten

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3566218A (en) * 1968-10-02 1971-02-23 Nat Semiconductor Corp The Multiple base width integrated circuit
US3817794A (en) * 1971-08-02 1974-06-18 Bell Telephone Labor Inc Method for making high-gain transistors
US3962717A (en) * 1974-10-29 1976-06-08 Fairchild Camera And Instrument Corporation Oxide isolated integrated injection logic with selective guard ring
DE2453134C3 (de) * 1974-11-08 1983-02-10 Deutsche Itt Industries Gmbh, 7800 Freiburg Planardiffusionsverfahren
GB1558281A (en) * 1975-07-31 1979-12-19 Tokyo Shibaura Electric Co Semiconductor device and logic circuit constituted by the semiconductor device
JPS5247383A (en) * 1975-10-13 1977-04-15 Toshiba Corp Semiconductor device
DE2557911C2 (de) * 1975-12-22 1982-11-04 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum Herstellen einer monolithisch integrierten Schaltung
JPS5338276A (en) * 1976-09-20 1978-04-08 Toshiba Corp Semiconductor device
US4115797A (en) * 1976-10-04 1978-09-19 Fairchild Camera And Instrument Corporation Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector
US4087900A (en) * 1976-10-18 1978-05-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions
DE2715158A1 (de) * 1977-04-05 1978-10-19 Licentia Gmbh Verfahren zur herstellung mindestens einer mit mindestens einer i hoch 2 l-schaltung integrierten analogschaltung
US4228448A (en) * 1977-10-07 1980-10-14 Burr Brown Research Corp. Bipolar integrated semiconductor structure including I2 L and linear type devices and fabrication methods therefor
DE2835330C3 (de) * 1978-08-11 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Integrierter bipolarer Halbleiterschaltkreis sowie Verfahren zu seiner Herstellung
US4272307A (en) * 1979-03-12 1981-06-09 Sprague Electric Company Integrated circuit with I2 L and power transistors and method for making

Also Published As

Publication number Publication date
GB2054263A (en) 1981-02-11
GB2054263B (en) 1983-07-20
DE3020609A1 (de) 1980-12-04
US4404738A (en) 1983-09-20

Similar Documents

Publication Publication Date Title
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE3509899C2 (de) MOS-Transistoranordnung mit veränderlicher Leitfähigkeit
DE2745857C2 (de)
DE69332847T2 (de) BiCDMOS-Herstellungstechnologie
DE69030415T2 (de) Verfahren zur Herstellung eines DMOS Transistors
DE69029942T2 (de) Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3020609C2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
EP1078402B1 (de) Halbleiteranordnung mit gräben zur trennung von dotierten gebieten
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE3030862A1 (de) Halbleitervorrichtung mit einer mehrschichtigen isolationsstruktur
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE68928763T2 (de) Verfahren zur Herstellung von isolierten vertikalbipolaren und JFET-Transistoren und entsprechender IC
DE2219696A1 (de) Verfahren zur Isolationsbereichsbildung
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE68929268T2 (de) Herstellungsprozess für bipolare Sinkerstruktur
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8339 Ceased/non-payment of the annual fee