DE2557911C2 - Verfahren zum Herstellen einer monolithisch integrierten Schaltung - Google Patents

Verfahren zum Herstellen einer monolithisch integrierten Schaltung

Info

Publication number
DE2557911C2
DE2557911C2 DE19752557911 DE2557911A DE2557911C2 DE 2557911 C2 DE2557911 C2 DE 2557911C2 DE 19752557911 DE19752557911 DE 19752557911 DE 2557911 A DE2557911 A DE 2557911A DE 2557911 C2 DE2557911 C2 DE 2557911C2
Authority
DE
Germany
Prior art keywords
circuit part
zone
layer
transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19752557911
Other languages
English (en)
Other versions
DE2557911A1 (de
Inventor
Hans Dipl.-Ing. 7830 Emmendingen Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19752557911 priority Critical patent/DE2557911C2/de
Priority to GB5253276A priority patent/GB1523517A/en
Priority to IT3060376A priority patent/IT1065296B/it
Priority to FR7638715A priority patent/FR2336798A1/fr
Publication of DE2557911A1 publication Critical patent/DE2557911A1/de
Application granted granted Critical
Publication of DE2557911C2 publication Critical patent/DE2557911C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit einem 12L-Schaltungsteil und einen bipolaren Analogschaltungsteil gemäß dem Oberbegriff des Anspruchs 1, wie es dem Bild 12 und dem Abschnitt 6.1 der Literaturstelle »Valvo-Berichte«, Band XVlII, Heft 1/2 (April 1974) Seiten 215 bis 226 entnommen werden kann.
Dieses Auslegungsprinzip der »integrierten Injektionslogik (I2L)« wird auch als »Merged Transistor Logic« — vgL »1972 IEEE International Solid-State Circuits Conference« Digest of Technical Papers. Seiten 90 bis 93 — bezeichnet Die Hauptmerkmale dieses Auslegungsprinzips sind an der Halbleiteroberfläche liegende Kollektorzonen und für eine Mehrzahl von Transistoren des I2L-Schaltungsteils gemeinsame
1 njektoren, die als Teil einer lateralen Transistorstruktur den Stromfluß in den vertikal betriebenen Transistoren steuern und als Stromquellen dienen.
Da Analogschaltungen bekanntlich mit relativ hohen Versorgungsspannungen betrieben werden, sind epitaktische Schichten hohen spezifischen Widerstandes (etwa
2 bis 3 Qcm) und relativ großer Dicke (ca. 15 μπι) erforderlich. Dabei sind aber die für die I2L-Schaltungen erforderlichen Stromverstärkungen der Transistoren, deren Kollektoren bekanntlich an der Halbleiteroberfläche liegen, schwer zu realisieren.
Der Erfindung liegt daher die Aufgabe zugrunde, im I2L-Schaltungsteil eine relativ hohe Stromverstärkung ohne Verminderung der Spannungsfestigkeit im Analogschaltungsteil zu realisieren.
Die vorstehend genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 ingegebenen Merkmale gelöst
Aus der US-PS 35 95 713 ist zwar ein Verfahren zum Anbringen einer Epitaxialschicht bekannt, welche aus zwei übereinander angeordneten Teilschichten des einen Leitungstyps besteht, zwischen denen eine Schicht des anaeren Leitungstyps angeordnet wird. Aus dieser Schicht wird aber nicht wie beim Verfahren nach der Erfindung eine relativ niedrig dotierte Basiszone eines I2L-Transistors, sondern die relativ hochdotierte Kollektorzone eines Analog-Transistors ausdiffundiert
Das Verfahren der Erfindung wird im folgenden anhand der zwei Ausführungsbeispiele betreffenden Zeichnung erläutert, deren
F i g. 1 im Querschnitt senkrecht zur Oberfläche einer Halbleiterplatte die Ausschnittansicht einer monolithisch integrierten Schaltung mit einem PL-Schaltungsteil und einem bipolaren Analogschaltungsteil zeigt, deren
F i g. 2 zur Erläuterung einer vorteilhaften Abwandlung des Verfahrens dient und deren
F i g. 3 ausschnittsweise eine Aufsicht auf eine durch das Verfahren nach der Erfindung hergestellte monolithisch integrierte Schaltung betrifft, deren Querschnittsansicht entlang der Schnittlinie A-A'\n den Fi g. 1 und 2 dargestellt ist.
Bei dem Verfahren nach der Erfindung wird sowohl für den I2L-Schaltungsteil A als auch für den Analogschaltungsteil B eine aus zwei Teilschichten 5 und 5' bestehende Epitaxiaischicht einheitlicher Dicke auf ein ebenes Substrat 6, vorzugsweise auf einer Oberfläche einer Halbleiterpiatte, aufgebracht Das Einbringen der verschiedenen Zonen erfolgt unter Anwendung des allgemein bekannten Planardiffusionsverfahrens, vorzugsweise unter Verwendung von Silizium als Halbleitermaterial.
Abgesehen vom Aufbringen einer aus zwei Teilschichten 5 und 5' bestehenden Epitaxialschicht und eines im Prinzip bekannten subepitaxialen Diffusionsprozesses zum Herstellen der Basiszone I des 12L-Schaltungsteils wird die allgemein bekannte Standard-Bipolartechnologie angewendet. Diese umfaßt die Diffusion von Zwischenschichten, beispielsweise 3 und 4, sogenannte »vergrabene Schichten«, das folgende Aufbringen einer Epitaxialschicht, danach anschließend einen Diffusionsprozeß zum Herstellen von Isolierzo-
den — beispielsweise IO — und daran anschließend den Basisdiffusionsprozeß und den Emitterdiffusionsprozeß. Es erübrigt sich daher, die einzelnen Diffusionsschritte inhand einzelner Figuren zu erläutern. Das Verfahren nach der Erfindung kommt aber zur Lösung der genannten Aufgabe mit einem Minimum an zusätzlichen Diffusionsprozessen aus.
Das Verfahren nach der Erfindung wird wie üblich an einer in die einzelnen monolithisch integrierten Schaltungen zu zerlegenden Halbleiterplatte durchgeführt. Obwohl in der Zeichnung und in der folgenden Beschreibung lediglich von einem PL-Schaltungsteil A mit einem Planartransistor und einem Analogschaltungsteil B mit einem Planartransistor die Rede ist, richtet sich natürlich die. Anzahl der PL-Schaltungsteile und der Analogschaitungsteile nach der zu realisierenden Schaltung.
Beim bevorzugten Ausführungsbeispiel wird von einem plattenförmigen Substrat 6 aus Silizium des zweiten Leitungstyps, beispielsweise p-leitend, ausgegangen, in dessen einer Oberflächenseite un'erhalb der noch herzustellenden Basiszonen 1 und 2 der beiden Schaltungsteile A und B je eine relativ dochdotierte Zwischenschicht 3 und 4 des ersten Leitungstyps (n+-leitend) eingebracht wird.
Danach wird mit einheitlicher Dic'-.c von vorzugsweise 5 bis 10 μπι die erste N~-leitende Teilschicht 5 mit einem spezifischen Widerstand zwischen 1 und 3 Hern aufgebracht.
Danach wird zur Herstellung der Basiszone 1 des PL-Schaltungsteils A in die freiliegende Oberfläche der Teilschicht 5 durch Ionenimplantation innerhalb der Berandung der Zwischenschicht 3 dieses PL-Schaltungsteils A eine relativ schwachdotierte Schicht vom zweiten Leitungstyp, hier P- -leitend, eingebracht. Unter relativ schwach dotiert wird eine solche Störstellenkonzentration verstanden, welche in der aus dieser Zwischenschicht ausdiffundierenden Basiszone 1 nach Durchführung sämtlicher Hochtemperaturprozesse eine Störstellenkonzentration von 1016 bis 1017 cm-3, beispielsweise 5 · 10"> cm-3, ergibt.
Danach wird epitaxial auf die freiliegende Oberfläche der ersten Teilschicht 5 eine zweite Teilschicht 5' gleichen Leitungstyps und gleicher Störstellenkonzentration wie die erste Teilschicht 5 aufgebracht. Vor einer gleichzeitigen Planardiffusion der Emitterzone 7 und einer Kollektorkontaktierungszone 13 im Analogschaltungsteil B und mindestens einer Kollektorzone 8 des Planartransistors im I2L-Schaltungsteil A entsprechend der herkömmlichen Standard-Bipolartechnologie wird anschließend entsprechend dem Verfahren nach der Erfindung eine die aus der schwachdotierten Schicht diffundierenden Basiszone 1 berührende Kontaktierungszone 9 in die freiliegende Oberfläche der zweiten Teilschicht 5' gleichzeitig mit der Basiszone 2 im Analogschaltungsteil B diffundiert. Vorzugsweise gleichzeitig wird die Injektorzone 11 des PL-Schaltungsteils A hergestellt
Die Planardiffusionsprozesse zum Herstellen der die Zwischenschicht 3 berührenden Trennzone 12 im I2L-Schaltungsteil und zum Herstellen der die Epitaxialschicht durchdringenden Isolierzone 10 können in einem Diffusionsprozeß von der freiliegenden Oberflächenseite der zweiten Teilschicht 5' erfolgen, wobei eine Struktur gemäß der Fig. 1 entsteht Die Trennzone 12 und die Isolierzone 10 können aber auch in zwei
ίο Diffusionsprozessen hergestellt werden, wobei der erste subepitaxial aus einer Zwischenschicht an der Grenzfläche zwischen der ersten Teilschicht 5 und der zweiten Teilschicht 5' und der zweite Diffusionsprozeß gleichzeitig mit der Emitterdiffusion im I2L-Schaltungsteil A und mit der Basisdiffusion im Analogschaltungsteil B stattfindet, so daß eine Struktur gemäß der Fig.2 entsteht Das zuletzt genannte Verfahren hat den Vorteil eines geringeren Oberflächenbedarfs an Halbleitermaterial. Bei der Emitterdiffusion werden im übrigen außer der Emitterzone 7 und der Kollektorkontaktierungszone 13 im Analogschaltungsteil die Kollektorzonen 8 des I2L-Schaltungsteils A hergestellt.
Die Figuren der Zeichnung zeigen im PL-Schaltungsteil A einen Planartransistor mit drei Kollektoren 8. Die gemeinsame Emitterzone besteht aus der relativ niederohmigen Zwischenschicht 3 und einer relativ hochohmigen aktiven Emitterteilzone, welche Ausschnitt der Teilschicht 5 ist. Die Kollektoren im I2L-Schaltungsteil A bestehen aus den niederohmigen
-'" Kollektorzonen 8 und angrenzenden Bereichen der Teilschicht 5' bis zur Basiszone 1.
Im Hinblick auf die angestrebte Stromverstärkung im I2L-Schaltungsteil A ist es vorteilhaft, eine Kontaktierungszone 9 zu diffundieren, die die Kollektorzonen 8,
Vi bzw. die Kollektorzone 8 bei einem Planartransistor mit nur einer Kollektorzone, des Planartransistors im 12L-Schaltungsteil A umgibt.
Obwohl die Dotierungskonzentration der aktiven Emitterzone oberhalb der Zwischenschicht 3 nur um etwa eine Größenordnung unterhalb der Dotierungskonzentration der Basiszone 1 liegt, werden selbst bei kleinen Kollektorströmen hohe Stromverstärkungswerte erhalten, da die aus der Basiszone 1 in die Emitterzone des Planartransistors im PL-Schaltungsteil A injizierten Minoritätsladungsträger an dem sich
zwischen dem Übergang der Teilschicht 5 und der Zwischenschicht 3 aufbauernden Driftfeld reflektiert werden.
Wegen der erforderlichen relativ geringen Verunreinigungskonzentration in der Basiszone 1 des Planartransistors im PL-Schaltungsteil A ist beim Verfahren nach der Erfindung eine Ionenimplantation vorgesehen, da eine Diffusionsdotierung aufgrund der erforderlichen Genauigkeit gegenwärtig nicht möglich ist. Es sind kurze Schaltzeiten erzielbar, da die Kollektor-pn-Übergänge beiderseitig hochohmig sind.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zum Hersteilen einer monolithisch integrierten Schaltung mit einem 12L-Schaltungsteil (A) und einem bipolaren Analogschaltungsteil (B), die beide jeweils mindestens einen Planartransistor aufweisen, in einer von mindestens einer Isolationszone (10) durchdrungenen Epitaxialschicht (5,5') des ersten Leitungstyps auf einem Substrat (6) des zweiten Leitungstyps angeordnet sind, bei dem nach Einbringen je einer relativ hochdotierten Zwischenschicht (3, 4) des ersten Leitungstyps in eine Oberflächenseite des ebenen Substrats (6) unterhalb der im I:L-Schaltungsteil (A) und im Analogschaltungsteil (B) herzustellenden Basiszonen (1, 2) auf is diese Oberflächenseite die Epitaxialschicht aufgebracht wird, und bei dem die Emitterzone (7) des Transistors im Analogschaltungsteil (B) und mindestens eine niederohmige Kollektorzone (8) des Transistors im 12L-Schaltungsteil (A) gleichzeitig eindiffundiert werden, dadurch gekennzeichnet,
daß zunächst eine erste Teilschicht (5) der Epitaxialschicht aufgebracht wird, daß danach in die freiliegende Oberfläche dieser Teilschicht (5) durch Ionenimplantation innerhalb der Berandung der Zwischenschicht (3) des I2L-Schaltungsteils (A) eine relativ schwachdotierte Schicht vom zweiten Leitungstyp eingebracht wird,
daß dann auf die freiliegende Oberfläche der ersten Jo Teilschicht (5) eine zweite Teilschicht (5') der Epitaxialschicht aufgebracht wird und daß vorder gleichzeitigen Diffusion der Emitterzone und der niederohmigen Kollektorzone eine Kontaktierungszone (9) für die aus der schwachdotierten Schicht ausdiffundierende Basiszone (1) des Transistors im I2L-Schaltungsteil gleichzeitig mit der Basiszone (2) des Transistors im Analogschaltungsteil (B) in die freiliegende Oberfläche der zweiten Teilschicht (5') diffundiert wird. «o
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die die Basiszone (1) des Transistors im I2L-Schaltungsteil (A) berührende Kontaktierungszone (9) so diffundiert wird, daß sie die Kollektorzone(n) (8) dieses Transistors umgibt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die schwachdotierte Schicht mit solcher Konzentration implantiert wird, daß die Dotierstoffkonzentration in der Basiszone (1) des Transistors im I2L-Schaltungsteil (A) um etwa eine so Größenordnung über der der ersten Teilschicht (5) liegt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Dotierstoffkonzentration in der Basiszone (1) zwischen 10" und 1017 cm-3 beträgt.
DE19752557911 1975-12-22 1975-12-22 Verfahren zum Herstellen einer monolithisch integrierten Schaltung Expired DE2557911C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19752557911 DE2557911C2 (de) 1975-12-22 1975-12-22 Verfahren zum Herstellen einer monolithisch integrierten Schaltung
GB5253276A GB1523517A (en) 1975-12-22 1976-12-16 Method of manufacturing a monolithic
IT3060376A IT1065296B (it) 1975-12-22 1976-12-20 Circuito integrato monolitico
FR7638715A FR2336798A1 (fr) 1975-12-22 1976-12-22 Methode de fabrication d'un circuit integre monolithique comprenant des elements lineaires et des elements a logique a injection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752557911 DE2557911C2 (de) 1975-12-22 1975-12-22 Verfahren zum Herstellen einer monolithisch integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE2557911A1 DE2557911A1 (de) 1977-06-30
DE2557911C2 true DE2557911C2 (de) 1982-11-04

Family

ID=5965236

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752557911 Expired DE2557911C2 (de) 1975-12-22 1975-12-22 Verfahren zum Herstellen einer monolithisch integrierten Schaltung

Country Status (4)

Country Link
DE (1) DE2557911C2 (de)
FR (1) FR2336798A1 (de)
GB (1) GB1523517A (de)
IT (1) IT1065296B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2835330C3 (de) * 1978-08-11 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Integrierter bipolarer Halbleiterschaltkreis sowie Verfahren zu seiner Herstellung
DE3020609C2 (de) * 1979-05-31 1985-11-07 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Verfahren zum Herstellen einer integrierten Schaltung mit wenigstens einem I↑2↑L-Element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1559608A (de) * 1967-06-30 1969-03-14
US3909807A (en) * 1974-09-03 1975-09-30 Bell Telephone Labor Inc Integrated circuit memory cell

Also Published As

Publication number Publication date
FR2336798A1 (fr) 1977-07-22
IT1065296B (it) 1985-02-25
DE2557911A1 (de) 1977-06-30
GB1523517A (en) 1978-09-06
FR2336798B1 (de) 1982-10-22

Similar Documents

Publication Publication Date Title
DE2946963A1 (de) Schnelle bipolare transistoren
DE69117889T2 (de) Verfahren zur Einführung und Diffundierung von Platin-Ionen in einem Siliziumplättchen
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1764570B2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE3022122C2 (de)
DE69229937T2 (de) Avalanche Diode in einer bipolaren integrierten Schaltung
DE2847822C2 (de) Integrierte Injektionslogik-Halbleitervorrichtung
DE2557911C2 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
EP0008043B1 (de) Integrierter bipolarer Halbleiterschaltkreis
DE2554426A1 (de) Verfahren zur erzeugung einer lokal hohen inversen stromverstaerkung bei einem planartransistor
DE2426529C3 (de) Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I2 L - Schaltung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2627922A1 (de) Halbleiterbauteil
DE2602395C3 (de) Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung
DE2624409C2 (de) Schottky-Transistor-Logik-Anordnung
DE3026779C2 (de)
DE3205458C2 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung mit einer I↑2↑L-Schaltungsanordnung und einem der mehreren hochsperrenden Transistoren
DE7605242U1 (de) Integrierte monolithische anordnung mit leistungstransistor- und signaltransistorbereichen
DE2855768C3 (de) Monolithisch integrierte Schaltung
EP0515815B1 (de) Halbleiteranordnung mit p-n-Übergang und zugeordneter Elektrodenanordnung
DE1931201C3 (de) Verfahren zur Herstellung einer Zenerdiode
DE2456635B2 (de) Integrierte Halbleiterschaltung mit negativem Widerstand

Legal Events

Date Code Title Description
OD Request for examination
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8339 Ceased/non-payment of the annual fee