DE2557911A1 - Verfahren zum herstellen einer monolithisch integrierten schaltung - Google Patents

Verfahren zum herstellen einer monolithisch integrierten schaltung

Info

Publication number
DE2557911A1
DE2557911A1 DE19752557911 DE2557911A DE2557911A1 DE 2557911 A1 DE2557911 A1 DE 2557911A1 DE 19752557911 DE19752557911 DE 19752557911 DE 2557911 A DE2557911 A DE 2557911A DE 2557911 A1 DE2557911 A1 DE 2557911A1
Authority
DE
Germany
Prior art keywords
circuit part
zone
layer
base
planar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752557911
Other languages
English (en)
Other versions
DE2557911C2 (de
Inventor
Hans Dipl Ing Herrmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Priority to DE19752557911 priority Critical patent/DE2557911C2/de
Priority to GB5253276A priority patent/GB1523517A/en
Priority to IT3060376A priority patent/IT1065296B/it
Priority to FR7638715A priority patent/FR2336798A1/fr
Publication of DE2557911A1 publication Critical patent/DE2557911A1/de
Application granted granted Critical
Publication of DE2557911C2 publication Critical patent/DE2557911C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H01L27/0244—I2L structures integrated in combination with analog structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H01L21/8226—Bipolar technology comprising merged transistor logic or integrated injection logic

Description

Deutsche ITT Industries GmbH H. Herrmann 12
78 Freiburg i. Br., Hans-Bunte-Str. 19 Go/sp
18. Dezember 1975
DEUTSCHE ITT INDUSTRIES GESELLSCHAFT MIT BESCHRANKTER HAFTUNG
FREIBURG I. BR.
Verfahren zum Herstellen einer monolithisch integrierten Schaltung
Die Erfindung beschäftigt sich mit der monolithischen Integra-
tion einer I L-Schaltung mit mindestens einem bipolaren Analogschaltungsteil, wie sie aus der Zeitschrift "Valvo-Berichte", Band XVIII, Heft 1/2 (April 1974), Seiten 215 bis 226, bekannt war. Dieses Auslegungsprinzip der "integrierten Injektionslogik (I2L)" wird auch als "Merged Transistor Logic" - vgl. "1972 IEEE International Solid-state Circuits Conference" Digest of Technical Papers, Seiten 90 bis 93 - bezeichnet. Die Hauptmerkmale dieses Auslegungsprinzips sind an der Halbleiteroberfläche liegende Kollektorzonen und für eine Mehrzahl von Transistoren
2
des I L-Schaltungsteils gemeinsame Injektoren, die als Teil einer lateralen Transistorstruktür den Stromfluß in den vertikal betriebenen Transistoren steuern und als Stromquellen dienen.
709826/0567
Fl 870 H. Herrmann 12
Da Analogschaltungen bekanntlich mit relativ hohen Versorgungsspannungen betrieben werden, sind epitaktische Schichten hohen spezifischen Widerstandes (etwa 2 bis 3Jflcm) und relativ großer Dicke (ca. 15 ,um) erforderlich. Dabei sind aber did für die
I L-Schaltung erforderlichen Stromverstärkungen der Transistoren, deren Kollektoren bekanntlich an der Halbleiteroberfläche liegen, schwer zu realisieren.
Der Erfindung liegt daher die Aufgabe zugrunde, im I L-Schaltungs teil eine relativ hohe Stromverstärkung ohne Verminderung der Spannungsfestigkeit im Analogschaltungsteil zu realisieren.
Die Erfindung betrifft ein Verfahren zum Herstellen einer mono-
2 lithisch integrierten Schaltung mit einem I L-Schaltungsteil und mindestens einen Planartransistor enthaltenden bipolaren Analogschaltungsteil, der einschließlich der Zonen des minde-
stens einen Planartransistor aufweisenden I L-Schaltungsteils in einer von mindestens einer Isolationszone durchdrungenen Epitaxschicht des ersten Leitungstyps auf einem Substrat des zweiten Leitungstyps angeordnet ist.
Die vorstehend erwähnte Aufgabe wird erfindungsgemäß durch das im Anspruch 1 angegebene Verfahren gelöst.
Das Verfahren der Erfindung wird im folgenden anhand der zwei Ausführungsbeispiele betreffenden Zeichnung erläutert,
deren Fig. 1 im Querschnitt senkrecht zur Oberfläche einer Halbleiterplatte die Ausschnittsansicht einer
monolithisch integrierten Schaltung mit einem
2
I L-Schaltungsteil um
schaltungsteil zeigt,
I L-Schaltungsteil und einem bipolaren Analog-
709826/0587
Fl 870
H. Herrmann 12
deren Fig. 2
zur Erläuterung einer vorteilhaften Abwandlung des Verfahrens nach der Erfindung dient und
deren Fig. 3
ausschnittsweise eine Aufsicht auf eine durch das Verfahren nach der Erfindung hergestellten monolithisch integrierten Schaltung betrifft, deren Querschnittsansicht entlang der Schnittlinie A-A1 in den Fig. 1 und 2 dargestellt ist.
Bei dem Verfahren nach der Erfindung wird sowohl für den I L-Schaltungsteil A als auch für den Analogschaltungsteil B eine aus zwei Teilschichten 5 und 5' bestehende Epitaxschicht einheitlicher Dicke auf ein ebenes Substrat 6, vorzugsweise auf einer Oberfläche einer Halbleiterplatte, aufgebracht. Das Einbringen der Zone erfolgt unter Anwendung des allgemein bekannten Planardiffusionsverfahrens, vorzugsweise unter Verwendung von Silizium als Halbleitermaterial.
Abgesehen vom Aufbringen einer aus zwei Teilschichten 5 und 51 bestehenden Epitaxschicht und eines im Prinzip bekannten subepitaxialen Diffusionsprozesses zum Herstellen der Basiszone 1 des
2
I L-Schaltungsteils wird die allgemein bekannte Standard-Bipolartechnologie angewendet. Diese umfaßt die Diffusion von Zwischenschichten, beispielsweise 3 und 4, sogenannte "vergrabene Schichten", das folgende Aufbringen einer Epitaxschicht, danach anschließend einen Diffusionsprozeß zum Herstellen von Isolierzonen - beispielsweise 10 - und daran anschließend den Basisdiffusionsprozeß und den Emitterdiffusionsprozeß. Es erübrigt sich daher, die einzelnen Diffusionsschritte anhand einzelner Figuren zu erläutern. Das Verfahren nach der Erfindung kommt aber mit einem Minimum an zusätzlichen Diffusionsprozessen zur Lösung der genannten Aufgabe aus.
709826/0567
Fl 870 H. Herinnann 12
Das Verfahren nach der Erfindung wird wie üblich an einer in die einzelnen monolithisch integrierten Schaltungen zu zerlegenden Halbleiterplatte durchgeführt. Obwohl in der Zeichnung und in
2 der folgenden Beschreibung lediglich von einem I L-Schaltungsteil A mit einem Planartransistor und einem Analogschaltungsteil B mit einem Planartransistor die Rede ist, richtet sich
natürlich die Anzahl der I L-Schaltungsteile und der Analogschaltungsteile nach der zu realisierenden Schaltung.
Beim bevorzugten Ausführungsbeispiel nach der Erfindung wird also von einem plattenförmigen Substrat 6 aus Silizium des zweiten Leitungstyps, beispielsweise p-leitend, ausgegangen, in dessen einer Oberflächenseite unterhalb der noch herzustellenden Basiszonen 1 und 2 der beiden Schaltungsteile A und B je eine relativ dochdotierte Zwischenschicht 3 und 4 des ersten Leitungstyps (n -leitend) eingebracht wird.
Danach wird mit einheitlicher Dicke von vorzugsweise 5 bis 10 ,um die erste N -leitende Teilschicht 5 mit einem spezifischen Widerstand zwischen 1 und 3ilcm aufgebracht.
Danach wird zur Herstellung der Basiszone 1 des I L-Schaltungsteils A in die freiliegende Oberfläche der Teilschicht 5 durch Ionenimplantation innerhalb der Berandung der Zwischenschicht 3
2
dieses I L-Schaltungsteils A eine relativ schwachdotierte Schicht vom zweiten Leitungstyp, hier P -leitend, eingebracht. Unter relativ schwach dotiert wird eine solche Störstellenkonzentration verstanden, welche in der aus dieser Zwischenschicht ausdiffundierenden Basiszone 1 nach Durchführung sämtlicher Hochtemperaturprozesse eine Störstellenkonzentration von 10 bis 10 cm , beispielsweise 5 ♦ 10 cm"* , ergibt.
709826/0567
— 5 —
Fl 870 H. Herrmann 12
Danach wird epitaxial auf die freiliegende Oberfläche der ersten Teilschicht 5 eine zweite Teilschicht 5' gleichen Leitungstyps und gleicher Störstellenkonzentration wie die erste Teilschicht aufgebracht. Vor einer gleichzeitigen Planardiffusion der Emitterzone 7 und einer Kollektorkontaktierungszone 13 im Analogschaltungsteil B und mindestens einer Kollektorzone 8 des Planartransistors im I^L-Schaltungsteil A entsprechend der herkömmlich'en Standard-Bipolartechnologie wird anschließend entsprechend dem Verfahren nach der Erfindung eine die aus der schwachdotierten Schicht diffundierenden Basiszone 1 berührende Kontaktierungszone 9 in die freiliegende Oberfläche der zweiten Teilschicht 51 gleichzeitig mit der Basiszone 2 im Analogschaltungsteil B diffundiert. Vorzugsweise gleichzeitig wird die Injektorzone 11 des I L-Schaltungsteils A hergestellt.
Die Planardiffusionsprozesse zum Herstellen der die Zwischenschicht 3 berührenden Trennzone 12 im I2L-Schaltungsteil und zum Herstellen der die Epitaxschicht durchdringenden Isolierzone 10 können in einem Diffusionsprozeß von der freiliegenden Oberflächenseite der zweiten Teilschicht 51 erfolgen, wobei eine Struktur gemäß der Fig. 1 entsteht. Die Trennzone 12 und die Isolierzone 10 können aber auch in zwei Diffusionsprozessen hergestellt werden, wobei der erste subepitaxial aus einer Zwischenschicht an der Grenzfläche zwischen der ersten Teilschicht 5 und der zweiten Teilschicht 5* und der zweite Diffusionsprozeß gleichzeitig
2
mit der Emitterdiffusion im I L-Schaltungsteil A und mit der Basisdiffusion im Analogschaltungsteil B stattfindet, so daß eine Struktur gemäß der Fig. 2 entsteht. Das zuletzt genannte Verfahren hat den Vorteil eines geringeren Oberflächenbedarfs an Halbleitermaterial. Bei der Emitterdiffusion werden im übrigen außer der Emitterzone 7 und der Kollektorkontaktierungszone 13 iru
2 Analogschaltungsteil die Kollektorzonen 8 des I L-Schaltungsteils A hergestellt.
709826/056?
— 6 —
Fl 870 H. Herrmann 12
Die Figuren der Zeichnung zeigen im I2L-Schaltungsteil A einen Planartransistor mit drei Kollektoren 8. Die gemeinsame Emitterzone besteht aus der relativ niederohmigen Zwischenschicht 3 und einer relativ hochohmigen aktiven Emitterteilzone, welche Aus-
2 schnitt der Teilschicht 5 ist. Die Kollektoren im I L-Schaltungsteil A bestehen aus den niederohmigen Kollektorzonen 8 und angrenzenden Bereichen der Teilschicht 51 bis zur Basiszone 1.
Im Hinblick auf die angestrebte Stromverstärkung im I L-Schaltungsteil A ist es vorteilhaft, eine Kontaktierungszone 9 zu diffundieren, die die Kollektorzonen 8, bzw. die Kollektorzone 8 bei einem Planartransistor mit nur einer Kollektorzone, des Planartransistors im I L-Schaltungsteil A umgibt.
Obwohl die Dotierungskonzentration der aktiven Emitterzone oberhalb der Zwischenschicht 3 nur um etwa eine Größenordnung unterhalb der Dotierungskonzentration der Basiszone 1 liegt, werden selbst bei kleinen Kollektorströmen hohe Stromverstärkungswerte erhalten, da die aus der Basiszone 1 in die Emitterzone des Planartransistors im I L-Schaltungsteil A injizierten Minoritätsladungsträger an dem sich zwischen dem Übergang der Teilschicht und der Zwischenschicht 3 aufbauernden Driftfeld reflektiert werden.
Wegen der erforderlichen relativ geringen Verunreinigungskonzen-
tration in der Basiszone 1 des Planartransistors im I L-Schaltungsteil A ist beim Verfahren nach der Erfindung eine Ionenimplantation vorgesehen, da eine Diffusionsdotierung aufgrund der erforderlichen Genauigkeit gegenwärtig nicht möglich ist. Es sind kurze Schaltzeiten erzielbar, da die Kollektor-pn-übergänge beiderseitig hochohmig sind.
4 Patentansprüche
1 Blatt Zeichnung
mit 3 Figuren 709826/0567

Claims (4)

Fl 870 H. Herrmann 12 PATENTANSPRÜCHE
1. Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit einem I L-Schaltungsteil und einem mindestens einen Planartransistor enthaltenden bipolaren Analogschaltungsteil, der einschließlich der Zonen des mindestens einen Planartransistor aufweisenden I L-Schaltungsteils in einer von mindestens einer Isolationszone durchdrungenen Epitaxschicht des ersten Leitungstyps auf einem Substrat des zweiten Leitungstyps angeordnet ist, dadurch gekennzeichnet,
daß nach Einbringen je einer relativ hochdotierten Zwischenschicht (3, 4) des ersten Leitungstyps in eine Oberflächenseite eines ebenen Substrats unterhalb der herzustellenden Basiszonen (1, 2) im I L-Schaltungsteil (A) und im Analogschaltungsteil (B) auf diese Oberflächenseite eine erste Teilschicht (5) der Epitaxschicht aufgebracht wird,
daß in die freiliegende Oberfläche dieser Teilschicht (5) durch Ionenimplantation innerhalb der Berandung der Zwischenschicht (3) des I L-Schaltungsteils (A) eine relativ schwachdotierte Schicht vom zweiten Leitungstyp eingebracht wird,
daß dann auf die freiliegende Oberfläche der ersten Teilschicht (5) eine zweite Teilschicht (51) der Epitaxschicht aufgebracht wird und
daß vor einer gleichzeitigen Planardiffusion der Emitterzone (7) im Analogschaltungsteil (B) und mindestens
2 einer Kollektorzone (8) des Planartransistors im IL-
709826/05S7
— 8 —
- β I
Fl 870 H. Herrmann 12
Schaltungsteil (A) eine Kontaktierungs zone (9) für dessen aus der. schwachdotierten Schicht diffundierenden Basiszone (1) gleichzeitig mit der Basiszone (2) im Analogschaltungsteil (B) in die freiliegende Oberfläche der zweiten Teilschicht (6) diffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine die Basiszone (1) berührende Kontaktierungszone (9) diffundiert wird, die die Kollektorzone (n) (8) des Planartransistors im I L-Schaltungsteil (A) umgibt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß
eine schwachdotierte Schicht solcher Konzentration implan-
2 tiert wird, daß die Konzentration der Basiszone (1) im IL-Schaltungsteil (A) um etwa eine Größenordnung über der der ersten Teilschicht (5) liegt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Konzentr
beträgt.
1fi 17 — Konzentration der Basiszone (1) zwischen 10 und 10 cm
709826/0567
DE19752557911 1975-12-22 1975-12-22 Verfahren zum Herstellen einer monolithisch integrierten Schaltung Expired DE2557911C2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19752557911 DE2557911C2 (de) 1975-12-22 1975-12-22 Verfahren zum Herstellen einer monolithisch integrierten Schaltung
GB5253276A GB1523517A (en) 1975-12-22 1976-12-16 Method of manufacturing a monolithic
IT3060376A IT1065296B (it) 1975-12-22 1976-12-20 Circuito integrato monolitico
FR7638715A FR2336798A1 (fr) 1975-12-22 1976-12-22 Methode de fabrication d'un circuit integre monolithique comprenant des elements lineaires et des elements a logique a injection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752557911 DE2557911C2 (de) 1975-12-22 1975-12-22 Verfahren zum Herstellen einer monolithisch integrierten Schaltung

Publications (2)

Publication Number Publication Date
DE2557911A1 true DE2557911A1 (de) 1977-06-30
DE2557911C2 DE2557911C2 (de) 1982-11-04

Family

ID=5965236

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752557911 Expired DE2557911C2 (de) 1975-12-22 1975-12-22 Verfahren zum Herstellen einer monolithisch integrierten Schaltung

Country Status (4)

Country Link
DE (1) DE2557911C2 (de)
FR (1) FR2336798A1 (de)
GB (1) GB1523517A (de)
IT (1) IT1065296B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008043A1 (de) * 1978-08-11 1980-02-20 Siemens Aktiengesellschaft Integrierter bipolarer Halbleiterschaltkreis
DE3020609A1 (de) * 1979-05-31 1980-12-04 Tokyo Shibaura Electric Co Integrierte schaltung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3595713A (en) * 1967-06-30 1971-07-27 Philips Corp Method of manufacturing a semiconductor device comprising complementary transistors

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909807A (en) * 1974-09-03 1975-09-30 Bell Telephone Labor Inc Integrated circuit memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3595713A (en) * 1967-06-30 1971-07-27 Philips Corp Method of manufacturing a semiconductor device comprising complementary transistors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Valvo Berichte" Bd. XVIII Heft 1/2, April 1974, Seiten 215-226 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0008043A1 (de) * 1978-08-11 1980-02-20 Siemens Aktiengesellschaft Integrierter bipolarer Halbleiterschaltkreis
DE3020609A1 (de) * 1979-05-31 1980-12-04 Tokyo Shibaura Electric Co Integrierte schaltung
US4404738A (en) * 1979-05-31 1983-09-20 Tokyo Shibaura Denki Kabushiki Kaisha Method of fabricating an I2 L element and a linear transistor on one chip

Also Published As

Publication number Publication date
IT1065296B (it) 1985-02-25
FR2336798A1 (fr) 1977-07-22
GB1523517A (en) 1978-09-06
FR2336798B1 (de) 1982-10-22
DE2557911C2 (de) 1982-11-04

Similar Documents

Publication Publication Date Title
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE2317577C2 (de) Verfahren zur Herstellung dielektrisch isolierter Halbleiteranordnungen
DE2946963A1 (de) Schnelle bipolare transistoren
DE2529598B2 (de) Verfahren zur herstellung einer monolithisch integrierten halbleiterschaltung mit bipolaren transistoren
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2351985A1 (de) Planardiffusionsverfahren zum herstellen einer monolithisch integrierten festkoerperschaltung
DE2155816A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung
DE1764578C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor
DE2617482A1 (de) Verfahren zur dielektrischen isolation integrierter halbleiteranordnungen
DE1639549B1 (de) Integrierte Halbleiterschaltung
DE2525529A1 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu deren herstellung
DE2557911C2 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung
EP0008043B1 (de) Integrierter bipolarer Halbleiterschaltkreis
DE2426529C3 (de) Planardiffusionsverfahren zum Herstellen eines Transistors in einer monolithisch integrierten I2 L - Schaltung
EP0255882A2 (de) npn-Bipolartransistor mit extrem flachen Emitter/Basis-Strukturen und Verfahren zu seiner Herstellung
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2627922A1 (de) Halbleiterbauteil
DE2602395C3 (de) Monolithisch integrierter I2 L-Planartransistor und Verfahren zu seiner Herstellung
DE2855768C3 (de) Monolithisch integrierte Schaltung
DE1639355C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung
DE2607089A1 (de) Integrierte schaltung mit leistungstransistor- und singaltransistorbereichen
EP0563059A1 (de) Hochspannungsbauelement
DE3205458C2 (de) Verfahren zum Herstellen einer integrierten Halbleiterschaltungsanordnung mit einer I↑2↑L-Schaltungsanordnung und einem der mehreren hochsperrenden Transistoren
EP0515815B1 (de) Halbleiteranordnung mit p-n-Übergang und zugeordneter Elektrodenanordnung
DE2133980A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung

Legal Events

Date Code Title Description
OD Request for examination
8120 Willingness to grant licences paragraph 23
D2 Grant after examination
8339 Ceased/non-payment of the annual fee