DE2133980A1 - Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung

Info

Publication number
DE2133980A1
DE2133980A1 DE19712133980 DE2133980A DE2133980A1 DE 2133980 A1 DE2133980 A1 DE 2133980A1 DE 19712133980 DE19712133980 DE 19712133980 DE 2133980 A DE2133980 A DE 2133980A DE 2133980 A1 DE2133980 A1 DE 2133980A1
Authority
DE
Germany
Prior art keywords
conductivity type
layer
pattern
opposite conductivity
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712133980
Other languages
English (en)
Other versions
DE2133980C3 (de
DE2133980B2 (de
Inventor
E Kooi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL666614016A external-priority patent/NL153374B/xx
Priority claimed from NL7002384A external-priority patent/NL159817B/xx
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2133980A1 publication Critical patent/DE2133980A1/de
Publication of DE2133980B2 publication Critical patent/DE2133980B2/de
Application granted granted Critical
Publication of DE2133980C3 publication Critical patent/DE2133980C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Description

  • Verfahren zur erstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung.
  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper aus Silicium mit mindestens einem Halbleiterschaltungselement, für das eine an den Siliciumkörper, grenzende Siliciumoxydschicht in Form eines schichtförmigen Musters aus Siliciumoxyd mit Hilfe einer Oxydationsbehandlung an der Oberfläche des Siliciumkbrpers angebracht wird, wobei das schichtfdrmige Muster wenigstens ueber einen Teil seiner Dicke in den Siliciumkörper dadurch versenkt wird, dass während der Oxydstionsbehandlung die Oberfläche des Siliciumkbrpers örtlich gegen die Oxydation maskiert wird, und wobei ein Halbleiterkörper in Form einer epitaktischen Siliciumschicht von einem ersten Leitfäigkeitstyp, die auf einem Trigger vom entgegengesetzten Leitfähigkeitstyp angebracht ist, verwendet wird, während beim Anbringen des schichtförmigen Siliciumoxydmusters die Oxydationabehandlung solange fortgesetzt wird, bis sich das Muster Uber die ganze Dicke der epitaktischen Siltciumsohicht erstreckt, wobei die Siliciumsohicht in eine Anzahl von Teilen (weiter als Inseln bezeichnet) geteilt ist, die durch das Muster voneinander getrennt sind. Weiterhin bezieht sich die Erfindung auf eine durch das erfindungagemUsse Verfahren hergestellte Halbleiteranordnung.
  • Dieses Verfahren ist z.B. aus der deutschen Patentanmeldung Nr. P 21 05 178.5 bekannt.
  • Es hat sich herausgestellt, das in dem Träger an das Oxydmueter grenzende leitende Kanäle gebildet werden können, die die durch das Muster voneinander getrennten Teile der epitaktischen Schicht siteinandqr verbinden. Die Bildung dieser leitenden Kanäle liest sich mögkucgerwaues dadurch erklären, dass während der Anbringung des sohichtförmigen Siliciumoxydmusters die den Leitfihigkeitstyp der epitaktischen Schicht bestimmende Verunreinigung vor dem Oxyd aus der epitaktischen Schicht in den Träger eindiffundiert und dort unterhalb des Musters ein Gebiet vom gleichen Leitfähigkeitstyp wie die epitaktische Schicht bildet.
  • Bei dem erwähnten bekannten Verfahren wurde bereits gefunden, dass die Bildung derartiger Kanäle durch Anwendung eines Trägers, der hoher als die epitaktische Schicht dotiert ist, vermieden werden kann; die Erfindung bezweckt Jedoch, eine Verbesserung des erwähnten Verfahrens zu schaffen, bei der diefliiungdsrerwähnten die voneinander getrennten Teile miteinander verbindenden Kanäle vermieden wird und in bezug auf die Wahl der Verunreinigungen und deren Konzentrationen und in bezug auf die herzustellende Struktur eine grbssere Anzahl M8glichkeiten erhalten wird.
  • Ein Verfahren der eingangs erwähnten Art ist nach der Erfindung dadurch gekennzeichnet, dass von einem Ralbleiterkrper ausgegangen wird, von dem während des Anbringens der epitaktischen Schicht wenigstens ein Oberflächengebiet als der Träger vom entgegengesetzten Loitfähigkeitstyp wirkt, welcher Körper mit einer zu dem Träger gehdrigen Oberflächenzone vom entgegengesetzten Leitfähigkeitstyp versehen wird, die an das schichtförmige Oxydmuster grenzt und die derart hoch dotiert ist, dass die Bildung von Kanälen, die Inseln miteinander verbinden und an das isolierende schichtförmige Muster grenzen, vermieden wird.
  • Durch Anwendung des Verfahrens nach der Erfindung kann z.B.
  • die Dotierung oder der spezifische Widerstand des Trägers an die Anforderungen angepasst werden, die die herzustellende Halbleiteranordnung erfüllen muss. So kann z.B. falls die Kapazität zwischen der epitaktischen Schicht und dem Träger niedrig sein muss, die Dotierung des Tragers praktisch beliebig niedrig gehalten werden.
  • Es ist nur erforderlich, dass die Dotierung der an das isolierende echichtförmige Muster grenzenden Oberflächenzone, die zu dem Träger gehort, genügend hoch ist, um zu vermeiden, dass unterhalb des Oxyda Kanäle gebildet werden, die Inseln miteinander verbinden.
  • Die hochdotierte Oberflächenzone kann z.B. angebracht werden, nachdem die epitaktische Schicht vom ersten Leitfähigkeitstyp angebracht ist, indem an der Stelle des anzubringenden isolierenden schichtfözmigen Musters durch Diffusion in der epitaktischen Schicht eine Oberflächenzone vom entgegengesetzten Leitfähigkeitstyp angebracht wird, die dann während der Oxydationebehandlung bis in den Ausgangehalbleiterkörper eindiffundiert und dort die an das Oxyd grensende hochdotierte Oberflächenzone bildet.
  • Eine bevorzugte AusfUhrungsform es Verfahrens nach der Erfindung ist aber dadurch gekennzeichnet, dass der Ausgangehalbleiterkörper mit der zu dem Träger vom antgegengesetzten Leitfähigkeitstyp gehBrigen Oberflächenzone vom entgegengesetzten Laitfähigkeitstyp -versehen wird, bevor die epitaktische Sehicht vom ersten Leitfähigkeitstyp angebracht ist, und dass nach der Anbringung der epitaktischen Schicht das schichtförmigs Siliciumoxydmuster durch eine Oxydationsbehandlung erhalten wird, die solange fortgesetzt wird, bis sichdas schichtförmige Muster über die ganze Dicke der epitaktischen Schicht und biszu der Oberflächenzone in dem Träger erstreckt.
  • Wenn die Oberflächenzone vor der Anbringung der epitaktischen Schicht angebracht wird, lässt sich die Lage der Oberflächenzone genau bestimmen. Ferner bietet diese Ausführungsform eine grössere Wahlfraiheit in-bezug auf die Abmessungen der Oberflächenzone.
  • Eine besonders Ausführungsform des erfindungsgemässen Verfahrens ist dadurch gekennzeichnet, dass ein Ausgangshalbleiterkörper verwendet wird, von dem wenigstens eine Oberflächenschicht vom entgegengesetzten Leitfähigkeitstyp ist und zu dem Träger gehört, und dass die zu dem Träger gehörige Oberflächenzone vom entgegengesetzten Leitfähigkeitstyp in der erwähnten Oberflächenschicht und wenigstens unterhalb des anzubringenden schichtförmigen Musters angebracht wird, wobei die Oberflächenzone höher als die Oberflächenschicht dotiert ist.
  • Dabei kann die Oberflächenzone Teile enthalten, die sich - in einer Richtung senkrecht zu der epitaktischen Schicht gesehen -neben dem schichtförmigen Muster erstrecken und die whrend der Oxydationebehandlung teilweise in die epitaktische Schicht eindiffundiere können In gewissen Fällen kann dies unerwünscht sein, z.B. in den wenigen Fällen, in denen sehr dünne epitaktische Schichten verwendet werden.
  • Daher ist eine bevorzugte Ausführungsform des erfindungsgemässen Verfahrens dadurch gekennzeichnet, dass eine zu dem Träger vom entgegengesetzten Leitfähigkeitstyp gehörige Oberflächenzone vom entgegengesetzten Leitfähigkeitstyp angebracht wird, die derartige Abmessungen aufweist, dass nach dem Anbringen des schichtförmigen Musters - in einer Richtung senkrecht zu der epitaktischen Schicht geschen - das schichtförmige Siliciumoxydmuster die Obarflächenzone völlig überlappt.
  • Bei einer einfachen Ausführungsform wird ein Ausgangehalbleiterkörper verwendet, der völlig den entgegengesetzten Leitfähigkeitstyp aufweist und völlig zu dem Träger gehört. Dabei ist es nicht erforderlich, dass die Dotierung oder der spezifische Widerstand in dem Auegang3halbleiterkörper gleichmässig ist. Der Auagangshalbleiterkörper kann z.B. aus einer niedrig dotierten und somit hochohmigen Oberflächenschicht, auf der die epitaktische Schicht angebracht wird, und aus einer hochdotierten und somit niederohmigen an die Oberflächenschicht grenzende Unterlage bestehen.
  • Ferner ist eine gUnstige Ausführungsform des Verfahrens nach dar Erfindung dadurch gekennzeichnet, dass ein Ausgangshalbleiterkörper verwendet wird, von dem nur eine Oberflächenschicht vom entgegengesetzten Leitfähigkeistyp ist und zu dem Trägar gehört, und von dem eins an diese Oberflächanschicht gransenla Tailschicht vom ersten Leitfähigkeitstyp ist, @dbei Kann die P@@lschicht vo@ ersten Leitfähigkeitstyp des @@angs@alterkörp@@s z.B. eis Spaisslsitung und oder als Erdungs@la für dia in ler apliaktischen Schicht anzubringenden Halbleiterschaltungselemente dienen, wobei eine einfache Verdrahtung und/oder eine günstige Wirkung der herzustellenden Halbleiteranordnung erhalten werden.
  • Bei der letzteren Ausführungsform werden Inseln erhalten, die von mehr oder weniger schalenförmigen Isolierzonen umgeben sind, deren vorstehende Wände durch das versenkte Oxydmuster gebildet werden und deren Boden im wesentlichen durch die Oberflächenschicht vom entgegengesetztan Leitfähigkeitstyp des Ausgangshalbleiterkörpers gebildet wird.
  • Bei derartigen Halbleiteranordnungen, an die z.B. weniger strenge Isolierungsanforderungen, insbesondere in bezug auf die Grösse der Kapazität der isolierenden pn-Uebergänge, gestellt werden, kann vorteilhaft eine sehr einfache AusfUhrungsform verwendet werden, die dadurch gekennzeichnet ist, dass ein Ausgangshalbleiterkörper verwendet wird, der völlig vom gleichen Leitflhigkeitstyp wie die anzubringende epitaktische Schicht ist, während der Träger vom entgegengesetzten Leitfähigkeitstyp nur durch die zu dem Träger gehörige Oberflächenzone vom entgegengesetzten Leitfähigkeitstyp gebildet wird, mit der der Ausgangshalbleiterkörper versehen wird.
  • In einer einfachen AusfUhrungsform kann sich die Oberflächen-Zone ueber die ganze Oberfläche erstrecken. Eine bevorzugte Ausführungsform des Verfahrens nach der Erfindung ist aber dadurch gekennzeichnet, dass der Ausgangahalbleiterkörper vom ersten Leitfähigkeitstyp mit der den Träger bildenden Oberflächenzone vom antgagengesetztan Laitfähigkeitstyp versahen wird, die örtlich Untarbrschungen aufweist, wodarch diese Obarflächanzone in eine Anzahl vonainander getrannter Tailzonen gateilt wird, wobei nach dam Anbringen des schichtförmigen Mustara - in einer Richtung senkracht zu der epitaktischen Schicht gesehen - das schichtförmige Muster die Unterbrechungen völlig überlappt, Dadurch, dass die ObeWflächenzone durch eine Anzahl gegeneinander isolierter Teilzonen gebildet wird, kann z.B. die parasitäre kapazitive Kopplung zwischen den Inseln und der epitaktischen Schicht verhältnismässig niedrig gehalten werden.
  • Einige AusfUhrungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden naher beschrieben. Es zeigen Fig. 1 eine Draufsicht auf einen Teil einer Halbleiteranordnung, die durch das erfindungsgemässe Verfahren hergestellt ist; Fig. 2 einen Querschnitt durch diese Halbleiteranordnung längs der Linie II-II der Fig. 1; Fig. 3 - 5 ähnliche Querschnitte wie Fig. ? in drei Stufen der Berstellung der Halbleiteranordnung nach dem Verfahren gemäss der Erfindung; Fig. 6 einen Teil eines Querschnittes durch eine andere Halbleiteranordnung mit isolierten Teilen oder Inseln, die durch das Verfahren nach der Erfindung hergestellt ist, und Fig. 7 einen Querschnitt durch diese Halbleiteranordnung in einer Herateilungsstufs.
  • Zunächst wird eine Ausführungsform des Verfahrens nach der Erfindung zur Herstellung der Halbleiteranordnung nach den Fig. 1 und 2 beschrieben, welche Anordnung einen Halbleiterkörper 1 aus Silicium enthält, in dem ein Halbleiterschaltungselement, in diesem Falle ein Transistor, mit einer Emitterzone 2, einer Basiszone 3 und einer Kollektorzone 4 angebracht ist. FUr den Transistor (2, 3, 4) wird eine an den Siliciumkörper 1 grenzende Siliciumoxydschicht in Form eines schichtförmigen Siliciumoxydmusters 5 angebracht, wonach der nicht von dem Muster abgedeckte Teil der Oberfläche einer der in der flalbleitertechnik Ublichen Bearbeitungen, wie der Anbringung diffundierter Zonen und Kontakte, unterworfen wird, um den Transistor zu erhalten.
  • Das Muster 5 wird mit Hilfe einer Oxydationebehandlung an einer Oberfläche des Siliciumkörpers angebracht, wobei das Siliciumoxydmuster 5 praktisch über seine ganze Dicke in den Silioiunkörper 1 dadurch versenkt wird, dass während der Oxydationsbehandlung die Oberfläche 6 des Siliciumkörpers 1 örtlich mittels einer Maskierungeschieht T gegen die Oxydation maskiert wird (siehe Fig. 4 und 5).
  • Dabei wird ein Halbleiterkörper 1 in Form einer epitaktisohen Schicht 1 vom ersten Leitfähigkeitstyp verwendet, die auf einem Träger 6 vom entgegengesetzten Leitfähigkeitstyp angebracht ist.
  • Während der Anbringung des Siliciumoxydmusters 5 wird die Oxydationabehandlung solange fortgesetzt, bis das isolierende schichtförmige Muster 5 sich über die ganze Dicke der Siliciumschicht 1 erstreckt und die Siliciumschicht 1 in eine Anzahl von Teilen (9 - 17) geteilt ist, die durch das Muster 5 voneinander getrennt sind.
  • Es kann von einem Halbleiterkörper ausgegangen werden, von dem während der Anbringung der epitaktischen Schicht wenigstens ein Oberflächengebiet als Träger vom entgegengesetzten Leitfähigkeitstyp wirkt. Im vorliegenden Ausführungsbeispiel wird ein AusgangshalbleitexEUrper 8 (Fig. 3) verwendet, der völlig vom entgegengesetzten Leitfähigkeitstyp ist und völlig zu dem Träger gehört.
  • Der Ausgangsbalbleiterkörper 8 wird mit einer zu dem Träger gehörigen Oberfläohenzone 52 vom entgegengesetzten Leitfähigkeitstyp ueteehen. Diese Oberflächenzone 52 vom entgegengesetzten Leitfthigkeitstyp grenzt an das anzubringende schichtförmigo Muster 5 und ist derart hoch dotiert, dass die Bildung von die Inseln (9 - 17) miteinander verbindenden Kanälen, die an das Muster 5 grenzen, verhindert wird. Die Oberflächenzone 52 ist höher als der Äusgangshalbleiter kdrper 8 dotiert und weist den gleichen Leitfähigkeitstypwie der Ausgangshalbleiterkörper auf.
  • Im vorliegenden Ausführungsbeispiel wird ein p-leitender Ausgangshalbleiterkörper oder Träger 8 aus Silicium verwendet, der einen spezifischen Widerstand von etwa 2 - 5 #cm aufweist.
  • Der Ausgangshalbleiterkörper 8 hat eine Dicke von etwa 250/um, während die Ubrigen Abmessungen genügend gross gewählt werden, um die gewünschte Anzahl gegeneinander isolierter Teile der anzubringenden epitaktiechen Schicht 1 erhalten zu können.
  • Es sei bemerkt, dass der Einfachheit halber in den Fig. 1 und 2 nur ein Teil der Haibleiteranordnung dargestellt ist, welcher Teil nur einen einzigen isolierten Teil 9 der epitaktischen Schicht 1 vollstandig enthält. Ferner ist der Deutlichkeit halber in Fig. 1 die Isolierschicht 20 nach Fig. 2 weggelassen. Daher sind in Fig. 1 die Oeffnungen in dieser Schicht 20 mit gestrichelten Linien angedeutet.
  • Auf eine in der Halbleitertechnik übliche Weise wird die hochdotierte Oberflächenzone 52, z.B. durch Diffusion von Bor, angebracht, Die Oberflächenzone 52, die zu dem Träger gehört, wird angebracht, bevor die epitaktische Schicht angebracht wird, wodurch die Lage der Oberflächenzone genau bestimmt werden kann. Die Oberflgohenkonzentration der Oberflächenzone 52 beträgt etwa 1019 - 1020 Beratome/cm3.
  • Nach der Bordiffusion wird auf dem p-leitenden Träger 8 eine n@leitende epitaktische Schicht 1 mit z.B, einer Dicke von etwa 2/um und einem spezifischen Widerstand von etwa 0,2 .cm angebracht.
  • pie epitaktische Schicht 1 kann auf eine in der Ralbleitertechnik übliche Weise durch Ablagerung von Halbleitermaterial auf dem Träger 8 erhalten werden. Dann wird das schichtförmige Muster 5 mit Hilfe einer Oxydationebehandlung angebracht, die solange fortgesetzt wird, bis die praktisch flache Oxydschicht 5 sich Uber die ganze Dicke der epitaktischen Schicht und bis zu der Oberflächenzone 52 im Träger erstreckt.
  • Die Abmessungen und die Lage der Oberflächenzone 52 sind derart gewählt, dass nach dem Anbringen des Musters 5 - in einer Richtung senkrecht zu der epitaktischen Schicht 1 gesehen - das schichtförmige Siliciumoxydmuster 5 die Oberflächenzone 52 allseitig überlappt.
  • Dadurch wird vermieden, dass Teile der Oberflächenzone 52 neben dem schichtförmigen Muster 5 in die epitaktische Schicht 1, z*B. während der Oxydationabehandlung, eindiffundieren, was z.B. in bezug auf Raumersparung unerwünscht sein kann.
  • Die epitaktisohe Schicht 1 wird mit einer Maskierungsachicht 7 (siehe Fig. 4 und 5) versehen, die gegen Oxydation maskiert. Die Maskierungaschicht 7 besteht im vorliegenden Ausführungsbeiap-iel aus Siliciumnitrid, aber sie kann z.B. auch aus einer Doppelschicht von Siliciumoxyd und Siliciumnitrid bestehen. Die Siliciumnitridschicht 7 wird auf übliche Weise angebracht, z.B. dadurch, dass der Körper (1, 8) auf eine Temperatur von etwa 10000C in einem Gasgemisoh von SiH4 und NH, erhitzt wird, wobei diese Schicht eine Dicke von etwa 0,2/um aufweist, welche Dicke wesentlich kleiner als die des anzubringenden Musters 5 ist.
  • Mit Hilfe eines photçlithographischen Vorgangs wird oberhalb dsr Oberflächenzone 52 ein Teil der Schicht 7 entfernt, wie in Fig.4 dargestellt iet, um das Muster 5 anbringen zu können.
  • Um ein Muster 5 zu erhalten, das praktisch über seine ganze Dicke In die Siliciuischioht 1 versenkt ist, wird vor dem Anfang der Oxydationfbehanlung zum Erhalten des Musters 5 die gegen Oxydation maskierende Schicht 7 als Aetzmaske verwendet, damit die Siliciumschicht 1 örtlich durch Aetzen über etwa die Hälfte ihrer Dicke entfernt werden kann. Dabei werden die Nuten 21 gebildet. Die Aetzbehandlung seht auf uebliche Weise vor sich (aiehe Fig. 4).
  • Dadurch dass über den Körper ein Gasstrom mit einem Druck von etys 1 Atmosphäre bei einer Temperatur von etwa 1000° C geführt wird, wird durch Oxydation der Schicht 1 das Muster 5 erhalten.
  • Die Oxydationsbehandlung wird fortgesetzt, bis das erhaltene Muster 5 mindestens bis zu dem Träger 8 und der Oberflächenzone 52 reicht (siche Fig. 5).
  • Die epitaktische Schicht 1 ist nun auf einfache und zweckmässige Weise in gegeneinander isolierte Teile 9 - 17 geteilt, die durch das Muster 5 voneinander getrennt sind, welches Muster praktisch über seine ganze Dicke in die Schicht 1 versenkt ist, wodurch sich die erhaltene Konfiguration weiter durch planare Verfahren behandeln lässt, wobei das Muster 5 aus Siliciumoxyd hoher Güte besteht.
  • Ausserdei ist unterhalb des Musters 5 eine hochdotierte Zone 52 erhalten, die Kanalbildung verhindert.
  • Die Oxydationebehandlung kann unterbrochen werden und während dieser Unterbrechung kann die bereits erhaltene Siliciumoxydschicht wenigstens aber einen Teil ihrer Dicke durch Aetzen entfernt werden, wobei dio Schicht 7 als Aetzmaske verwendet wird. Eine der Oxydation.-bchandlung vorangehende Aetzbehandlung ist dann nicht notwendig.
  • Es ist auch möglich, gar keine Aetzbehandlung durchzuführen.
  • Dann vira aber ein Muster 5 erhalten, das Uber die Oberfläche der epitaktischen Schicht 1 hinausragt. Diese Vereinfachung des Verfahrens kann inebesondere bei sehr dünnen epitaktischen Schichten unbedenksich Anwendung finden. Uebrigens kann auch durch eine nachher durchgeführte Aetzbehandlung, bei der die Schicht 7 als Aetzmaske dient, der Uber die epitaktische Schicht 1 hinausragende Teil des Musters entfernt werden. Es ist also möglich, dass das Muster 5 etwas über die Oberfläche der epitaktlschen Schicht 1 hinausragt oder etwas unterhalb dieser Oberfläche bleibt.
  • Die isolierten Teile 9 - 17 der epitaktischen Schicht 1 sind gegen den Träger 8 durch den pn-Uebergang isoliert, den die n-leitende Schioht 1 mit dem p-leitenden Träger 8 bildet.
  • Die Basiszone 3 kann auf übliche Weise durch Diffusion einer Verunreinigung angebracht werden. Dabei kann die Siliciumnitrid-Schicht 7 als Diffueionsmaske verwendet werden. Im vorliegenden Ausführungsbeispiel wird aber zunächst die Nitridschicht 7 entfernt und durch die Siliciumoxydschicht 20 ersetzt, die auf übliche Weise als Diffusionemaske dient. Die p-leitende Basiszone 3, die z.I3. durch Diffusion von Bor erhalten wird, hat eine Dicke von etwa 0,6/um und grenzt an die Oberfläche 23 des isolierten Teiles 9.
  • Anschliessend wird in der Basiszone 3, z.B. durch Diffusion von Phosphor, die n-leitende Emitterzone 2 angebracht, die eine Dicke von etwa 0,3/um aufweist und an die Oberfläche 23 des isolierten Teiles 9 grenzt.
  • Die Kollektorzone 4 des Transistors (2, 3, 4) wird durch den an die Batiazone 3 grenzenden Teil 4 des isolierten Teils 9 gebildet.
  • Es sei bemerkt, dass der senkrechte Teil 24 des pn-Uebergangs zwischen der Basiezone 3 und der Kollektorzone 4 verhältnisinässig klein ist, wodurch auch die Kapazität zwischen der Basiszone 3 und der Kollektorzone 4 verhältnismässig klein ist.
  • Die Kollektorzone 4 wird mit einer Kontaktzone 25 versehen, die an die Oberfläche 23 des isolierten Teiles 9 grenzt. Diese Kontaktzone 25 weist den gleichen Leitfähigkeitstyp wie die Kollektorzone 4 auf und ist höher als diese Zone dotiert. Die Kontaktzone 25 kann gleichzeitig mit der Emitterzone 2 durch Diffusion von Phosphor angebracht werden.
  • Die Siliciumoxydschicht 20 wird mit Oeffnungen 26, 27 und 28 versehen, durch die die Zonen 2, 3 und 25 kontaktiert werden können.
  • Die Kontakte sind der Einfachheit halber nicht dargestellt und können auf übliche Weise angebracht werden und sich in Form von Metallschichten ueber die Isolierschicht 20 und das Muster 5 hinweg erstrecken.
  • Erwünschtenfalls kann eine vergrabene Schicht, die den gleichen Leitfähigkeitstyp wie die Kollektorzone 4 aufweist, aber höher als diese Zone dotiert ist auf übliche Weise angebracht werden. Eine derartge vergrabene Schicht 30 ist mit gestrichelten Linien in Fig. 2 dargestellt.
  • Die Abmessungen des isolierten Teiles 9 und der Zonen 2, 3 und 25 in der Draufsicht nech Fig. 1 sind für ein Verfahren nach der Erfindung nicht kritisch und können auf übliche Weise unter Berücksichtigung der gewünschten Eigenschaften des Transistors gewählt werden.
  • Vorzugsweise hat das Muster 5 etwa die gleiche Dicke wie die epitaktisohe Schicht 1, wodurch eine praktisch ebene Oberfläche erhalten werden kann. Daher ist die epitaktische Schicht 1 vorzugsweise sicht dicker als etwa 2,5 bis 3/um, weil ein Muster 5 mit dieser Dicke und einer hohen GUte noch in einer angemessenen Oxydationszeit angebracht erden kann.
  • In dem beschriebenen Ausführungsbeispiel wies der Ausgangs halbleiterkörper 8 völlig den entgegengesetzten Leitfähigkeitstyp auF und gehört er völlig zu dem Träger. Es ist aber auch möglich, einen Ausgangshalbleiterkörper zu verwenden, von dem nur eine Oberflächenschicht den entgegengesetzten Leitfähigkeitstyp aufweist und zu dem Träger gehört. So kann der Ausgangehalbleiterkorper 8 eine Oberflächenschicht 51 vom entgegengesetzten Leitfähigkeitstyp enthalten, die zu dem Träger (51, 52) gehört, während ein angrenzender Teil 54 den ersten Leitfähigkeitstyp aufweist und z.B. flir Abschirmungszwccke an Erde gelegt und/oder als Speiseleitung verwendet werden kann. Die gestrichelte Linie 55 deutet schematisch die Grenzfläche wischen den Teilen 51 und 54 an.
  • In den bisher beschriebenen Ausführungsbeispielen wurde ein Ausgangshalblsiterkörper verwendet, von dem wenigstens eine Oberflächenschicht den entgegengesetzten Leitfähigkeitstyp aufwies und zu dem Träger gehörte. Nun wird ein Ausführungsbeispiel beachrieben, bei dem ein Auegangshalbleiterkörper (68, Fig. 6 und 7) verwendet wird, der völlig vom gleichen Leitfähigkeitstyp wie die anzubringende epitaktische Schicht 61 ist, wobei der Träger vom entgegengesetzten Leitfähigkeitstyp nur durch die Oberflächenzone 62 gebildet wird, mit der der Ausgangshalbleiterkörper 68 versehen wird.
  • Der Ausgangshalbleiterkörper 68 wird z.B. durch einen n-leitenden Sjlieiumkristall gebildet, dessen spezifischer Widerstand im allgemeinen nicht kritisch ist und in diesem Falle z.B. 2 - 5Q.cm beträgt.
  • fler Ausgangshalbleiterkörper wird wieder auf in der Halbleitertechnik Übliche Weise mit der hochdotierten p-leitenden Oberflächenzone 62 versehen, die zugleich als Träger fUr die anzubringende epitaktisohe Schicht 61 dient.
  • Die Oberflächenzone kann z.B. durch Diffusion von Bor erhalten werden, wobei die Oberflächenkonzentration etwa 1019 Boratome/cm3 beträgt.
  • Die Oberflächenzone 62 kann sich über die ganze Oberfläche 66 erstrecken. Im vorliegenden Ausführungebeispiel ist die Oberfächenzone 62 aber mit Unterbrechungen an der Stelle des anzubringenden Musters 65 versehen, wie in Fig. 6 und 7 deutlich gezeigt ist. Von einer Insel der Halbleiteranordnung Uber das Halbleitermaterial zu einer anderen Insel gehend, werden nun mindestens vier pn-Uebergänge passiert wobei zwei nacheinander folgende pn-Uebergänge Jeweils ein gegensinnig geschaltetes Diodenpaar bilden. Durch diese Struktur kann s.B. die kapazitive Kopplung zwischen den Inseln klein gehalten werden.
  • Nach dem Anbringen der Oberflächenzone 62 werden die n-leitende epitaktische Schicht 61 und das isolierende schichtförmige Siliciumoxydmuster 65 auf gleiche Weise wie im vorangehenden Ausführungsbeispiel angebracht, wonach Schaltungselemente der gewünschten Art auf in der Halbleitertechnik übliche Weise in den Inseln angebracht werden können.
  • Es ist einleuchtend, dass sich die Erfindung nicht auf die hier beschriebenen Ausführungsbeispiele beschränkt und dass im Rahmen der Erfindung für den Fachmann viele Abwandlungen möglich sind, So kennen die Leitfähigkeitstypen aller erwähnter Teile der beschriebenen Halbleiteranordnung gleichzeitig vom p-Typ zum n-Typ geändert werden, und umgekehrt.
  • Auch kEnnen ausser Transistoren andere Schaltungselemente wie z.B. Dioden, Widerstände oder Kapazitäten, in der epitaktischen Schicht hergestellt werden.
  • Ferner kann, wenn der Ausgangshalbleiterkörpar eine Teilsohicht vom gleichen Leitfähigkeitstyp wie die epitaktische Schicht enthält, diese Teilschicht als Erdungsplatte oder Speiseleitung fUr die Halbleiteranordnung dienen, wobei z.B, ein Schaltungselement in der epitektisohen Schicht mit der erwähnten Teilschicht verbunden ist. Diese Verbindung kann z.B. eine in dem Träger angebrachte Verbindungszone vom ersten eitfähigkeitstyp enthalten.
  • Eine andere Abwandlung besteht darin, dass bei dem erwähnten AusgangehalbleSterkörper die epitaktische Schicht über die ganze Oberflchs mit einer Oberflächenzone vom entgegengesetzten Leitfähigkeitstyp versehen wird, wodurch eine Matrixstruktur von z.B. pnpn-Shaltungselementen erhalten wird, die z.B. als lichtempfindlicher Detektor verwendet werden kann, und wobei nebeneinander liegende Zonen der pnpn-Schaltungseletnente durch das schichtförmige Siliciumoxydmuster voneinander getrennt sind.
  • Die unterschiedlichen Zonen in der Halblsiteranordnung können statt durch Diffusion auch durch Ionenimplantation angebracht werden.
  • Auch kann die hochdotierte Oberflächenzone, die Kanalbildung verhindert, angebracht werden, nachdem die epitaktische Schicht angebracht ist, .B. dadurch, dass an der Stelle des anzubringenden sohiçhtförmigen Musters durch Diffusion oder Ionenimplantation in der epitaktischen Schicht eine Oberflächenzone vom entgegengesetzten Leitfähigkeitstyp angebracht wird, die während der Oxydationsbehandlung bis in den Auagangshalbleiterkörper eindiffundiert und dort die hochdotierte an das Oxyd grenzende Oberflächenzone bildet. Diese Oberflächenzone kann z.B. nach dem Aetzen der Nuten 21 angebracht werden.
  • Durch Ionenbeschuss kann die hochdotierte Oberflächenzone auch durch das Oxyd des schichtförmigen Musters hindurch angebracht werden.
  • Weiter kann z.B. wenn der Ausgangshalbleiterkörper völlig vom ersten Leitfähigkeitstyp ist, die als Träger vom entgegengesetzten Leiträhißkeitstyp dienende Oberflächenzone statt durch Diffusion auch als eine epitaktische Schicht angebracht werden.

Claims (9)

  1. PATENTANSPRUECHE :
    Verfahren zur Herstellung einer Halbleiteranordnung mit einem aus Silicium bestchenden Halbleiterkörper mit mindestens einem Halbleitsrschaltungsalement, ftir das eine an den Siliciumkörper grenzende Siliciumoxydschicht in Form eines schichtförmigen Siliciumoxydmusters mit Hilfe einer Oxydationsbehandlung an der Oberfläche des Siliciumkörpers angebracht wird, wobei das sohichtförmige Muster wenigstens Uber einen Teil seiner Dicke in den Siliciumkörper dadurch versenkt wird, dass während der Oxydationsbehandlung die Oberfläche des Siliciumkörpers örtlich gegen die Oxydation maskiert wird, und wobei ein Halbleiterkörper in Form einer epitaktisohen Siliciumschicht vom ersten Leitfähigkeitstyp, die auf einem Träger vom entgegengesetzten Leitfähigkeitstyp angebracht ist, verwendet wird, während heim Anbringen den schichtförmigen Siliciumoxydmusters die Oxydationebehandlung solange fortgesetzt wird, bis sich das Muster Uber die ganze Dicke der epitaktischen Siliciumschicht erstreckt, wobei die epitaktische Schicht in eine Anzahl von Teilen (weiter als Inseln bezeichnet) geteilt ist, die durch das Muster voneinander getrennt sind, gemäß Patent . ... ... (Patentanmeldung P 21 05 178.5) dadurch gekennzeichnet, dass ein Ausganshalbleiterkörper, von dem beim Anbringen der epitaktischen Schicht wenigstens ein Oberflächengebiet als der Träger vom entgegengesetzten Leitfähigkeitstyp dient, mit einer zu dem Träger gehörigen Oberflächenzone vom entgegengesetzten Leitfähigkeitstyp versehen wird, die an das schichtförmige Oxydmuster grenzt und die derart hoch dotiert ist, dass die Bildung von Kanälen, die Inseln miteinander verbinden und an das isolierende schichtförmige Muster grenzen, verhindert wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ausgangshalbleiterkörper mit der zu dem Träger vom entgegengesetzten Leitfähigkeitstyp gehörigen Oberflächenzone vom entgegengesetzten Leitfähigkeitetyp versehen wird, bevor die epitaktische Schicht vom ersten Laitfähigkeitstyp angebracht wird, und das nach dem Anbringen der spitaktischen Schicht das schichtförmige Siliciumoxydmuster durch eine Oxydationsbchandlung erhalten wird, die solange fortgesetzt wird, bis reich das schichtfõrmige Muster Uber die ganze Dicke der epitaktischen Schicht und bis zu der Oberflächenzone in dem Träger erstreckt.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ern Auaganashelbleiterkorper verwendet wird, von dem wenigstens eine Oberflächenschicht vom entgegengesetzten Leitfähigkeitstyp ist und zu dem Träger gehört und dass die zu dem Träger gehörige Oberflächenzone vom entgegengesetzten Ieitfähigkeitstyp in der erwähnten Oberflächenschicht und wenigstens unterhalb des anzubringenden achichtförmigen Musters angebracht wird, wobei die Oberflächenzone höher als die Oberflächenschicht dotiert ist.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass eine zu dem Träger vom entgegengesetzten Leitfähigkeitstyp gehörige Oberflächenzone vom entgegengesetzten Leitfähigkeitstyp angebracht wird, die derartige Ab-essungen aufweist, dass nach dem Anbringen des schichtförmigen Musters - in einer Richtung senkrecht zu der epitaktischen Schicht gesehen - du schichtförmige Siliniumoxydmuster die Oberflächenzone völlig überlappt.
  5. 5, Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass ein Ausgangshalbleiterk5rper verwendet wird, der vollig den entgegangesetzten Leitfähigkeitstyp aufweist und völlig zu dem Träger gehört.
  6. 6, Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass ein Auegangshalbleitsrkörper verwendet wird, von dem nur eine Oberflächenschicht den entgegengesetzten Leitfähigkeitstyp aufweist und zu dem Träger gehört, wobei eine an diese Oberflächenschicht grenzende Teilschicht des Körpers den ersten Leitfähigkeitstyp aufweist.
  7. 7. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Ausgangshalbleiterkörper verwendet wird, der fällig den gleichen Leitfähigkeitstyp wie die anzubringende epitaktische Schicht aufweist, während der Trager vom entgegengesetzten Leitfähigkeitstyp nur durch die Oberflächenzone vom entgegengesetzten Leitfähigkeitstyp gebildet wird, mit der der Ausgangshalbleiterkörper versehen wird.
  8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Ausgangshalbleiterkörper vom ersten Leitfähigkeitstyp mit einer den Trigger bildenden Obeiflächenzone vom entgegengesetzten Leitfähigkeitstyp versehen wird, die örtlich Unterbrachungen aufweist, wodurch diese Oberflächenzone in eine Anzahl voneinander getrennter Teilzonen geteilt wird, und wobei nach dem Anbringen des schichtförmigen Musters - in einer Richtung senkrecht zu der epitaktischen Schicht gesehen - das schichtförmige Muster die Unterbrochungen völlig Überlappt,
  9. 9. Durch das Verfahren nach einem oder mehreren der vorstohenden AnsprUche hergestellte Halbleiteranordnung.
DE19712133980 1966-10-05 1971-07-08 Verfahren zur Herstellung einer integrierten Halbleiterschaltung Expired DE2133980C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL666614016A NL153374B (nl) 1966-10-05 1966-10-05 Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
NL7002384A NL159817B (nl) 1966-10-05 1970-02-19 Werkwijze ter vervaardiging van een halfgeleiderinrichting.
NL7010208A NL7010208A (de) 1966-10-05 1970-07-10

Publications (3)

Publication Number Publication Date
DE2133980A1 true DE2133980A1 (de) 1972-01-13
DE2133980B2 DE2133980B2 (de) 1979-07-05
DE2133980C3 DE2133980C3 (de) 1983-12-22

Family

ID=27351385

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19712133980 Expired DE2133980C3 (de) 1966-10-05 1971-07-08 Verfahren zur Herstellung einer integrierten Halbleiterschaltung

Country Status (2)

Country Link
DE (1) DE2133980C3 (de)
NL (1) NL7010208A (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2449012A1 (de) * 1973-11-05 1975-05-07 Ibm Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2454595A1 (de) * 1973-11-23 1975-05-28 Commissariat Energie Atomique Verfahren zur isolation der bestandteile einer integrierten schaltung
DE2704471A1 (de) * 1976-02-16 1977-08-18 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch anwendung dieses verfahrens hergestellt ist

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE704674A (de) * 1966-10-05 1968-04-04
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
NL6903469A (de) * 1968-04-23 1969-10-27
US3488564A (en) * 1968-04-01 1970-01-06 Fairchild Camera Instr Co Planar epitaxial resistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
BE704674A (de) * 1966-10-05 1968-04-04
US3488564A (en) * 1968-04-01 1970-01-06 Fairchild Camera Instr Co Planar epitaxial resistors
NL6903469A (de) * 1968-04-23 1969-10-27

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IBM Technical Disclosure Bulletin, Vol.11, No. 12, 1969, S. 1653 und 1654 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2449012A1 (de) * 1973-11-05 1975-05-07 Ibm Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2454595A1 (de) * 1973-11-23 1975-05-28 Commissariat Energie Atomique Verfahren zur isolation der bestandteile einer integrierten schaltung
DE2704471A1 (de) * 1976-02-16 1977-08-18 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch anwendung dieses verfahrens hergestellt ist

Also Published As

Publication number Publication date
DE2133980C3 (de) 1983-12-22
DE2133980B2 (de) 1979-07-05
NL7010208A (de) 1972-01-12

Similar Documents

Publication Publication Date Title
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE1514818C3 (de)
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2610828A1 (de) Thyristor mit passivierter oberflaeche
DE1764155B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1614383A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1464525C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit Feldeffekt
DE1194500B (de) Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen
DE2854994A1 (de) Halbleiteranordnung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE1764578A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE2133980A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung
DE2527076B2 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2507038B2 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE1764829B1 (de) Planartransistor mit einem scheibenfoermigen halbleiter koerper
DE3046855A1 (de) Grenzschichtfeldeffekttransistor und verfahren zu dessen herstellung
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8281 Inventor (new situation)

Free format text: KOOI, ELSE, EMMASINGEL, EINDHOVEN, NL

C3 Grant after two publication steps (3rd publication)