DE3046855A1 - Grenzschichtfeldeffekttransistor und verfahren zu dessen herstellung - Google Patents

Grenzschichtfeldeffekttransistor und verfahren zu dessen herstellung

Info

Publication number
DE3046855A1
DE3046855A1 DE19803046855 DE3046855A DE3046855A1 DE 3046855 A1 DE3046855 A1 DE 3046855A1 DE 19803046855 DE19803046855 DE 19803046855 DE 3046855 A DE3046855 A DE 3046855A DE 3046855 A1 DE3046855 A1 DE 3046855A1
Authority
DE
Germany
Prior art keywords
layer
field effect
effect transistor
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803046855
Other languages
English (en)
Inventor
Jacques 14000 Caen Thire
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3046855A1 publication Critical patent/DE3046855A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H01L29/7832—Field effect transistors with field effect produced by an insulated gate with multiple gate structure the structure comprising a MOS gate and at least one non-MOS gate, e.g. JFET or MESFET gate

Description

N.V.Philips1 ßloeüampenfabrieken, Bn3höv&a m \ ·']: ^-::-:": 3η46855
PHF 79-605 3 2.10.198ο
" Grenz s chi clit f eldeff ekt tr ans is tor land Verfahren zu dessen Herstellung".
Die Erfindung bezieht sich auf einen Grenzschichtfeldeffekttransistor, der einen Halbleiterkörper enthält, der an einer Oberfläche mit einer Oberflächenschicht von einem ersten Leitungstyp versehen ist, in der sich ein erstes und ein zweites Oberflächengebiet, die das Source- bzw. das Drain-Gebiet bilden, von einem zweiten, dem ersten entgegengesetzten Leitungstyp befinden, die miteinander durch eine schwach dotierte Halbleiterschicht vom zweiten Leitungstyp verbunden sind, die ein Kanalgebiet
^0 bildet, wobei der Halbleiterkörper zwischen dem Source- und dem Drain-Gebiet in der Oberflächenschicht mindestens ein drittes Oberflächengebiet vom ersten Leitungstyp enthält, das wenigstens an der Stelle der Halbleiterschicht vom zweiten Leitungstyp mit dieser Schicht einen pn-Uebergang bildet und ein erstes Gate-Gebiet des Feldeffekttransistors bildet, das elektrisch leitend mit einem Teil der Oberflächenschicht verbunden ist, der ein zweites Gate-Gebiet des Feldeffekttransistors bildet. Der Ausdruck "schwach dotiert" wird im Falle einer Konzentration von weniger als 5·10 Atomen/cm3 angewandt. Für die Source- und Drain-Gebiete werden in der Regel höhere Dotierungen verwendet.
Die Erfindung bezieht sich insbesondere, aber nicht ausschliesslich, auf sehr empfindliche Feldeffekt-
transistoren mit niedrigen Schwellwertspannungen,die bei niedrigen Speisespannungen arbeiten und z.B. als Eingangselemente von Verstärkern mit einem niedrigen Rauschpegel, z.B. Eingangsverstärkern von Rundfunkempfängern, benutzt werden.
Die Erfahrung zeigt, dass derartige sehr empfindliche Transistoren, wenigstens sofern es Kanal- und Gate-Gebiete anbelangt, nur mit Hilfe von Ionenimplantation her-
130035/0633
PHF 79-605 'Ύ " "" 2.10.1980
gestellt werden können. Zum Erhalten einer hohen Empfindlichkeit ist es nämlich erforderlich, dass die genannten Gate- und Kanalgebiete eine sehr geringe Dicke aufweisen; es ist praktisch unmöglich, diese Gebiete auf andere Weise als durch Implantation reproduzierbar herzustellen.
Ein Grenzschichtfeldeffekttransistor der eingangs genannten Art ist aus der DE-PS I9 50 530 bekannt. Das dritte Oberflächengebiet, oder aber das erste Gate-Gebiet, ist dabei mit einem Teil der Oberflächenschicht verbunden, der ein zweites Gate-Gebiet des Feldeffekttransistors bildet. Zur Herstellung dieser Verbindung zwischen den beiden Gate-Gebieten erstreckt sich das erste Gebiet bis ausserhalb des Gebietes der Halbleiterschicht vom zweiten Leitungstyp, wo es durch eine stark dotierte Verbindungszone mit dem zweiten Gate-Gebiet verbunden ist.
Bei einer derartigen Transistor ergibt sich im allgemeinen das Problem des hohen Eingangswiderstandes des ersten Gate-Gebietes. Dieses Gebiet ist sehr dünn (Dicke in der Grossonordnung von 0,2 /um). Der ohmsche Widerstand zwischen einem Punkt des ersten Gate-Gebiets und der Verbindungszone ist dadurch hoch und nimmt mit dem Abstand in bezug auf die genannte Verbindungszone zu. Die elektrische Spannung zwischen dem ersten Gate-Gebiet und dem Kanalgebiet ist denn auch bei einer bestimmten Gate-Spannung nicht gleichmässig an jedem Punkt des Gate-Gebietes. Ausserdem führt ein hoher Eingangswiderstand eine hohe Lade- und Entladezeitkonstante in dem Gate herbei , die die Anwendung des Transistors boi hohen Frequenzen beschränkt, während die Art der Leitung durch Majoritätsladungsträger hohe; Betriobsfrequonzon ermöglichen müsste. In der genannten DE-PS 19 50 530 ist dieser Nachteil dadurch behoben, dass eine Anzahl regelrnässig verteilter "tiefer Kontaktzonen" zwischen der das erste Gate-Gebiet bildenden Halbleiterschicht und dem darunterliegenden Teil der Oberflächenschicht angebracht werden, der das zweite Gate-Gebiet bildet und der mit einem metallenen Gate-Kontakt versehen ist.
130035/0633
PHF 79-605 7ί 2.10.1980
'5·
Eine derartige Anordnung weist aber einen kleineren wirksamen Querschnitt des Kanalgebietes auf, ohne dass das erste Gate-Gebiet über seine ganze Oberfläche einen gleichen Einfluss auf alle Punkte des Kanalgebietes ausübt.
Die Erfindung schafft eine verbesserte Struktur eines Grenzschichtfeldeffekttransistors der obengenannten Art, in der die genannten Nachteile in grossem Masse beseitigt sind.
Der Erfindung liegt der Gedanke zugrunde, dass durch die Anbringung eines zweiten Mittels zur Steuerung des ersten Gate-Gebietes und dadurch des Uebergangs zwischen diesem Gebiet und dem Kanalgebiet über eine Kontaktschicht, die Über der das erste Gate-Gebiet bildenden Halbleiterschicht angebracht ist, eine bessere Verteilung der elektrischen Steuerung über das Kanalgebiet erhalten wird und insbesondere die Frequenzkennlinie des Transistors verbessert werden kann.
Ein Grenzschichtfeldeffekttransistor nach der Erfindung ist dazu dadurch gekennzeichnet, dass das dritte Oberflächengebiet sich mindestens bis zu dem Source- und dem Drain-Gebiet erstreckt und die Halbleiterschicht vom zweiten Leitungstyp völlig bedeckt, während eine leitende Fläche vorhanden ist, die sich mindestens über der HaIbleiterschicht vom zweiten Leitungstyp erstreckt und die Oberflächenschicht kontaktiert.
In einer Anordnung nach der Erfindung wird dadurch eine möglichst grosse Kapazität zwischen der leitenden Fläche und dem oberen Gate-Gebiet gebildet, die durch eine dünne Isolierschicht voneinander getrennt werden. Die Reaktanz dieser Kapazität nimmt ab, je nachdem die Frequenz des Signals, das den Gate-Gebieten zugeführt wird, zunimmt. Von einer bestimmten Frequenz her wird in zunehmendem Masse praktisch nur die Spannung wirksam, die über das zusätzliche Steuermittel, das durch die leitende Fläche und die mit dieser verbundene Kapazität gebildet wird, dem Uebergang zwischen dem ersten Gate-Gebiet und dem Kanalge-
130035/0633
biet zugeführt wird.
Die auf diesen Uebergang über den oh.msch.en Ein— gangswiderstandsweg, d.h. lediglich über das erste Gate-Gebiet selbst, übertragene Spannung hat die Neigung, Null zu werden, wobei zuerst diejenigen Teile des Gate-Gebietes unwirksam werden, die am weitesten von der Kontaktzone des Gate-Gebietes entfernt sind. Die leitende Oberfläche, die sich über der Gesamtoberfläche des ersten Gate-Gebietes erstreckt, überträgt eine angelegte Gate-Spannung gleichmassig auf das Gebilde des genannten Gebietes und des Gate-Kanal-Uebergangs und gleicht dadurch den Empfindlichkeitsverlust infolge des Widerstandes dieses Gebietes aus. Durch die Ausdehnung der Fläche und die damit zusammenhängende Kapazität ist es möglich, den Wert der Grenzfrequenz des Transistors in bezug auf diesen Wert beim Fehlen einer derartigen Fläche zu erhöhen.
Es seit aber bemerkt, dass die Kapazität zwischen der leitenden Fläche und dem ersten Gate-Gebiet in Reihe mit der Kapazität des Uebergangs zwischen dem ersten Gate-Gebiet und dem Kanalgebiet geschaltet ist, so dass das Verhältnis zwischen der über diesem Uebergang vorhandenen Spannung und der Eingangsspannung, die an das erste Gate-Gebiet angelegt wird, dadurch verringert wii-d.
Um diesem Nachteil zu begegnen, wird vorzugswiese die genannte leitende Fläche wenigstens örtlich in direkten Kontakt mit dem dritten Gebiet (dem ersten Gate-Gebiet) gebracht.
Um dafür zu sorgen, dass dieser Kontakt einen genügenden ohmschen Wert aufweist, wird das dritte Gebiet, wenigstens an der Oberfläche, hoch dotiert. Es stellt sich
1 S heraus, dass eine Dofciorungspegel von 5.10 ' Atomon/cm3 in 11-.I öl fcpridem Silizium, wobei der Kontakt dadurch erhalten wird, dass eine Legierung von 99*1° Aluminium und 1% Silizium bei einer Ausglühternporatur von etwa 4200C oder höher abgelagert wird, sich bewährt hat. Ein derartiger Dotierungspegel wird leicht durch Implantation von Phosphorionen erreicht, während bei der Temperatur von 420°C
130035/0633
PHF 79-605 5" * 2.IO.I98O
• 7·
das erste Gate-Gebiet, auch wenn es sehr untief ist, praktisch nicht beschädigt wird.
Der unter diesen Bedingungen erhaltene Kontakt weist, ohne dass er rein ohmisch ist, - dazu müsste bekanntlich der Dotierungspegel 3 bis k . 10 Atome/cm3 sein - eine schwache Impedanz im Vergleich zu dem lateralen Widerstand des ersten Gate-Gebietes auf. Dieser Kontakt ist ein Kontakt, der als ein entarteter "Schottky-Kontakt" bezeichnet werden könnte und der sich.beim Betriebe als besonders geeignet erweist, gerade im Falle eines doppelt implantierten Grenzschichtfeldeffekttransistors .
Da die leitende Fläche nun mit dem ersten Gate-Gebiet in direktem Kontakt steht, wird die obengenannte Verringerung praktisch beseitigt.
Vorzugsweise wird der genannte Kontakt über praktisch die ganze Oberfläche des dritten Gebietes angebracht; dadurch wird die Wirkung aller Teile des dritten Gebietes praktisch gleichmässig und erhält dieses Gebiet eine optimale Zweckmässigkeit.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 eine Draufsicht auf einen Teil eines Grenzschichtfeldeffekttransistors nach der Erfindung,
Fig. 2 einen Querschnitt längs der Linie H-II der Fig. 1 ,
Fig. 3 einen Querschnitt längs der Linie III-III der Fig. 1,
Fig. h eine Abwandlung der Ausführungsform nach Fig. 2 und
Fig. 5 ein Ersatzschaltbild der Anordnung nach Fig. h.
Die Figuren sind schematisch gezeichnet und die Verhältnisse zwischen den Abmessungen der Elemente sind nicht massstäblich dargestellt; dies zur Verdeutlichung der Figuren. Weiter - auch der Deutlichkeit halber - sind
130035/0633
-\ -":■. 'I \ ■'-'■.:": 3Q468B5
PHF 79-605 ""iy " "" ' "" 2.10.1980
• 8-
die Halbleiterteile vom gleichen Leitungstyp in derselben Richtung schraffiert.
Fig. 1 ist eine Draufsicht auf und Figuren 2 und 3 zeigen einen Querschnitt längs der Linien H-II bzw. III-III der Fig. 1 durch einen Grenzschichtfeldeffekttransistor. Die Geometrie dieses Transistors ist von einem bekannten interdigitalen Typ. Der Deutlichkeit halber ist jedem der Teilgebiete, die ein bestimmtes Gebiet dieses Transistors bilden, eine gleiche Bezugsziffer zuerteilt.
Der genannte Transistor ist in einer Oberflächenshicht 10 von einem ersten Leitungstyp gebildet, die auf einem Substrat 11 vom zweiten entgegengesetzten Leitungstyp angebracht ist. Das Substrat 11 und die Schicht 10 bilden einen Teil eines Halbleiterkörpers, auf dem weiter andere Schaltungselemente gebildet sein können - u.a. andere Transistoren nach der Erfindung und auch z.B. Bipolartransistoren -, wobei das Ganze dieser Schaltungselemente eine integrierte Schaltung bildet.
in dem betreffenden Transistor lassen sich unterscheiden:
- Ein erstes Oberflächengebiet 12, das das Source-Gebiet vom zweiten Leitungstyp bildet und hochdotiert ist. Ueber eine Kontaktmetallisierung 121 wird das Gebiet 12 durch eine Isolierschicht 20 hindurch kontaktiert, um die elektrische Verbindung mit diesem Gebiet herzustellen.
- Ein zweites Oberflächengebiet 13, das das Drain-Gebiet bildet und von dem vorhergehenden Gebiet 12 getrennt ist, aber ebenfalls den zweiten Leitungstyp aufweist und hochdotiert ist. Die Kontaktierung dieso.s Gebietes enthält eine zweite Kontaktmetallisierung I3I.
- Ein drittes Oberflächengebiet 14, das das erste Gate-Gebiet bildet, den ersten Leitungstyp aufweist, zwischen dem ersten und dem zweiten Oberflächengebiet liegt und sich nach der Erfindung bis zu diesen Gebieten erstreckt. Im dargestellten Beispiel (siehe Figuren 1 und 3) er-
130035/0633
PHF 79-605 y 2.IO.I98O
strecken sich rechteckige Flächen, die das Gebiet 14 definieren, in der Längsrichtung bis in zwei Halbleiterzonen 16a und 16b, die den ersten Leitungstyp aufweisen, stark dotiert sind und symmetrisch zu beiden Seiten der Gebiete 12 und 13 angebracht sind, um eine elektrische Verbindung zwischen dem genannten ersten Gate-Gebiet Ik und der Schicht 10 zu erhalten, von der Teile 10A das zweite Gate-Gebiet bilden. Ueber dem Gebiet Ik erstreckt sich eine leitende Fläche IkI1 die die Schicht 10 über die Zonen 16a und 16b kontaktiert.
- Eine Halbleiterschicht 15» die als Kanalgebiet bezeichnet wird, den zweiten Leitungstyp aufweist, schwach dotiert ist und unter dem dritten Oberflächengebiet 14 angebracht ist und sich gleichfalls bis zu dem genannten ersten und dem genannten zweiten Gebiet 12 bzw. 13 erstreckt.
Nach der Erfindung erstreckt sich die genannte leitende Fläche 1kl wenigstens Über der Gesamtoberfläche dieser Halbleiterschicht I5.
Vorteilhafterweise steht die leitende Fläche 1^1 wenigstens örtlich in direktem Kontakt mit dem dritten Oeberflächengebiet Ik. Im Beispiel nach den Figuren 1, 2 und 3 ist dieser Kontakt über die Gesamtoberfläche des Gebietes 14 angebracht.
In einem Transistor nach der Erfindung und wie aus den Figuren hervorgeht, führen zwei Signalwege zu dem ersten Gate-Gebiet Ik. Ein erster Weg enthält das Oberflächengebiet Ik selbst und führt die Signale von den Zonen I6A, 16b bis in den aktiven Teil des genannten Oberflächengebietes Ik, der zwischen den Gebieten 12 und 13 liegt. Dieser Weg weist einen elektrischen Widerstand auf, u.a. infolge der Tatsache, dass das Gebiet Ik eine sehr geringe Dicke besitzt; weiter ist der Widerstand verschieden, abhängig von der Stelle im Gebiet 14, infolge der Unterschiede im Abstand zwischen diesen Stellen in bezug auf die Zonen 1όΑ und 16b, wobei das mittlere Gebiet im Falle des beschriebenen Transistors die ungünstigste Lage
130035/0633
PHF 79-605 ψ 2.10.1980
'AO ·
e innimmt.
Ein zweiter Signalweg zu dem aktiven Teil des Gebietes 14 wird durch die leitende Fläche 141 gebildet, die im vorliegenden Beispiel unmittelbar den aktiven Teil kontaktiert. Dieser zweite Weg weist einen erheblich niedrigeren Widerstand als der erste auf. Dadurch, dass dieser Weg die Gesamtoberfläche des aktiven Gebietes bedeckt, weist die gezeigte Ausführungsform den Vorteil auf, dass sie eine gleichmässige und vollständige Steuerung des ganzen Gebietes 15 und des Kanals ermöglicht.
Die Herstellung eines Transistors nach der Erfindung kann ohne besondere Schwierigkeiten in die Herstellung einer integrierten Schaltung eingepasst werden, die weiter mit anderen Halbleiterschaltungselementen versehen ist. Diese Ausfuhrungsform wird vorzugsweise auf folgende Weise realisiert:
In einer ersten Stufe werden gleichzeitig die Source- und Drain-Gebiete (12 bzw. 13) durch Diffusion entweder während eines besonderen Bearbeitungsschrittes oder beim Erzeugen eines Halbleitergebietes für ein anderes Schaltungselement der integrierten Schaltung gebildet. Dann werden die Zonen 16A und 16b ebenfalls durch Diffusion z.B. zugleich mit den Bipolartransistor-Emittergebieten der genannten integrierten Schaltung erzeugt. Anschliessend werden durch Ionenimplantation die Gebiete und 14 (bekanntlich finden während der Bearbeitung einer integrierten Schaltung Implantationsschritto im allgemeinen nach den Diffusionsschritten statt) vorzugsweise in dieser Reihenfolge erzeugt. Die Oeffnungen der Implantationsmasken sind derart angebracht, dass die implantierten Ionen bis in die Oberflächen der Gebiete 12 und 13 und auzh, sofern es das Gebiet 1^- anbelangt, in die Zone 16 eindringen; dadurch können Diskontinuitäten vermieden werden. Die Gebiete 12 und 13 und die Zone 16 sind stark dotiert und es besteht durchaus keine Gefahr, dass ihre Leitfähigkeit durch das Implantieren beeinträchtigt wird.' Dia Ausglühbedingungen nach dem Implantieren sind
130035/0633
PHT 79-605 & ' 2.IO.I98O
stark von der Implantationsbehandlung abhängig; oft erfolgt diese Behandlung in einer Stickstoff- und/oder Sauerstoffatmosphäre bei einer Temperatur von etwa 850-900°C. Nach dem Ausglühen wird die Herstellung des Transistors, wie die der integrierten Schaltung, vollendet, dadurch, dass eine Metallisierungsschicht für Kontaktflächen und Verbindungsstreifen niedergeschlagen wird.
An hand eines praktischen Beispiels werden nachstehend einige physikalische Merkmale und Abmessungen in bezug auf einen Transistor für eine integrierte Schaltung nach der Erfindung, sowie die wichtigsten Betriebsbedingungen, die zu ihrer Herstellung führen, gegeben.
Das Substrat 11 ist p-leitend und schwach dotiert; der spezifische Widerstand desselben liegt in der Grössenordmmg von 10 »..cm. Die Schicht 10 vom η-Typ wird durch Epitaxie erhalten. Die Verunreinigungskonzentration derselben liegt in der Grössenordnung von 10 Atomen/cm3 und die Dicke derselben beträgt 15 bis 20/um.
Die Source- und Drain-Gebiete 12 bzw. I3 vom p-Typ, die durch Bordiffusion erhalten werden, weisen
1 Q
eine hohe Verunreinigungskonzentration von etwa 10 Atomen/ cm3 an der Oberfläche auf; die Dicke derselben ist 2 bis /um.
Die Zonen I6A und I6B vom η-Typ, die durch Phosphor-diffusion erhalten sind, weisen eine Verunreinigungskonzentration von 3 bis k . 10 Atomen/cm3 an der Oberfläche auf; die Dicke derselben liegt zwischen 0,5 und 1 /um.
Das Kanalgebiet 15 vom p-Typ wird durch Implantation von Borionen mit einer Energie von 150 keV und in einer Dosis von durchschnittlich 1,6 . 10 Atomen/cm3 erzeugt. Nach der endgültigen Wärmebehandlung liegt die
14 mittlere Verunreinigungskonzentration zwischen 5«10 und 10 Atomen/cm5. Dieses Gebiet weist eine Dicke von 0,2 /um auf. Die Spitzenkonzentration liegt auf einer Tiefe von 0,2 /um von der Oberfläche.
Das η-leitende obere Gate-Gebiet Ik wird durch
130035/0633
PHF 79-605 yS 2.10.1980
•/ist-
Implantation von Phosphorionen mit einer Energie von etwa 90 keV in einer Dosis von durchschnittlich 10 Atomen/cmJ erzeugt; die Konzentration an der Oberfläche beträgt 5.10 Atome/cm3 (1O vor der Wärmebehandlung). Dieses Gebiet weist eine Dicke von 0,2 /um auf.
Die Netzwerke von Kontaktflächen und ■Verbindungsleitern sind aus Aluminium (99$)-Silizium (1$) hergestellt, das bei 420°C in einer Stickstoffatmosphäre gehärtet ist, wobei diese Härtung während 10 bis 15 Minuten stattfindet.
Bei dieser Temperatur wird eine befriedigende ohmsche Verbindung auf dem p—leitenden Silizium der Source und Drain-Gebiete 12 bzw. I3 und auf dem n-leitenden Silizium der Verbindungs ζ one 16 erhalten. Auf dem n-leitenden Silizium des oberen Gate-Gebietes Ik weist der Kontakt, ohne dass er rein ohmisch ist, jedoch eine geringe Impedanz auf und ermöglicht, insbesondere infolge seines grossen Flächeninhalts eine gleichmässige Steuerung der ganzen nu"iefoaren Oberfläche des genannten Gebietes.
Die Fläche 141 ragt etwa 0,2/um aus der Isolierschicht 20 hervor, wobei die Linien J^ und J (Fig. 3) die Uebergänge zwischen dem ersten Gate-Gebiet lh und den Source- und Drain-Gebieten 12 bzw. 13 bezeichnen.
Fig. k zeigt eine etwas abgewandelte Ausführungsform des Grenzschichtfeldeffekttransistors nach der Er- findung, bei der an der Stelle des ersten Gate-Gebietes 14 eine dünne Gate-Oxidschicht 120 zwischen dem ersten Gate-Gebiet 14 und der leitenden Fläche 141 angebracht ist. Diese leitende Fläche 141 steht nun nicht in direktem Kontakt mit dem aktiven Teil des Gebietes 14, sondern ist von diesem kapazitiv getrennt.
Fig. 5 zeigt schematisch ein Ersatzschaltbild dieses Feldeffekttransistors, wobei diese kapazitieve Trennung, die einen Teil des obengenannten zweiten Signalwegos (in Fig. 5 mit 122 bezeichnet) bildet, durch die Kapazität C dargestellt ist. Der Widerstand der leitenden Fläche 141, der naturgemäss sehr klein ist, bildet ebenfalls einen Teil des Signalweges 122 und ist durch den Er-
130035/0633
PHF 79-605 f\ 2.10.1980
satzwiderstand R-, dargestellt.
Wie ebenfalls oben erörtert wurde, enthält der erste Signalweg 121 zu dem ersten Gate-Gebiet Ik Teile des Gebietes 14 selbst und dieser Signalweg führt von den Zonen 16A, !OB bis in den aktiven Teil dieses Gebietes.
Dieser Weg weist einen hohen Widerstand auf, der in Fig. schematisch durch den Ersatzwiderstand R^. dargestellt ist. Die Kapazität zwischen dem Gate-Gebiet lh und dem Kanalgebiet 15 ist in Fig. 5 durch die Kapazität C-, dargestellt, Für verhältnismässig niedrige Frequenzen kann der zweite Signalweg 122 praktisch vernachlässigt werden, so dass für das Verhältnis zwischen der Kanalspannung V ,
und der Eingangsspannung V^n gilt:
V — ]—
cn
Bei höheren Frequenzen ist dagegen der erste Signalweg 121 praktisch vernachlässigbar, so dass gilt:
ch =
'ox + CG>
.vq. —.
-^ OX
CG
C ox
CG
Da Rn << IL ist, gilt
WRNCG
Daraus ist ersichtlich, dass auch in dieser Ausführungs form durch die Massnahme nach der Erfindung bei hohen Frequenzen ein Feldeffekttransistor mit verbesserter Steuerung erhalten wird.
130035/0633

Claims (2)

  1. PHF 79-605 2.IO.I98O
    PATENTANSPRUECHE:
    Qj) Grenzschixäitfeldeff ekttransistor , der einen Halbleiterkörper enthält, der an einer Oberfläche mit einer Oberflächenschicht von einem ersten Leitungstyp versehen ist, in der sich ein erstes und ein zweites Oberflächengebiet, die das Source- bzw. das Drain-Gebiet bilden, von einem zweiten dem ersten entgegengesetzten Leitungstyp befinden, die miteinander durch eine schwach dotierte Halbleiterschicht vom zweiten Leitungstyp verbunden sind, die ein Kanalgebiet bildet, während der HaIbleiterkörper zwischen dem Source- und dem Drain-Gebiet in der Oberflächenschicht mindestens ein drittes Oberflächengebiet vom ersten Leitungstyp enthält, das wenigstens an der Stelle der Halbleiterschicht vom zweiten Leitungstyp mit dieser Schicht einen pn-Uebeigang bildet und ein erstes Gate-Gebiet des Feldeffekttransistors bildet, das elektrisch leitend mit einem Teil der Oberflächenschicht verbunden ist, der ein zweites Gate-Gebiet des Feldeffekttransistors bildet, dadurch gekennzeichnet, dass das dritte Oberflächengebiet sich mindestens bis zu
    ^0 dem Source- und dem Drain-Gebiet erstreckt und die Halbleiterschicht vom zweiten Leitungstyp völlig bedeckt, während eine leitende Fläche vorhanden ist, die sich mindestens über der Halbleiterschicht vom zweiten Leitungstyp erstreckt und die Oberflächenschicht kontaktiert.
  2. 2. Grenzschichtfeldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, dass die genannte leitende Fläche wenigstens örtlich das dritte Oberflächengebiet unmittelbar kontaktiert.
    3. Grenzscliichtf eldeff ekttransistor nach Anspruch 2,
    dadurch gekennzeichnet, dass die leitende Fläche das dritte Oberflächengebiet über praktisch seine ganze Oberfläche kontaktiert.
    130035/0633
    PHF 79-605 · 9. 2.10.198ο
    h. Grenzschichtfeldeffekttransistor nach den Ansprüchen 1 bis 3 j dadurch gekennzeichnet, dass das dritte Oberflächengcbiet wenigstens an der Oberfläche des Halbleiterkörpers hoch dotiert ist.
    5. Grenzschichtfeldeffekttransistor nach Anspruch h, der durch doppelte Implantation des dritten Oberflächengebietes und des Kanalgebietes hergestellt ist, dadurch gekennzeichnet, dass das dritte Oberflächengebiet n-leitendes Silizium enthält und an der Oberfläche bis zu einer
    18
    Dotierungskonzentration von 5·10 Atomen/cm3 dotiert ist.
    6. Verfahren zur Herstellung eines Grenzschichtfeldeffekttransistors nach Anspruch 5 durch doppelte Implantation, bei dem eine leitende Fläche aus einer Legierung von 99$ Aluminium und 1$ Silizium gebildet wird, dadurchgekennzelehnet, dass der Kontakt zwischen dieser Fläche und der Oberfläche des dritten Oberflächengebietes durch Härtung bei einer Temperatur von mindestens etwa 4200C in einer Stickstoffatmosphäre während 10 bis 15 Minuten erhalten wird.
    130035/0633
DE19803046855 1979-12-26 1980-12-12 Grenzschichtfeldeffekttransistor und verfahren zu dessen herstellung Withdrawn DE3046855A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7931682A FR2472838A1 (fr) 1979-12-26 1979-12-26 Transistor a effet de champ du type a jonction et son procede de realisation

Publications (1)

Publication Number Publication Date
DE3046855A1 true DE3046855A1 (de) 1981-08-27

Family

ID=9233163

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803046855 Withdrawn DE3046855A1 (de) 1979-12-26 1980-12-12 Grenzschichtfeldeffekttransistor und verfahren zu dessen herstellung

Country Status (5)

Country Link
JP (1) JPS5698878A (de)
DE (1) DE3046855A1 (de)
FR (1) FR2472838A1 (de)
GB (1) GB2066571A (de)
NL (1) NL8006949A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986002203A1 (en) * 1984-10-05 1986-04-10 Analog Devices, Incorporated Low-leakage jfet
JPS62243369A (ja) * 1986-04-15 1987-10-23 Matsushita Electric Ind Co Ltd ＧａＡｓ半導体装置の製造方法
DE102004051081A1 (de) * 2004-10-19 2006-04-27 Austriamicrosystems Ag JFET und Herstellungsverfahren
US7642617B2 (en) * 2005-09-28 2010-01-05 Agere Systems Inc. Integrated circuit with depletion mode JFET
US7557393B2 (en) * 2006-08-10 2009-07-07 Dsm Solutions, Inc. JFET with built in back gate in either SOI or bulk silicon
US20110084318A1 (en) * 2009-10-08 2011-04-14 Aaron Gibby Depleted top gate junction field effect transistor (dtgjfet)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL161621C (nl) * 1968-10-16 1980-02-15 Philips Nv Halfgeleiderinrichting met veldeffecttransistor.
DE2630079A1 (de) * 1976-07-03 1978-01-05 Licentia Gmbh Sperrschicht-feldeffekttransistor
JPS5365078A (en) * 1976-11-24 1978-06-10 Toshiba Corp Production of junction type field effect transistor
DE2702282A1 (de) * 1977-01-20 1978-07-27 Siemens Ag Verfahren zur herstellung von elektrodenkontakten und/oder leiterbahnen an halbleiterbauelementen

Also Published As

Publication number Publication date
FR2472838A1 (fr) 1981-07-03
NL8006949A (nl) 1981-07-16
GB2066571A (en) 1981-07-08
JPS5698878A (en) 1981-08-08

Similar Documents

Publication Publication Date Title
DE2837028C2 (de)
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE112009000642B4 (de) LDMOS Vorrichtungen mit verbesserten Architekturen und Herstellungsverfahren dafür
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
EP0080523B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem Paar von komplementären Feldeffekttransistoren und mindestens einem Bipolartransistor
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE19526183C1 (de) Verfahren zur Herstellung von mindestens zwei Transistoren in einem Halbleiterkörper
DE2242026A1 (de) Mis-feldeffekttransistor
CH623959A5 (de)
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4112072A1 (de) Mis-transistor mit hoher stehspannung
DE2160427B2 (de) Verfahren zur Herstellung eines Halbleiterwiderstandes mit implantierten Ionen eines neutralen Dotierungsstoffes
DE3312720A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren in hochintegrierten schaltungen fuer hohe spannungen
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3214893A1 (de) Halbleiteranordnung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3038571A1 (de) Zenerdiode
DE3018594A1 (de) Verfahren zur herstellung eines fet
DE3423776C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3046855A1 (de) Grenzschichtfeldeffekttransistor und verfahren zu dessen herstellung
DE1764578A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Feld-Effekt Transistor und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE102006012447B4 (de) Verfahren zur Herstellung einer Transistorstruktur
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee