DE2704471A1 - Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch anwendung dieses verfahrens hergestellt ist - Google Patents
Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch anwendung dieses verfahrens hergestellt istInfo
- Publication number
- DE2704471A1 DE2704471A1 DE19772704471 DE2704471A DE2704471A1 DE 2704471 A1 DE2704471 A1 DE 2704471A1 DE 19772704471 DE19772704471 DE 19772704471 DE 2704471 A DE2704471 A DE 2704471A DE 2704471 A1 DE2704471 A1 DE 2704471A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductivity type
- zone
- epitaxial layer
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Description
270AA71
PHF. 76506.
M 12.1.1977.
.Μ. γ · . VA/EVH. ■
, 3.
Verfahren zur Herstellung einer Halbleiteranordnung und Anordnung, die durch Anwendung dieses Verfahrens hergestellt ist
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einem
Substratgebiet von einem ersten Leitungstyp durch epitaktisches Anwachsen eine Halbleiterschicht abgelagert wird»
wonach örtlich von der Oberfläche der Schicht her eine Zone aus elektrisch isolierendem Material erzeugt wird,
die sich durch die ganze Dicke der epitaktischen Schicht
709833/0622
PHF. 76506.
12.1.77. - Si -
hindurch erstreckt und zwei zu beiden Seiten der Isolier— zone ließende Gebiete vom zweiten Leitungstyp elektrisch
gegeneinander isoliert.
Die Erfindung bezieht sich weiterhin auf eine Halbleiteranordnung, die durch Anwendung dieses Verfahrens
hergestellt ist.
Es sind integrierte Halbleiteranordnungen bekannt, die einen mit einer epitaktischen Schicht überzogenen
Körper aus Halbleitermaterial vom ersten Leitungstyp ent— halten, wobei in dem genannten Körper Schaltungselemente
der genannten integrierten Schaltung voneinander durch Zonen aus Isoliermaterial, meist aus einem Halbleiteroxid,
z.B. Siliziumoxid (SiOp), getrennt sind.
Es ist bekannt, dass, wenn ein derartiges Isoliermaterial mit einem Halbleitermaterial in Kontakt ist,
an der Oberfläche des Halbleitermaterial» eine Inversionsschicht (bei p-leitendem Material) oder eine Anreicherungsschicht
(bei η-leitendem Material) erzeugt wird. Eine derartige Schicht, deren Dicke sehr gering ist, wird durch
Speicherung von Ladung in dem dielektrischen Material erhalten, wobei die genannte Ladung auf Fehler und auf
im Material vorhandene Ionen zurückzuführen ist. Dies ist bei der η-leitenden Inversionsschicht der Fall, die in
p-leitendem Silizium erzeugt wird, das mit Siliziumoxid in Kontakt ist. Venn die Isoliermaterialzone zur gegen—
700 3 33/0622
PIIF. 76506.
12.1.77.
seltigen Isolierung zweier Gebiete verwendet wird, die einen dem des darunterliegenden Körpers entgegengesetzten Leitungstyp aufweisen, bildet die genannte Inversionsschicht
einen Kanal, der die Isolierungseigenschaften beeinträchtigt und sogar zu einem wirklichen Kurzschluss führen kann.
IJm diesen Nachteil zu vermeiden, ist es bekannt,
Dotierungselemente zu diffundieren, die den dem der Inversionsschicht
entgegengesetzten Leitungstyp herbeiführen, aber es ist schwierig, die Diffusion auf die Kanalzone zu beschränken
und zu verhindern, dass im Falle eines z.B. mit einer epitaktischen Schicht überzogenen Substrats die
genannte epitaktische Schicht dem ungünstigen Einfluss der diffundierten Dotierungselemente ausgesetzt wird.
Es wurde weiter vorgeschlagen, vor der Erzeugung einer epitaktischen Schicht örtlich Dotierungselemente
einzuführen, wobei die genannten Dotierungselemente während der Erzeugung der Isolierzone, die meist durch thermische
Oxidation erfolgt, diffundiert werden. Diese Lösung weist aber den Nachteil auf, dass eine Maske für die Lokalisierung
der Dotierung unentbehrlich ist, während sich weiter der Nachteil ergibt, dass diese Lösung auf den Fall beschränkt
ist, in dem die Erzeugung der Isolierzone eine Wärmebehandlung bei einer genügend hohen Temperatur während
einer genügend langen Zeitdauer umfasst. Die Anwendung der genannten Lösung bereitet bei der Erzeugung einer
700333/0622
PHF. 76506.
12.1.77. -M-
Isolierzone bei niedriger Temperatur, z.B. durch Oxidation unter Druck, Schwierigkeiten.
Die Erfindung bezweckt insbesondere, die Nachteile des bekannten Verfahrens zu vermeiden und ein
Verfahren zu schaffen, das es ermöglicht, den Stromkanal zu beseitigen, der durch die Inversionsschicht herbeigeführt
wird, die zwischen einem Halbleitermaterial und einer Isolierschicht erzeugt wird, wobei der genannte Kanal
einen Kurzschluss zwischen Gebieten, die gegeneinander isoliert werden müssen, herbeiführen kann.
Nach der Erfindung ist ein Verfahren der eingangs erwähnten Art dadurch gekennzeichnet, dass über die ganze
Oberfläche des Substratgebietes durch Ionenimplantation eine Oberflächenschicht vom ersten Leitungstyp mit einer
höheren Dotierungskonzentration als das Substratgebiet
erzeugt wird; dass dann die epitaktische Schicht angewachsen wird, und dass anschliessend die Isolierzone über
eine derartige Tiefe erzeugt wird, dass sie an die genannte Oberflächenschicht grenzt, aber nicht durch diese Schicht
hindurchdringt.
Es sei bemerkt, dass, wo in dieser Anmeldung von Ionenimplantation die Rede ist, unter diesem Ausdruck
auch die meist danach erfolgende Ausglühbehandlung zu verstehen ist.
Die in dem Körper erzeugte Inversionsschicht,
Die in dem Körper erzeugte Inversionsschicht,
700333/0622
PHF. 76506. 12.1.77.
2704A71
die sich am Rande der Isoliermaterialzone befindet, wird durch die mittels der implantierten Dotierungsionen erhaltene
Kompensation beseitigt. Die Implantation erfordert keine thermische Diffusion langer Zeitdauer und/oder bei
sehr hoher Temperatur. Die Gefahr der Störung der epitaktischen Schicht ist nicht mehr zu befürchten und das
Verfahren ist mit bei niedriger Temperatur durchgeführten Oxidationstechniken kompatibel.
Die Implantation erfolgt über die ganze ebene Oberfläche des als Substrat verwendeten Körpers und es
ist also nicht notwendig, eine Lokalisierungsmaske anzuwenden.
In bestimmten Fällen ist der Leitungstyp der epitaktischen Schicht dem des Körpers entgegengesetzt,
während die durch die Isolierzone voneinander getrennten Gebiete durch Teile der genannten epitaktischen Schicht
gebildet werden. Meistens werden die durch die genannte Isolierschicht voneinander getrennten Gebiete von stark
dotierten Oberflächengebieten her gebildet, die vor der Ablagerung der epitaktischen Schicht an die Oberfläche
des Körpers grenzen. Diese Oberflächengebiete vom zweiten Leitungstyp lassen sich deutlich unterscheiden und bilden
nachher tiefe, meistens koplanare stark dotierte Gebiete, die zum Teil in den Körper und zu einem anderen Teil in
die epitaktische Schicht eindringen. In allen Fällen ist
70C333/0622
PHF. 70506. 12.1.77-
270U71
die Konzentration der implantierten Dotierungsionen viel geringer als die dieser Gebiete, um den Leitungstyp in dem
Teil der genannten Gebiete, der sich an der Grenzfläche zwischen dem Körper und der epitaktischen Schicht befindet,
nicht zu invertieren.
Nach einer bevorzugten Ausführungsform des erfindungsgemässen
Verfahrens erfolgt die Implantation über eine dünne Schicht, die die Ionen durchlässt und die zuvor
auf der genannten ebenen Oberfläche des Halbleiterkörpers erzeugt und nach der Implantation und vor der Ablagerung
der epitaktischen Schicht entfernt wird. Durch die Implantation von Dotierungselementen über eine dünne Schicht, die
die Ionen durchlässt und die nachher entfernt wird, ist es möglich, Oberflächenfehler zu beseitigen und die
implantierten Dotierungselemente nur über die unbedingt notwendige Dicke und mit der unbedingt notwendigen Konzentration
einzuführen; das danach erfolgende epitaktische Anwachsen macht es notwendig, die möglichst niedrige
Dotierungskonzentration anzuwenden. Beim Gebrauch von Silizium wird die dünne, Ionen durchlassende Schicht
vorzugsweise aus Siliziumoxid hergestellt.
Die Erfindung bezieht sich auch auf die Anordnung, die durch das obengenannte Verfahren hergestellt wird
und die im wesentlichen dadunch gekennzeichnet ist, dass sie ein Substrat enthält, das unter seiner Grenzfläche
70G333/0622
PHF. 76506.
12.1.77-
mit einer epitaktischen Schicht eine dünne implantierte Schicht vom gleichen Leitungstyp wie das Substrat enthält,
wobei sich mindestens eine Zone aus Isoliermaterial von der Oberfläche der Anordnung bis zu der genannten implantierten
Schicht erstreckt und zwei praktisch koplanare stark dotierte Gebiete, deren Leitungstyp dem des Substrats
entgegengesetzt ist, gegeneinander isoliert.
Die Erfindung lässt sich zur Herstellung integrierter Schaltungen verwenden, insbesondere wenn die Herstellung
der Anordnung keine Wärmebehandlung langer Zeitdauer und bei hoher Temperatur nach der Ablagerung der epitaktischen
Schicht auf der wirksamen Oberfläche der Anordnung umfasst.
Einige Ausfiihrungsformen der Erfindung sind i'n
der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:
Fig. 1 schematisch einen Schnitt durch einen Teil einer durch ein erfindungsgemässes Verfahren hergestellten
Halbleiteranordnung,
Fig. 2 schematisch einen Schnitt durch einen Teil einer weiteren durch ein erfindungsgemässes Verfahren
hergestellten Halbleiteranordnung,
Fig. 3 schematisch einen Schnitt durch einen Teil
einer dritten Halbleiteranordnung, die durch ein erfindungsgemässes
Verfahren hergestellt ist, und Fig. ka bis 4j schematisch im Schnitt verschiedene
700^33/0622
PHF. 76506. 12.1.77.
* AO
Stufen der Herstellung einer Halbleiteranordnung unter
Verwendung eines Verfahrens nach der Erfindung.
Die Figuren sind alle schematisch gezeichnet und die Abmessungen, insbesondere die Dickenabmessung ,
sind der Deutlichkeit halber nicht masstäblich dargestellt.
Die Anordnung nach Fig. 1 enthält ein Substz^at vom ersten Leitungstyp. Das genannte Substrat 1 enthält
eine Schicht 2, die durch epitaktisches Anwachsen abgelagert
ist und deren Leitungstyp dem des Substrats entgegengesetzt ist. Die Schicht 2 enthält einzelne Gebiete 3i
die gegeneinander durch Zonen 5 aus bis zu dem Substrat reichendem Isoliermaterial isoliert sind. In der Nähe der
Oberfläche 7 des Substrats 1 wird durch Ionenimplantation über die ganze Oberfläche 7 eine dünne Schicht 6 erzeugt,
deren Verunreinigungskonzentration höher als die des Substrats ist, das in dieser Stufe noch nicht mit der
Schicht 2 überzogen ist, wobei die verwendeten Ionen den ersten Leitungstyp herbeiführen. Der unter der Isolierzone
5 liegende Teil 8 der implantierten dünnen Schicht beseitigt die Gefahr des Auftretens eines Isolierungsfehlers, der durch eine Inversionsschicht in dem Substrat
entlang des Uebergangs mit dem Isoliermaterial der Zone herbeigeführt werden könnte.
Die in Fig. 2 gezeigte Anordnung enthält ein Siliziumsubstrat 11, in dem zwei praktisch koplanare
700 3 33/0622
PHF. 76506. 12.1.77.
stark dotierte Gebiete 12 und 13 erzeugt werden, deren Leitungstyp dem des Substrats 11 entgegengesetzt ist.
Dieses Substrat enthält eine durch Implantation erhaltene Oberflächenschicht 16 vom gleichen Leitungstyp. Die genannte
Schicht 16 wird durch Implantation über die ganze Oberfläche des Substrats erzeugt, während nach diesem
Vorgang eine epitaktische Schicht 14 angewachsen wird, wonach in einer Richtung senkrecht zu dem Teil 18 der
Schicht 16, der sich zwischen den Gebieten 12 und 13 befindet,
die Schicht 14 weggeätzt und eine lokalisierte
Oxidation bis zu dem Zeitpunkt durchgeführt wird, zu dem sich die auf diese Weise erzeugte isolierende Oxidzone
praktisch bis zu der Oberflächenschicht 16 erstreckt. Die Inversionsschicht, die in dem Substrat
durch die Isolierzone 15 herbeigeführt wird, wird durch die bei 18 implantierten Ionen beseitigt, so dass der
Kurzschluss, den diese Inversionsschicht herbeiführen würde, vermieden wird. Da die Gebiete 12 und 13 sehr stark
dotiert sind, ist die Dotierungskonzentration der implantierten Schicht ungenügend,, um den Leitungstyp in den
genannten Gebieten zu invertieren, wobei die Dotierungs-
3 5 konzentration über die implantierte Zone 10 bis 10 mal
kleiner als die der genannten Gebiete ist; die genannte Konzentration ist aber grosser als die Dotierungskonzentration
des Halbleiterkörpers, z.B. 10 bis 100 mal grosser.
700 ,33/0622
PIIF. 76506.
12.1.77.
Die in Fig. 3 dargestellte Anordnung enthält ein Siliziumsubstrat 21, in dem ein stark dotiertes Gebiet 22
erzeugt wird, dessen Leitungstyp dem des Substrats entgegengesetzt ist. Eine Schicht Zu vom gleichen Leitungs—
typ wie das Substrat wird oberflächlich in das genannte
Substrat über die ganze Oberfläche 27 implantiert, während
nach der genannten Implantation eine epitaktische Schicht erzeugt wird, wonach über eine Reihe von Maskierungs-,
Diffusions- und Oxidationsbehandlungen eine Isolierzone 25, eine diffundierte Zone 23 zum Kontaktieren des Gebietes 22
und eine Zone 29 (die durch Diffusion zugleich mit der Zone 23 Erhalten wird) erzeugt werden.
Die Inversionsschicht, die im genannten Substrat durch die Isolierschicht 25 herbeigeführt werden würde,
wird durch die in den Teil 28 der Schicht 26 implantierten Ionen beseitigt. Das Gebiet 22 und die Zonen 23, 29 sind
genügend stark dotiert, um zu verhindern, dass die implantierten Ionen der Schicht 26 den Leitungstyp des
genannten Gebietes 22 und der genannten Zonen 23 und 29 invertieren.
Nun wird ein Ausführungsbeispiel der Herstellung einer Halbleiteranordnung mit Hilfe des Verfahrens nach der
Erfindung beschrieben.
Es wird von einem Körper 31 aus schwachdotiertem
Silizium vom p-Leitungstyp ausgegangen, wobei die Dotierungs-
709333/0622
PHF. 76506.
12.1.77.
konzentration z.B. 10 Atome/cm beträgt (Fig. 4a). Auf* einer grossen Oberfläche 32 des genannten Körpers
wird durch Oxidation und Photoätzen eine Oxidationsmaske gebildet (Fig. kb), während fiber die in der genannten
Maske vorhandenen Fenster Dotierungsmaterial niedergeschlagen wird und eine Vordiffusion η-leitender Oberflächen 3^ und
stattfindet, die stark dotierte vergrabene Gebiete bilden müssen, wobei die endgültige Dotierungskonzentration in
den genannten Gebieten z.B. 10 Arsenatome/cm3 oder
5 · IO Antimonatome/cm3 beträgt.
Durch eine geeignete Ae tzbehandlung wird die Oxidmaske 13 danach entfernt (Fig. 4c), während auf der
auf diese Weise erhaltenen freien Oberfläche 36 eine
. Oxidschicht 37 angewachsen wird (Fig. 4d), deren Dicke etwa 0,02yum beträgt, wobei die genannte Schicht 37 durch eine
thermische Oxidationsbehandlung bei 1OO0C während 10 Minuten
in einer trockenen Sauerstoffatmosphäre erzeugt wird.
Durch die Oxidschicht 37 hindurch wird anschliessend
über die ganze betreffende Oberfläche des Körpers 31 eine
Implantation von Borionen bei einer Energie von 120 bis
11 1 *\
180 keV und einer Strahlungsdosis von 10 bis 10 Ionen/cm2
durchgeführt. Auf diese Weise wird eine implantierte Schicht 38 (Fig. ke) erhalten, die nach einer Ausglühbehandlung bei 900°C während 15 Minuten eine Dicke von
0,6 Aim und eine maximale Konzentration von 5 · 10 bis
1 *7
10 Atomen/cm3 aufweist.
709033/0622
PHF. 76506.
12.1.77.
Der nächste Vorgang ist die Entfernung der Oxidschicht
37 (Fig. Uf), z.B. durch eine geeignete Aetzung in einem Aetzbad auf Basis von Fluorwasserstoff und Amnioniunifluorid.
Die auf diese Weise freigelegte Oberfläche 39 wird für einen epitaktischen Anwachsvorgang vorbereitet
und eine n- oder p-leitende Schicht kO wird auf epitaktischem
Wege aus der Gasphase (Fig. kg) auf der genannten Oberfläche 39 abgelagert. Die genannte Schicht kO ist z.B.
mit Arsen in einer Konzentration von 2 . 10 bis 10 Atomen/cm3
dotiert, wodurch der n-Leitungstyp und ein spezifischer Widerstand von 0,5-fl.cni erhalten werden. Die Dicke der
genannten Schicht kO beträgt 0,8 bis 1,6/iim und ist z.B.
gleich 1 /im.
Dann wird auf der Oberfläche der Schicht hO eine Maske k2, z.B. eine Maske aus thermischem Oxid mit einer
Dicke von 0,02 bis 0,03/um gebildet, auf der noch eine
Siliziumnitridschicht erzeugt wird, deren Dicke 0,07 bis 0,10 /um beträgt (Fig. 4h). Diese Maske enthält wenigstens
ein Fenster kl, das sich senkrecht über der Teilschicht zwischen den nun vergrabenen Gebieten 3k und 35 befindet
und zur Bildung einer Isolierzone zwischen zwei Teilen der epitaktischen Schicht ko bestimmt ist. Ueber die
Fenster kl in der Maske k2 wird dann das Silizium der
Schicht ko weggeätzt, damit eine Höhlung k3 (Fig. kl)
gebildet wird, deren Tiefe derart ist, dass nach der nachfolgenden Oxidationsbehandlung die Oxidoberfläche
709333/0622
PHF. 76506.
12.1.77.
270AA71
praktisch in der gleichen Ebene wie die Oberfläche der Schicht ko liegt. Die genannte Aetzbehandlung wird nach
bekannten Techniken, z.B. mit Hilfe eines Gemisches das Fluorwasserstoff, Salpetersäure, Essigsäure und Jod enthält,
über eine Dicke durchgeführt, die etwa gleich der Hälfte der Dicke der Schicht kO ist.
Der nächste Vorgang ist eine nach einer der bekannten Techniken durchgeführte Oxidationsbehandlung,
derart, dass sich die erzeugte Oxidzone Uk (Fig. 4j) bis.
zu der Schicht 38 erstreckt, ohne dass sie durch diese
Schicht hindurchdringt. In den meisten Fällen ist eine Erhitzung bei hoher Temperatur, die für eine thermische
Oxidation über die notwendige Dicke erforderlich ist, für die Anordnung während ihrer Herstellung schädlich.
Wenn es z.B. erforderlich ist, eine zu starke Diffusion der Dotierung aus einem Gebiet in ein anderes Gebiet, z.B.
bei der Erzeugung sehr dünner Basiszonen von Transistoren, zu verhindern, wird eine Isolierzone kk durch Anwendung
einer Technik erzeugt, bei der nur verhältnismässig niedrige Temperaturen erforderlich sind, z.B . durch
Oxidation unter hohem Druck. Durch das Verfahren nach der Erfindung wird es ermöglicht, eine Schicht 38 zu erhalten,
die die Inversionsschicht unter der Zone kh beseitigt,
ohne dass dabei wenigstens in der hler erreichten Stufe der Herstellung der Anordnung eine thermische Behandlung
bei hoher Temperatur erforderlich ist.
709333/0622
- Ik -
PHF. 76506. 12.1.77.
270AA71
Die Oxidation erfolgt z.B. in einer Atmosphäre aus gesättigtem Wasserdampf unter einem Druck zwischen
60 Atm. (bei 800°C) und 90 Atm.(bei 65O0C) oder in einer trockenen Wasserdampfatmosphäre unter einem Druck zwischen 100 Atm. (bei 800°C) und 250 Atm. (bei 65O0C). Der Vorgang
60 Atm. (bei 800°C) und 90 Atm.(bei 65O0C) oder in einer trockenen Wasserdampfatmosphäre unter einem Druck zwischen 100 Atm. (bei 800°C) und 250 Atm. (bei 65O0C). Der Vorgang
dauert einige Stunden und kann auch in einer Sauerstoff-'
atmosphäre durchgeführt werden. Falls die Dicke der epi— taktischen Schicht 1 /um beträgt, wird die Zeitdauer der
Oxidation derart gewählt, dass eine Oxiddicke von 1,2/um in bezug auf die Oberfläche der Anordnung erreicht wird; der Unterschied von 0,2 /um genügt, um die Isolierschicht ' in die implantierte Schicht eindringen zu lassen, wobei
Oxidation derart gewählt, dass eine Oxiddicke von 1,2/um in bezug auf die Oberfläche der Anordnung erreicht wird; der Unterschied von 0,2 /um genügt, um die Isolierschicht ' in die implantierte Schicht eindringen zu lassen, wobei
die erforderlichen Toleranzen, z.B. ein Dickenunterschied
von 0,05 /um über die Dicke der epitaktischen Schicht und
ein gleicher Unterschied in bezug auf die Oxiddicke,
berücksichtigt werden.
berücksichtigt werden.
7OC : 33/0622
eerseite
Claims (1)
- PHF. 76306. 12.1.77-PATENTANSPRÜCHEVerfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einem Substratgebiet von einem ersten Leitungstyp durch epitaktisches Anwachsen eine Halbleiterschicht abgelagert wird, wonach örtlich von der Oberfläche der Schicht her eine Zone aus elektrisch isolierendem Material erzeugt wird, die sich durch die ganze Dicke der epitaktischen Schicht hindurch erstreckt und zwei zu beiden Seiten der Isolierzone liegende Gebiete vom zweiten Leitungstyp elektrisch gegeneinander isoliert, dadurch gekennzeichnet, dass über die ganze Oberfläche des Substratgebietes durch Ionenimplantation eine Oberflächenschicht vom ersten Leitungstyp mit einer höheren Dotierungskonzentration als das Substratgebiet erzeugt wird; dass dann die epitaktische Schicht angewachsen wird, und dass anschliessend die Isolierzone über eine derartige Tiefe erzeugt wird, dass sie an die genannte Oberflächenschicht grenzt, aber nicht durch diese Schicht hindurchdringt.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die elektrisch isolierende Zone durch selektive Oxidation erhalten vird.3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Ionenimplantation über eine auf dem SubstrajJgebiet erzeugte dünne Schicht erfolgt, die bevor dem Anwachsen der epitaktischen Schicht entfernt wird.709833/0622 ORIGINAL INSPECTEDPHF. 7• ι.h. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die genannten Gebiete vom zweiten Leitungstyp durch die durch die Isolierzone voneinander getrennten Teile der epitaktischen Schicht gebildet werden.5. Verfahren nach einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, dass die genannten Gebiete vom zweiten .Leitungstyp vergrabene Schichten sind und vor dem Anwachsen der epitaktischen Schicht erzeugt werden, wobei die durch Ionenimplantation erhaltene Oberflächenschicht eine Dotierung aufweist, die niedriger als die der vergrabenen Schichten ist.6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die durch Ionenimplantation erhaltene Oberflächenschicht eine Dotierungskonzentration aufweist, die mindestens3 510 und höchstens 10 mal niedriger als die der vergrabenen Schichten ist.7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Dotierungskonzentration der durch Ionenimplantation erhaltenen Oberflächenschicht mindestens 10 und höchstens 100 mal höher als die des unterliegenden Substratgebietes ist.8. Halbleiteranordnung, dadurch gekennzeichnet, dass sie durch Anwendung des Verfahrens nach einem der vorhergehenden Ansprüche hergestellt ist.709833/0622
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7604169A FR2341201A1 (fr) | 1976-02-16 | 1976-02-16 | Procede d'isolement entre regions d'un dispositif semiconducteur et dispositif ainsi obtenu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2704471A1 true DE2704471A1 (de) | 1977-08-18 |
| DE2704471C2 DE2704471C2 (de) | 1983-08-11 |
Family
ID=9169154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2704471A Expired DE2704471C2 (de) | 1976-02-16 | 1977-02-03 | Verfahren zur Isolation von Halbleitergebieten |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4113513A (de) |
| JP (1) | JPS5299767A (de) |
| AU (1) | AU505245B2 (de) |
| CA (1) | CA1075374A (de) |
| DE (1) | DE2704471C2 (de) |
| FR (1) | FR2341201A1 (de) |
| GB (1) | GB1572854A (de) |
| IT (1) | IT1076585B (de) |
| NL (1) | NL176622C (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4247862B1 (en) * | 1977-08-26 | 1995-12-26 | Intel Corp | Ionzation resistant mos structure |
| JPS56150135A (en) * | 1980-01-18 | 1981-11-20 | British Steel Corp | Binary steel |
| US4362574A (en) * | 1980-07-09 | 1982-12-07 | Raytheon Company | Integrated circuit and manufacturing method |
| US4381956A (en) * | 1981-04-06 | 1983-05-03 | Motorola, Inc. | Self-aligned buried channel fabrication process |
| US9941353B2 (en) * | 2016-05-20 | 2018-04-10 | Newport Fab, Llc | Structure and method for mitigating substrate parasitics in bulk high resistivity substrate technology |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2133980A1 (de) * | 1966-10-05 | 1972-01-13 | Philips Nv | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung |
| DE2133979A1 (de) * | 1970-07-10 | 1972-01-13 | Philips Nv | Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung |
| DE2449012A1 (de) * | 1973-11-05 | 1975-05-07 | Ibm | Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3386865A (en) * | 1965-05-10 | 1968-06-04 | Ibm | Process of making planar semiconductor devices isolated by encapsulating oxide filled channels |
| JPS4836598B1 (de) * | 1969-09-05 | 1973-11-06 | ||
| US3748187A (en) * | 1971-08-03 | 1973-07-24 | Hughes Aircraft Co | Self-registered doped layer for preventing field inversion in mis circuits |
| JPS5228550B2 (de) * | 1972-10-04 | 1977-07-27 | ||
| JPS5546059B2 (de) * | 1973-12-22 | 1980-11-21 | ||
| US4023195A (en) * | 1974-10-23 | 1977-05-10 | Smc Microsystems Corporation | MOS field-effect transistor structure with mesa-like contact and gate areas and selectively deeper junctions |
| US4011105A (en) * | 1975-09-15 | 1977-03-08 | Mos Technology, Inc. | Field inversion control for n-channel device integrated circuits |
-
1976
- 1976-02-16 FR FR7604169A patent/FR2341201A1/fr active Granted
-
1977
- 1977-02-01 US US05/764,587 patent/US4113513A/en not_active Expired - Lifetime
- 1977-02-03 DE DE2704471A patent/DE2704471C2/de not_active Expired
- 1977-02-10 CA CA271,539A patent/CA1075374A/en not_active Expired
- 1977-02-11 IT IT20241/77A patent/IT1076585B/it active
- 1977-02-11 GB GB5706/77A patent/GB1572854A/en not_active Expired
- 1977-02-12 JP JP1454677A patent/JPS5299767A/ja active Granted
- 1977-02-14 NL NLAANVRAGE7701511,A patent/NL176622C/xx not_active Application Discontinuation
- 1977-02-14 AU AU22241/77A patent/AU505245B2/en not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2133980A1 (de) * | 1966-10-05 | 1972-01-13 | Philips Nv | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung |
| DE2133979A1 (de) * | 1970-07-10 | 1972-01-13 | Philips Nv | Verfahren zur Herstellung einer Halb leiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung |
| DE2449012A1 (de) * | 1973-11-05 | 1975-05-07 | Ibm | Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen |
Also Published As
| Publication number | Publication date |
|---|---|
| NL176622C (nl) | 1985-05-01 |
| NL7701511A (nl) | 1977-08-18 |
| US4113513A (en) | 1978-09-12 |
| DE2704471C2 (de) | 1983-08-11 |
| NL176622B (nl) | 1984-12-03 |
| GB1572854A (en) | 1980-08-06 |
| JPS5439708B2 (de) | 1979-11-29 |
| FR2341201A1 (fr) | 1977-09-09 |
| CA1075374A (en) | 1980-04-08 |
| FR2341201B1 (de) | 1980-05-09 |
| AU2224177A (en) | 1978-08-24 |
| JPS5299767A (en) | 1977-08-22 |
| IT1076585B (it) | 1985-04-27 |
| AU505245B2 (en) | 1979-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2752439C3 (de) | Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation | |
| CH615781A5 (de) | ||
| EP0029548A1 (de) | Verfahren zum Herstellen eines Bipolartransistors | |
| DE3150222A1 (de) | "verfahren zum herstellen einer halbleitervorrichtung" | |
| DE2617397A1 (de) | Halbleiterbauelement und verfahren zu seiner herstellung | |
| DE2734694A1 (de) | Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2917455A1 (de) | Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung | |
| DE2655341A1 (de) | Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung | |
| DE2160450A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung | |
| DE2160427A1 (de) | Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung | |
| DE2718449C2 (de) | ||
| DE2813673A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE2615754A1 (de) | Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung | |
| DE2749607B2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE1764847B2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2729973A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE1950069B2 (de) | Verfahren zum Herstellung einer Halbleiteranordnung | |
| DE2124764A1 (de) | Verfahren zur Herstellung einer Halb leiteranordnung | |
| DE2502547A1 (de) | Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung | |
| DE3038571A1 (de) | Zenerdiode | |
| DE2643016A1 (de) | Verfahren zur herstellung eines integrierten halbleiterkreises | |
| DE2155816A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit mindestens einem Feldeffekttransistor mit isolierter Torelektrode, und durch dieses Verfahren hergestellte Halbleiteranordnung | |
| DE2058442C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2704471A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und anordnung, die durch anwendung dieses verfahrens hergestellt ist |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| 8126 | Change of the secondary classification |
Ipc: H01L 21/76 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |