DE2752439C3 - Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation - Google Patents

Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation

Info

Publication number
DE2752439C3
DE2752439C3 DE2752439A DE2752439A DE2752439C3 DE 2752439 C3 DE2752439 C3 DE 2752439C3 DE 2752439 A DE2752439 A DE 2752439A DE 2752439 A DE2752439 A DE 2752439A DE 2752439 C3 DE2752439 C3 DE 2752439C3
Authority
DE
Germany
Prior art keywords
arsenic
silicon
germanium
zones
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2752439A
Other languages
English (en)
Other versions
DE2752439A1 (de
DE2752439B2 (de
Inventor
Siegfried Reinhard Croton-On- Hudson Mader
Burton Joseph Poughkeepsie Masters
Hans Bernhard Hopewell Junction Pogge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2752439A1 publication Critical patent/DE2752439A1/de
Publication of DE2752439B2 publication Critical patent/DE2752439B2/de
Application granted granted Critical
Publication of DE2752439C3 publication Critical patent/DE2752439C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/024Defect control-gettering and annealing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/061Gettering-armorphous layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/938Lattice strain control or utilization

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Bipolar Transistors (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

20
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation, bei dem in die Zonen der Silicium-Halbleiteranordnung zur Erzeugung einer N-Leitfähigkeit Arsen in hoher Dosis implantiert worden ist. Ein derartiges Verfahren ist aus der DD-PS 121223 bekannt
Es ist bekannt, da8 das Einschießen von leitfähigkeitsbestimmenden Dotierungsstoffen in Silicium durch Ionenimplantation Gitterversetzungen erzeugt Aus einem Artikel in Namba (Ed.), »Ion Implantation in Semiconductors«, Proceedings of the 4th International Conference on Ion Implantation, New York, Plenum Press, 1975, Seiten 571 bis 576, ist uekannt, daß in mit Phosphor in hoher Dosis implantiertem Silicium die Bildung von Gitterversetzungen verringert werden kann durch Doppeliimplantation von Phosphor und Germanium. Germanium (Atomradius 0,122 nm) wurde gewählt, um die durch Phosphor (0,110 nm) verursachte Fehlanpassung und daraus resultierende Spannung im Silicium-Kristallgitter (Atomradius 0,117 nm) zu kompensieren.
Aus der US-PS 39 28 082 ist auch bereits ein Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation bekannt, bei dem zur Erzeugung von N-Ieitfähigen Zonen Arsen implantiert wird. Dabei steht die Erzielung möglichst kleiner, für Hochfrequenzanwendungen geeigneter Strukturen unter Ausnutzung sog. selbstjustierender Maskierungstechniken im Vordergimnd. Aus der Zeitschrift »Physics Letters«, Vol. 51A, Februar 1975, Nr. 3, Seiten 165 bis 166, ist es ferner bekannt, Germanium in Silicium zu implantieren. In den genannten Druckschriften findet sich jedoch kein Hinweis darauf, daß es zur Verringerung von Gitterverseilzungen vorteilhaft sein könnte, auch in mit Arsen doilierte Siliciumzonen Germanium einzubringen. Offenbar war angenommen worden, daß es nicht sinnvoll sei, Germanium in arsendotiertes Silicium einzubringen, weil der Atomradius des Arsens dem des Siliciums sehr ähnlich ist und keine Anpassungsprobleme iiufwirft.
Schließlich betrifft die DD-PS I 21 223 ein Verfahren zum Herstellen einer Stilicium-Halbleiteranordnung mit μ selektiver Arsenimplantation hoher Dosis, bei dem die der Arsenimplantation nachfolgende Hochtemperaturbehandlung in oxidierender Atmosphäre begrenzt auf eine vor dem Entstehen von Emitterrandversetzungen beobachtete Verzögerungszeit durchgeführt wird, so daß diese Emitterrandversetzungen vermieden werden können. Bei derartigen Emitterrandversetzungen handelt es sich jedoch um eine gegenüber den oben genannten Gitterversetzungen völlig anders geartete Störung, nämlich die bei einer Oberflächenoxidation eines Siliciumsubstrats, in das zuvor oberflächennah Dotierungsatome eingebracht worden sind, beobachtete und absolut unerwünschte Anreicherung der Dotierungsatome an der Si/SiOrGrenzschicht Dieses Phänomen ist keineswegs spezifisch für Dotierungsverfahren mittels Ionenimplantation, sondern kann gleichermaßen auch bei Diffusionsdotiertmgen beobachtet werden.
Der Erfindung liegt die Aufgabe zugrunde, wirksame Maßnahmen zur Herabsetzung der mit Ionenimplantationsverfahren zusammenhängenden Störungsart infolge Gitterversetzungen für den Fall einer Arsen-Implantation hoher Dosis in Silicium anzugeben.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß bei einem Verfahren zum Herstellen einer Silicium-Halbleiteranordnung der eingangs genannten Art bei einer Arsendotierung der Zonen von mehr als 1% Arsen im Silicium in die Zonen zusätzlich Germanium implantiert wird Überraschenderweise wurde nämlich festgestellt, daß bei in hoher Dosis implantiertem Arsen Fehlstellen im Silicium auftreten, die die Wirkung von Halbleiteranordnungen besonders dann nachteilig beeinflussen, wenn diese eine hohe Packungsdichte aufweisen. Obwohl der Atomradius des Arsens dem des S'Jiciums sehr ähnlich ist, so daß der Unterschied bisher als absolut vernachlässigbar angesehen wurde, wurde festgestellt daß bei Arsendotierungen oberhalb ein Prozent im Substrat Gitterversetzungen durch einen Zusatz von Germanium im arsendotierten Silicium wesentlich reduziert werden.
In vorteilhafter Weiterbildung der Erfindung wird Germanium in einem solchen Maße implantiert daß die Germaniumdotierung in den Zonen etwa ein Zehntel der Arsendotierung beträgt, und die Zonen werden in einer epitaktischen Siliciumschicht hergestellt
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert In den Zeichnungen zeigen
F i g. 1 bis 4 schematische Querschnittsdarstellungen von Teilen einer Halbleiteranordnung in verschiedenen Herstellungsphasen;
F i g. 5 eine Elektronenmikrofotografie der Oberfläche einer nur mit Arsen dotierten Siliciumzone;
F i g. 5A eine Elektronenmikrofotografie der Oberfläche einer Siliciumzone, die mit Arsen und Germanium dotiert ist
Mit Bezug auf F i g. 1 bis 4 wird ein Ausführungsbeispiel der Erfindung beschrieben, bei dem eine N-Zone, z. B. ein Emitter oder Subkollektor, in einem Bipolartransistor einer Halbleiteranordnung hergestellt wird. In F i g. 1 ist mit 10 ein Siliciumsubstrat vom P Leitfähigkeitstyp gezeigt, dessen spezifischer Widerstand im Bereich von 8,5 bis 20 Ω cm liegt Das Substrat wird durch eine Isolationsschicht 11 maskiert, die 100 bis 200 nm dick ist Die Schicht kann aus Siliciumdioxid bestehen, das auf bekannte Art mittels thermischer Oxidation hergestellt ist. Natürlich kommen andere Materialien wie Siliciumnitrid, Aluminiumoxid oder Siliciumoxinitrid in Frage, die durch Niederschlag aus der Dampfphase, im Kathodensprühverfahren oder auf andere bekannte Weise niedergeschlagen sein können.
In der Schicht U wird durch bekannte Fotomaskie-
rung und Ätzung eine öffnung 12 hergestellt In der öffnung 12 wird durch Einführung von Arsenionen 75 As+ durch Ionenimplantation eine N-Ieitende Zone 13 erzeugt Der Ionenstrahl wird mit einer Dosierung von 2 χ 10'6 Ionen/cm2 auf das Substrat gerichtet, wobei mit einer Energie von 80 lceV gearbeitet wird. Die Energie soll so groß sein, daß die Ionen bis in eine Tiefe von größenordnungsmäßig 0,1 μπι in das Substrat eindringen.
Gemäß Fig.2 werden dann auf dieselbe Art Germaniumionen MGe+ in die arsendotierte Zone 13 implantiert Die Dosierung beträgt 2 χ ΙΟ15 Ionen/cm2 bei einer Energie von 75 keV.
Gemäß F i g. 3 wird darauf in der öffnung 12 eine 30 bis 50 nm dicke Siliciumdioxidschicht 14 durch Niederschlag aus der Dampfphase erzeugt
Im nächsten Schritt (Fig.4) wird die Anordnung während etwa einer Stunde bei größenordnungsmäßig 10000C in einer Stickstoff atmosphäre getempert wodurch sich die N-Zone 13 in das Substrat ausdehnt
Wenn der Implantationsschritt mit Germaniumionen gemäß F i g. 2 weggelassen wird, weisen die arsendotierten Zonen 13, deren relativ hohe Arsenkonzentration größenordnungsmäßig etwa ein Prozent im Substrat beträgt, eine beträchtliche Anzahl von Gitterversetzungen auf. Wird jedoch, wie beschrieben, zusätzlich Germanium beigefügt, sind kaum noch Gitterversetzungen festzustellen. Der Vorteil der Germaniumbeifügung ist aus den Elektronenmikrofotografien in F i g. 5 und 5A ersichtlich, die durch die implantierten Oberflächen aufgenommen wurden. Die Vergleichsproben wurden dazu einer Ätzbehandlung der Rückseite, d. h. der der Implantation abgewandten Seite, unterzogen. Dazu
ίο wurde das Siliciumsubstrat mit einer Lösung von einem Teil Flußsäure und neun Teilen Salpetersäure so lange geätzt bis eine durchscheinende, etwa 200 bis 300 nm dicke Schicht im Betrieb der implantationsdotierten Zonen stehen blieb.
π Fig.5 zeigt eine Siliciumzone, die nur mit Arsen dotiert ist Es sind zahlreiche Gitterversetzungen zu erkennen. F i g. 5A zeigt dagegen eine Siliciumzone, die mit Arsen und Germanium implantiert ist Hier sind kaum noch Giiterversetzungen vorhanden.
In vorteilhafter Weiterbildung des beschriebenen Ausführungsbeispiels kann die N-leiteüde, mit Arsen und Germanium dotierte Zone gleichermaßen auch in einer auf ein Substrat aufgebrachten epitaktischen Schicht aus P-leitendem Silicium hergestellt werden.
Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation, bei dem in die Zonen der Silicium-Halbleiteranordnung zur Erzeugung einer N-Leitfähigkeit Arsen in hoher Dosis implantiert worden ist,dadurchgekennzeichnet, daß bei einer Arsendotierung der Zonen von mehr als 1% Arsen im Silicium in die Zonen zusätzlich Germanium implantiert wird.
2. Verfahren nach Anspruch I1 dadurch gekennzeichnet, daß Germanium in einem solchen Maße implantiert wird, daß die Germaniumdotierung in den Zonen etwa ein Zehntel der Arsendotierung beträgt
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zonen in einer epitaktischen Siliciumschicht hergestellt werden.
DE2752439A 1976-12-06 1977-11-24 Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation Expired DE2752439C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/748,035 US4111719A (en) 1976-12-06 1976-12-06 Minimization of misfit dislocations in silicon by double implantation of arsenic and germanium

Publications (3)

Publication Number Publication Date
DE2752439A1 DE2752439A1 (de) 1978-06-08
DE2752439B2 DE2752439B2 (de) 1980-05-22
DE2752439C3 true DE2752439C3 (de) 1981-01-29

Family

ID=25007704

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2752439A Expired DE2752439C3 (de) 1976-12-06 1977-11-24 Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation

Country Status (14)

Country Link
US (2) US4111719A (de)
JP (1) JPS5370668A (de)
AU (1) AU507591B2 (de)
BE (1) BE860359A (de)
BR (1) BR7707919A (de)
CA (1) CA1075831A (de)
CH (1) CH623685A5 (de)
DE (1) DE2752439C3 (de)
ES (1) ES464680A1 (de)
FR (1) FR2379162A1 (de)
GB (1) GB1536618A (de)
IT (1) IT1113672B (de)
NL (1) NL7713449A (de)
SE (1) SE425529B (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4369072A (en) * 1981-01-22 1983-01-18 International Business Machines Corp. Method for forming IGFET devices having improved drain voltage characteristics
JPS5935425A (ja) * 1982-08-23 1984-02-27 Toshiba Corp 半導体装置の製造方法
GB2133618B (en) * 1983-01-05 1986-09-10 Gen Electric Co Plc Fabricating semiconductor circuits
US4728998A (en) * 1984-09-06 1988-03-01 Fairchild Semiconductor Corporation CMOS circuit having a reduced tendency to latch
US4603471A (en) * 1984-09-06 1986-08-05 Fairchild Semiconductor Corporation Method for making a CMOS circuit having a reduced tendency to latch by controlling the band-gap of source and drain regions
US4837173A (en) * 1987-07-13 1989-06-06 Motorola, Inc. N-channel MOS transistors having source/drain regions with germanium
US4928156A (en) * 1987-07-13 1990-05-22 Motorola, Inc. N-channel MOS transistors having source/drain regions with germanium
JPH01220822A (ja) * 1988-02-29 1989-09-04 Mitsubishi Electric Corp 化合物半導体装置の製造方法
US4835112A (en) * 1988-03-08 1989-05-30 Motorola, Inc. CMOS salicide process using germanium implantation
US5097308A (en) * 1990-03-13 1992-03-17 General Instrument Corp. Method for controlling the switching speed of bipolar power devices
US5095358A (en) * 1990-04-18 1992-03-10 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
US5298435A (en) * 1990-04-18 1994-03-29 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
US5316958A (en) * 1990-05-31 1994-05-31 International Business Machines Corporation Method of dopant enhancement in an epitaxial silicon layer by using germanium
US5266510A (en) * 1990-08-09 1993-11-30 Micron Technology, Inc. High performance sub-micron p-channel transistor with germanium implant
US5108935A (en) * 1990-11-16 1992-04-28 Texas Instruments Incorporated Reduction of hot carrier effects in semiconductor devices by controlled scattering via the intentional introduction of impurities
US5108954A (en) * 1991-09-23 1992-04-28 Micron Technology, Inc. Method of reducing contact resistance at silicide/active area interfaces and semiconductor devices produced according to the method
US5420055A (en) * 1992-01-22 1995-05-30 Kopin Corporation Reduction of parasitic effects in floating body MOSFETs
US5426069A (en) * 1992-04-09 1995-06-20 Dalsa Inc. Method for making silicon-germanium devices using germanium implantation
KR0123434B1 (ko) * 1994-02-07 1997-11-26 천성순 실리콘 웨이퍼에서의 부정합전위의 발생을 억제화하기 위한 링패턴 형성방법 및 그 구조
JP3243146B2 (ja) * 1994-12-08 2002-01-07 株式会社東芝 半導体装置
EP1008187B1 (de) * 1998-04-09 2009-09-23 Nxp B.V. Halbleiter mit gleichrichtendem übergang und seine herstellung
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
US6262456B1 (en) 1998-11-06 2001-07-17 Advanced Micro Devices, Inc. Integrated circuit having transistors with different threshold voltages
US6114206A (en) * 1998-11-06 2000-09-05 Advanced Micro Devices, Inc. Multiple threshold voltage transistor implemented by a damascene process
GB9826519D0 (en) * 1998-12-02 1999-01-27 Arima Optoelectronics Corp Semiconductor devices
US20040121524A1 (en) * 2002-12-20 2004-06-24 Micron Technology, Inc. Apparatus and method for controlling diffusion
US7297617B2 (en) * 2003-04-22 2007-11-20 Micron Technology, Inc. Method for controlling diffusion in semiconductor regions
US7253071B2 (en) * 2004-06-02 2007-08-07 Taiwan Semiconductor Manufacturing Company Methods for enhancing the formation of nickel mono-silicide by reducing the formation of nickel di-silicide
US8110469B2 (en) 2005-08-30 2012-02-07 Micron Technology, Inc. Graded dielectric layers
JP2023513262A (ja) * 2020-02-11 2023-03-30 クロミス,インコーポレイテッド スパッタリングされたマグネシウム源を使用して窒化ガリウム材料中のマグネシウムを拡散させるための方法およびシステム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE546222A (de) * 1955-03-23
US3485684A (en) * 1967-03-30 1969-12-23 Trw Semiconductors Inc Dislocation enhancement control of silicon by introduction of large diameter atomic metals
US3836999A (en) * 1970-09-21 1974-09-17 Semiconductor Res Found Semiconductor with grown layer relieved in lattice strain
US3943016A (en) * 1970-12-07 1976-03-09 General Electric Company Gallium-phosphorus simultaneous diffusion process
DE2211709C3 (de) * 1971-03-12 1979-07-05 Hitachi, Ltd., Tokio Verfahren zum Dotieren von Halbleitermaterial
JPS50116274A (de) * 1974-02-27 1975-09-11

Also Published As

Publication number Publication date
AU3034977A (en) 1979-05-10
US4137103A (en) 1979-01-30
ES464680A1 (es) 1979-01-01
DE2752439A1 (de) 1978-06-08
SE7713736L (sv) 1978-06-07
GB1536618A (en) 1978-12-20
DE2752439B2 (de) 1980-05-22
FR2379162B1 (de) 1980-12-19
NL7713449A (nl) 1978-06-08
AU507591B2 (en) 1980-02-21
JPS5370668A (en) 1978-06-23
CA1075831A (en) 1980-04-15
US4111719A (en) 1978-09-05
FR2379162A1 (fr) 1978-08-25
SE425529B (sv) 1982-10-04
IT1113672B (it) 1986-01-20
BE860359A (fr) 1978-02-15
BR7707919A (pt) 1978-09-05
CH623685A5 (de) 1981-06-15

Similar Documents

Publication Publication Date Title
DE2752439C3 (de) Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation
DE2650511C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE2507366C3 (de) Verfahren zur Unterdrückung parasitärer Schaltungselemente
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
DE2946963A1 (de) Schnelle bipolare transistoren
CH615781A5 (de)
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE2728985A1 (de) Halbleiterbauelemente mit minimaler anzahl von kristallgitterstoerungsgaengen
DE2718449C2 (de)
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE2243592A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE3889597T2 (de) Ionen-Implantation in In-basierten III-V-Verbindungshalbleitern.
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE3122771A1 (de) "verfahren zur herstellung von sonnenzellen"
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE2519432A1 (de) Verfahren zur herstellung dotierter vergrabener zonen in einem halbleiterkoerper
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
DE1914745A1 (de) Halbleiterbauelement mit mindestens einem UEbergang

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee