DE2519432A1 - Verfahren zur herstellung dotierter vergrabener zonen in einem halbleiterkoerper - Google Patents

Verfahren zur herstellung dotierter vergrabener zonen in einem halbleiterkoerper

Info

Publication number
DE2519432A1
DE2519432A1 DE19752519432 DE2519432A DE2519432A1 DE 2519432 A1 DE2519432 A1 DE 2519432A1 DE 19752519432 DE19752519432 DE 19752519432 DE 2519432 A DE2519432 A DE 2519432A DE 2519432 A1 DE2519432 A1 DE 2519432A1
Authority
DE
Germany
Prior art keywords
semiconductor body
layer
implanted
ions
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19752519432
Other languages
English (en)
Inventor
Kon Ho Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2519432A1 publication Critical patent/DE2519432A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/007—Autodoping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/92—Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)

Description

BLUMBACH · WESER · BERGEN · KRAMER ZWIRNER - HIRSCH
PATENTANWÄLTE IN MÖNCHEN UND WIESBADEN
Postadresse München: Pateniconsult 8 München 60 Radeckestraße 43 Telefon (C39) 883603/882604 Telex 05-212 313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121) 562943/561998 Telex 04-186237
Western Electric Company,
Incorporated
New York, Ν.Ύ. 10007 /USA CHO, KON HO Case
Verfahren zur Herstellung dotierter vergrabener Zonen in einem Halbleiterkörper
Die Erfindung betrifft ein Verfahren zur Dotierung eines Halbleiterkörpers durch Implantieren von Dotierstoffionen.
In der Halbleiterindustrie wird zunehmend die Ionenimplantation verwendet, um Teile von Halbleiterplattchen selektiv mit ^otierstoffionen zu versehen. Bei Anwendung der Ionenimplantation ist es möglich, genauer dotierte Zonen in Halbleiterplattchen als mit der weitläufig angewendeten Methode der Diffusion aus gasförmiger Phase zu bilden und bestimmte Nachteile der Diffusionsmethode zu verhindern. Ein Verfahren zur Herstellung von Halbleiterbauelementen, das einen Diffusionsschritt umfaßt, ist in der US-PS 3 328 216 angegeben.
509846/0833
Nach einer weit verbreiteten"Methode zur Herstellung eines Halbleiterbauelementes wird zuerst eine dotierte Zone hoher Leitfähigkeit in einer Oberflächenschicht eines Siliziumplättchens niedriger Leitfähigkeit erzeugt und dann eine Epitaxieschicht aus Silizium auf der Oberfläche des Plättchens gezüchtet, um die dotierte Zone zu "vergraben", welche dann im allgemeinen "vergrabene Schicht" genannt wird, wofür auch der englische Ausdruck "buried layer" verwendet wird. Die dotierte Zone bildet typischerweise eine Komponente des Halbleiterbauelementes, z.B. den Kollektor eines Transistors. Schließlich werden andere Komponenten des Bauelementes in der gezüchteten Epitaxieschicht hergestellt.
Wenn die dotierte Zone hoher Leitfähigkeit, die zu einer vergrabenen Schicht werden soll, durch Diffusion hergestellt wird, ist die Bildung von Dotierstoffatom-Wolken wahrscheinlich. Solche Wolken von Dotierstoffatomen verursachen als "Rosetten" bekannte Fehler im Kristallaufbau einer Epitaxieschicht, die über der diffundierten Zone gezüchtet ist. Rosetten können bei einem anschließend hergestellten Halbleiterbauelement zu Defekten führen, wodurch die Ausbeute des Herstellungsprozesses für dieses Bauelement verringert wird. Im Gegensatz dazu erzeugt die Ionenimplantation keine Wolken von Dotierstoff atomen, und es erscheinen in der anschließend gezüchteten Epitaxieschicht keine Rosetten, so daß letzteres Verfahren insbesondere zur
5098U /0833
Herstellung einer vergrabenen Schicht gerne angewendet wird.
Bisher ist bei der Herstellung einer vergrabenen Schicht in einem Halbleiterplättchen mittels Ionenimplantation eine Fläche, in welche implantiert werden soll, typischerweise mit Hilfe eines "Fensters*in einer Ionen absorbierenden Maske festgelegt worden. Eine typische Maske umfaßt eine etwa 10.000 & dicke Siliciumdioxidschicht, die auf einer Oberfläche des Plättdiens gebildet und zur Herstellung des Fensters selektiv geätzt ist. Das Fenster wird typischerweise unter Verwendung üblicher photolithographischer Methoden festgelegt. Das Plättchen wird dann in der Ziel- oder Targetkammer eines elektrostatischen Beschleunigers angeordnet, in welchem ausgewählte Dotierstoffionen in einem Vakuum auf hohe kinetische Energie beschleunigt werden, um das Plättchen zu bombardieren. Die Höhe der Beschleunigungsspannung bestimmt die Tiefe, bis in welche die Ionen in das Plättchen eindringen. Wird eine absorbierende Maske wie eine mit einem Muster versehene Siliciumdioxidschicht verwendet, muß die Maske genügend dick sein, um zu verhindern, daß beschleunigte Ionen durch die Maske in die maskierten Zonen des Plattchens eindringen.
Ein typisches Ionenimplantationsverfahren zur Herstellung von vergrabenen Schichten unter Verwendung einer Siliciumdioxidmaske ist in der US-PS 3 4-57 632 angegeben.
509846/0 833
Wie erwähnt, können Halbleiterbauelemente in Epitaxieschichten gebildet werden, die über Zonen mit implantiertem Dotierstoff gezüchtet sind. Damit jedoch eine Epitaxieschicht in geeigneter Weise wächst, muß die Oberfläche des Plättchens sauber und relativ glatt sein. Deshalb darf nach den der Züchtung der epitaktjschen Schicht vorausgehenden Schritten keine verunreinigte oder genarbte Plättchenoberfläche zurückbleiben.
Ein besonderer Nachteil der Verwendung einer ionenabsorbierenden Siliciumdioxidmaske besteht darin, daß die bei der Herstellung der Maske verwendeten photolithographischen Schritte zu einem unerwünschten Rückstand führen können, der durch die nachfolgende Ionenimplantation in eine dauerhafte Fehlerstelle in dem HaIbleiterplättehen umgewandelt wird. Beispielsweise können Photolackspuren auf einem Siliciumplättchen durch die bombardierenden Ionen in Siliciumkarbid-Körner umgewandelt werden, welche in dem Plättchen eingebettet bleiben. Solche Körner können die nachfolgende Verarbeitung, speziell das Züchten der Epitaxieschicht, nachteilig beeinflussen.
Einen weiteren Nachteil der Verwendung einer Siliciumdioxidmaske stellen die auftretenden Herstellungskosten dar. Die Maske, muß relativ dick sein, um dem Ionenbombardement zu widerstehen, was folgendes erfordert: '
509846/0833
1) Ein langdauerndes Oxxidzüchten,
2) ein Ätzen des Oxids, und
3) ein Entfernen des Oxids.
Jeder dieser Schritte erhöht die Möglichkeit für eine Verringerung der resultierenden Ausbeute. Somit führen sowohl die Herstellungskosten als auch die mögliche Verringerung der Ausbeute eindeutig zu dem Wunsch, die Verwendung der Siliciumdioxidmaske bei der Herstellung ionenimplantierter vergrabener Schichten auszuschalten, und dies ist Aufgabe der vorliegenden Erfindung.
Zur Lösung dieser Aufgabe werden Dotierstoffionen in einen Halbleiterkörper implantiert,um eine Oberflächenschicht mit implantierten Ionen zu bilden. Die Oberflächenschicht wird dem gewünschten Dotierungsmuster entsprechend selektiv mit ätzfestem Material beschichtet. Die Oberflächenschicht wird 'dann einem Ätzmittel ausgesetzt, welches 'unbeschichtete Teile der Oberflächenschicht entfernt, womit eine dotierte Zone entsprechend dem gewünschten Muster festgelegt wird.
Im folgenden wird die Erfindung anhand von Ausführungsbeispielen näher erläutert. In der zugehörigen Zeichnung zeigen:
Fig. 1 schematisch Schnittansichten eines Teils eines Halbleiterplättchens während verschiedener erfindungsgemäßer Schritte
509846/0833
zur Bildung dotierter Zonen hierin;
Fig. 2 schematische Schnittansichten eines Teils eines Halbleiterplättchens während "bestimmter erfindungsgemäßer Schritte zur Bildung von n-leitenden und p-leitenden dotierten Zonen hierin;
Fig. 3 eine schematische Schnittansicht eines Teils eines Halbleiterp lättchens mit einer erfindungsgemäß hergestellten η-leitenden dotierten Zone, wobei in dem Plättchen außerdem ein npn-Transistor hergestellt worden ist; und
Fig. 4· eine schematische Schnittansicht eines Teils eines HaIbleiterplättchens mit einer erfindungsgemäß hergestellten p-leitenden dotierten Zone, wobei außerdem ein pnp-Traneistor hergestellt worden ist.
Die vorliegende Erfindung wird hauptsächlich anhand der Ionenimplantierung in einen Halbleiterkörper, der Silicium aufweist, beschrieben. Selbstverständlich stellt eine solche Beschreibung jedoch nur ein Beispiel dar und keine Beschränkung. Es leuchtet ein, daß das erfindungsgemäße Verfahren gleichermaßen auf andere Halbleitermaterialien als Silicium anwendbar ist, wie auf andere Elemente der Gruppe IV und auf Verbindungen, die aus den Gruppen III(a)-V(a), z.B. Indiumantimonid, und aus den Gruppen
509846/0833
II(b)-VI(a) des Mendelejeff'sehen Periodensystems der Elemente ausgewählte Elemente enthalten. Dieses Periodensystem ist dargestellt auf Seite B2 der 4-5. Ausgabe des "Handbook of Chemistry and Physics", erschienen bei Chemical Rubber Company.
Aus Gründen einer klaren Darstellung sind die Ansichten in den verschiedenen Figuren nicht maßstabsgetreu sondern zeigen die verschiedenen interessierenden Schichten und Zonen in den HaIbleiterplättchen schematisch. Zonen mit relativ niedriger n- und p-Leitfähigkeit sind mit IT bzw. P bezeichnet. Zonen mit relativ hoher n- und p-Leitfähigkeit sind mit N+ bzw. P+ gekennzeichnet.
Es wird nun Fig. 1 betrachtet. Ein Halbleiterplättchen 10 weist beispielsweise (I1i)-oder(i10)-orientiertes p-leitendes Silicium auf, das bordotiert ist und einen spezifischen Widerstand zwischen 4- und 15 Ohm-cm aufweist. Das Plättchen 10 ist mit einem im Handel erhältlichen Poliermittel wie dem unter der Handelsbezeichnung Syton bekannten Poliermittel der Monsanto Chemical Corporation poliert und dann gereinigt, wobei übliche, den Fachleuten wohlbekannte Methoden und Reagenzien verwendet werden.
Während des Schrittes 1 werden Dotierstoffionen implantiert, um eine Oberflächenschicht 11 zu bilden, und zwar dadurch, daß das Plättchen 10 als Ziel oder Target in eine elektrostatische Ionenimplantationsvorrichtung eingesetzt wird. Eine solche Vorrichtung weist typischerweise eine Ionenquelle auf, einen Massentrennungsmagneter!. aur Auswahl einer gewünschten lone.aarfc aus der Quelle,
509846/083 3
einen Ionenbeschleuniger zur Beschleunigung eines Strahlenbündels ausgewählter Ionen zum Target hin und eine Vorrichtung zur Bewegung des IonenstrahlenbündeIs relativ zum Target, um das Ionenstrahlenbündel über das Target zu führen. Wenn nleitende vergrabene Schichten herzustellen sind, werden Ionen solcher Atome implantiert, die mehr als vier Valenzelektronen aufweisen und freie Elektronen als negative Leiter im Kristallaufbau des Halbleiterkörpers abgeben, wenn sie in diesen eingefügt sind. Einige typische n-Leitungs-Ionen sind Arsen (As+) oder Antimon (Sb+). Sollen p-leitende vergrabene Schichten gebildet werden, werden Ionen solcher Atome implantiert, die weniger als vier Valenz elektronen aufweisen und Elektronenfehlstellen oder Löcher als positive Leiter im Kristallaufbau des Halbleiterkörpers abgeben, wenn sie in diesen eingefügt sind. Ein typisches p-Leitungs-Ion ist Bor (B+). Natürlich können andere Elemente implantiert werden, welche den gewünschten Leitungstyp der vergrabenen Schicht ergeben. Die zu implantierenden Ionen sind typischerweise einfach geladen und sie werden auf eine Energie von 50 bis 150 keV (15Ο.ΟΟΟ Elektronenvolt) beschleunigt. Die Implantation wird fortgesetzt, bis eine Dosis von 1 χ 10 ^ bis 5 x 10 Ionen/cm implantiert ist, wobei eine Dosis von 3 x: 10 ^ Ionen/cm bevorzugt wird.
Bei Schritt 2 wird eine Photolackschicht 12 auf die Oberfläche
509846/0833
des Plättchens 11 aufgebracht, um die Oberflächenschicht 11 zu bedecken. Wenn zwischen den Schritten 1 und 2 Zeit vergangen ist oder wenn das Plättchen 10 einer möglichen Verunreinigung ausgesetzt worden ist, sollte der Reinigungsvorgang wiederholt und das Plättchen 10 ausgeheizt werden, beispielsweise 1/2 Stunde lang bei 165°C, um alle Feuchtigkeit sspuren zu entfernen. Beim Photolack kann es sich um einen positiv oder um einen negativ wirkenden Photolack handeln. Als Beispiel eines geeigneten, im Handel erhältlichen positiv wirkenden Photolacks kann der unter der Handelsbezeichnung PE-102 Microline angebotene Photolack der General Aniline and Film Corporation genannt werden. Als Beispiel für einen geeigneten, im Handel erhältlichen negativ wirkenden Lack sei der unter der Handelsbezeichnung Vaycoat IC-28 erhältliche Negativ-Photolack der Hunt Chemical Corporation genannt. Negativ wirkende Photolacke sind typischerweise widerstandsfähiger gegenüber hochsauren Ätzmitteln wie einem unten beschriebenen bevorzugten Ätzmittel.
Bei Schritt 3 wird die Photοlackschicht 12 dann auf herkömmliche Veise belichtet und entwickelt, um Teile von ihr zu entfernen, wobei Photolackzonen 14 und freiliegende Zonen 18 der implantierten Oberflächenschicht 11 zurückbleiben.
Während des Schrittes 4- wird das Plättchen 10 dann einem geeigneten Ätzmittel ausgesetzt, um die implantierte Oberflächenschicht 11 in solchen Zonen 18 zu entfernen, die nicht durch Photοlack-
509846/0833
zonen 14- geschützt sind. Da die resultierende geätzte Oberfläche zur Bildung einer gleichmäßigen Epitaxieschichtzüchtung verwendbar sein muß, ist als geeignetes Ätzmittel ein solches anzusehen, das eine etwa 1500 .£ dünne Schicht von einer polierten Halbleiteroberfläche wegätzt^ ohne Oberflächendefekte zurückzulassen, welche die nachfolgende Züchtung einer zufriedenstellenden Epitaxieschicht beeinträchtigen. Das Plättchen 10 wird in das ausgewählte Ätzmittel, das sich auf einer geeigneten Temperatur befindet, die beispielsweise im Bereich von 25°C bis zum Siedepunkt des ausgewählten speziellen Ätzmittels liegt, für eine Zeitdauer eingetaucht, die zum Entfernen der Oberflächenschicht 11 in den Zonen 18 ausreicht. Die Länge der erforderlichen Ätzzeit hängt von dem verwendeten Ätzmittel und der Temperatur, bei welcher die Ätzung durchgeführt wird, ab. Beide können von Fachleuten leicht experimentell festgestellt werden.
Ein erstes Ätzmittel, das zur Verwendung· während des Schrittes 4-geeignet ist, umfaßt 1.000 ml konzentrierter wässriger HNO-, (69 Gewichtsprozent), 10 ml konzentrierter wässriger HP (4-9 Gewichtsprozent) und 990 ml deionisiertes Wasser. Diese ■Volumenanteile können um £ 20% variieren. Das Plättchen wird typischerweise für 4- Minuten in das 25°0± 10C aufweisende Ätzmittel getaucht, wodurch von der implantierten Oberflächenschicht in den Zonen 18 etwa I.5OO S entfernt werden. Ein besonderer Vorteil der Methode, bei welcher einer Ionenimplantation ein Ätzschritt folgt, wird hier ersichtlich. Da implantiertes Silicium
509846/0833
typischerweise schneller abätzt als nichtimplantiertes Silicium, wird nach Entfernung der Oberflächenschicht 11 das Abätzen des Plättchens 11 langsamer, was den abgeätzten Zonen 19 des Plättchens 10 zu einer glatten Oberfläche verhilft, die besonders geeignet ist für ein anschließendes Züchten einer Epitaxieschicht 17 während des Schrittes 8.
Ein zweites Ätzmittel, das zur Verwendung für Schritt 4 geeignet ist, umfaßt 33 Gramm CrO^, 100 ml konzentrierten wässrigen HF (49 Gesichtsprosent) und 900 ml deionisiertes Wasser, mit einer Genauigkeit von jeweils - 20%. Das Plättchen 10 wird typischerweise 4 Minuten lang in dieses eine Temperatur von 25 C - 1 C aufweisende Ätzmittel getaucht, 5 Minuten lang in deionisierton Wasser gespült, für 5 Minuten in konzentrierte wässrige HNO, (69 Gewichtsprozent) getaicht, und dann wieder für 5 Minuten in deionisiertem V/asser gespült. Das Eintauchen in HIiO3, ist erforderlich, um irgendwelche Spuren von auf dem Plättchen 10 zurückgebliebenen Chromionen zu entfernen.
Ein drittes Ätzmittel, das sich für den Schritt 4 eignet, umfaßt 2715 Gramm CuS0,+. 5H2O, ^ ml konzentrierten konzentrierten wässrigen HF (49 Gewichtsprozent) und 995 ml deionisiertes Wasser, je mit einer Genauigkeit von i 20%. Das Plättchen 10 wird typischerweise für 6 Minuten in das auf 25° C ± 10C befindliche Ätzmittel getaucht, 5 Minuten in deionisiertem Wasser gespült, in eine
509846/0833
Lösung getaucht, die einen Teil konzentrierte wässrige HNO, (69 Gewichtsprozent) und drei Teile deionisiertes Wasser aufweist, und dann wieder für 5 Minuten in deionisiertem Wasser gespült. Das Eintauchen in die HNO^-Lösung ist notwendig, um irgendwelche Spuren von auf dem Plättchen 10 zurückgebliebenen Küpferionen zu entfernen.
Während Schritt 5 wird der Photolack auf übliche Weise entfernt, und zwar mit Hilfe eines Lösungsmittels, das für den speziell verwendeten Photolack geeignet ist.
Bevor Schritt 6 durchgeführt wird, sollte das Plättchen 10 wieder gereinigt werden, beispielsweise entsprechend der Schritt vorausgehenden Behandlung. Während Schritt 6 wird das Plättchen 10 in einer Sauerstoffatmosphäre einer hohen Temperatur ausgesetzt, um die implantierten Ionen in der Oberflächenschicht weiter in den Körper des Plättchens 10 hineinzudiffundieren und diffundierte Zonen 15 zu bilden. Dies kann beispielsweise dadurch bewirkt werden, daß das Plättchen 10 5 bis 8 Stunden lang in einen rohrförmigen Ofen gegeben wird, der auf 1.25O0C bis 1.2800C gehalten wird, und s.war vorzugsweise in einer 100%igen Sauerstoffatmosphäre, die bei einem Durchsatz von im wesentlichen drei Liter pro Minute ausgetauscht wird. Dieser Verfahrensschritt treibt den beim Implantationsschritt erhaltenen pn-übergang von einer Tiefe von etwa 0,1 nm bis in
50 9846/0 833
eine Tiefe von etwa 7 Aim, und die Sauer stoff atmosphäre bildet eine dünne Schutzschicht 16 aus Siliciumdioxid auf der Oberfläche des Plattchens 10. Diese Oxidschicht verhindert im wesentlichen das Selbstdotieren, d.h., die Verunreinigung nicht implantierter Zonen des Plattchens 10 durch Dotierstoffatome, die während der Diffusion aus den implantierten Zonen ausgetrieben werden. Die Oxidschicht 16 ist jedoch nur etwa 3.000 Ä dick und damit viel dünner als sie es sein müßte, wenn sie zur Maskierung bei einer Ionenimplantation verwendet würde. Deshalb ist ihre Entfernung im nächsten Schritt nicht so schwierig oder kritisch wie die Entfernung einer dickeren, ionenabhaltenden Siliciumdioxidmaske. Der spezifische Slächenwiderstand in den resultierenden diffundierten Zonen beträgt etwa 15 bis 20 Ohm/Quadratfläche und ist damit viel niedriger als in den unbehandelten Zonen des Plättchens 10.
Während des Schrittes 7 wird die Oxidschicht 16 dadurch entfernt, daß das Plättchen 10 für 5 Minuten in konzentriertes wässriges EF (4°> Gewichtsprozent) getaucht wird. Anschließend wird das Plättchen 10 in deionisiertem Wasser gespült und durch Drehen trockengeschleudert·
Während des Schrittes 8 wird eine Epitaxieschicht 17 unter Anwendung üblicher und bekannter Methoden auf dem Plättchen 10 gezüchtet. Falls eine Siliciumepitaxie gewünscht ist, gehört
509846/0833
es zu einem typischen epitaktischen Züchtungsvorgang, das Plättchen 10 zehn Minuten · lang in einen Epitaxiereaktor mit einer Temperatur von 1.100°C zu geben, in welchem Hp-Gas durch AsH, enthaltendes SiCl geleitet wird. Das AsH, stellt die Arsen-Do tier-Ionen bereit, um die η-leitende Epitaxieschicht 17 zu erzeugen. Wenn ein Halbleiterplattchen sowohl p-leitende als auch η-leitende vergrabene Schichten aufweisen soll, werden in das Plättchen 10 zuerst n-Dotierionen wie Arsenionen dotiert, wie es oben im Zusammenhang mit Fig. 1, Schritte 1 bis 7» beschrieben ist. Dann können in das Plättchen p-Dotierionen in einer weiteren, gleichen Eeihe von Schritten implantiert werden, bevor die Epitaxieschicht hergestellt wird.
Fig. 2 zeigt Schnittansichten eines Halbleiterplättchens, in welchem sowohl p- als auch n- leitende vergrabene Schichten gebildet sind. Schritt 1A zeigt ein Plättchen 10 mit n-leitenden Zonen 15» die von der Behandlung des Plättchens gemäß den Schritten 1 bis 7 der Fig. 1 herrühren, wobei während Schritt 1 n-Leitungs-Ionen implantiert worden sind. Während Schritt 1A wird eine Oberflächenzone 11A mit p-Dotierionen in die gesamte Oberfläche des Plättchens 10 implantiert, wobei diese Oberflächenzone 11A sowohl die η-leitenden Zonen als auch die geätzten Zonen des Plättchens 10 bedeckt. Die Schritte 2A bis 7A sind den oben beschriebenen Schritten 2 bis
509846/0833
in Fig. 1 analog, und es werden Zonen mit p-Dotierstoffionen festgelegt und diffundiert, um p-leitende Zonen 15A zu bilden. Wahrend Schritt 2A wird eine Photolackschicht 12A auf die gesamte Oberfläche des Plättchens 10 gebracht. Während Schritt 3A wird die Photolackschicht 12A belichtet und entwickelt, um Teile von ihr zu entfernen, so daß Photolackzonen 14A und freiliegende Zonen 18A der implantierten Oberflächenschicht 11A übrig bleiben. Bei Schritt 4A wird das Plättchen 10 einem Ätzmittel ausgesetzt, welches die freiliegenden Zonen 18A entfernt und geätzte Oberflächen 19A zurückläßt. Bei Schritt 5A werden die Photolackzonen 14A entfernt. Bei Schritt 6A wird das Plättchen 10 in einer Sauerstoffatmosphäre einer hohen Temperatur ausgesetzt, um die implantierten Ionen im übriggebliebenen Teil der Oberflächenschicht 11A weiter in den Körper des Plättchens 10 zu diffundieren und die diffundierten Zonen 15A zu bilden. Dieser Schritt bewirkt auch eine unwesentliche weitere Diffusion der implantierten Ionen in den n-leitenden Zonen 15. Als Folge des Schritts 6A bildet sich eine Siliciumdioxidschicht 16A auf der freiliegenden Oberfläche des Plättchens 10. Bei Schritt 7A wird die Siliciumdioxidschicht 16A entfernt. Bei Schritt 8A wird eine Epitaxieschicht 17A auf der Oberfläche des Plättchens 10 gezüchtet, welche die diffundierten Zonen 15 und 15A und die geätzten Zonen des Plättchens 10 bedeckt. Wieder besteht die Epitaxieschicht 15A aus η-leitendem Silicium niedriger Leitfähigkeit. Natürlich kann die obige Reihenfolge umgekehrt und
509846/0833
können die p-leitenden Zonen 15A vor den n-leitenden Zonen 15 implantiert werden.
Nach Züchtung einer Epitaxieschicht 17 oder 17A entsprechend dem unter Bezugnahme auf die Figuren 1 und 2 "beschriebenen Verfahren können mittels Standardmethoden gewünschte Schaltungselemente in der Epitaxieschicht gebildet werden. Beispielsweise zeigt Pig. 3 einen Teil eines Siliciumplättchens 10, in welchem ein npn-Transistor in einer Epitaxieschicht 17 hergestellt worden ist, die über einer vergrabenen N+-Schicht 15 liegt, die mit Hilfe des oben beschriebenen Verfahrens erzeugt worden ist. Die Transistorteile umfassen eine Basiszone 20, die mit zu einer P+- Dotierung führenden Atomen diffundiert ist; eine Emitterzone 21, die mit zu einer !^+-Dotierung führenden Atomen diffundiert ist; und eine tief diffundierte Kollektorzone 22, die mit zu einer !!+-Dotierung führenden Atomen diffundiert ist. Anschließend werden metallische Pfade für äußere Anschlüsse (nicht gezeigt) auf den Oberflächen der Emitterzone 21, der Emitterzone 20 und der tief dotierten Kollektorzone 22 niedergeschlagen. Isolatorzonen 23, die mit zu einer P+-Dotierung führenden Atomen "diffundiert sind, erstrecken sich durch die Epitaxieschicht 17 hindurch, um jeden Transistor 30 von weiteren Schaltungselementen, die in der Epitaxieschicht 17 vorhanden sein können, zu isolieren.
Die zur Herstellung der verschiedenen Elemente des Transistors
509846/0833
erforderlichen, oben erwähnten Diffusionsschritte sind wohlbekannt. Jeder Diffusionsschritt umfaßt typischerweise das Züchten einer Siliciumdioxidschicht auf der Oberfläche der Epitaxieschicht 17» das selektive Ätzen von Penstern in die Siliciumdioxidschicht mittels photolithographischer Methoden dort, wo eine Diffusion gewünscht ist, und das Diffundieren von Dotierstoffatomen in die Epitaxieschicht 17 in einem Ofen für eine Diffusion aus der Gasphase.
Fig. 4 zeigt einen Teil eines Siliciumplättchens, in welchem ein pnp-Transistor 3OA in der Epitaxieschicht 17 hergestellt worden ist. Die Elemente des Transistors 3OA sind analog zu denjenigen des im Zusammenhang mit Fig. 3 beschriebenen Transistors 30 mit der Ausnahme, daß die Elemente entgegengesetzte Leitungstypen aufweisen; d.h., die vergrabene Schicht 15A ist eine P+-Zone, die Basiszone 2OA eine N+-Zone, die Emitterzone 21A eine P+-Zone, und die tiefdiffundierte Kollektorzone 22A ist eine P+-Zone.
Die bei bekannten Methoden angegebenen mehrfachen Siliciumdioxidschichtzüchtungs- und Fensfcerfreilegungsschritte bewirken, "daß die am Ende resultierende Oberfläche der Epitaxieschicht 17 über einem Bauelement wie Transistor 30 in Fig. 3 unregelmäßig wird. Da auf diese Oberfläche anschließend metallsche Verbindungswege zu den Elementen des Transistors
509846/0833
aufgebracht werden müsse, und zwar über eine Oxid-Isolatorschicht, können diese Unregelmäßigkeiten durch aufbaubedingtes Spannen und Schwächen der metallischen Verbindungspfade zu Schwierigkeiten führen. Deshalb ist es erwünscht, die Zahl und Stärke der Oberflächenunregelmässigkeiten möglichst klein zu machen. Solche Oberflächenunregelmässigkeiten sind bisher besonders störend gewesen bei komplementären Schaltungen mit vollständig diffundierten vergrabenen Schichten, bei welchen sowohl das npn- als auch das pnp-Bauelement in derselben Epitaxieschicht hergestellt worden ist, und zwar wegen der großen Anzahl notwendig gewordener separater Diffusionsschritte, die je eine eigene Siliciumdioxidmaske erfordern. Ein Vorteil der vorliegenden Erfindung liegt darin, daß in der endgültigen Oberfläche einer komplementären Schaltung, in welcher sowohl vergrabene N+- als auch P+-Schichten^wie in Fig. 2 beschrieben, hergestellt worden and.
Beispiel I
In dem Verfahren, das oben in Pig. 1, Schritte 1 bis 8, beschrieben ist, wurde eine Anzahl von Bor-dotierten p- leitenden Siliciumplättchen oder -scheiben mit einem Nenndurchmesser von 5,08 cm und einer (100)- Kristallorientierung mit einem kommerziell verfügbaren Poliermittel chemisch poliert. Die polierten Scheiben wurden dann gereinigt durch 10 Minuten langes Eintauchen in eine Lösung aus einem Teil 30%iger
509846/0 8 33
(wässrig), einem Teil 30%igem HpOp (wässrig) und vier Teilen deionisierten Wassers, wobei sich die Lösung auf 800O befandj durch 5 Minuten dauerndes Spülen der Scheibe in deionisiertem Wasser; durch 10 Minuten langes Eintauchen der Scheibe in eine Lösung aus einem Teil konzentrierte wässrige HCl (37 Gewichtsprozent), einem Teil 30%iges Η~0ρ (wässrig) und vier Teilen deionisiertes Wasser, wobei sich die Lösung auf 800C befand; durch 5 Minuten langes Spülen der Scheiben in deionisiertem Wasser und anschließendes Trockenschleudern durch Drehen. In die gereinigten Scheiben wurden As+-Ionen bei 150 keV implantiert, um eine Dosis von 3 x 10 -^ Ionen/cm zu erhalten. Dann wurden die Scheiben unter Wiederholung des obigen Reinigungsschritts wieder gereinigt, und zum Ausheizen erhitzt, um jegliche Feuchtigkeit von ihnen zu entfernen. Die ausgeheizten Scheiben wurden mit kommerziell erhaltenem positiv wirkendem Photolack mit Mustern versehen, um eine ätzfeste Bedeckungsschicht entsprechend den gewünschten Do tÄerungsschichten zu bilden. Die beschichteten Scheiben wurden dann mit dem ersten, bevorzugten Ätzmittel gemäß obiger Beschreibung 4- Minuten lang bei 25°C geätzt; 5 Minuten lang in deionisiertem Wasser gespült; gereinigt; für 5 Stunden bei 1 270°C ± 50C demEintreibdiffusionsschritt unterzogen; von der resultierenden SiOp-Schicht befreit; und ehern Schritt zur Züchtung einer Epitaxieschicht unterzogen, wofür eine herkömmliche Methode verwendet wurde, bei welcher Hp durch AsH, enthaltendes SiCl^ geleitet wurde. Das AsH, liefert die Dotierstoffionen zur Erzeugung der n-leitenden
509846/0833
.- 20 -
Epitaxieschicht 17· Dieser Schritt führt zur Züchtung einer Epitaxieschicht 17 mit einer Dicke von etwa 10 um und einem spezifischen Volumenwiderstand von etwa 2 bis 4 Ohm-cm.
Beispiel II
Der Verfahrensablauf des Beispiels I wurde mit der Ausnahme wiederholt, daß die Scheiben mittels eines kommerziellen negativ wirkenden Photolacks mit Mustern versehen und mit dem zweiten Ätzmittel gemäß obiger Beschreibung geätzt worden sind.
Beispiel III
Der Verfahrensablauf des Beispiels I wurde mit der Ausnahme wiederholt, daß die Siliciumscheiben eine (111)-Kxistallorientierung aufwiesen, daß in sie Sb+-Ionen bei 150 keV implantiert
15 * / 2
wurden, um eine Dosis von 3 χ 10 - Ionen/ca. zu erhalten, und daß sie für 7 Stunden bei 1 25O°C ± 5°C dem Eintreib-Diffusionsschritt unterzogen wurden.
509846/0833

Claims (4)

BLUMBACH · WESER · BERGEN . KrRAMER ZWIRNER - HIRSCH PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN Postadresse München: Patentconsuit 8 München 60 Radeckestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsuit 62 Wiesbaden Sonnenberger StraOe 43 Telefon (06121) 562943/561998 Telex 04-186237 Patentansprüche
1.) Verfahren zur Herstellung dotierter vergrabener Zonen in einem Halbleiterkörper mittels Ionenimplantation, bei welchem
eine Ionen-absorbierende Maske auf eine Oberfläche des Halbleiterkörpers aufgebracht wird, um eine Fläche festzulegen, in welcher eine vergrabene dotierte Zone erzeugt werden soll, Dotierstoffionen bis auf eine gewünschte liefe in die freiliegende Fläche der Oberfläche implantiert werden, wobei die Maske dafür sorgt, daß die Ionen in keinen anderen als den freiliegenden Oberflächenbereich implantiert werden, der Halbleiterkörper zur Heilung von Strahlungsschaden auf mäßige Temperatur erwärmt
und die Maske entfernt wird,
dadurch gekennzeichnet, daß obige Verfahrensschritte zur Modifizierung des Verfahrens ersetzt werden durch folgende Schritte:
a) Implantieren von Dotierstoffionen in eine Oberflächenschicht einer ausgewählten Oberfläche des Halbleiterkörpers, selektives Entfernen von Teilen der implantierten Schicht zur Festlegung einer dotierten Zone,
509846/0833
Diffundieren der Dotierstoffatome weiter in den Halbleiterkörper hinein,
und Züchten einer ununterbrochene:! Epitaxieschicht auf der ausgewählten Oberfläche einschließlich der Oberflächen der dotierten Zone.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß zur Erzeugung eines Halbleiterkörpers mit vergrabenen dotierten Zonen mit mehr als einem Leitungstyp folgende Schritte zusätzlich durchgeführt werden: b) Implantieren von Dotierstoffionen des anderen Leitungstyps vor der epitaktischen Züchtung im Rahmen von a) in eine Oberflächenschicht der gewählten Oberfläche des Halbleiterkörpers einschließlich der Oberfläche der dotierten Zone mit den Atomen für den ersten Leitungstyp, selektives Entfernen von Teilen dieser implantierten Schicht zur Festlegung einer dotierten Zone eines anderen Leitungstyps
und Diffundieren der implantierten Ionen weiter in den Halbleiterkörper hinein,
und daß die ununterbrochene Epitaxieschicht auf der ausgewählten Oberfläche einschließlich den jeweiligen Oberflächen der dotierten Zonen des ersten und zweiten Leitungstyps gezüchtet wird.
509846/0 833
3. Verfahren nach Anspruch 1 oder 2, dadurch ge- \
kennzeichnet , daß die Diffusion durch Er- ; hitzen des Hal/bleiterkörpers auf eine hohe Temperatur in Sauerstoffatnosphäre durchgeführt und danach die resultierende Oxidschicht vor dem Züchten der Epitaxieschicht entfernt wird.
4. Halbleiterkörper mit wenigstens einer vergrabenen dotierten Zone wenigstens eines Leitungstyps, hergestellt nach dem Verfahren gemäß einem der Ansprüche 1 bis 3·
509846/0833
Leerseite
DE19752519432 1974-05-03 1975-04-30 Verfahren zur herstellung dotierter vergrabener zonen in einem halbleiterkoerper Pending DE2519432A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US466920A US3909304A (en) 1974-05-03 1974-05-03 Method of doping a semiconductor body

Publications (1)

Publication Number Publication Date
DE2519432A1 true DE2519432A1 (de) 1975-11-13

Family

ID=23853591

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752519432 Pending DE2519432A1 (de) 1974-05-03 1975-04-30 Verfahren zur herstellung dotierter vergrabener zonen in einem halbleiterkoerper

Country Status (6)

Country Link
US (1) US3909304A (de)
JP (1) JPS5118473A (de)
CA (1) CA1023059A (de)
DE (1) DE2519432A1 (de)
FR (1) FR2269790B1 (de)
GB (1) GB1468131A (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4179311A (en) * 1977-01-17 1979-12-18 Mostek Corporation Method of stabilizing semiconductor device by converting doped poly-Si to polyoxides
JPS6111850Y2 (de) * 1978-12-23 1986-04-14
US4584763A (en) * 1983-12-15 1986-04-29 International Business Machines Corporation One mask technique for substrate contacting in integrated circuits involving deep dielectric isolation
JPH0397224A (ja) * 1989-09-11 1991-04-23 Toshiba Corp 半導体装置の製造方法
US5358881A (en) * 1993-05-19 1994-10-25 Hewlett-Packard Company Silicon topography control method
US6780718B2 (en) 1993-11-30 2004-08-24 Stmicroelectronics, Inc. Transistor structure and method for making same
US6171966B1 (en) * 1996-08-15 2001-01-09 Applied Materials, Inc. Delineation pattern for epitaxial depositions
US6452338B1 (en) 1999-12-13 2002-09-17 Semequip, Inc. Electron beam ion source with integral low-temperature vaporizer
US8572800B2 (en) 2009-11-12 2013-11-05 Haan Corporation Base assembly for sweeper
EP2667414A4 (de) * 2011-01-17 2014-08-13 Sumitomo Electric Industries Verfahren zur herstellung eines halbleiterbauelements aus siliciumcarbid
US8962400B2 (en) * 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US8785285B2 (en) 2012-03-08 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US10224233B2 (en) 2014-11-18 2019-03-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed by He-N2 co-implantation
EP3739620B1 (de) 2015-06-01 2022-02-16 GlobalWafers Co., Ltd. Silicium-germanium-auf-isolator-struktur
EP3378094B1 (de) 2015-11-20 2021-09-15 Globalwafers Co., Ltd. Herstellungsverfahren zum glätten einer halbleiteroberfläche
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
JP7123182B2 (ja) 2018-06-08 2022-08-22 グローバルウェーハズ カンパニー リミテッド シリコン箔層の移転方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL135876C (de) * 1963-06-11
US3655457A (en) * 1968-08-06 1972-04-11 Ibm Method of making or modifying a pn-junction by ion implantation
US3764396A (en) * 1969-09-18 1973-10-09 Kogyo Gijutsuin Transistors and production thereof
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
AU464038B2 (en) * 1970-12-09 1975-08-14 Philips Nv Improvements in and relating to semiconductor devices
US3793088A (en) * 1972-11-15 1974-02-19 Bell Telephone Labor Inc Compatible pnp and npn devices in an integrated circuit

Also Published As

Publication number Publication date
GB1468131A (en) 1977-03-23
FR2269790B1 (de) 1978-06-30
JPS5118473A (en) 1976-02-14
JPS5325788B2 (de) 1978-07-28
FR2269790A1 (de) 1975-11-28
CA1023059A (en) 1977-12-20
US3909304A (en) 1975-09-30

Similar Documents

Publication Publication Date Title
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE2519432A1 (de) Verfahren zur herstellung dotierter vergrabener zonen in einem halbleiterkoerper
DE3002051C2 (de)
DE3881799T2 (de) Verfahren zur Herstellung von CMOS-Bauelementen.
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE2752439C3 (de) Verfahren zum Herstellen einer Silicium-Halbleiteranordnung durch Ionenimplantation
DE3882849T2 (de) Anordnungen mit cmos-isolator-substrat mit niedriger streuung und verfahren zu deren herstellung.
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
CH615781A5 (de)
DE2615754C2 (de)
DE69327145T2 (de) Herstellungsverfahren für ein CMOS-Bauteil
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2642770A1 (de) Herstellung von halbleiteranordnungen
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE69216304T2 (de) Verfahren zum Herstellen eines selbst-ausrichtenden, planaren, monolithischen integrierten Schaltkreises mit vertikalen Transistoren
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
DE3030660A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE69020772T2 (de) Wannen-Bildung für Halbleiter-Bauelemente.
DE2839933A1 (de) Integrierte schaltung mit isolierendem substrat
DE3736369C2 (de)

Legal Events

Date Code Title Description
OHN Withdrawal