JP7123182B2 - シリコン箔層の移転方法 - Google Patents

シリコン箔層の移転方法 Download PDF

Info

Publication number
JP7123182B2
JP7123182B2 JP2020568337A JP2020568337A JP7123182B2 JP 7123182 B2 JP7123182 B2 JP 7123182B2 JP 2020568337 A JP2020568337 A JP 2020568337A JP 2020568337 A JP2020568337 A JP 2020568337A JP 7123182 B2 JP7123182 B2 JP 7123182B2
Authority
JP
Japan
Prior art keywords
ions
angstroms
kev
donor substrate
dose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020568337A
Other languages
English (en)
Other versions
JPWO2019236320A5 (ja
JP2021527326A (ja
Inventor
ゴーラブ・サマンタ
サルバドル・セペダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of JP2021527326A publication Critical patent/JP2021527326A/ja
Publication of JPWO2019236320A5 publication Critical patent/JPWO2019236320A5/ja
Priority to JP2022127032A priority Critical patent/JP7351987B2/ja
Application granted granted Critical
Publication of JP7123182B2 publication Critical patent/JP7123182B2/ja
Priority to JP2023149211A priority patent/JP2023175814A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

関連出願との相互参照
本出願は、２０１８年６月８日に出願された米国仮出願第６２／６８２，２２８号に対する優先権の利益を主張し、その開示は、その全体が記載されているかのように、参照により組み込まれる。
本発明は、一般に半導体ウエハ製造の分野に関する。より具体的には、本発明は、シリコン・オン・インシュレータ構造の作製において、ドナー基板からハンドル基板に薄いシリコン層を移転する方法に関する。
半導体ウエハは、一般に、その後の手続においてウエハの適切な配向のための１つ以上の平坦部またはノッチを有するようにトリミングされ研磨された単結晶インゴット（例えば、シリコンインゴット）から準備される。続いて、インゴットは、個々のウエハにスライスされる。ここでは、シリコンから形成された半導体ウエハに言及するが、他の材料を半導体ウエハの作製に使用してもよく、例えば、ゲルマニウム、炭化ケイ素、シリコンゲルマニウム、ガリウムヒ素、および窒化ガリウムまたはリン化インジウムのようなＩＩＩ族元素とＶ族元素の他の合金、または硫化カドミウムまたは酸化亜鉛のようなＩＩ族元素とＶＩ族元素の合金を使用しても良い。
半導体ウエハ（例えば、シリコンウエハ）は、複合層構造の作製に使用されてもよい。複合層構造（例えば、半導体・オン・インシュレータ、より具体的には、シリコン・オン・インシュレータ（ＳＯＩ）構造）は、一般に、ハンドルウエハまたは層、デバイス層、およびハンドル層とデバイス層との間の絶縁（すなわち、誘電体）膜（典型的には酸化物層）から構成される。一般に、デバイス層の厚さは、０．０１～２０マイクロメートルの間、例えば０．０５～２０マイクロメートルの間である。厚膜デバイス層は、約１．５マイクロメートルと約２０マイクロメートルの間のデバイス層厚さを有してもよい。薄膜デバイス層は、約０．０１マイクロメートルから約０．２０マイクロメートルの間の厚さを有してもよい。一般に、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン・オン・サファイア（ＳＯＳ）、およびシリコン・オン・石英などの複合層構造は、２枚のウエハを親密に接触させて配置し、それによるファンデワールスの力による結合を開始し、その後、結合を強化するための熱処理を行うことによって製造される。アニールは、末端のシラノール基を２つの界面間のシロキサン結合に変換し、それにより結合を強化する。
アニール後に、接続された構造は更に処理されて、ドナーウエハの相当の部分が除去されて、層移転が達成される。例えば、しばしばバックエッチＳＯＩ（即ちＢＥＳＯＩ）と呼ばれるエッチングや研磨のようなウエハ薄膜化技術が使用され、シリコンウエハがハンドルウエハに結合されて、続いてハンドルウエハの上に薄いシリコン層が残るまで、シリコンウエハがゆっくりエッチングされる。例えば、米国特許第５，１８９，５００号を参照のこと。その開示は、その全体が記載されているかのように参照により本明細書に組み込まれる。この方法は、時間とコストがかかり、基板の１つを浪費し、一般に、数ミクロンよりも薄い層では適切な厚さの均一性が得られない。
層移転を達成する他の一般的な方法は、水素注入とそれに続く熱的に誘導された層分割を利用する。粒子（原子またはイオン化された原子、例えば、水素原子または水素原子とヘリウム原子の組み合わせ）が、ドナーウエハの表面から下方に所定の深さで注入される。
続いて、ドナーウエハの表面をハンドルウエハに結合し、親水性結合工程を経て結合ウエハを形成する。結合に先立って、ドナーウエハおよび／またはハンドルウエハは、ウエハの表面を例えば酸素または窒素を含むプラズマに曝すことによって活性化される。プラズマへの曝露は、しばしば表面活性化と呼ばれるプロセスで表面の構造を変更し、この活性化プロセスは、ドナーウエハおよびハンドルウエハの一方または両方の表面を親水性にする。ウエハの表面は、ＳＣ１洗浄またはフッ化水素酸のような湿式処理によってさらに化学的に活性化できる。湿式処理およびプラズマ活性化は、いずれの順序で行われてもよいし、ウエハは１つの処理のみを受けてもよい。続いて、ウエハは一緒にプレスされ、そこに結合が形成される。この結合は、ファンデルワールス力に起因する比較的弱い結合であり、さらなる処理が起こり得る前に強化されなければならない。
いくつかのプロセスでは、ドナーウエハとハンドルウエハ（即ち、結合されたウエハ）との間の親水性結合は、結合されたウエハペアを加熱またはアニールすることによって強化される。いくつかのプロセスにおいて、ウエハ結合は、約３００℃と約５００℃の間のような低温で発生してもよい。いくつかのプロセスでは、ウエハ結合は、約８００℃と約１１００℃の間のような高温で発生してもよい。高温になると、ドナーウエハとハンドルウエハの隣接する表面の間に共有結合が形成され、ドナーウエハとハンドルウエハの間の結合が固化される。結合したウエハの加熱またはアニールと同時に、ドナーウエハに先に埋め込まれたパーティクルが劈開面を弱める。
続いて、結合ウエハから、ドナーウエハの一部が劈開面に沿って分離（すなわち、劈開）され、ＳＯＩウエハが形成される。劈開は、ドナーウエハの一部を結合ウエハから引き離すために、機械的な力が結合ウエハの反対側に垂直に加えられる固定具の中に結合ウエハを置くことによって行われてもよい。いくつかの方法によれば、機械的な力を加えるために吸盤が利用される。ドナーウエハの一部の分離は、劈開面に沿ってクラックの伝播を開始するために、劈開面で結合ウエハのエッジに機械的なくさびを適用することによって開始される。その後、吸盤によって加えられた機械的な力によって、ドナーウエハの一部が結合ウエハから引き離され、ＳＯＩウエハが形成される。
他の方法によれば、代わりに、結合されたペアは、ドナーウエハの一部を結合されたウエハから分離するために、一定期間にわたって高温に曝されてもよい。高温に曝されることにより、劈開面に沿ったクラックの開始および伝播が生じ、これによりドナーウエハの一部が分離される。クラックは、注入されたイオンからのボイドの形成により形成され、オストワルド熟成により成長する。ボイドは水素とヘリウムで満たされる。このボイドがプレートレット（platelet）となる。プレートレット内の加圧されたガスがマイクロキャビティやマイクロクラックを伝搬し、注入面のシリコンを弱める。適切なタイミングでアニールを停止すれば、弱化した結合ウエハは機械的なプロセスによって切断されるであろう。しかし、熱処理がより長い期間および／またはより高い温度で継続される場合、マイクロクラックの伝播は、すべてのクラックが劈開面に沿って合体するレベルに達し、それによってドナーウエハの一部が分離される。この方法は、移転された層をより均一にし、ドナーウエハの再利用を可能にするが、典型的には、注入および結合されたペアを約５００℃の温度に加熱する必要がある。
本発明は、単結晶シリコンドナー基板からハンドル基板にシリコン層を移転する方法に関し、その方法は以下の工程：（ａ）単結晶シリコンドナー基板の表面と接触する二酸化シリコン層を通って、そして単結晶シリコンドナー基板の表面を通って二酸化シリコン層を介してＨ２ ＋イオン、Ｈ＋イオン、またはＨ２ ＋イオンとＨ＋イオンの組み合わせを注入する工程であって、単結晶シリコンドナー基板は、一方が表面であり他方が裏面である２つの主要な平行な面、表面と裏面とを結合する周縁部、表面と裏面との間の中心面、表面に垂直な中心軸、および表面と裏面との間のバルク領域を有する工程、（ｂ）単結晶シリコンドナー基板の表面と接触している二酸化シリコン層を通って、単結晶シリコンドナー基板の表面を通って、Ｈｅ＋イオンを注入する工程、（ｃ）イオン注入された単結晶シリコンドナー基板を、単結晶シリコンドナー基板にダメージ層を形成するのに十分な温度と時間でアニールする工程、（ｄ）単結晶シリコンドナー基板の表面と接触する二酸化シリコン層を、ハンドル基板に接触する誘電体層に結合し、これにより多層基板を準備する工程、（ｅ）多層基板をアニールする工程、および（ｆ）アニールされた多層基板を単結晶シリコンドナー基板中のダメージ層で劈開し、これにより約５００オングストロームから約２５００オングストロームの間の厚さを有するシリコン層を単結晶シリコンドナー基板からハンドル基板に移転する工程、を含むことを特徴とする。
他の目的および特徴は、以下において一部は明らかになり一部は指摘されるであろう。
本発明の具体例にかかるプロセスフローを示す。 本発明の具体例にかかるプロセスフローを示す。 本発明の具体例にかかるプロセスフローを示す。 本発明の具体例にかかるプロセスフローを示す。 本発明の具体例にかかるプロセスフローを示す。 本発明の具体例にかかるプロセスフローを示す。 それぞれ１６ｋｅＶおよび２２ｋｅＶで注入されたＨ＋イオンおよびＨｅ＋イオンのＳＲＩＭ計算された深さプロファイルを示したグラフである。これらのデータは、例１の方法により得られた。 様々なＨ２ ＋ドーズ量に対する移転されたシリコンデバイス層の劈開後の厚さのばらつき範囲を示すグラフである。 それぞれ８Ｋｅｖおよび１１ｋｅｖで注入されたＨ＋およびＨｅ＋イオンのＳＲＩＭ計算された深さプロファイルを示すグラフである。これらのデータは、例２の方法により得られた。
完全空乏型シリコン・オン・インシュレータ（ＦＤ－ＳＯＩ）構造は、埋め込み酸化物層（ＢＯＸ）上のシリコンの極薄層に依存する。埋め込み酸化物層は、従来の厚さ（１００～２００ナノメートルのオーダー）であってもよく、また、例えば１０～２５ナノメートルの間の極薄であってもよい。非常に薄いシリコン層が、ＣＭＯＳデバイスのトランジスタゲート（トランジスタの本体）の下のシリコンから、電荷を完全に無くすことができる。このように、本発明は、非常に薄いシリコン層をドナー基板からハンドル基板に移転する方法に関する。
本発明によれば、比較的薄いシリコンデバイス層を有する半導体・オン・インシュレータ複合構造（ＳＯＩ、例えば、シリコン・オン・インシュレータ複合構造）を作製するための方法が提供される。いくつかの具体例では、ＳＯＩ構造は、比較的薄い誘電体層、例えば、埋め込む酸化物層をさらに含む。いくつかの具体例では、それゆえに、本発明は、約５００オングストロームから約２５００オングストロームの間の厚さの薄いシリコン層をドナー基板からハンドル基板上に移転する方法に関する。本発明のいくつかの具体例によれば、水素（Ｈ２ ＋および／またはＨ＋）イオンおよびヘリウム（Ｈｅ＋）イオンが、低イオンエネルギーでドナー基板に共注入される。共注入されたドナー基板をアニールすることにより、ドナー基板にダメージ層が形成される。ダメージ層の深さは、ハンドル基板上に移転されたシリコンの層の厚さを決定する。
薄い層の移転を達成するために、気体イオンの注入エネルギーは、特に、ドナーウエハ上の酸化物層が薄い場合（例えば、数百オングストローム）には、低く保たれる。薄いシリコンデバイス層を移転することで、完全に空乏化したＳＯＩ構造（ＦＤ－ＳＯＩ）の作製が可能になる。ＦＤ－ＳＯＩに基づく低電力、高性能ＣＭＯＳアプリケーションでは、シリコンデバイス層の厚さと埋め込む酸化物層の厚さを制限する必要がある。薄い層は、イオン注入の間にビームエネルギーを制限することによって移転されてもよい。さらに、いくつかの具体例では、注入量を低減することにより、製造コストがさらに低減される。
Ｉ．半導体ドナー基板および半導体ハンドル基板
本発明で使用する基板は、半導体ドナー基板、例えば単結晶半導体ドナーウエハと、半導体ハンドル基板、例えば単結晶半導体ハンドルウエハとを含む。半導体・オン・インシュレータ複合構造における半導体デバイス層は、半導体ドナー基板に由来する。
図１Ａ～１Ｆは、本発明のいくつかの具体例にかかりプロセスフローを示す。図１Ａを参照して、例示的で非限定的な半導体ドナー基板１００、例えば単結晶半導体ドナーウエハが描かれている。一般に、単結晶半導体ドナー基板１００は、２つの主要な、一般に平行な表面を含む。平行な面の一方は、単結晶半導体ドナー基板１００の表面１０２であり、他方の平行な面は、単結晶半導体ドナー基板１００の裏面１０４である。単結晶半導体ドナー基板１００は、表面１０２および裏面１０４を結合する周縁部１０６を含む。単結晶半導体ドナー基板１００は、２つの主要な概ね平行な表面１０２および裏面１０４に垂直で、また、表面１０２および裏面１０４の間の中間点によって定義される中心面１１０にも垂直な、中心軸１０８を含む。単結晶半導体ドナー基板１００は、２つの主要な、一般的に平行な表面１０２および裏面１０４の間にバルク領域を含む。半導体ウエハ、例えばシリコンウエハは、典型的には、いくつかの総厚さ変動（ＴＴＶ）、反り、および弓を有するので、表面１０２上のすべての点と裏面１０４上のすべての点との間の中心面１１０を定義する中間点は、正確には平面内に収まらない場合がある。しかしながら、実質的な問題として、ＴＴＶ、反り、および弓は、典型的には非常にわずかであり、近似的には、中間点は表面１０２と表面１０４との間で約等距離にある架空の中心面１１０内に落ちると言うことができる。
ここに記載されるような操作に先立って、単結晶半導体ドナー基板１００の表面１０２および裏面１０４は、実質的に同一であってもよい。単に便宜上および一般的に、本発明の方法の操作が実行される面を区別するために、面は「表面」または「裏面」と呼ばれる。本発明の文脈において、単結晶半導体ドナー基板１００の「表面」とは、そこを通ってイオンが注入される基板の主要面を指す。表面は、結合構造体の内面となる。したがって、単結晶半導体ドナー基板１００の「裏面」とは、結合構造体の外面となる主要面を言う。同様に、ハンドル基板の「表面」とは、結合構造体の内面となる主要面を言い、ハンドル基板の「裏面」とは、結合構造体の外面となる主要面を言う。従来の結合および劈開工程が完了すると、単結晶半導体ドナー基板は、半導体・オン・インシュレータ（例えば、シリコン・オン・インシュレータ）複合構造体の半導体デバイス層を形成する。
ハンドル基板および単結晶半導体ドナー基板は、単結晶半導体ウエハであってもよい。好ましい具体例では、半導体ウエハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、ガリウムヒ素、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素、ゲルマニウム、およびそれらの組み合わせからなる群から選択される材料を含む。ハンドルウエハは、さらに、サファイア、石英、またはガラスを含んでも良い。本発明の単結晶半導体ウエハ、例えば、単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハは、典型的には、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または少なくとも約４５０ｍｍの公称直径を有する。ウエハの厚さは、約１００マイクロメートルと約５０００マイクロメートルの間、例えば約１００マイクロメートルと約１５００マイクロメートルの間、例えば約２５０マイクロメートルと約１５００マイクロメートルの間、例えば約３００マイクロメートルと約１０００マイクロメートルの間、好適には約５００マイクロメートルと約１０００マイクロメートルの範囲内で変化し得る。いくつかの特定の具体例では、ウエハの厚さは、約７２５マイクロメートルであってもよい。いくつかの特定の具体例では、ウエハの厚さは、約７７５マイクロメートルであってもよい。
特に好ましい具体例では、単結晶半導体ウエハは、従来のチョクラルスキー結晶成長法またはフロートゾーン成長法に従って成長された単結晶インゴットからスライスされた単結晶シリコンウエハを含む。標準的なシリコンスライス、ラッピング、エッチング、および研磨技術と同様にこのような方法は、例えば、F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989, and Silicon Chemical Etching, (J. Grabmaier ed.) Springer-Verlag, N.Y., 1982（参照により本明細書に組み込まれる）に開示されている。好ましくは、ウエハは、当業者に知られている標準的な方法によって研磨され、洗浄される。例えば、W.C. O’Maraら、Handbook of Semiconductor Silicon Technology、Noyes Publicationsを参照のこと。所望であれば、ウエハは、例えば、標準的なＳＣ１（５部の水：１部の水酸化アンモニウム水溶液（２９重量％）：１部の過酸化水素水溶液（３０重量％））／ＳＣ２溶液（６部の水：１部の水性塩酸（３７重量％）：１部の水性過酸化水素（３０重量％））で洗浄することができる。いくつかの具体例では、本発明の単結晶シリコンウエハは、従来のチョクラルスキー（「Ｃｚ」）結晶成長法に従って成長した単結晶インゴットからスライスされた単結晶シリコンウエハであり、典型的には、少なくとも約１５０ｍｍ、少なくとも約２００ｍｍ、少なくとも約３００ｍｍ、または少なくとも約４５０ｍｍの公称直径を有する。好ましくは、単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハの両方が、傷や大きな粒子などの表面欠陥がない鏡面研磨された表面仕上げを有する。ウエハの厚さは、約２５０マイクロメートルから約１５００マイクロメートルまで、例えば約３００マイクロメートルから約１０００マイクロメートルまで、好適には約５００マイクロメートルから約１０００マイクロメートルまでの範囲内で変化してもよい。いくつかの特定の具体例では、ウエハの厚さは、約７２５マイクロメートルから約８００マイクロメートルの間、例えば約７５０マイクロメートルから約８００マイクロメートルの間の範囲内であってもよい。いくつかの具体例では、ウエハの厚さは、約７２５マイクロメートルであってもよい。いくつかの具体例では、ウエハの厚さは、約７７５マイクロメートルであってもよい。
いくつかの具体例では、単結晶半導体ウエハ、すなわち、単結晶半導体ハンドルウエハおよび単結晶半導体ドナーウエハは、一般的にチョクラルスキー成長法によって達成される濃度の侵入型の酸素を含む。いくつかの具体例では、単結晶半導体ウエハは、約４ＰＰＭＡから約１８ＰＰＭＡの間の濃度の酸素を含む。いくつかの具体例では、半導体ウエハは、約１０ＰＰＭＡから約３５ＰＰＭＡの間の濃度の酸素を含む。いくつかの具体例では、単結晶シリコンウエハは、約１０ＰＰＭＡを超えない濃度の酸素を含む。侵入型酸素は、ＳＥＭＩ ＭＦ １１８８－１１０５に従って測定してもよい。
単結晶半導体ドナー基板１００およびハンドル基板は、チョクラルスキー法またはフロートゾーン法によって得られる任意の抵抗率を有してもよい。したがって、単結晶半導体ドナー基板１００およびハンドル基板の抵抗率は、本発明の構造の最終用途／応用の要件に基づく。それゆえに、抵抗率は、ミリオーム以下からメガオーム以上まで変化してもよい。いくつかの具体例では、単結晶半導体ドナー基板１００は、アンドープである。いくつかの具体例では、ハンドル基板１００は、アンドープである。いくつかの具体例では、単結晶半導体ドナー基板１００は、ｐ型またはｎ型のドーパントを含む。いくつかの具体例では、ハンドル基板１００は、ｐ型またはｎ型ドーパントを含む。好適なドーパントとしては、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、およびヒ素（ｎ型）が挙げられる。ドーパント濃度は、単結晶半導体ドナー基板の所望の抵抗率に基づいて選択される。
いくつかの具体例では、単結晶半導体ドナー基板１００は、約１００オーム・ｃｍ未満、約５０オーム・ｃｍ未満、約１オーム・ｃｍ未満、約０．１オーム・ｃｍ未満、またはさらには約０．０１オーム・ｃｍ未満のような比較的低い最小バルク抵抗率を有する。いくつかの具体例では、単結晶半導体ドナー基板１００は、約１００オーム・ｃｍ未満、または約１オーム・ｃｍと約１００オーム・ｃｍの間のような、比較的低い最小バルク抵抗率を有する。低抵抗ウエハは、ボロン（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、およびヒ素（ｎ型）などの電気的に活性なドーパントを含んでもよい。
いくつかの具体例では、単結晶半導体ドナー基板１００は、比較的高い最小バルク抵抗率を有する。高抵抗ウエハは、一般に、チョクラルスキー法またはフロートゾーン法によって成長した単結晶インゴットからスライスされる。高抵抗ウエハは、一般的に非常に低い濃度で、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、ヒ素（ｎ型）などの電気的に活性なドーパントを含んでもよい。Ｃｚ成長したシリコンウエハは、結晶成長中に取り込まれた酸素に起因する熱ドナーを全滅させるために、約６００℃から約１０００℃の温度で熱アニールを受けてもよい。いくつかの具体例では、単結晶半導体ハンドルウエハは、少なくとも約１００オーム・ｃｍまたは少なくとも約５００オーム・ｃｍ、例えば約１００オーム・ｃｍと約１００，０００オーム・ｃｍとの間、または約５００オーム・ｃｍと約１００，０００オーム・ｃｍとの間、または約１０００オーム・ｃｍと約１００，０００オーム・ｃｍとの間、または約５００オーム・ｃｍと約１０，０００オーム・ｃｍの間、または約７５０オーム・ｃｍと約１０，０００オーム・ｃｍの間、約１０００オーム・ｃｍと約１０，０００オーム・ｃｍの間、約１０００オーム・ｃｍと約６０００オーム・ｃｍの間、約２０００オーム・ｃｍと約１０，０００オーム・ｃｍの間、約３０００オーム・ｃｍと約１０，０００オーム・ｃｍの間、または約３０００オーム・ｃｍと約５０００オーム・ｃｍの間の最小バルク抵抗率を有する。いくつかの好ましい具体例では、単結晶半導体ハンドルウエハは、約１０００オーム・ｃｍと約６０００オーム・ｃｍとの間のバルク抵抗率を有する。高抵抗ウエハを準備するための方法は、当技術分野で知られており、そのような高抵抗ウエハは、商業的な供給者、例えばSunEdison Semiconductor Ltd. (St. Peters, MO; 以前のMEMC Electronic Materials, Inc.)から得られる。
単結晶半導体ドナー基板１００は、単結晶シリコンを含んでもよい。単結晶半導体ドナー基板１００は、（１００）、（１１０）、または（１１１）のいずれかの結晶配向を有してもよく、結晶配向の選択は、構造体の最終用途によって決定されてもよい。
任意に、単結晶半導体ドナー基板１００の表面１０２、裏面１０４、または両方の面は、当該技術分野で知られている方法に従って酸化されてもよい。酸化は、熱酸化（この場合、堆積した半導体材料膜の一部が消費される）、ＣＶＤ酸化物堆積、またはＳＣ１／ＳＣ２洗浄液のような標準洗浄液への曝露など、当技術分野で知られている方法によって達成されてもよい。単結晶半導体ドナー基板１００は、ＡＳＭ Ａ４００またはＡＳＭ Ａ４００ＸＴのような炉内で熱酸化されてもよい。温度は、約７５０℃から約１１００℃の範囲、例えば約８００℃から約１２００℃の間の酸化雰囲気であってもよい。酸化雰囲気は、ＡｒまたはＮ２などの不活性ガスとＯ２との混合物であってもよい。酸素含有量は、１から１０％、またはそれ以上の範囲で変化してもよい。いくつかの具体例では、酸化周囲雰囲気は、１００％まででもよい（「乾燥酸化」）。いくつかの具体例では、周囲雰囲気は、ＡｒまたはＮ２などの不活性ガスと、Ｏ２および水蒸気などの酸化性ガスとの混合物を含んでも良い（「湿式酸化」）。例示的な具体例では、ドナーウエハは、ＡＳＭ Ａ４００またはＡＳＭ Ａ４００ＸＴのような垂直炉に装填されてもよい。温度は、Ｎ２およびＯ２の混合物で酸化温度にランプされる。所望の温度で水蒸気をガス流に導入する。所望の酸化膜厚が得られた後、水蒸気およびＯ２をオフにして、炉の温度を下げ、ウエハを炉から取り出す。単結晶半導体ドナー基板１００が単結晶シリコンドナー基板である具体例では、酸化層１２０は二酸化シリコンを含む。図１Ｂを参照のこと。表面１０２、裏面１０４、またはその両方の上の酸化層１２０は、約１００オングストロームと約１０００オングストロームの間、例えば約１００オングストロームと約７００オングストロームの間、または約１００オングストロームと約５００オングストロームの間、または約１００オングストロームと約２５０オングストロームの間であってもよい。
いくつかの具体例では、酸化層１２０は、比較的薄い、例えば、約５オングストロームと約２５オングストロームの間、例えば、約１０オングストロームと約１５オングストロームの間などである。薄い酸化層は、ＳＣ１／ＳＣ２洗浄液のような標準的な洗浄液に曝露することによって、半導体ウエハの両面で得ることができる。いくつかの具体例では、ＳＣ１溶液は、５部の脱イオン水、１部の水性ＮＨ４ＯＨ（水酸化アンモニウム、ＮＨ３２９重量％）、および１部の水性Ｈ２Ｏ２（過酸化水素、３０重量％）を含む。いくつかの具体例では、ハンドルウエハは、酸化剤を含む水溶液、例えばＳＣ２水溶液に曝露することによって酸化されてもよい。いくつかの具体例では、ＳＣ２溶液は、５部の脱イオン水、１部の水性ＨＣｌ（塩酸、３９重量％）、および１部の水性Ｈ２Ｏ２（過酸化水素、３０％）を含む。
ＩＩ．イオン注入
イオン注入は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｑｕａｎｔｕｍ ＩＩ、Ｑｕａｎｔｕｍ ＬＥＡＰ、またはＱｕａｎｔｕｍ Ｘのような市販の装置で実施されてもよい。いくつかの具体例によれば、注入されるイオンは、Ｈ＋および／またはＨ２ ＋イオンと、Ｈｅ＋イオンとの組み合わせを含む。Ｈ＋および／またはＨ２ ＋イオンは、Ｈｅ＋イオンが注入される前に注入されてもよく、Ｈｅ＋イオンが注入された後に注入されてもよく、またはＨ＋イオンおよび／またはＨ２ ＋イオンは、Ｈｅ＋イオンと同時に注入されてもよい。イオン注入は、半導体ドナー基板にダメージ層を形成するのに十分な密度と時間で行われる。図１Ｃを参照して、イオン注入は、単結晶半導体ドナー基板１００の酸化層１２０および表面１０２を通って行われ、単結晶半導体ドナー基板１００は、ピーク深さ（Ｄ１）でＨ＋および／またはＨ２ ＋イオンを含み、ピーク深さ（Ｄ２）でＨｅ＋イオンを含む。なお、ピーク深さ（Ｄ１）および（Ｄ２）は、説明のためのものであり、縮尺とはみなされない。ピーク深さ（Ｄ１）および（Ｄ２）の長さは、単結晶シリコンドナー基板１００の表面１０２から中心軸１０８に沿って測定される。注入深さは、最終的なＳＯＩ構造における単結晶半導体デバイス層の厚さを決定する。
いくつかの具体例では、この方法は、水素イオン（例えば、Ｈ２ ＋イオン、Ｈ＋イオン、またはＨ２ ＋イオンとＨ＋イオンの組み合わせ）を、単結晶ドナー基板の表面から中心面に向かって測定される平均深さ（Ｄ１）まで、単結晶ドナー基板の表面を通って注入する工程を含む。注入された水素イオンの平均深さ（Ｄ１）は、単結晶シリコンドナー基板の表面から中心軸に沿って測定した場合、約１００オングストロームと約４０００オングストロームの間、約１００オングストロームと約３０００オングストロームの間、または約５００オングストロームと約３０００オングストロームの間、または約５００オングストロームと約２５００オングストロームの間の範囲であってもよい。いくつかの具体例では、Ｈ２ ＋イオン注入量は、約４．３×１０１５ｉｏｎｓ／ｃｍ２と約１．１×１０１６ｉｏｎｓ／ｃｍ２の間、または約６．８×１０１５ｉｏｎｓ／ｃｍ２と約１．１×１０１６ｉｏｎｓ／ｃｍ２の間であり、注入エネルギーは、約１０Ｋｅｖと約４０Ｋｅｖの間、例えば約２０Ｋｅｖと約４０Ｋｅｖの間、または約２５Ｋｅｖと約３５Ｋｅｖの間、例えば約１６Ｋｅｖまたは約３２Ｋｅｖである。いくつかの具体例では、Ｈ２ ＋イオン注入量は、約４．３×１０１５ｉｏｎｓ／ｃｍ２と約１．１×１０１６ｉｏｎｓ／ｃｍ２の間、または約６×１０１５ｉｏｎｓ／ｃｍ２と約１．１×１０１６ｉｏｎｓ／ｃｍ２の間の範囲であってもよく、注入融エネルギーは、約２０Ｋｅｖと約４０Ｋｅｖの間、または約２５Ｋｅｖと約３５Ｋｅｖの間、例えば約１６Ｋｅｖまたは約３２Ｋｅｖであっても良い。いくつかの具体例では、Ｈ２ ＋イオン注入量は、約５．９×１０１５ｉｏｎｓ／ｃｍ２から約６．７×１０１５ｉｏｎｓ／ｃｍ２の範囲であってもよく、注入エネルギーで、約１０Ｋｅｖと約３０Ｋｅｖの間、例えば約１５Ｋｅｖと約２０Ｋｅｖの間、例えば約１６Ｋｅｖであってもよい。いくつかの具体例では、Ｈ＋イオン注入量は、約５×１０１５ｉｏｎｓ／ｃｍ２と約２×１０１６ｉｏｎｓ／ｃｍ２の間で、注入エネルギーは、約５ＫｅＶと約２０ＫｅＶの間、例えば約１０ＫｅＶと約２０ＫｅＶの間、例えば約１６ＫｅＶでも良い。いくつかの具体例では、Ｈ＋イオン注入量は、約１．１×１０１６ｉｏｎｓ／ｃｍ２から約２×１０１６ｉｏｎｓ／ｃｍ２の範囲であってもよく、注入エネルギーは、約５Ｋｅｖと約２０Ｋｅｖの間、例えば約１０Ｋｅｖと約２０Ｋｅｖの間、例えば約１６Ｋｅｖであっても良い。いくつかの具体例では、Ｈ＋イオン注入量は、約６．１×１０１５ ｉｏｎｓ／ｃｍ２から約６．８×１０１５ｉｏｎｓ／ｃｍ２の範囲であってもよく、注入エネルギーは、約５Ｋｅｖと約２０Ｋｅｖの間、例えば約１０Ｋｅｖと約２０Ｋｅｖの間、例えば約１６Ｋｅｖであっても良い。いくつかの具体例では、Ｈ２ ＋イオンおよびＨ＋イオンの組み合わせは、上述の注入範囲およびエネルギーの範囲内で、表面から中心面に向かって測定される平均深さ（Ｄ１）に注入される。
いくつかの具体例では、この方法は、ヘリウムイオン（例えば、Ｈｅ＋イオン）を、単結晶ドナー基板の表面１０２から中心軸１０８に沿って測定される平均深さ（Ｄ２）に、単結晶ドナー基板の表面を通って注入する工程を含む。注入されたヘリウムイオンの平均深さ（Ｄ２）は、単結晶シリコンドナー基板の表面から中心軸に沿って測定した場合、約１００オングストロームから約４０００オングストローム、約１００オングストロームから約３０００オングストローム、または約５００オングストロームと約３０００オングストロームの間、または約５００オングストロームと約２５００オングストロームの間の範囲であってもよい。いくつかの具体例では、総ヘリウムイオン注入量は、約６×１０１５ｉｏｎｓ／ｃｍ２と約２×１０１６ｉｏｎｓ／ｃｍ２の間、約６×１０１５ｉｏｎｓ／ｃｍ２から約１．３×１０１６ｉｏｎｓ／ｃｍ２、約６．３×１０１５ｉｏｎｓ／ｃｍ２から約１．１×１０１６イオン／ｃｍ２、約６．６×１０１５ｉｏｎｓ／ｃｍ２から約８×１０１５ｉｏｎｓ／ｃｍ２であっても良く、注入エネルギーは、約５Ｋｅｖと約３０Ｋｅｖの間、例えば約１０Ｋｅｖと約２５Ｋｅｖの間、または約１５Ｋｅｖと約２５Ｋｅｖの間、例えば約２２Ｋｅｖの間であってもよい。いくつかの具体例では、総ヘリウムイオン注入量は、約６×１０１５ｉｏｎｓ／ｃｍ２と約２×１０１６ｉｏｎｓ／ｃｍ２の間、約６×１０１５ｉｏｎｓ／ｃｍ２から約１．３×１０１６ｉｏｎｓ／ｃｍ２、例えば、約６．３×１０１５ｉｏｎｓ／ｃｍ２から約１．１×１０１６ｉｏｎｓ／ｃｍ２、約６．６×１０１５ｉｏｎｓ／ｃｍ２から約８×１０１５ｉｏｎｓ／ｃｍ２であってもよく、注入エネルギーは、約５Ｋｅｖと約３０Ｋｅｖの間、例えば約１０Ｋｅｖと約２５Ｋｅｖの間、または約１５Ｋｅｖと約２５Ｋｅｖの間、例えば約２２Ｋｅｖであってもよい。いくつかの具体例では、総ヘリウムイオン注入量は、約６×１０１５ｉｏｎｓ／ｃｍ２から約２×１０１６ｉｏｎｓ／ｃｍ２、約６×１０１５ｉｏｎｓ／ｃｍ２から約１．３×１０１６ｉｏｎｓ／ｃｍ２、例えば約６．３×１０１５ｉｏｎｓ／ｃｍ２から約１．１×１０１６ｉｏｎｓ／ｃｍ２、約６．６×１０１５ｉｏｎｓ／ｃｍ２から約８×１０１５ｉｏｎｓ／ｃｍ２、または約６．６×１０１５ｉｏｎｓ／ｃｍ２から約７×１０１５ｉｏｎｓ／ｃｍ２であってもよく、注入エネルギーは、約５Ｋｅｖと約２０Ｋｅｖの間、例えば約５Ｋｅｖと約１５Ｋｅｖの間、例えば約１１Ｋｅｖであってもよい。
好ましくは、Ｈ２ ＋イオン、Ｈ＋イオン、またはＨ２ ＋イオンとＨ＋イオンの組み合わせのピーク密度（Ｄ１）と、Ｈｅ＋イオンのピーク密度（Ｄ２）とは、互いに約１０００オングストローム以内、互いに約６００オングストローム以内、または互いに約５００オングストローム以内、互いに約４５０オングストローム以内、互いに約４００オングストローム以内、互いに約３００オングストローム以内、または互いに約２００オングストローム以内の範囲内である。
いくつかの具体例では、単結晶半導体ドナーウエハ、例えば単結晶シリコンドナーウエハを、注入後に、洗浄することが好ましい。いくつかの好ましい具体例では、洗浄は、Ｐｉｒａｎｈａ洗浄（硫酸および過酸化水素の混合物）に続いて、ＤＩ水リンスおよびＳＣ１（水：水酸化アンモニウム水溶液：過酸化水素水溶液の５：１：１の比率での混合物）およびＳＣ２（水：水酸化アンモニウム水溶液：過酸化水素水溶液の６：１：１の比率での混合物）を用いた洗浄を含むことができる。
ＩＩＩ．アニール
本発明のいくつかの具体例では、イオン注入された単結晶半導体ドナー基板１００は、単結晶半導体ドナー基板中に熱的に活性化されたダメージ層または開裂面１３０を形成するのに十分な温度でアニールされる。このアニールは、結合前に行われる。低い注入エネルギーを用いることにより、ダメージ層１３０は、約５００オングストロームから約２５００オングストロームの間の厚さのような、薄いシリコン層をハンドル基板に移転することを可能にする深さで発生する。
好適なツールの例は、Ｂｌｕｅ Ｍモデルのような単純なＢｏｘ炉であってもよい。いくつかの好ましい具体例では、イオン注入単結晶半導体ドナー基板は、約２００℃から約３５０℃の温度、約２２５℃から約３５０℃の温度、例えば約２５０℃から約３００℃の間の温度でアニールされる。熱アニールは、約１０分から約１０時間、例えば約１０分から約２時間、または約１０分から約６０分の間で行われてもよい。これらの温度範囲内での熱アニールは、熱的に活性化された開裂面１３０を形成するのに十分である。劈開面１３０を活性化するための熱アニールの後、単結晶半導体ドナー基板の表面は、好ましくは洗浄される。いくつかの好ましい具体例では、洗浄は、Ｐｉｒａｎｈａ洗浄（硫酸および過酸化水素の混合物）に続いて、ＤＩ水リンスおよびＳＣ１（水：水酸化アンモニウム水溶液：過酸化水素水溶液を５：１：１の比率で混合したもの）およびＳＣ２（水：塩酸水溶液：過酸化水素水溶液を６：１：１の比率で混合したもの）の洗浄を含むことができる。
ＩＶ．プラズマ活性化
いくつかの具体例では、イオン注入およびアニールされた単結晶半導体ドナー基板は、酸素プラズマおよび／または窒素プラズマ表面活性化を受ける。いくつかの具体例では、酸素プラズマ表面活性化ツールは、ＥＶＧ（登録商標）８１０ＬＴ Ｌｏｗ Ｔｅｍｐ Ｐｌａｓｍａ Ａｃｔｉｖａｔｉｏｎ ＳｙｓｔｅｍなどのＥＶ Ｇｒｏｕｐから入手可能な市販のツールである。イオン注入され、任意的に洗浄された単結晶半導体ドナーウエハはチャンバに装填される。チャンバ内を真空にし、酸素ガス源および／または窒素ガス源をアルゴンなどのキャリアガス中で大気圧以下の圧力に戻し、それによりプラズマを発生させる。酸素および／または水は、プラズマ酸化物処理に適したソースガスである。アンモニアおよび／または窒素および／または一酸化窒素（ＮＯ）および／または亜酸化窒素（Ｎ２Ｏ）ガスは、プラズマ窒化物処理のための適切なソースガスである。酸窒化物プラズマ活性化は、周囲雰囲気中に酸素ガス源および窒素ガス源を含んでもよい。単結晶半導体ドナーウエハは、約１秒から約１２０秒までの範囲であってもよい所望の時間、このプラズマに曝される。酸素または窒素プラズマ表面酸化は、単結晶半導体ドナー基板の表面を親水性にしてハンドル基板への結合に適合させるために行われる。プラズマ活性化後、活性化された表面を脱イオン水で洗浄する。その後、ウエハは、結合前にスピンドライされる。
Ｖ．結合構造の準備
図１Ｅを参照すると、開裂面またはダメージ層１３０を有する単結晶半導体ドナー基板１００の表面１０２上の酸化層１２０が、次に、これらの表面を親密に接触させることにより、半導体ハンドル基板２００の主要な表面に結合される。いくつかの具体例では、半導体ハンドル基板２００は、誘電体層を含む。誘電体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの任意の組み合わせから選択される絶縁材料を含んでもよい。いくつかの具体例では、誘電体層は、少なくとも約１ナノメートルの厚さ、または少なくとも約１０ナノメートルの厚さ、例えば約１０ナノメートルと約１０，０００ナノメートルの間、約１０ナノメートルと約５，０００ナノメートルの間、約５０ナノメートルと約５００ナノメートルの間、または約１００ナノメートルと約４００ナノメートルの間、例えば約５０ナノメートル、約７５ナノメートル、約８５ナノメートル、約１００ナノメートル、約１５０ナノメートル、約１７５ナノメートル、または約２００ナノメートルのような厚さを有しても良い。誘電体層は、約１００オングストロームと約１０００オングストロームの間、例えば約１００オングストロームと約７００オングストロームの間、または約１００オングストロームと約５００オングストロームの間、または約１００オングストロームと約２５０オングストロームの間であってもよい。いくつかの具体例では、誘電体層は、約５オングストロームと約２５オングストロームの間、例えば約１０オングストロームと約１５オングストロームの間などのように、はるかに薄い。
いくつかの具体例では、誘電体層は、１つ以上の絶縁層、例えば２つの絶縁層、３つの絶縁層、またはそれ以上の絶縁層を含んでもよい。各絶縁層は、二酸化ケイ素、窒化ケイ素、および酸窒化ケイ素からなる群から選択される材料を含んでも良い。それぞれの絶縁層は、少なくとも約１ナノメートルの厚さ、または少なくとも約１０ナノメートルの厚さ、例えば約１０ナノメートルと約１０，０００ナノメートルの間、約１０ナノメートルと約５，０００ナノメートルの間、約５０ナノメートルと約５００ナノメートルの間、または約１００ナノメートルと約４００ナノメートルの間、例えば約５０ナノメートル、約７５ナノメートル、約８５ナノメートル、約１００ナノメートル、約１５０ナノメートル、約１７５ナノメートル、または約２００ナノメートルの間の厚さを有してもよい。
機械的結合は比較的弱いので、いくつかの具体例では、単結晶半導体ドナー基板１００とハンドル基板２００との間の結合を固めるために、結合構造体をさらにアニールしてもよい。本発明のいくつかの具体例では、結合構造体は、単結晶半導体ドナー基板に熱的に活性化された開裂面を形成するのに十分な温度でアニールされる。好適なツールの例は、Ｂｌｕｅ Ｍ型のような単純なＢｏｘ炉かもしれない。いくつかの好ましい具体例では、結合構造体は、約２００℃から約４００℃の温度、例えば約３００℃から約４００℃の温度でアニールされる。熱アニールは、約１０分から約１０時間、例えば約１０分から約６０分の間の持続時間で行われてもよい。
いくつかの具体例では、アニールは、約０．５ＭＰａと約２００ＭＰａの間、約０．５ＭＰａと約１００ＭＰａの間、約０．５ＭＰａと約５０ＭＰａの間、または約０．５ＭＰａと約１０ＭＰａの間、または約０．５ＭＰａと約５ＭＰａの間などの比較的高い圧力で行われてもよい。従来の結合方法では、「オートクレーブ」によって温度が制限されている可能性が高い。これは、注入平面におけるプレートレットの圧力が外部等張圧を超えると発生する。したがって、従来のアニーリングでは、オートクレーブのために、約３５０℃から約４００℃の間の結合温度に制限される可能性がある。注入および結合後のウエハは弱く保持されている。しかし、ウエハ間の隙間は、ガスの侵入や脱出を防ぐのに十分である。弱い結合は熱処理によって強化することができるが、注入時に形成された空洞にはガスが充満している。加熱している間に、キャビティ内のガスが加圧される。その圧力は、ドーズ量によっては、０．２～１ＧＰａに達すると推定されている（Cherkashinら、J. Appl. Phys. 118, 245301 (2015)）。圧力が臨界値を超えると、層は剥離する。これは、オートクレーブまたはサーマルクレーブと呼ばれる。これは、アニール中のより高い温度またはより長い時間を防止する。本発明のいくつかの具体例によれば、結合は、高い圧力、例えば約０．５ＭＰａと約２００ＭＰａの間、例えば、約０．５ＭＰａと約１００ＭＰａの間、例えば約０．５ＭＰａと約５０ＭＰａの間、または約０．５ＭＰａと約１０ＭＰａの間、または約０．５ＭＰａと約５ＭＰａの間で行われ、それにより、高い温度での結合が可能になる。いくつかの具体例では、結合構造体は、約３００℃から約７００℃の温度、約４００℃から約６００℃の温度、例えば約４００℃と約４５０℃の間、またはさらには約４５０℃と約６００℃の間、または約３５０℃と約４５０℃の間の温度でアニールされる。熱バジェットを増加させることは、結合強度に正の効果をもたらす。熱アニールは、約０．５時間から約１０時間、例えば約０．５時間と約３時間の間、好ましくは約２時間の間の時間で行われてもよい。これらの温度範囲内での熱アニールは、熱的に活性化された開裂面を形成するのに十分である。従来の結合アニールでは、ロールオフ（roll off）のために、ハンドルウエハとドナーウエハの両方のエッジが遠く離れた位置になることがある。この領域では層移転が起こらない。これをテラスと呼ぶ。加圧ボンディングでは、このテラスを減少させ、ＳＯＩ層をさらにエッジに向かって延ばすことが期待される。このメカニズムは、トラップされた空気のポケットが圧縮され、外側に「ジッパー」されることに基づく。剥離面を活性化するための熱アニールの後、結合構造体は劈開されてもよい。
熱アニール後、単結晶半導体ドナー基板１００とハンドル基板２００との間の結合は、劈開面での結合構造体の劈開を介して層移転を開始するのに十分強い。劈開は、当該技術分野で知られている技術に従って行われてもよい。いくつかの具体例では、結合構造体は従来の劈開ステーション内に配置され、一方の側で静止した吸盤に貼着され、他方の側でヒンジアーム上の追加の吸盤によって貼着されてもよい。吸盤の取り付け部付近でクラックが発生し、可動アームがヒンジ部を中心に回転してウエハを劈開する。劈開は、半導体ドナーウエハの一部を除去し、これにより半導体・オン・インシュレータ複合構造体の上に、単結晶半導体デバイス層３００、好ましくはシリコンデバイス層を残す。図１Ｆを参照のこと。本発明の方法は、ドナー基板からハンドル基板へのシリコンの薄い層の移転を可能にする。従って、いくつかの具体例では、シリコン層は、約５００オングストロームと約２５００オングストロームの間の厚さを有する。
劈開後、移転されたデバイス層３００とハンドル基板との間の結合をさらに強化するために、劈開された構造体はさらに高温アニールを受けてもよい。好適なツールの例は、ＡＳＭ Ａ４００のような垂直炉であってもよい。いくつかの好ましい具体例では、結合構造体は、約１０００℃から約１２００℃の温度、好ましくは約１０００℃の温度でアニールされる。熱アニールは、約０．５時間から約８時間、好ましくは約２時間から約４時間行われてもよい。これらの温度範囲内での熱アニールは、移転されたデバイス層と単結晶半導体ハンドル基板との間の結合を強化するのに十分である。
劈開および高温アニールの後、結合された構造体は、表面から薄い熱酸化物および清浄な微粒子を除去するように設計された洗浄工程を受けてもよい。いくつかの具体例では、単結晶半導体デバイス層は、キャリアガスとしてＨ２を使用する水平流シングルウエハエピタキシャルリアクタ内で気相ＨＣｌエッチングプロセスを受けることにより、所望の厚さおよび平滑性にしてもよい。
いくつかの具体例では、エピタキシャル層が、移転された単結晶半導体デバイス層３００上に堆積されてもよい。堆積されたエピタキシャル層は、下地の単結晶半導体デバイス層３００と実質的に同じ電気的特性を含んでも良い。あるいは、エピタキシャル層は、下地の単結晶半導体デバイス層３００とは異なる電気的特性を含んでも良い。エピタキシャル層は、シリコン、シリコンカーバイド、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、ヒ化インジウムガリウム、ゲルマニウム、およびそれらの組み合わせからなる群から選択された材料を含んでもよい。最終的な集積回路デバイスの所望の特性に応じて、エピタキシャル層は、ホウ素（ｐ型）、ガリウム（ｐ型）、アルミニウム（ｐ型）、インジウム（ｐ型）、リン（ｎ型）、アンチモン（ｎ型）、およびヒ素（ｎ型）から選択されるドーパントを含んでもよい。エピタキシャル層の抵抗率は、１から５０オーム・ｃｍ、典型的には５から２５オーム・ｃｍの範囲であってもよい。いくつかの具体例では、エピタキシャル層は、約１０ナノメートルと約２０マイクロメートルの間、約２０ナノメートルと約３マイクロメートルの間、例えば約２０ナノメートルと約２マイクロメートルの間、例えば約２０ナノメートルと約１．５マイクロメートルの間、または約１．５マイクロメートルと約３マイクロメートルの間の厚さを有してもよい。
完成したＳＯＩウエハは、その後、エンド・オブ・ラインの計量検査を受け、典型的なＳＣ１－ＳＣ２プロセスを使用して最終洗浄してもよい。
本発明は、以下の非限定的な実施例によってさらに例示され得る。
例１
単結晶シリコンドナー基板をイオン注入に供した。まず、ウエハに、７×１０１５ｃｍ－２のドーズ量のＨｅ＋イオン注入を行った。このときの注入エネルギー２２ＫｅＶであった。その後、ウエハに、Ｈ２ ＋イオン注入またはＨ＋イオン注入を行った。Ｈ２ ＋イオン注入エネルギーは３２ＫｅＶであった。Ｈ＋イオン注入エネルギーは１６Ｋｅｖであった。ドーズ量は表１に従って変化した。
物質中のイオンの停止および範囲（ＳＲＩＭ）の計算は、Ｈ＋およびＨｅ＋の深さプロファイルのピークの差が約４５０オングストロームであることを示す。図１を参照のこと。イオン注入されたドナー基板は、ハンドル基板に結合され、アニールされ、そして劈開された。表１は、劈開の結果をさらに提供する。
表１：種々のＨ２ ＋およびＨ＋ドーズに対する機械的な劈開操作の結果
Figure 0007123182000001
表１に示す結果によれば、Ｈｅ＋イオン注入量を２２Ｋｅｖで７×１０１５ｃｍ－２に固定した場合、Ｈ２ ＋イオン注入量が４．３×１０１５ｃｍ－２未満、またはＨ＋イオン注入量が６．８×１０１５ｃｍ－２未満で劈開は観察されなかった。
劈開後、移転されたシリコンデバイス層の厚さのばらつき範囲を、Ｈ２ ＋イオン注入量の関数として測定した。様々なＨ２ ＋ドーズ量に対する移転されたシリコンデバイス層の劈開後の厚さ変動範囲（・）を描いた図３を参照のこと。図２および図３に示されたデータは、２２ＫｅＶエネルギーで７×１０１５ｃｍ－２の固定されたＨｅ＋イオン注入量と組み合わせて、Ｈ２ ＋イオン注入量が少なくとも６×１０１５ｃｍ－２である場合に、移転されたシリコンデバイス層の厚さの最小の変動が得られることを決定できる。特筆すべきは、移転されたシリコンデバイス層の厚さのばらつきを最小にするためのＨ２ ＋イオン注入量は、機械的な劈開操作によって劈開を得るために必要とされる量よりも著しく大きいことである。
例２
単結晶シリコンドナー基板をイオン注入に供した。それぞれのウエハは、Ｈｅ＋イオンと、Ｈ２ ＋またはＨ＋のうちの１つのイオン注入を行った。Ｈｅ＋、Ｈ２ ＋およびＨ＋のそれぞれのイオン注入量を変化させた。Ｈｅ＋イオンの注入量は、６．６×１０１５ｃｍ－２と７×１０１５ｃｍ－２の間で変化させた。Ｈｅ＋イオン注入の注入エネルギーは１１Ｋｅｖであった。Ｈ２ ＋イオン注入の注入エネルギーは１６Ｋｅｖ、Ｈ＋イオン注入の注入エネルギーは８Ｋｅｖであった。ＳＲＩＭの計算では、Ｈ＋とＨｅ＋の深さプロファイルのピークの差は約２００オングストロームであることを示している。図４を参照のこと。
イオン注入されたドナー基板をハンドル基板に結合し、アニールし、そして劈開した。表２は、劈開の結果をさらに提供する。
表２：種々のＨ２ ＋およびＨ＋ドーズに対する機械的な劈開操作の結果
Figure 0007123182000002
非常に低いＨｅ＋のエネルギーすなわち１１Ｋｅｖでは、８Ｋｅｖで５．９×１０１５ｃｍ－２という低いＨ＋の共注入で、成功した機械的劈開を与えることができる。
本発明を詳細に説明したところで、添付の特許請求の範囲に定義された本発明の範囲から逸脱することなく、修正および変形が可能であることが明らかになるであろう。
本発明の要素またはその好ましい具体例を紹介する場合、「一つの（ａ）」、「一つの（ａｎ）」、「その（ｔｈｅ）」、「前記（ｓａｉｄ）」は、１つ以上の要素があることを意味することを意図する。「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、および「有する（ｈａｖｉｎｇ）」という用語は、包括的であることが意図しており、記載された要素以外の追加の要素が存在し得ることを意味する。
以上のことから、本発明の複数の目的が達成され、他の有利な結果が得られることが分かるであろう。
本発明の範囲から逸脱することなく、上述の製品および方法において様々な変更がなされ得るので、上述の説明に含まれ添付の図面に示されているすべての事項は、例示的なものとして解釈され、限定的な意味で解釈されるものではないことを意図する。

Claims (31)

  1. 単結晶シリコンドナー基板からハンドル基板にシリコン層を移転する方法であって、
    （ａ）単結晶シリコンドナー基板の表面に接触する二酸化シリコン層を通って、さらに単結晶シリコンドナー基板の表面を通って、Ｈ２ ＋イオン、Ｈ＋イオン、またはＨ２ ＋イオンとＨ＋イオンの組み合わせを注入する工程であって、単結晶シリコンドナー基板は、一方が表面であり他方が裏面である２つの主要な平行な面、表面と裏面とを結合する周縁部、表面と裏面との間の中心面、表面に垂直な中心軸、および表面と裏面との間のバルク領域を有し、Ｈ ２ ＋ イオンは、約４．３×１０ １５ ｉｏｎｓ／ｃｍ ２ と約１．１×１０ １６ ｉｏｎｓ／ｃｍ ２ の間のドーズ量で、約１０Ｋｅと約４０Ｋｅｖの間の注入エネルギーで注入され、Ｈ ＋ イオンは、約５×１０ １５ ｉｏｎｓ／ｃｍ ２ と約２×１０ １６ ｉｏｎｓ／ｃｍ ２ の間のドーズ量で、約５Ｋｅｖと約２０Ｋｅｖの間の注入エネルギーで注入される工程と、
    （ｂ）単結晶シリコンドナー基板の表面と接触している二酸化シリコン層を通り、単結晶シリコンドナー基板の表面を通って、Ｈｅ＋イオンを注入する工程であって、Ｈｅ ＋ イオンは、約６×１０ １５ ｉｏｎｓ／ｃｍ ２ と約８×１０ １５ ｉｏｎｓ／ｃｍ ２ の間のドーズ量で、約５ＫｅＶと約３０ＫｅＶの間の注入エネルギーで注入される工程と、
    （ｃ）イオン注入された単結晶シリコンドナー基板を、約２００℃と約３５０℃の間の温度で、単結晶シリコンドナー基板にダメージ層を形成するのに十分な時間アニールする工程と、
    （ｄ）単結晶シリコンドナー基板の表面に接触している二酸化シリコン層をハンドル基板に接触している誘電体層に結合し、それによって多層基板を準備する工程と、
    （ｅ）多層基板を約２００℃と約４００℃の間の温度で、ダメージ層を熱的に活性化するのに十分な時間アニールする工程と、
    （ｆ）単結晶シリコンドナー基板中のダメージ層で、アニールされた多層基板を劈開し、これにより約５００オングストロームと約２５００オングストロームの間の厚さを有するシリコン層を、単結晶シリコンドナー基板からハンドル基板に移転する工程と、
    を含む方法。
  2. 工程（ａ）は工程（ｂ）の前に行われる請求項１の方法。
  3. 工程（ｂ）は工程（ａ）の前に行われる請求項１の方法。
  4. 工程（ａ）と工程（ｂ）は同時に行われる請求項１の方法。
  5. 単結晶ドナー基板の直径は、１５０ｍｍと４５０ｍｍの間、または約３００ｍｍである請求項１の方法。
  6. 二酸化ケイ素層は、約１００オングストロームと約１０００オングストロームの間、または約１００オングストロームと約７００オングストロームの間、または約１００オングストロームと約５００オングストロームの間、または約１００オングストロームと約２５０オングストロームの間の厚さを有する請求項１の方法。
  7. 二酸化ケイ素層は、約５オングストロームと約２５オングストロームの間、または約１０オングストロームと約１５オングストロームの間の厚さを有する請求項１の方法。
  8. 工程（ａ）は、
    （ｉ）約４．３×１０１５ｉｏｎｓ／ｃｍ２と約１．１×１０１６ｉｏｎｓ／ｃｍ２の間のドーズ量で、約２０Ｋｅｖから約４０Ｋｅｖの間の注入エネルギーで、Ｈ２ ＋イオンを注入する工程、
    （ｉｉ）約５×１０１５ｉｏｎｓ／ｃｍ２と約２×１０１６ｉｏｎｓ／ｃｍ２の間のドーズ量で、約５Ｋｅｖと約２０Ｋｅｖの間の注入エネルギーで、Ｈ＋イオンを注入する工程と、または
    （ｉｉｉ）約４．３×１０１５ｉｏｎｓ／ｃｍ２と約１．１×１０１６ｉｏｎｓ／ｃｍ２の間のドーズ量で、約２０Ｋｅｖと約４０Ｋｅｖの間の注入エネルギーで、Ｈ２ ＋イオンを注入し、かつ５×１０１５ｉｏｎｓ／ｃｍ２と約２×１０１６ｉｏｎｓ／ｃｍ２の間のドーズ量で、約５Ｋｅｖと約２０Ｋｅｖの間の注入エネルギーで、Ｈ＋イオンを注入する工程、
    を含む請求項１の方法。
  9. Ｈ２ ＋イオン、Ｈ＋イオン、またはＨ２ ＋イオンとＨ＋イオンの組み合わせのピーク密度（Ｄ１）は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約１００オングストロームと約３０００オングストロームの間、または約５００オングストロームと約２５００オングストロームの間である請求項８の方法。
  10. 工程（ｂ）は、約６×１０１５ｉｏｎｓ／ｃｍ２と約８×１０１５ｉｏｎｓ／ｃｍ２の間のドーズ量で、約１０ＫｅＶから約２５ＫｅＶの間の注入エネルギーで、Ｈｅ＋イオンを注入する工程を含む請求項１の方法。
  11. Ｈｅ＋イオンのピーク密度（Ｄ２）は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約１００オングストロームと約４０００オングストロームの間、または約５００オングストロームと約３０００オングストロームの間である請求項１０の方法。
  12. Ｈ２ ＋イオン、Ｈ＋イオン、またはＨ２ ＋イオンとＨ＋イオンの組み合わせのピーク密度（Ｄ１）、およびＨｅ＋イオンのピーク密度（Ｄ２）は、互いに約６００オングストローム以内、または約５００オングストローム以内、約４５０オングストローム以内、約４００オングストローム以内、約３００オングストローム以内、または約２００オングストローム以内である請求項８～１１のいずれかの方法。
  13. 工程（ｃ）は、イオン注入された単結晶シリコンドナー基板を、約２５０℃と約３００℃の間の温度で、約１０分と約６０分の間の時間アニールする工程を含む請求項８～１２のいずれかの方法。
  14. 工程（ｅ）は、イオン注入された単結晶シリコンドナー基板を、約３００℃と約４００℃の間の温度で、１０分から６０分の間の時間アニールする工程を含む請求項８～１３のいずれかの方法。
  15. 単結晶シリコンドナー基板からハンドル基板に移転された約５００オングストロームと約２５００オングストロームの間の厚さを有するシリコン層は、約１０オングストローム未満の厚さのばらつきを有する請求項８～１４のいずれかの方法。
  16. 工程（ａ）は、
    （ｉ）約６×１０１５ｉｏｎｓ／ｃｍ２と約１．１×１０１６ｉｏｎｓ／ｃｍ２の間のドーズ量で、約２０Ｋｅｖと約４０Ｋｅｖの間の注入エネルギーで、Ｈ２ ＋イオンを注入する工程、
    （ｉｉ）約１．１×１０１６ｉｏｎｓ／ｃｍ２と約２×１０１６ｉｏｎｓ／ｃｍ２の間のドーズ量で、約５Ｋｅｖと約２０Ｋｅｖの間の注入エネルギーで、Ｈ＋イオンを注入する工程、または、
    （ｉｉｉ）約６×１０１５ｉｏｎｓ／ｃｍ２と約１．１×１０１６ｉｏｎｓ／ｃｍ２の間のドーズ量で、約２０Ｋｅｖと約４０Ｋｅｖの間の注入エネルギーで、Ｈ２ ＋イオンを注入し、かつ約１．１×１０１６ｉｏｎｓ／ｃｍ２と約２×１０１６ｉｏｎｓ／ｃｍ２の間のドーズ量で、約５Ｋｅｖと約２０Ｋｅｖの間の注入エネルギーで、Ｈ＋イオンを注入する工程、
    を含む請求項１～７のいずれかの方法。
  17. Ｈ２ ＋イオン、Ｈ＋イオン、またはＨ２ ＋イオンとＨ＋イオンの組み合わせのピーク密度（Ｄ１）は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約１００オングストロームと約３０００オングストロームの間、または約５００オングストロームと約２５００オングストロームの間である請求項１６の方法。
  18. 工程（ｂ）は、約６×１０１５ｉｏｎｓ／ｃｍ２と約８×１０１５ｉｏｎｓ／ｃｍ２の間のドーズ量で、約１０ＫｅＶと約３０ＫｅＶの間の注入エネルギーで、Ｈｅ＋イオンを注入する工程を含む請求項１６または１７の方法。
  19. Ｈｅ＋イオンのピーク密度（Ｄ２）は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約１００オングストロームと約４０００オングストロームの間、または約５００オングストロームと約３０００オングストロームの間である請求項１８の方法。
  20. Ｈ２ ＋イオン、Ｈ＋イオン、またはＨ２ ＋イオンとＨ＋イオンの組み合わせのピーク密度（Ｄ１）、およびＨｅ＋イオンのピーク密度（Ｄ２）が、互いに約６００オングストローム以内、または約５００オングストローム以内、または約４５０オングストローム以内、または約４００オングストローム以内、または約３００オングストローム以内、または約２００オングストローム以内である請求項１６～１９のいずれかの方法。
  21. 工程（ｃ）は、イオン注入された単結晶シリコンドナー基板を、約２５０℃と約３００℃の間の温度で、１０分と６０分の間の時間アニールする工程を含む請求項１６～２０のいずれかの方法。
  22. 工程（ｅ）は、イオン注入された単結晶シリコンドナー基板を、約３００℃と約４００℃の間の温度で、１０分と６０分の間の時間にアニールする工程を含む請求項１６～２１のいずれかの方法。
  23. 単結晶シリコンドナー基板からハンドル基板に移転された約５００オングストロームと約２５００オングストロームの間の厚さを有するシリコン層は、約１０オングストローム未満の厚さのばらつきを有する請求項１６～２２のいずれかの方法。
  24. 工程（ｂ）は、約６．６×１０１５ｉｏｎｓ／ｃｍ２と約７×１０１５ｉｏｎｓ／ｃｍ２の間のドーズ量で、約５Ｋｅｖと約２０Ｋｅｖの間の注入エネルギーで、Ｈｅ＋イオンを注入する工程を含む請求項１～７のいずれかの方法。
  25. Ｈｅ＋イオンのピーク密度（Ｄ２）は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約１００オングストロームと約４０００オングストロームの間、または約５００オングストロームと約３０００オングストロームの間である請求項２４の方法。
  26. 工程（ａ）は、
    （ｉ）約５．９×１０１５ｉｏｎｓ／ｃｍ２と約６．７×１０１５ｉｏｎｓ／ｃｍ２の間のドーズ量で、約１０Ｋｅｖと約３０Ｋｅｖの間の注入エネルギーで、Ｈ２ ＋イオンを注入する工程、
    （ｉｉ）約６．１×１０１５ｉｏｎｓ／ｃｍ２と約６．８×１０１５ｉｏｎｓ／ｃｍ２の間のドーズ量で、約５Ｋｅｖと約２０Ｋｅｖの間の注入エネルギーで、Ｈ＋イオンを注入する工程、または、
    （ｉｉｉ）約５．９×１０１５ｉｏｎｓ／ｃｍ２と約６．７×１０１５ｉｏｎｓ／ｃｍ２の間のドーズ量で、約１０Ｋｅｖと約３０Ｋｅｖの間の注入エネルギーで、Ｈ２ ＋イオンを注入し、かつ約６．１×１０１５ｉｏｎｓ／ｃｍ２と約６．８×１０１５ｉｏｎｓ／ｃｍ２の間のドーズ量で、約５Ｋｅｖと約２０Ｋｅｖの間の注入エネルギーで、Ｈ＋イオンを注入する工程、を含む請求項２４または２５の方法。
  27. Ｈ２ ＋イオン、Ｈ＋イオン、またはＨ２ ＋イオンとＨ＋イオンの組み合わせのピーク密度（Ｄ１）は、単結晶シリコンドナー基板の表面から中心軸に沿って測定した場合に、約１００オングストロームと約３０００オングストロームの間、または約５００オングストロームから約２５００オングストロームの間である請求項２４～２６のいずれかの方法。
  28. Ｈ２ ＋イオン、Ｈ＋イオン、またはＨ２ ＋イオンとＨ＋イオンの組み合わせのピーク密度（Ｄ１）、およびＨｅ＋イオンのピーク密度（Ｄ２）が、互いに約６００オングストローム以内、または約５００オングストローム以内、または約４５０オングストローム以内、または約４００オングストローム以内、または約３００オングストローム以内、または約２００オングストローム以内である請求項２４～２７のいずれかの方法。
  29. 工程（ｃ）は、イオン注入された単結晶シリコンドナー基板を、約２５０℃と約３００℃の間の温度で、１０分と６０分の間の時間アニーリングする工程を含む請求項２４～２８のいずれかの方法。
  30. 工程（ｅ）は、イオン注入された単結晶シリコンドナー基板を、約３００℃と約４００℃の間の温度で、１０分と６０分の間の時間アニールする工程を含む請求項２４～２９のいずれかの方法。
  31. 単結晶シリコンドナー基板からハンドル基板に移転された約５００オングストロームと約２５００オングストロームの間の厚さを有するシリコン層は、約１０オングストローム未満の厚さのばらつきを有する請求項２４～３０のいずれかの方法。
JP2020568337A 2018-06-08 2019-05-23 シリコン箔層の移転方法 Active JP7123182B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022127032A JP7351987B2 (ja) 2018-06-08 2022-08-09 シリコン箔層の移転方法
JP2023149211A JP2023175814A (ja) 2018-06-08 2023-09-14 シリコン箔層の移転方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862682228P 2018-06-08 2018-06-08
US62/682,228 2018-06-08
PCT/US2019/033807 WO2019236320A1 (en) 2018-06-08 2019-05-23 Method for transfer of a thin layer of silicon

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022127032A Division JP7351987B2 (ja) 2018-06-08 2022-08-09 シリコン箔層の移転方法

Publications (3)

Publication Number Publication Date
JP2021527326A JP2021527326A (ja) 2021-10-11
JPWO2019236320A5 JPWO2019236320A5 (ja) 2022-05-30
JP7123182B2 true JP7123182B2 (ja) 2022-08-22

Family

ID=66858018

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020568337A Active JP7123182B2 (ja) 2018-06-08 2019-05-23 シリコン箔層の移転方法
JP2022127032A Active JP7351987B2 (ja) 2018-06-08 2022-08-09 シリコン箔層の移転方法
JP2023149211A Pending JP2023175814A (ja) 2018-06-08 2023-09-14 シリコン箔層の移転方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022127032A Active JP7351987B2 (ja) 2018-06-08 2022-08-09 シリコン箔層の移転方法
JP2023149211A Pending JP2023175814A (ja) 2018-06-08 2023-09-14 シリコン箔層の移転方法

Country Status (8)

Country Link
US (3) US10818540B2 (ja)
EP (2) EP3803961B1 (ja)
JP (3) JP7123182B2 (ja)
KR (2) KR102463727B1 (ja)
CN (1) CN112262467A (ja)
SG (1) SG11202011553SA (ja)
TW (3) TW202346665A (ja)
WO (1) WO2019236320A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3063176A1 (fr) * 2017-02-17 2018-08-24 Soitec Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique
CN112582332A (zh) * 2020-12-08 2021-03-30 上海新昇半导体科技有限公司 一种绝缘体上硅结构及其方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002502122A (ja) 1998-02-02 2002-01-22 エス オー イ テク シリコン オン インシュレータ テクノロジース 原子注入による半導体基板のキャビティ形成法
JP2006505941A (ja) 2002-11-07 2006-02-16 コミサリヤ・ア・レネルジ・アトミク 同時注入により基板内に脆性領域を生成する方法
JP2007184581A (ja) 2005-12-19 2007-07-19 Corning Inc 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体
JP2008513989A (ja) 2004-09-21 2008-05-01 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
JP2008513990A (ja) 2004-09-21 2008-05-01 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 共注入および続いて注入を行うことにより薄層を得るための方法
WO2009089969A1 (en) 2008-01-15 2009-07-23 S.O.I. Tec Silicon On Insulator Technologies Layer transfer with reduction of post-fracture roughness
JP2013503468A (ja) 2009-08-26 2013-01-31 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ 三重注入を使用する、開裂によりシリコン薄膜を脱離させる方法
JP2016508291A (ja) 2012-12-28 2016-03-17 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層半導体デバイス作製時の低温層転写方法

Family Cites Families (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909304A (en) 1974-05-03 1975-09-30 Western Electric Co Method of doping a semiconductor body
US4501060A (en) 1983-01-24 1985-02-26 At&T Bell Laboratories Dielectrically isolated semiconductor devices
US4755865A (en) 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
JPH0648686B2 (ja) 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
JPH06105691B2 (ja) 1988-09-29 1994-12-21 株式会社富士電機総合研究所 炭素添加非晶質シリコン薄膜の製造方法
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
US5461250A (en) 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JP3542376B2 (ja) 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US6043138A (en) 1996-09-16 2000-03-28 Advanced Micro Devices, Inc. Multi-step polysilicon deposition process for boron penetration inhibition
US5783469A (en) 1996-12-10 1998-07-21 Advanced Micro Devices, Inc. Method for making nitrogenated gate structure for improved transistor performance
FR2765393B1 (fr) 1997-06-25 2001-11-30 France Telecom Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique
US6068928A (en) 1998-02-25 2000-05-30 Siemens Aktiengesellschaft Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method
US6479166B1 (en) 1998-10-06 2002-11-12 Case Western Reserve University Large area polysilicon films with predetermined stress characteristics and method for producing same
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6204205B1 (en) 1999-07-06 2001-03-20 Taiwan Semiconductor Manufacturing Company Using H2anneal to improve the electrical characteristics of gate oxide
US20020090758A1 (en) 2000-09-19 2002-07-11 Silicon Genesis Corporation Method and resulting device for manufacturing for double gated transistors
JP4463957B2 (ja) 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
US20050026432A1 (en) 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
JP2003204048A (ja) 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6562127B1 (en) 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7057234B2 (en) 2002-12-06 2006-06-06 Cornell Research Foundation, Inc. Scalable nano-transistor and memory using back-side trapping
KR100889886B1 (ko) 2003-01-07 2009-03-20 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 박층을 박리한 후 다층 구조를 포함하는 웨이퍼의 재활용방법
US7005160B2 (en) 2003-04-24 2006-02-28 Asm America, Inc. Methods for depositing polycrystalline films with engineered grain structures
KR20060118437A (ko) 2003-09-26 2006-11-23 위니베르시트카솔리끄드루뱅 저항손을 감소시키는 다층 반도체 구조의 제조 방법
CN100342486C (zh) 2003-12-24 2007-10-10 联合晶圆公司 一种在基板上转移制作薄膜的方法
US6992025B2 (en) 2004-01-12 2006-01-31 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
FR2867310B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Technique d'amelioration de la qualite d'une couche mince prelevee
US7018882B2 (en) 2004-03-23 2006-03-28 Sharp Laboratories Of America, Inc. Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon
US7279400B2 (en) 2004-08-05 2007-10-09 Sharp Laboratories Of America, Inc. Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass
US7312487B2 (en) 2004-08-16 2007-12-25 International Business Machines Corporation Three dimensional integrated circuit
DE102004041378B4 (de) 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
US7476594B2 (en) 2005-03-30 2009-01-13 Cree, Inc. Methods of fabricating silicon nitride regions in silicon carbide and resulting structures
US20070117350A1 (en) 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
FR2890489B1 (fr) 2005-09-08 2008-03-07 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant
FR2897982B1 (fr) 2006-02-27 2008-07-11 Tracit Technologies Sa Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat
FR2902233B1 (fr) 2006-06-09 2008-10-17 Soitec Silicon On Insulator Procede de limitation de diffusion en mode lacunaire dans une heterostructure
EP1928020B1 (en) 2006-11-30 2020-04-22 Soitec Method of manufacturing a semiconductor heterostructure
FR2911430B1 (fr) 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
CN101681807B (zh) 2007-06-01 2012-03-14 株式会社半导体能源研究所 半导体器件的制造方法
JP4445524B2 (ja) 2007-06-26 2010-04-07 株式会社東芝 半導体記憶装置の製造方法
JP2009016692A (ja) 2007-07-06 2009-01-22 Toshiba Corp 半導体記憶装置の製造方法と半導体記憶装置
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
US7915716B2 (en) 2007-09-27 2011-03-29 Stats Chippac Ltd. Integrated circuit package system with leadframe array
US7879699B2 (en) 2007-09-28 2011-02-01 Infineon Technologies Ag Wafer and a method for manufacturing a wafer
US8128749B2 (en) 2007-10-04 2012-03-06 International Business Machines Corporation Fabrication of SOI with gettering layer
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7868419B1 (en) 2007-10-18 2011-01-11 Rf Micro Devices, Inc. Linearity improvements of semiconductor substrate based radio frequency devices
JP2009135453A (ja) 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
US7851318B2 (en) * 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US20090236689A1 (en) 2008-03-24 2009-09-24 Freescale Semiconductor, Inc. Integrated passive device and method with low cost substrate
CN101620983B (zh) * 2008-06-20 2011-05-25 李天锡 薄膜制造方法
FR2933234B1 (fr) 2008-06-30 2016-09-23 S O I Tec Silicon On Insulator Tech Substrat bon marche a structure double et procede de fabrication associe
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP2010258083A (ja) 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
CN102687277B (zh) 2009-11-02 2016-01-20 富士电机株式会社 半导体器件以及用于制造半导体器件的方法
JP5644096B2 (ja) 2009-11-30 2014-12-24 ソニー株式会社 接合基板の製造方法及び固体撮像装置の製造方法
US8252624B2 (en) 2010-01-18 2012-08-28 Applied Materials, Inc. Method of manufacturing thin film solar cells having a high conversion efficiency
TWI686923B (zh) * 2010-02-16 2020-03-01 凡 歐貝克 3ｄ半導體裝置
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8330245B2 (en) 2010-02-25 2012-12-11 Memc Electronic Materials, Inc. Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same
WO2011118643A1 (ja) 2010-03-26 2011-09-29 テルモ株式会社 留置針組立体
FR2961515B1 (fr) 2010-06-22 2012-08-24 Commissariat Energie Atomique Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere
US8357974B2 (en) * 2010-06-30 2013-01-22 Corning Incorporated Semiconductor on glass substrate with stiffening layer and process of making the same
US8859393B2 (en) 2010-06-30 2014-10-14 Sunedison Semiconductor Limited Methods for in-situ passivation of silicon-on-insulator wafers
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
JP5627649B2 (ja) 2010-09-07 2014-11-19 株式会社東芝 窒化物半導体結晶層の製造方法
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
FR2967812B1 (fr) 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
US9287353B2 (en) 2010-11-30 2016-03-15 Kyocera Corporation Composite substrate and method of manufacturing the same
US8536021B2 (en) 2010-12-24 2013-09-17 Io Semiconductor, Inc. Trap rich layer formation techniques for semiconductor devices
US8481405B2 (en) 2010-12-24 2013-07-09 Io Semiconductor, Inc. Trap rich layer with through-silicon-vias in semiconductor devices
JP6004285B2 (ja) 2010-12-24 2016-10-05 クォルコム・インコーポレイテッド 半導体デバイスのためのトラップリッチ層
US8796116B2 (en) 2011-01-31 2014-08-05 Sunedison Semiconductor Limited Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods
US20120235283A1 (en) 2011-03-16 2012-09-20 Memc Electronic Materials, Inc. Silicon on insulator structures having high resistivity regions in the handle wafer
FR2973158B1 (fr) 2011-03-22 2014-02-28 Soitec Silicon On Insulator Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences
FR2973159B1 (fr) 2011-03-22 2013-04-19 Soitec Silicon On Insulator Procede de fabrication d'un substrat de base
FR2980916B1 (fr) 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
US9496255B2 (en) 2011-11-16 2016-11-15 Qualcomm Incorporated Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same
US8741739B2 (en) 2012-01-03 2014-06-03 International Business Machines Corporation High resistivity silicon-on-insulator substrate and method of forming
US20130193445A1 (en) 2012-01-26 2013-08-01 International Business Machines Corporation Soi structures including a buried boron nitride dielectric
FR2988516B1 (fr) 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US9202711B2 (en) 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
WO2014190165A2 (en) 2013-05-24 2014-11-27 Sunedison Semiconductor Limited Methods for producing low oxygen silicon ingots
US8951896B2 (en) 2013-06-28 2015-02-10 International Business Machines Corporation High linearity SOI wafer for low-distortion circuit applications
US9209069B2 (en) 2013-10-15 2015-12-08 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
US9768056B2 (en) 2013-10-31 2017-09-19 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition
JP6454716B2 (ja) 2014-01-23 2019-01-16 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 高抵抗率ｓｏｉウエハおよびその製造方法
WO2015119742A1 (en) * 2014-02-07 2015-08-13 Sunedison Semiconductor Limited Methods for preparing layered semiconductor structures
JP6118757B2 (ja) 2014-04-24 2017-04-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6179530B2 (ja) 2015-01-23 2017-08-16 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6517360B2 (ja) * 2015-03-03 2019-05-22 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
US10304722B2 (en) * 2015-06-01 2019-05-28 Globalwafers Co., Ltd. Method of manufacturing semiconductor-on-insulator
FR3048548B1 (fr) 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
US10573550B2 (en) * 2016-03-07 2020-02-25 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
US10026642B2 (en) * 2016-03-07 2018-07-17 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
US10269617B2 (en) * 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002502122A (ja) 1998-02-02 2002-01-22 エス オー イ テク シリコン オン インシュレータ テクノロジース 原子注入による半導体基板のキャビティ形成法
JP2006505941A (ja) 2002-11-07 2006-02-16 コミサリヤ・ア・レネルジ・アトミク 同時注入により基板内に脆性領域を生成する方法
JP2008513989A (ja) 2004-09-21 2008-05-01 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
JP2008513990A (ja) 2004-09-21 2008-05-01 エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ 共注入および続いて注入を行うことにより薄層を得るための方法
JP2007184581A (ja) 2005-12-19 2007-07-19 Corning Inc 改善されたイオン注入プロセスを用いて作成されたガラス絶縁体上半導体
WO2009089969A1 (en) 2008-01-15 2009-07-23 S.O.I. Tec Silicon On Insulator Technologies Layer transfer with reduction of post-fracture roughness
JP2013503468A (ja) 2009-08-26 2013-01-31 コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ 三重注入を使用する、開裂によりシリコン薄膜を脱離させる方法
JP2016508291A (ja) 2012-12-28 2016-03-17 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 多層半導体デバイス作製時の低温層転写方法

Also Published As

Publication number Publication date
JP2023175814A (ja) 2023-12-12
US20190378753A1 (en) 2019-12-12
US10818540B2 (en) 2020-10-27
KR102463727B1 (ko) 2022-11-07
JP2022172125A (ja) 2022-11-15
JP7351987B2 (ja) 2023-09-27
TW202305199A (zh) 2023-02-01
WO2019236320A1 (en) 2019-12-12
TW202346665A (zh) 2023-12-01
TWI815635B (zh) 2023-09-11
TWI779197B (zh) 2022-10-01
US11443978B2 (en) 2022-09-13
TW202001009A (zh) 2020-01-01
SG11202011553SA (en) 2020-12-30
CN112262467A (zh) 2021-01-22
EP3803961A1 (en) 2021-04-14
KR20220153669A (ko) 2022-11-18
US20220375784A1 (en) 2022-11-24
JP2021527326A (ja) 2021-10-11
US20210005508A1 (en) 2021-01-07
EP3803961B1 (en) 2023-03-22
EP4210092A1 (en) 2023-07-12
KR20210019463A (ko) 2021-02-22

Similar Documents

Publication Publication Date Title
TWI727123B (zh) 高電阻率絕緣體上矽結構及其製造方法
US10475694B2 (en) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
JP7351987B2 (ja) シリコン箔層の移転方法
US20180197769A1 (en) Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof
EP3427293B1 (en) Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
JP2016508291A (ja) 多層半導体デバイス作製時の低温層転写方法
JP7160943B2 (ja) 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220520

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220809

R150 Certificate of patent or registration of utility model

Ref document number: 7123182

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150