JP2023175814A - シリコン箔層の移転方法 - Google Patents
シリコン箔層の移転方法 Download PDFInfo
- Publication number
- JP2023175814A JP2023175814A JP2023149211A JP2023149211A JP2023175814A JP 2023175814 A JP2023175814 A JP 2023175814A JP 2023149211 A JP2023149211 A JP 2023149211A JP 2023149211 A JP2023149211 A JP 2023149211A JP 2023175814 A JP2023175814 A JP 2023175814A
- Authority
- JP
- Japan
- Prior art keywords
- ions
- angstroms
- kev
- single crystal
- donor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 83
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 46
- 239000010703 silicon Substances 0.000 title claims abstract description 46
- 238000012546 transfer Methods 0.000 title description 7
- 239000011888 foil Substances 0.000 title 1
- 150000002500 ions Chemical class 0.000 claims abstract description 175
- 239000000758 substrate Substances 0.000 claims abstract description 147
- 238000000137 annealing Methods 0.000 claims abstract description 28
- 239000013078 crystal Substances 0.000 claims description 72
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 52
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 239000007943 implant Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 17
- 238000002513 implantation Methods 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 238000005304 joining Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 84
- 239000001307 helium Substances 0.000 abstract description 9
- 229910052734 helium Inorganic materials 0.000 abstract description 9
- 239000001257 hydrogen Substances 0.000 abstract description 7
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 7
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 118
- 238000005468 ion implantation Methods 0.000 description 31
- 238000003776 cleavage reaction Methods 0.000 description 26
- 230000007017 scission Effects 0.000 description 24
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 19
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 12
- 239000012212 insulator Substances 0.000 description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 8
- 239000002131 composite material Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 6
- 235000011114 ammonium hydroxide Nutrition 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- -1 such as Inorganic materials 0.000 description 6
- 239000000908 ammonium hydroxide Substances 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 5
- 238000000678 plasma activation Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 241000252506 Characiformes Species 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000001016 Ostwald ripening Methods 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- VJTAZCKMHINUKO-UHFFFAOYSA-M chloro(2-methoxyethyl)mercury Chemical compound [Cl-].COCC[Hg+] VJTAZCKMHINUKO-UHFFFAOYSA-M 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000005372 silanol group Chemical group 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Silicon Compounds (AREA)
Abstract
【課題】非常に薄いシリコン層をドナー基板からハンドル基板に移転する方法を提供する。【解決手段】方法は、水素(H2+および/またはH+)イオンおよびヘリウム(He+)イオンが、低イオンエネルギーでドナー基板100に共注入される。共注入されたドナー基板をアニールすることにより、ドナー基板100にダメージ層130が形成される。ダメージ層の深さは、半導体ハンドル基板200上に移転された薄いシリコン層の厚さを決定する。【選択図】図1E
Description
関連出願との相互参照
本出願は、2018年6月8日に出願された米国仮出願第62/682,228号に対する優先権の利益を主張し、その開示は、その全体が記載されているかのように、参照により組み込まれる。
本出願は、2018年6月8日に出願された米国仮出願第62/682,228号に対する優先権の利益を主張し、その開示は、その全体が記載されているかのように、参照により組み込まれる。
本発明は、一般に半導体ウエハ製造の分野に関する。より具体的には、本発明は、シリコン・オン・インシュレータ構造の作製において、ドナー基板からハンドル基板に薄いシリコン層を移転する方法に関する。
半導体ウエハは、一般に、その後の手続においてウエハの適切な配向のための1つ以上の平坦部またはノッチを有するようにトリミングされ研磨された単結晶インゴット(例えば、シリコンインゴット)から準備される。続いて、インゴットは、個々のウエハにスライスされる。ここでは、シリコンから形成された半導体ウエハに言及するが、他の材料を半導体ウエハの作製に使用してもよく、例えば、ゲルマニウム、炭化ケイ素、シリコンゲルマニウム、ガリウムヒ素、および窒化ガリウムまたはリン化インジウムのようなIII族元素とV族元素の他の合金、または硫化カドミウムまたは酸化亜鉛のようなII族元素とVI族元素の合金を使用しても良い。
半導体ウエハ(例えば、シリコンウエハ)は、複合層構造の作製に使用されてもよい。複合層構造(例えば、半導体・オン・インシュレータ、より具体的には、シリコン・オン・インシュレータ(SOI)構造)は、一般に、ハンドルウエハまたは層、デバイス層、およびハンドル層とデバイス層との間の絶縁(すなわち、誘電体)膜(典型的には酸化物層)から構成される。一般に、デバイス層の厚さは、0.01~20マイクロメートルの間、例えば0.05~20マイクロメートルの間である。厚膜デバイス層は、約1.5マイクロメートルと約20マイクロメートルの間のデバイス層厚さを有してもよい。薄膜デバイス層は、約0.01マイクロメートルから約0.20マイクロメートルの間の厚さを有してもよい。一般に、シリコン・オン・インシュレータ(SOI)、シリコン・オン・サファイア(SOS)、およびシリコン・オン・石英などの複合層構造は、2枚のウエハを親密に接触させて配置し、それによるファンデワールスの力による結合を開始し、その後、結合を強化するための熱処理を行うことによって製造される。アニールは、末端のシラノール基を2つの界面間のシロキサン結合に変換し、それにより結合を強化する。
アニール後に、接続された構造は更に処理されて、ドナーウエハの相当の部分が除去されて、層移転が達成される。例えば、しばしばバックエッチSOI(即ちBESOI)と呼ばれるエッチングや研磨のようなウエハ薄膜化技術が使用され、シリコンウエハがハンドルウエハに結合されて、続いてハンドルウエハの上に薄いシリコン層が残るまで、シリコンウエハがゆっくりエッチングされる。例えば、米国特許第5,189,500号を参照のこと。その開示は、その全体が記載されているかのように参照により本明細書に組み込まれる。この方法は、時間とコストがかかり、基板の1つを浪費し、一般に、数ミクロンよりも薄い層では適切な厚さの均一性が得られない。
層移転を達成する他の一般的な方法は、水素注入とそれに続く熱的に誘導された層分割を利用する。粒子(原子またはイオン化された原子、例えば、水素原子または水素原子とヘリウム原子の組み合わせ)が、ドナーウエハの表面から下方に所定の深さで注入される。
続いて、ドナーウエハの表面をハンドルウエハに結合し、親水性結合工程を経て結合ウエハを形成する。結合に先立って、ドナーウエハおよび/またはハンドルウエハは、ウエハの表面を例えば酸素または窒素を含むプラズマに曝すことによって活性化される。プラズマへの曝露は、しばしば表面活性化と呼ばれるプロセスで表面の構造を変更し、この活性化プロセスは、ドナーウエハおよびハンドルウエハの一方または両方の表面を親水性にする。ウエハの表面は、SC1洗浄またはフッ化水素酸のような湿式処理によってさらに化学的に活性化できる。湿式処理およびプラズマ活性化は、いずれの順序で行われてもよいし、ウエハは1つの処理のみを受けてもよい。続いて、ウエハは一緒にプレスされ、そこに結合が形成される。この結合は、ファンデルワールス力に起因する比較的弱い結合であり、さらなる処理が起こり得る前に強化されなければならない。
いくつかのプロセスでは、ドナーウエハとハンドルウエハ(即ち、結合されたウエハ)との間の親水性結合は、結合されたウエハペアを加熱またはアニールすることによって強化される。いくつかのプロセスにおいて、ウエハ結合は、約300℃と約500℃の間のような低温で発生してもよい。いくつかのプロセスでは、ウエハ結合は、約800℃と約1100℃の間のような高温で発生してもよい。高温になると、ドナーウエハとハンドルウエハの隣接する表面の間に共有結合が形成され、ドナーウエハとハンドルウエハの間の結合が固化される。結合したウエハの加熱またはアニールと同時に、ドナーウエハに先に埋め込まれたパーティクルが劈開面を弱める。
続いて、結合ウエハから、ドナーウエハの一部が劈開面に沿って分離(すなわち、劈開)され、SOIウエハが形成される。劈開は、ドナーウエハの一部を結合ウエハから引き離すために、機械的な力が結合ウエハの反対側に垂直に加えられる固定具の中に結合ウエハを置くことによって行われてもよい。いくつかの方法によれば、機械的な力を加えるために吸盤が利用される。ドナーウエハの一部の分離は、劈開面に沿ってクラックの伝播を開始するために、劈開面で結合ウエハのエッジに機械的なくさびを適用することによって開始される。その後、吸盤によって加えられた機械的な力によって、ドナーウエハの一部が結合ウエハから引き離され、SOIウエハが形成される。
他の方法によれば、代わりに、結合されたペアは、ドナーウエハの一部を結合されたウエハから分離するために、一定期間にわたって高温に曝されてもよい。高温に曝されることにより、劈開面に沿ったクラックの開始および伝播が生じ、これによりドナーウエハの一部が分離される。クラックは、注入されたイオンからのボイドの形成により形成され、オストワルド熟成により成長する。ボイドは水素とヘリウムで満たされる。このボイドがプレートレット(platelet)となる。プレートレット内の加圧されたガスがマイクロキャビティやマイクロクラックを伝搬し、注入面のシリコンを弱める。適切なタイミングでアニールを停止すれば、弱化した結合ウエハは機械的なプロセスによって切断されるであろう。しかし、熱処理がより長い期間および/またはより高い温度で継続される場合、マイクロクラックの伝播は、すべてのクラックが劈開面に沿って合体するレベルに達し、それによってドナーウエハの一部が分離される。この方法は、移転された層をより均一にし、ドナーウエハの再利用を可能にするが、典型的には、注入および結合されたペアを約500℃の温度に加熱する必要がある。
本発明は、単結晶シリコンドナー基板からハンドル基板にシリコン層を移転する方法に関し、その方法は以下の工程:(a)単結晶シリコンドナー基板の表面と接触する二酸化シリコン層を通って、そして単結晶シリコンドナー基板の表面を通って二酸化シリコン層を介してH2
+イオン、H+イオン、またはH2
+イオンとH+イオンの組み合わせを注入する工程であって、単結晶シリコンドナー基板は、一方が表面であり他方が裏面である2つの主要な平行な面、表面と裏面とを結合する周縁部、表面と裏面との間の中心面、表面に垂直な中心軸、および表面と裏面との間のバルク領域を有する工程、(b)単結晶シリコンドナー基板の表面と接触している二酸化シリコン層を通って、単結晶シリコンドナー基板の表面を通って、He+イオンを注入する工程、(c)イオン注入された単結晶シリコンドナー基板を、単結晶シリコンドナー基板にダメージ層を形成するのに十分な温度と時間でアニールする工程、(d)単結晶シリコンドナー基板の表面と接触する二酸化シリコン層を、ハンドル基板に接触する誘電体層に結合し、これにより多層基板を準備する工程、(e)多層基板をアニールする工程、および(f)アニールされた多層基板を単結晶シリコンドナー基板中のダメージ層で劈開し、これにより約500オングストロームから約2500オングストロームの間の厚さを有するシリコン層を単結晶シリコンドナー基板からハンドル基板に移転する工程、を含むことを特徴とする。
他の目的および特徴は、以下において一部は明らかになり一部は指摘されるであろう。
完全空乏型シリコン・オン・インシュレータ(FD-SOI)構造は、埋め込み酸化物層(BOX)上のシリコンの極薄層に依存する。埋め込み酸化物層は、従来の厚さ(100~200ナノメートルのオーダー)であってもよく、また、例えば10~25ナノメートルの間の極薄であってもよい。非常に薄いシリコン層が、CMOSデバイスのトランジスタゲート(トランジスタの本体)の下のシリコンから、電荷を完全に無くすことができる。このように、本発明は、非常に薄いシリコン層をドナー基板からハンドル基板に移転する方法に関する。
本発明によれば、比較的薄いシリコンデバイス層を有する半導体・オン・インシュレータ複合構造(SOI、例えば、シリコン・オン・インシュレータ複合構造)を作製するための方法が提供される。いくつかの具体例では、SOI構造は、比較的薄い誘電体層、例えば、埋め込む酸化物層をさらに含む。いくつかの具体例では、それゆえに、本発明は、約500オングストロームから約2500オングストロームの間の厚さの薄いシリコン層をドナー基板からハンドル基板上に移転する方法に関する。本発明のいくつかの具体例によれば、水素(H2
+および/またはH+)イオンおよびヘリウム(He+)イオンが、低イオンエネルギーでドナー基板に共注入される。共注入されたドナー基板をアニールすることにより、ドナー基板にダメージ層が形成される。ダメージ層の深さは、ハンドル基板上に移転されたシリコンの層の厚さを決定する。
薄い層の移転を達成するために、気体イオンの注入エネルギーは、特に、ドナーウエハ上の酸化物層が薄い場合(例えば、数百オングストローム)には、低く保たれる。薄いシリコンデバイス層を移転することで、完全に空乏化したSOI構造(FD-SOI)の作製が可能になる。FD-SOIに基づく低電力、高性能CMOSアプリケーションでは、シリコンデバイス層の厚さと埋め込む酸化物層の厚さを制限する必要がある。薄い層は、イオン注入の間にビームエネルギーを制限することによって移転されてもよい。さらに、いくつかの具体例では、注入量を低減することにより、製造コストがさらに低減される。
I.半導体ドナー基板および半導体ハンドル基板
本発明で使用する基板は、半導体ドナー基板、例えば単結晶半導体ドナーウエハと、半導体ハンドル基板、例えば単結晶半導体ハンドルウエハとを含む。半導体・オン・インシュレータ複合構造における半導体デバイス層は、半導体ドナー基板に由来する。
本発明で使用する基板は、半導体ドナー基板、例えば単結晶半導体ドナーウエハと、半導体ハンドル基板、例えば単結晶半導体ハンドルウエハとを含む。半導体・オン・インシュレータ複合構造における半導体デバイス層は、半導体ドナー基板に由来する。
図1A~1Fは、本発明のいくつかの具体例にかかりプロセスフローを示す。図1Aを参照して、例示的で非限定的な半導体ドナー基板100、例えば単結晶半導体ドナーウエハが描かれている。一般に、単結晶半導体ドナー基板100は、2つの主要な、一般に平行な表面を含む。平行な面の一方は、単結晶半導体ドナー基板100の表面102であり、他方の平行な面は、単結晶半導体ドナー基板100の裏面104である。単結晶半導体ドナー基板100は、表面102および裏面104を結合する周縁部106を含む。単結晶半導体ドナー基板100は、2つの主要な概ね平行な表面102および裏面104に垂直で、また、表面102および裏面104の間の中間点によって定義される中心面110にも垂直な、中心軸108を含む。単結晶半導体ドナー基板100は、2つの主要な、一般的に平行な表面102および裏面104の間にバルク領域を含む。半導体ウエハ、例えばシリコンウエハは、典型的には、いくつかの総厚さ変動(TTV)、反り、および弓を有するので、表面102上のすべての点と裏面104上のすべての点との間の中心面110を定義する中間点は、正確には平面内に収まらない場合がある。しかしながら、実質的な問題として、TTV、反り、および弓は、典型的には非常にわずかであり、近似的には、中間点は表面102と表面104との間で約等距離にある架空の中心面110内に落ちると言うことができる。
ここに記載されるような操作に先立って、単結晶半導体ドナー基板100の表面102および裏面104は、実質的に同一であってもよい。単に便宜上および一般的に、本発明の方法の操作が実行される面を区別するために、面は「表面」または「裏面」と呼ばれる。本発明の文脈において、単結晶半導体ドナー基板100の「表面」とは、そこを通ってイオンが注入される基板の主要面を指す。表面は、結合構造体の内面となる。したがって、単結晶半導体ドナー基板100の「裏面」とは、結合構造体の外面となる主要面を言う。同様に、ハンドル基板の「表面」とは、結合構造体の内面となる主要面を言い、ハンドル基板の「裏面」とは、結合構造体の外面となる主要面を言う。従来の結合および劈開工程が完了すると、単結晶半導体ドナー基板は、半導体・オン・インシュレータ(例えば、シリコン・オン・インシュレータ)複合構造体の半導体デバイス層を形成する。
ハンドル基板および単結晶半導体ドナー基板は、単結晶半導体ウエハであってもよい。好ましい具体例では、半導体ウエハは、シリコン、シリコンカーバイド、シリコンゲルマニウム、ガリウムヒ素、窒化ガリウム、リン化インジウム、インジウムガリウムヒ素、ゲルマニウム、およびそれらの組み合わせからなる群から選択される材料を含む。ハンドルウエハは、さらに、サファイア、石英、またはガラスを含んでも良い。本発明の単結晶半導体ウエハ、例えば、単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハは、典型的には、少なくとも約150mm、少なくとも約200mm、少なくとも約300mm、または少なくとも約450mmの公称直径を有する。ウエハの厚さは、約100マイクロメートルと約5000マイクロメートルの間、例えば約100マイクロメートルと約1500マイクロメートルの間、例えば約250マイクロメートルと約1500マイクロメートルの間、例えば約300マイクロメートルと約1000マイクロメートルの間、好適には約500マイクロメートルと約1000マイクロメートルの範囲内で変化し得る。いくつかの特定の具体例では、ウエハの厚さは、約725マイクロメートルであってもよい。いくつかの特定の具体例では、ウエハの厚さは、約775マイクロメートルであってもよい。
特に好ましい具体例では、単結晶半導体ウエハは、従来のチョクラルスキー結晶成長法またはフロートゾーン成長法に従って成長された単結晶インゴットからスライスされた単結晶シリコンウエハを含む。標準的なシリコンスライス、ラッピング、エッチング、および研磨技術と同様にこのような方法は、例えば、F. Shimura, Semiconductor Silicon Crystal Technology, Academic Press, 1989, and Silicon Chemical Etching, (J. Grabmaier ed.) Springer-Verlag, N.Y., 1982(参照により本明細書に組み込まれる)に開示されている。好ましくは、ウエハは、当業者に知られている標準的な方法によって研磨され、洗浄される。例えば、W.C. O’Maraら、Handbook of Semiconductor Silicon Technology、Noyes Publicationsを参照のこと。所望であれば、ウエハは、例えば、標準的なSC1(5部の水:1部の水酸化アンモニウム水溶液(29重量%):1部の過酸化水素水溶液(30重量%))/SC2溶液(6部の水:1部の水性塩酸(37重量%):1部の水性過酸化水素(30重量%))で洗浄することができる。いくつかの具体例では、本発明の単結晶シリコンウエハは、従来のチョクラルスキー(「Cz」)結晶成長法に従って成長した単結晶インゴットからスライスされた単結晶シリコンウエハであり、典型的には、少なくとも約150mm、少なくとも約200mm、少なくとも約300mm、または少なくとも約450mmの公称直径を有する。好ましくは、単結晶シリコンハンドルウエハおよび単結晶シリコンドナーウエハの両方が、傷や大きな粒子などの表面欠陥がない鏡面研磨された表面仕上げを有する。ウエハの厚さは、約250マイクロメートルから約1500マイクロメートルまで、例えば約300マイクロメートルから約1000マイクロメートルまで、好適には約500マイクロメートルから約1000マイクロメートルまでの範囲内で変化してもよい。いくつかの特定の具体例では、ウエハの厚さは、約725マイクロメートルから約800マイクロメートルの間、例えば約750マイクロメートルから約800マイクロメートルの間の範囲内であってもよい。いくつかの具体例では、ウエハの厚さは、約725マイクロメートルであってもよい。いくつかの具体例では、ウエハの厚さは、約775マイクロメートルであってもよい。
いくつかの具体例では、単結晶半導体ウエハ、すなわち、単結晶半導体ハンドルウエハおよび単結晶半導体ドナーウエハは、一般的にチョクラルスキー成長法によって達成される濃度の侵入型の酸素を含む。いくつかの具体例では、単結晶半導体ウエハは、約4PPMAから約18PPMAの間の濃度の酸素を含む。いくつかの具体例では、半導体ウエハは、約10PPMAから約35PPMAの間の濃度の酸素を含む。いくつかの具体例では、単結晶シリコンウエハは、約10PPMAを超えない濃度の酸素を含む。侵入型酸素は、SEMI MF 1188-1105に従って測定してもよい。
単結晶半導体ドナー基板100およびハンドル基板は、チョクラルスキー法またはフロートゾーン法によって得られる任意の抵抗率を有してもよい。したがって、単結晶半導体ドナー基板100およびハンドル基板の抵抗率は、本発明の構造の最終用途/応用の要件に基づく。それゆえに、抵抗率は、ミリオーム以下からメガオーム以上まで変化してもよい。いくつかの具体例では、単結晶半導体ドナー基板100は、アンドープである。いくつかの具体例では、ハンドル基板100は、アンドープである。いくつかの具体例では、単結晶半導体ドナー基板100は、p型またはn型のドーパントを含む。いくつかの具体例では、ハンドル基板100は、p型またはn型ドーパントを含む。好適なドーパントとしては、ホウ素(p型)、ガリウム(p型)、アルミニウム(p型)、インジウム(p型)、リン(n型)、アンチモン(n型)、およびヒ素(n型)が挙げられる。ドーパント濃度は、単結晶半導体ドナー基板の所望の抵抗率に基づいて選択される。
いくつかの具体例では、単結晶半導体ドナー基板100は、約100オーム・cm未満、約50オーム・cm未満、約1オーム・cm未満、約0.1オーム・cm未満、またはさらには約0.01オーム・cm未満のような比較的低い最小バルク抵抗率を有する。いくつかの具体例では、単結晶半導体ドナー基板100は、約100オーム・cm未満、または約1オーム・cmと約100オーム・cmの間のような、比較的低い最小バルク抵抗率を有する。低抵抗ウエハは、ボロン(p型)、ガリウム(p型)、アルミニウム(p型)、インジウム(p型)、リン(n型)、アンチモン(n型)、およびヒ素(n型)などの電気的に活性なドーパントを含んでもよい。
いくつかの具体例では、単結晶半導体ドナー基板100は、比較的高い最小バルク抵抗率を有する。高抵抗ウエハは、一般に、チョクラルスキー法またはフロートゾーン法によって成長した単結晶インゴットからスライスされる。高抵抗ウエハは、一般的に非常に低い濃度で、ホウ素(p型)、ガリウム(p型)、アルミニウム(p型)、インジウム(p型)、リン(n型)、アンチモン(n型)、ヒ素(n型)などの電気的に活性なドーパントを含んでもよい。Cz成長したシリコンウエハは、結晶成長中に取り込まれた酸素に起因する熱ドナーを全滅させるために、約600℃から約1000℃の温度で熱アニールを受けてもよい。いくつかの具体例では、単結晶半導体ハンドルウエハは、少なくとも約100オーム・cmまたは少なくとも約500オーム・cm、例えば約100オーム・cmと約100,000オーム・cmとの間、または約500オーム・cmと約100,000オーム・cmとの間、または約1000オーム・cmと約100,000オーム・cmとの間、または約500オーム・cmと約10,000オーム・cmの間、または約750オーム・cmと約10,000オーム・cmの間、約1000オーム・cmと約10,000オーム・cmの間、約1000オーム・cmと約6000オーム・cmの間、約2000オーム・cmと約10,000オーム・cmの間、約3000オーム・cmと約10,000オーム・cmの間、または約3000オーム・cmと約5000オーム・cmの間の最小バルク抵抗率を有する。いくつかの好ましい具体例では、単結晶半導体ハンドルウエハは、約1000オーム・cmと約6000オーム・cmとの間のバルク抵抗率を有する。高抵抗ウエハを準備するための方法は、当技術分野で知られており、そのような高抵抗ウエハは、商業的な供給者、例えばSunEdison Semiconductor Ltd. (St. Peters, MO; 以前のMEMC Electronic Materials, Inc.)から得られる。
単結晶半導体ドナー基板100は、単結晶シリコンを含んでもよい。単結晶半導体ドナー基板100は、(100)、(110)、または(111)のいずれかの結晶配向を有してもよく、結晶配向の選択は、構造体の最終用途によって決定されてもよい。
任意に、単結晶半導体ドナー基板100の表面102、裏面104、または両方の面は、当該技術分野で知られている方法に従って酸化されてもよい。酸化は、熱酸化(この場合、堆積した半導体材料膜の一部が消費される)、CVD酸化物堆積、またはSC1/SC2洗浄液のような標準洗浄液への曝露など、当技術分野で知られている方法によって達成されてもよい。単結晶半導体ドナー基板100は、ASM A400またはASM A400XTのような炉内で熱酸化されてもよい。温度は、約750℃から約1100℃の範囲、例えば約800℃から約1200℃の間の酸化雰囲気であってもよい。酸化雰囲気は、ArまたはN2などの不活性ガスとO2との混合物であってもよい。酸素含有量は、1から10%、またはそれ以上の範囲で変化してもよい。いくつかの具体例では、酸化周囲雰囲気は、100%まででもよい(「乾燥酸化」)。いくつかの具体例では、周囲雰囲気は、ArまたはN2などの不活性ガスと、O2および水蒸気などの酸化性ガスとの混合物を含んでも良い(「湿式酸化」)。例示的な具体例では、ドナーウエハは、ASM A400またはASM A400XTのような垂直炉に装填されてもよい。温度は、N2およびO2の混合物で酸化温度にランプされる。所望の温度で水蒸気をガス流に導入する。所望の酸化膜厚が得られた後、水蒸気およびO2をオフにして、炉の温度を下げ、ウエハを炉から取り出す。単結晶半導体ドナー基板100が単結晶シリコンドナー基板である具体例では、酸化層120は二酸化シリコンを含む。図1Bを参照のこと。表面102、裏面104、またはその両方の上の酸化層120は、約100オングストロームと約1000オングストロームの間、例えば約100オングストロームと約700オングストロームの間、または約100オングストロームと約500オングストロームの間、または約100オングストロームと約250オングストロームの間であってもよい。
いくつかの具体例では、酸化層120は、比較的薄い、例えば、約5オングストロームと約25オングストロームの間、例えば、約10オングストロームと約15オングストロームの間などである。薄い酸化層は、SC1/SC2洗浄液のような標準的な洗浄液に曝露することによって、半導体ウエハの両面で得ることができる。いくつかの具体例では、SC1溶液は、5部の脱イオン水、1部の水性NH4OH(水酸化アンモニウム、NH329重量%)、および1部の水性H2O2(過酸化水素、30重量%)を含む。いくつかの具体例では、ハンドルウエハは、酸化剤を含む水溶液、例えばSC2水溶液に曝露することによって酸化されてもよい。いくつかの具体例では、SC2溶液は、5部の脱イオン水、1部の水性HCl(塩酸、39重量%)、および1部の水性H2O2(過酸化水素、30%)を含む。
II.イオン注入
イオン注入は、Applied Materials Quantum II、Quantum LEAP、またはQuantum Xのような市販の装置で実施されてもよい。いくつかの具体例によれば、注入されるイオンは、H+および/またはH2 +イオンと、He+イオンとの組み合わせを含む。H+および/またはH2 +イオンは、He+イオンが注入される前に注入されてもよく、He+イオンが注入された後に注入されてもよく、またはH+イオンおよび/またはH2 +イオンは、He+イオンと同時に注入されてもよい。イオン注入は、半導体ドナー基板にダメージ層を形成するのに十分な密度と時間で行われる。図1Cを参照して、イオン注入は、単結晶半導体ドナー基板100の酸化層120および表面102を通って行われ、単結晶半導体ドナー基板100は、ピーク深さ(D1)でH+および/またはH2 +イオンを含み、ピーク深さ(D2)でHe+イオンを含む。なお、ピーク深さ(D1)および(D2)は、説明のためのものであり、縮尺とはみなされない。ピーク深さ(D1)および(D2)の長さは、単結晶シリコンドナー基板100の表面102から中心軸108に沿って測定される。注入深さは、最終的なSOI構造における単結晶半導体デバイス層の厚さを決定する。
イオン注入は、Applied Materials Quantum II、Quantum LEAP、またはQuantum Xのような市販の装置で実施されてもよい。いくつかの具体例によれば、注入されるイオンは、H+および/またはH2 +イオンと、He+イオンとの組み合わせを含む。H+および/またはH2 +イオンは、He+イオンが注入される前に注入されてもよく、He+イオンが注入された後に注入されてもよく、またはH+イオンおよび/またはH2 +イオンは、He+イオンと同時に注入されてもよい。イオン注入は、半導体ドナー基板にダメージ層を形成するのに十分な密度と時間で行われる。図1Cを参照して、イオン注入は、単結晶半導体ドナー基板100の酸化層120および表面102を通って行われ、単結晶半導体ドナー基板100は、ピーク深さ(D1)でH+および/またはH2 +イオンを含み、ピーク深さ(D2)でHe+イオンを含む。なお、ピーク深さ(D1)および(D2)は、説明のためのものであり、縮尺とはみなされない。ピーク深さ(D1)および(D2)の長さは、単結晶シリコンドナー基板100の表面102から中心軸108に沿って測定される。注入深さは、最終的なSOI構造における単結晶半導体デバイス層の厚さを決定する。
いくつかの具体例では、この方法は、水素イオン(例えば、H2
+イオン、H+イオン、またはH2
+イオンとH+イオンの組み合わせ)を、単結晶ドナー基板の表面から中心面に向かって測定される平均深さ(D1)まで、単結晶ドナー基板の表面を通って注入する工程を含む。注入された水素イオンの平均深さ(D1)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定した場合、約100オングストロームと約4000オングストロームの間、約100オングストロームと約3000オングストロームの間、または約500オングストロームと約3000オングストロームの間、または約500オングストロームと約2500オングストロームの間の範囲であってもよい。いくつかの具体例では、H2
+イオン注入量は、約4.3×1015ions/cm2と約1.1×1016ions/cm2の間、または約6.8×1015ions/cm2と約1.1×1016ions/cm2の間であり、注入エネルギーは、約10Kevと約40Kevの間、例えば約20Kevと約40Kevの間、または約25Kevと約35Kevの間、例えば約16Kevまたは約32Kevである。いくつかの具体例では、H2
+イオン注入量は、約4.3×1015ions/cm2と約1.1×1016ions/cm2の間、または約6×1015ions/cm2と約1.1×1016ions/cm2の間の範囲であってもよく、注入融エネルギーは、約20Kevと約40Kevの間、または約25Kevと約35Kevの間、例えば約16Kevまたは約32Kevであっても良い。いくつかの具体例では、H2
+イオン注入量は、約5.9×1015ions/cm2から約6.7×1015ions/cm2の範囲であってもよく、注入エネルギーで、約10Kevと約30Kevの間、例えば約15Kevと約20Kevの間、例えば約16Kevであってもよい。いくつかの具体例では、H+イオン注入量は、約5×1015ions/cm2と約2×1016ions/cm2の間で、注入エネルギーは、約5KeVと約20KeVの間、例えば約10KeVと約20KeVの間、例えば約16KeVでも良い。いくつかの具体例では、H+イオン注入量は、約1.1×1016ions/cm2から約2×1016ions/cm2の範囲であってもよく、注入エネルギーは、約5Kevと約20Kevの間、例えば約10Kevと約20Kevの間、例えば約16Kevであっても良い。いくつかの具体例では、H+イオン注入量は、約6.1×1015 ions/cm2から約6.8×1015ions/cm2の範囲であってもよく、注入エネルギーは、約5Kevと約20Kevの間、例えば約10Kevと約20Kevの間、例えば約16Kevであっても良い。いくつかの具体例では、H2
+イオンおよびH+イオンの組み合わせは、上述の注入範囲およびエネルギーの範囲内で、表面から中心面に向かって測定される平均深さ(D1)に注入される。
いくつかの具体例では、この方法は、ヘリウムイオン(例えば、He+イオン)を、単結晶ドナー基板の表面102から中心軸108に沿って測定される平均深さ(D2)に、単結晶ドナー基板の表面を通って注入する工程を含む。注入されたヘリウムイオンの平均深さ(D2)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定した場合、約100オングストロームから約4000オングストローム、約100オングストロームから約3000オングストローム、または約500オングストロームと約3000オングストロームの間、または約500オングストロームと約2500オングストロームの間の範囲であってもよい。いくつかの具体例では、総ヘリウムイオン注入量は、約6×1015ions/cm2と約2×1016ions/cm2の間、約6×1015ions/cm2から約1.3×1016ions/cm2、約6.3×1015ions/cm2から約1.1×1016イオン/cm2、約6.6×1015ions/cm2から約8×1015ions/cm2であっても良く、注入エネルギーは、約5Kevと約30Kevの間、例えば約10Kevと約25Kevの間、または約15Kevと約25Kevの間、例えば約22Kevの間であってもよい。いくつかの具体例では、総ヘリウムイオン注入量は、約6×1015ions/cm2と約2×1016ions/cm2の間、約6×1015ions/cm2から約1.3×1016ions/cm2、例えば、約6.3×1015ions/cm2から約1.1×1016ions/cm2、約6.6×1015ions/cm2から約8×1015ions/cm2であってもよく、注入エネルギーは、約5Kevと約30Kevの間、例えば約10Kevと約25Kevの間、または約15Kevと約25Kevの間、例えば約22Kevであってもよい。いくつかの具体例では、総ヘリウムイオン注入量は、約6×1015ions/cm2から約2×1016ions/cm2、約6×1015ions/cm2から約1.3×1016ions/cm2、例えば約6.3×1015ions/cm2から約1.1×1016ions/cm2、約6.6×1015ions/cm2から約8×1015ions/cm2、または約6.6×1015ions/cm2から約7×1015ions/cm2であってもよく、注入エネルギーは、約5Kevと約20Kevの間、例えば約5Kevと約15Kevの間、例えば約11Kevであってもよい。
好ましくは、H2
+イオン、H+イオン、またはH2
+イオンとH+イオンの組み合わせのピーク密度(D1)と、He+イオンのピーク密度(D2)とは、互いに約1000オングストローム以内、互いに約600オングストローム以内、または互いに約500オングストローム以内、互いに約450オングストローム以内、互いに約400オングストローム以内、互いに約300オングストローム以内、または互いに約200オングストローム以内の範囲内である。
いくつかの具体例では、単結晶半導体ドナーウエハ、例えば単結晶シリコンドナーウエハを、注入後に、洗浄することが好ましい。いくつかの好ましい具体例では、洗浄は、Piranha洗浄(硫酸および過酸化水素の混合物)に続いて、DI水リンスおよびSC1(水:水酸化アンモニウム水溶液:過酸化水素水溶液の5:1:1の比率での混合物)およびSC2(水:水酸化アンモニウム水溶液:過酸化水素水溶液の6:1:1の比率での混合物)を用いた洗浄を含むことができる。
III.アニール
本発明のいくつかの具体例では、イオン注入された単結晶半導体ドナー基板100は、単結晶半導体ドナー基板中に熱的に活性化されたダメージ層または開裂面130を形成するのに十分な温度でアニールされる。このアニールは、結合前に行われる。低い注入エネルギーを用いることにより、ダメージ層130は、約500オングストロームから約2500オングストロームの間の厚さのような、薄いシリコン層をハンドル基板に移転することを可能にする深さで発生する。
本発明のいくつかの具体例では、イオン注入された単結晶半導体ドナー基板100は、単結晶半導体ドナー基板中に熱的に活性化されたダメージ層または開裂面130を形成するのに十分な温度でアニールされる。このアニールは、結合前に行われる。低い注入エネルギーを用いることにより、ダメージ層130は、約500オングストロームから約2500オングストロームの間の厚さのような、薄いシリコン層をハンドル基板に移転することを可能にする深さで発生する。
好適なツールの例は、Blue Mモデルのような単純なBox炉であってもよい。いくつかの好ましい具体例では、イオン注入単結晶半導体ドナー基板は、約200℃から約350℃の温度、約225℃から約350℃の温度、例えば約250℃から約300℃の間の温度でアニールされる。熱アニールは、約10分から約10時間、例えば約10分から約2時間、または約10分から約60分の間で行われてもよい。これらの温度範囲内での熱アニールは、熱的に活性化された開裂面130を形成するのに十分である。劈開面130を活性化するための熱アニールの後、単結晶半導体ドナー基板の表面は、好ましくは洗浄される。いくつかの好ましい具体例では、洗浄は、Piranha洗浄(硫酸および過酸化水素の混合物)に続いて、DI水リンスおよびSC1(水:水酸化アンモニウム水溶液:過酸化水素水溶液を5:1:1の比率で混合したもの)およびSC2(水:塩酸水溶液:過酸化水素水溶液を6:1:1の比率で混合したもの)の洗浄を含むことができる。
IV.プラズマ活性化
いくつかの具体例では、イオン注入およびアニールされた単結晶半導体ドナー基板は、酸素プラズマおよび/または窒素プラズマ表面活性化を受ける。いくつかの具体例では、酸素プラズマ表面活性化ツールは、EVG(登録商標)810LT Low Temp Plasma Activation SystemなどのEV Groupから入手可能な市販のツールである。イオン注入され、任意的に洗浄された単結晶半導体ドナーウエハはチャンバに装填される。チャンバ内を真空にし、酸素ガス源および/または窒素ガス源をアルゴンなどのキャリアガス中で大気圧以下の圧力に戻し、それによりプラズマを発生させる。酸素および/または水は、プラズマ酸化物処理に適したソースガスである。アンモニアおよび/または窒素および/または一酸化窒素(NO)および/または亜酸化窒素(N2O)ガスは、プラズマ窒化物処理のための適切なソースガスである。酸窒化物プラズマ活性化は、周囲雰囲気中に酸素ガス源および窒素ガス源を含んでもよい。単結晶半導体ドナーウエハは、約1秒から約120秒までの範囲であってもよい所望の時間、このプラズマに曝される。酸素または窒素プラズマ表面酸化は、単結晶半導体ドナー基板の表面を親水性にしてハンドル基板への結合に適合させるために行われる。プラズマ活性化後、活性化された表面を脱イオン水で洗浄する。その後、ウエハは、結合前にスピンドライされる。
いくつかの具体例では、イオン注入およびアニールされた単結晶半導体ドナー基板は、酸素プラズマおよび/または窒素プラズマ表面活性化を受ける。いくつかの具体例では、酸素プラズマ表面活性化ツールは、EVG(登録商標)810LT Low Temp Plasma Activation SystemなどのEV Groupから入手可能な市販のツールである。イオン注入され、任意的に洗浄された単結晶半導体ドナーウエハはチャンバに装填される。チャンバ内を真空にし、酸素ガス源および/または窒素ガス源をアルゴンなどのキャリアガス中で大気圧以下の圧力に戻し、それによりプラズマを発生させる。酸素および/または水は、プラズマ酸化物処理に適したソースガスである。アンモニアおよび/または窒素および/または一酸化窒素(NO)および/または亜酸化窒素(N2O)ガスは、プラズマ窒化物処理のための適切なソースガスである。酸窒化物プラズマ活性化は、周囲雰囲気中に酸素ガス源および窒素ガス源を含んでもよい。単結晶半導体ドナーウエハは、約1秒から約120秒までの範囲であってもよい所望の時間、このプラズマに曝される。酸素または窒素プラズマ表面酸化は、単結晶半導体ドナー基板の表面を親水性にしてハンドル基板への結合に適合させるために行われる。プラズマ活性化後、活性化された表面を脱イオン水で洗浄する。その後、ウエハは、結合前にスピンドライされる。
V.結合構造の準備
図1Eを参照すると、開裂面またはダメージ層130を有する単結晶半導体ドナー基板100の表面102上の酸化層120が、次に、これらの表面を親密に接触させることにより、半導体ハンドル基板200の主要な表面に結合される。いくつかの具体例では、半導体ハンドル基板200は、誘電体層を含む。誘電体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの任意の組み合わせから選択される絶縁材料を含んでもよい。いくつかの具体例では、誘電体層は、少なくとも約1ナノメートルの厚さ、または少なくとも約10ナノメートルの厚さ、例えば約10ナノメートルと約10,000ナノメートルの間、約10ナノメートルと約5,000ナノメートルの間、約50ナノメートルと約500ナノメートルの間、または約100ナノメートルと約400ナノメートルの間、例えば約50ナノメートル、約75ナノメートル、約85ナノメートル、約100ナノメートル、約150ナノメートル、約175ナノメートル、または約200ナノメートルのような厚さを有しても良い。誘電体層は、約100オングストロームと約1000オングストロームの間、例えば約100オングストロームと約700オングストロームの間、または約100オングストロームと約500オングストロームの間、または約100オングストロームと約250オングストロームの間であってもよい。いくつかの具体例では、誘電体層は、約5オングストロームと約25オングストロームの間、例えば約10オングストロームと約15オングストロームの間などのように、はるかに薄い。
図1Eを参照すると、開裂面またはダメージ層130を有する単結晶半導体ドナー基板100の表面102上の酸化層120が、次に、これらの表面を親密に接触させることにより、半導体ハンドル基板200の主要な表面に結合される。いくつかの具体例では、半導体ハンドル基板200は、誘電体層を含む。誘電体層は、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、酸化ハフニウム、酸化チタン、酸化ジルコニウム、酸化ランタン、酸化バリウム、およびそれらの任意の組み合わせから選択される絶縁材料を含んでもよい。いくつかの具体例では、誘電体層は、少なくとも約1ナノメートルの厚さ、または少なくとも約10ナノメートルの厚さ、例えば約10ナノメートルと約10,000ナノメートルの間、約10ナノメートルと約5,000ナノメートルの間、約50ナノメートルと約500ナノメートルの間、または約100ナノメートルと約400ナノメートルの間、例えば約50ナノメートル、約75ナノメートル、約85ナノメートル、約100ナノメートル、約150ナノメートル、約175ナノメートル、または約200ナノメートルのような厚さを有しても良い。誘電体層は、約100オングストロームと約1000オングストロームの間、例えば約100オングストロームと約700オングストロームの間、または約100オングストロームと約500オングストロームの間、または約100オングストロームと約250オングストロームの間であってもよい。いくつかの具体例では、誘電体層は、約5オングストロームと約25オングストロームの間、例えば約10オングストロームと約15オングストロームの間などのように、はるかに薄い。
いくつかの具体例では、誘電体層は、1つ以上の絶縁層、例えば2つの絶縁層、3つの絶縁層、またはそれ以上の絶縁層を含んでもよい。各絶縁層は、二酸化ケイ素、窒化ケイ素、および酸窒化ケイ素からなる群から選択される材料を含んでも良い。それぞれの絶縁層は、少なくとも約1ナノメートルの厚さ、または少なくとも約10ナノメートルの厚さ、例えば約10ナノメートルと約10,000ナノメートルの間、約10ナノメートルと約5,000ナノメートルの間、約50ナノメートルと約500ナノメートルの間、または約100ナノメートルと約400ナノメートルの間、例えば約50ナノメートル、約75ナノメートル、約85ナノメートル、約100ナノメートル、約150ナノメートル、約175ナノメートル、または約200ナノメートルの間の厚さを有してもよい。
機械的結合は比較的弱いので、いくつかの具体例では、単結晶半導体ドナー基板100とハンドル基板200との間の結合を固めるために、結合構造体をさらにアニールしてもよい。本発明のいくつかの具体例では、結合構造体は、単結晶半導体ドナー基板に熱的に活性化された開裂面を形成するのに十分な温度でアニールされる。好適なツールの例は、Blue M型のような単純なBox炉かもしれない。いくつかの好ましい具体例では、結合構造体は、約200℃から約400℃の温度、例えば約300℃から約400℃の温度でアニールされる。熱アニールは、約10分から約10時間、例えば約10分から約60分の間の持続時間で行われてもよい。
いくつかの具体例では、アニールは、約0.5MPaと約200MPaの間、約0.5MPaと約100MPaの間、約0.5MPaと約50MPaの間、または約0.5MPaと約10MPaの間、または約0.5MPaと約5MPaの間などの比較的高い圧力で行われてもよい。従来の結合方法では、「オートクレーブ」によって温度が制限されている可能性が高い。これは、注入平面におけるプレートレットの圧力が外部等張圧を超えると発生する。したがって、従来のアニーリングでは、オートクレーブのために、約350℃から約400℃の間の結合温度に制限される可能性がある。注入および結合後のウエハは弱く保持されている。しかし、ウエハ間の隙間は、ガスの侵入や脱出を防ぐのに十分である。弱い結合は熱処理によって強化することができるが、注入時に形成された空洞にはガスが充満している。加熱している間に、キャビティ内のガスが加圧される。その圧力は、ドーズ量によっては、0.2~1GPaに達すると推定されている(Cherkashinら、J. Appl. Phys. 118, 245301 (2015))。圧力が臨界値を超えると、層は剥離する。これは、オートクレーブまたはサーマルクレーブと呼ばれる。これは、アニール中のより高い温度またはより長い時間を防止する。本発明のいくつかの具体例によれば、結合は、高い圧力、例えば約0.5MPaと約200MPaの間、例えば、約0.5MPaと約100MPaの間、例えば約0.5MPaと約50MPaの間、または約0.5MPaと約10MPaの間、または約0.5MPaと約5MPaの間で行われ、それにより、高い温度での結合が可能になる。いくつかの具体例では、結合構造体は、約300℃から約700℃の温度、約400℃から約600℃の温度、例えば約400℃と約450℃の間、またはさらには約450℃と約600℃の間、または約350℃と約450℃の間の温度でアニールされる。熱バジェットを増加させることは、結合強度に正の効果をもたらす。熱アニールは、約0.5時間から約10時間、例えば約0.5時間と約3時間の間、好ましくは約2時間の間の時間で行われてもよい。これらの温度範囲内での熱アニールは、熱的に活性化された開裂面を形成するのに十分である。従来の結合アニールでは、ロールオフ(roll off)のために、ハンドルウエハとドナーウエハの両方のエッジが遠く離れた位置になることがある。この領域では層移転が起こらない。これをテラスと呼ぶ。加圧ボンディングでは、このテラスを減少させ、SOI層をさらにエッジに向かって延ばすことが期待される。このメカニズムは、トラップされた空気のポケットが圧縮され、外側に「ジッパー」されることに基づく。剥離面を活性化するための熱アニールの後、結合構造体は劈開されてもよい。
熱アニール後、単結晶半導体ドナー基板100とハンドル基板200との間の結合は、劈開面での結合構造体の劈開を介して層移転を開始するのに十分強い。劈開は、当該技術分野で知られている技術に従って行われてもよい。いくつかの具体例では、結合構造体は従来の劈開ステーション内に配置され、一方の側で静止した吸盤に貼着され、他方の側でヒンジアーム上の追加の吸盤によって貼着されてもよい。吸盤の取り付け部付近でクラックが発生し、可動アームがヒンジ部を中心に回転してウエハを劈開する。劈開は、半導体ドナーウエハの一部を除去し、これにより半導体・オン・インシュレータ複合構造体の上に、単結晶半導体デバイス層300、好ましくはシリコンデバイス層を残す。図1Fを参照のこと。本発明の方法は、ドナー基板からハンドル基板へのシリコンの薄い層の移転を可能にする。従って、いくつかの具体例では、シリコン層は、約500オングストロームと約2500オングストロームの間の厚さを有する。
劈開後、移転されたデバイス層300とハンドル基板との間の結合をさらに強化するために、劈開された構造体はさらに高温アニールを受けてもよい。好適なツールの例は、ASM A400のような垂直炉であってもよい。いくつかの好ましい具体例では、結合構造体は、約1000℃から約1200℃の温度、好ましくは約1000℃の温度でアニールされる。熱アニールは、約0.5時間から約8時間、好ましくは約2時間から約4時間行われてもよい。これらの温度範囲内での熱アニールは、移転されたデバイス層と単結晶半導体ハンドル基板との間の結合を強化するのに十分である。
劈開および高温アニールの後、結合された構造体は、表面から薄い熱酸化物および清浄な微粒子を除去するように設計された洗浄工程を受けてもよい。いくつかの具体例では、単結晶半導体デバイス層は、キャリアガスとしてH2を使用する水平流シングルウエハエピタキシャルリアクタ内で気相HClエッチングプロセスを受けることにより、所望の厚さおよび平滑性にしてもよい。
いくつかの具体例では、エピタキシャル層が、移転された単結晶半導体デバイス層300上に堆積されてもよい。堆積されたエピタキシャル層は、下地の単結晶半導体デバイス層300と実質的に同じ電気的特性を含んでも良い。あるいは、エピタキシャル層は、下地の単結晶半導体デバイス層300とは異なる電気的特性を含んでも良い。エピタキシャル層は、シリコン、シリコンカーバイド、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、リン化インジウム、ヒ化インジウムガリウム、ゲルマニウム、およびそれらの組み合わせからなる群から選択された材料を含んでもよい。最終的な集積回路デバイスの所望の特性に応じて、エピタキシャル層は、ホウ素(p型)、ガリウム(p型)、アルミニウム(p型)、インジウム(p型)、リン(n型)、アンチモン(n型)、およびヒ素(n型)から選択されるドーパントを含んでもよい。エピタキシャル層の抵抗率は、1から50オーム・cm、典型的には5から25オーム・cmの範囲であってもよい。いくつかの具体例では、エピタキシャル層は、約10ナノメートルと約20マイクロメートルの間、約20ナノメートルと約3マイクロメートルの間、例えば約20ナノメートルと約2マイクロメートルの間、例えば約20ナノメートルと約1.5マイクロメートルの間、または約1.5マイクロメートルと約3マイクロメートルの間の厚さを有してもよい。
完成したSOIウエハは、その後、エンド・オブ・ラインの計量検査を受け、典型的なSC1-SC2プロセスを使用して最終洗浄してもよい。
本発明は、以下の非限定的な実施例によってさらに例示され得る。
例1
単結晶シリコンドナー基板をイオン注入に供した。まず、ウエハに、7×1015cm-2のドーズ量のHe+イオン注入を行った。このときの注入エネルギー22KeVであった。その後、ウエハに、H2 +イオン注入またはH+イオン注入を行った。H2 +イオン注入エネルギーは32KeVであった。H+イオン注入エネルギーは16Kevであった。ドーズ量は表1に従って変化した。
単結晶シリコンドナー基板をイオン注入に供した。まず、ウエハに、7×1015cm-2のドーズ量のHe+イオン注入を行った。このときの注入エネルギー22KeVであった。その後、ウエハに、H2 +イオン注入またはH+イオン注入を行った。H2 +イオン注入エネルギーは32KeVであった。H+イオン注入エネルギーは16Kevであった。ドーズ量は表1に従って変化した。
物質中のイオンの停止および範囲(SRIM)の計算は、H+およびHe+の深さプロファイルのピークの差が約450オングストロームであることを示す。図1を参照のこと。イオン注入されたドナー基板は、ハンドル基板に結合され、アニールされ、そして劈開された。表1は、劈開の結果をさらに提供する。
表1に示す結果によれば、He+イオン注入量を22Kevで7×1015cm-2に固定した場合、H2
+イオン注入量が4.3×1015cm-2未満、またはH+イオン注入量が6.8×1015cm-2未満で劈開は観察されなかった。
劈開後、移転されたシリコンデバイス層の厚さのばらつき範囲を、H2
+イオン注入量の関数として測定した。様々なH2
+ドーズ量に対する移転されたシリコンデバイス層の劈開後の厚さ変動範囲(・)を描いた図3を参照のこと。図2および図3に示されたデータは、22KeVエネルギーで7×1015cm-2の固定されたHe+イオン注入量と組み合わせて、H2
+イオン注入量が少なくとも6×1015cm-2である場合に、移転されたシリコンデバイス層の厚さの最小の変動が得られることを決定できる。特筆すべきは、移転されたシリコンデバイス層の厚さのばらつきを最小にするためのH2
+イオン注入量は、機械的な劈開操作によって劈開を得るために必要とされる量よりも著しく大きいことである。
例2
単結晶シリコンドナー基板をイオン注入に供した。それぞれのウエハは、He+イオンと、H2 +またはH+のうちの1つのイオン注入を行った。He+、H2 +およびH+のそれぞれのイオン注入量を変化させた。He+イオンの注入量は、6.6×1015cm-2と7×1015cm-2の間で変化させた。He+イオン注入の注入エネルギーは11Kevであった。H2 +イオン注入の注入エネルギーは16Kev、H+イオン注入の注入エネルギーは8Kevであった。SRIMの計算では、H+とHe+の深さプロファイルのピークの差は約200オングストロームであることを示している。図4を参照のこと。
単結晶シリコンドナー基板をイオン注入に供した。それぞれのウエハは、He+イオンと、H2 +またはH+のうちの1つのイオン注入を行った。He+、H2 +およびH+のそれぞれのイオン注入量を変化させた。He+イオンの注入量は、6.6×1015cm-2と7×1015cm-2の間で変化させた。He+イオン注入の注入エネルギーは11Kevであった。H2 +イオン注入の注入エネルギーは16Kev、H+イオン注入の注入エネルギーは8Kevであった。SRIMの計算では、H+とHe+の深さプロファイルのピークの差は約200オングストロームであることを示している。図4を参照のこと。
イオン注入されたドナー基板をハンドル基板に結合し、アニールし、そして劈開した。表2は、劈開の結果をさらに提供する。
非常に低いHe+のエネルギーすなわち11Kevでは、8Kevで5.9×1015cm-2という低いH+の共注入で、成功した機械的劈開を与えることができる。
本発明を詳細に説明したところで、添付の特許請求の範囲に定義された本発明の範囲から逸脱することなく、修正および変形が可能であることが明らかになるであろう。
本発明の要素またはその好ましい具体例を紹介する場合、「一つの(a)」、「一つの(an)」、「その(the)」、「前記(said)」は、1つ以上の要素があることを意味することを意図する。「含む(comprising)」、「含む(including)」、および「有する(having)」という用語は、包括的であることが意図しており、記載された要素以外の追加の要素が存在し得ることを意味する。
以上のことから、本発明の複数の目的が達成され、他の有利な結果が得られることが分かるであろう。
本発明の範囲から逸脱することなく、上述の製品および方法において様々な変更がなされ得るので、上述の説明に含まれ添付の図面に示されているすべての事項は、例示的なものとして解釈され、限定的な意味で解釈されるものではないことを意図する。
Claims (31)
- 単結晶シリコンドナー基板からハンドル基板にシリコン層を移転する方法であって、
(a)単結晶シリコンドナー基板の表面に接触する二酸化シリコン層を通って、さらに単結晶シリコンドナー基板の表面を通って、H2 +イオン、H+イオン、またはH2 +イオンとH+イオンの組み合わせを注入する工程を含み、単結晶シリコンドナー基板は、一方が表面であり他方が裏面である2つの主要な平行な面、表面と裏面とを結合する周縁部、表面と裏面との間の中心面、表面に垂直な中心軸、および表面と裏面との間のバルク領域を有する工程と、
(b)単結晶シリコンドナー基板の表面と接触している二酸化シリコン層を通り、単結晶シリコンドナー基板の表面を通って、He+イオンを注入する工程と、
(c)イオン注入された単結晶シリコンドナー基板を、単結晶シリコンドナー基板にダメージ層を形成するのに十分な温度および時間でアニールする工程と、
(d)単結晶シリコンドナー基板の表面に接触している二酸化シリコン層をハンドル基板に接触している誘電体層に結合し、それによって多層基板を準備する工程と、
(e)多層基板をアニールする工程と、
(f)単結晶シリコンドナー基板中のダメージ層で、アニールされた多層基板を劈開し、これにより約500オングストロームと約2500オングストロームの間の厚さを有するシリコン層を、単結晶シリコンドナー基板からハンドル基板に移転する工程と、
を含む方法。 - 工程(a)は工程(b)の前に行われる請求項1の方法。
- 工程(b)は工程(a)の前に行われる請求項1の方法。
- 工程(a)と工程(b)は同時に行われる請求項1の方法。
- 単結晶ドナー基板の直径は、150mmと450mmの間、または約300mmである請求項1の方法。
- 二酸化ケイ素層は、約100オングストロームと約1000オングストロームの間、または約100オングストロームと約700オングストロームの間、または約100オングストロームと約500オングストロームの間、または約100オングストロームと約250オングストロームの間の厚さを有する請求項1の方法。
- 二酸化ケイ素層は、約5オングストロームと約25オングストロームの間、または約10オングストロームと約15オングストロームの間の厚さを有する請求項1の方法。
- 工程(a)は、
(i)約4.3×1015ions/cm2と約1.1×1016ions/cm2の間のドーズ量で、約10Keと約40Kevの間、または約20Kevから約40Kevの間の注入エネルギーで、H2 +イオンを注入する工程、
(ii)約5×1015ions/cm2と約2×1016ions/cm2の間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、H+イオンを注入する工程と、または
(iii)約4.3×1015ions/cm2と約1.1×1016ions/cm2の間のドーズ量で、約10Kevと約40Kevの間、または約20Kevと約40Kevの間の注入エネルギーで、H2 +イオンを注入し、かつ5×1015ions/cm2と約2×1016ions/cm2の間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、H+イオンを注入する工程、
を含む請求項1の方法。 - H2 +イオン、H+イオン、またはH2 +イオンとH+イオンの組み合わせのピーク密度(D1)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約100オングストロームと約3000オングストロームの間、または約500オングストロームと約2500オングストロームの間である請求項8の方法。
- 工程(b)は、約6×1015ions/cm2と約8×1015ions/cm2の間のドーズ量で、約5KeVと約30KeVの間、または約10KeVから約25KeVの間の注入エネルギーで、He+イオンを注入する工程を含む請求項1の方法。
- He+イオンのピーク密度(D2)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約100オングストロームと約4000オングストロームの間、または約500オングストロームと約3000オングストロームの間である請求項10の方法。
- H2 +イオン、H+イオン、またはH2 +イオンとH+イオンの組み合わせのピーク密度(D1)、およびHe+イオンのピーク密度(D2)は、互いに約600オングストローム以内、または約500オングストローム以内、約450オングストローム以内、約400オングストローム以内、約300オングストローム以内、または約200オングストローム以内である請求項8~11のいずれかの方法。
- 工程(c)は、イオン注入された単結晶シリコンドナー基板を、約250℃と約300℃の間の温度で、約10分と約60分の間の時間アニールする工程を含む請求項8~12のいずれかの方法。
- 工程(e)は、イオン注入された単結晶シリコンドナー基板を、約300℃と約400℃の間の温度で、10分から60分の間の時間アニールする工程を含む請求項8~13のいずれかの方法。
- 単結晶シリコンドナー基板からハンドル基板に移転された約500オングストロームと約2500オングストロームの間の厚さを有するシリコン層は、約10オングストローム未満の厚さのばらつきを有する請求項8~14のいずれかの方法。
- 工程(a)は、
(i)約4.3×1015ions/cm2と約1.1×1016ions/cm2の間、または約6×1015ions/cm2と約1.1×1016ions/cm2の間のドーズ量で、約20Kevと約40Kevの間の注入エネルギーで、H2 +イオンを注入する工程、
(ii)約1.1×1016ions/cm2と約2×1016ions/cm2の間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、H+イオンを注入する工程、または、
(iii)約4.3×1015ions/cm2と約1.1×1016ions/cm2の間、または約6×1015ions/cm2と約1.1×1016ions/cm2の間のドーズ量で、約20Kevと約40Kevの間の注入エネルギーで、H2 +イオンを注入し、かつ約1.1×1016ions/cm2と約2×1016ions/cm2の間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、H+イオンを注入する工程、
を含む請求項1~7のいずれかの方法。 - H2 +イオン、H+イオン、またはH2 +イオンとH+イオンの組み合わせのピーク密度(D1)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約100オングストロームと約3000オングストロームの間、または約500オングストロームと約2500オングストロームの間である請求項16の方法。
- 工程(b)は、約6×1015ions/cm2と約8×1015ions/cm2の間のドーズ量で、約10KeVと約30KeVの間の注入エネルギーで、He+イオンを注入する工程を含む請求項16または17の方法。
- He+イオンのピーク密度(D2)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約100オングストロームと約4000オングストロームの間、または約500オングストロームと約3000オングストロームの間である請求項18の方法。
- H2 +イオン、H+イオン、またはH2 +イオンとH+イオンの組み合わせのピーク密度(D1)、およびHe+イオンのピーク密度(D2)が、互いに約600オングストローム以内、または約500オングストローム以内、または約450オングストローム以内、または約400オングストローム以内、または約300オングストローム以内、または約200オングストローム以内である請求項16~19のいずれかの方法。
- 工程(c)は、イオン注入された単結晶シリコンドナー基板を、約250℃と約300℃の間の温度で、10分と60分の間の時間アニールする工程を含む請求項16~20のいずれかの方法。
- 工程(e)は、イオン注入された単結晶シリコンドナー基板を、約300℃と約400℃の間の温度で、10分と60分の間の時間にアニールする工程を含む請求項16~21のいずれかの方法。
- 単結晶シリコンドナー基板からハンドル基板に移転された約500オングストロームと約2500オングストロームの間の厚さを有するシリコン層は、約10オングストローム未満の厚さのばらつきを有する請求項16~22のいずれかの方法。
- 工程(b)は、約6.6×1015ions/cm2と約7×1015ions/cm2の間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、He+イオンを注入する工程を含む請求項1~7のいずれかの方法。
- He+イオンのピーク密度(D2)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定して、約100オングストロームと約4000オングストロームの間、または約500オングストロームと約3000オングストロームの間である請求項24の方法。
- 工程(a)は、
(i)約5.9×1015ions/cm2と約6.7×1015ions/cm2の間のドーズ量で、約10Kevと約30Kevの間の注入エネルギーで、H2 +イオンを注入する工程、
(ii)約6.1×1015ions/cm2と約6.8×1015ions/cm2の間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、H+イオンを注入する工程、または、
(iii)約5.9×1015ions/cm2と約6.7×1015ions/cm2の間のドーズ量で、約10Kevと約30Kevの間の注入エネルギーで、H2 +イオンを注入し、かつ約6.1×1015ions/cm2と約6.8×1015ions/cm2の間のドーズ量で、約5Kevと約20Kevの間の注入エネルギーで、H+イオンを注入する工程、を含む請求項24または25の方法。 - H2 +イオン、H+イオン、またはH2 +イオンとH+イオンの組み合わせのピーク密度(D1)は、単結晶シリコンドナー基板の表面から中心軸に沿って測定した場合に、約100オングストロームと約3000オングストロームの間、または約500オングストロームから約2500オングストロームの間である請求項24~26のいずれかの方法。
- H2 +イオン、H+イオン、またはH2 +イオンとH+イオンの組み合わせのピーク密度(D1)、およびHe+イオンのピーク密度(D2)が、互いに約600オングストローム以内、または約500オングストローム以内、または約450オングストローム以内、または約400オングストローム以内、または約300オングストローム以内、または約200オングストローム以内である請求項24~27のいずれかの方法。
- 工程(c)は、イオン注入された単結晶シリコンドナー基板を、約250℃と約300℃の間の温度で、10分と60分の間の時間アニーリングする工程を含む請求項24~28のいずれかの方法。
- 工程(e)は、イオン注入された単結晶シリコンドナー基板を、約300℃と約400℃の間の温度で、10分と60分の間の時間アニールする工程を含む請求項24~29のいずれかの方法。
- 単結晶シリコンドナー基板からハンドル基板に移転された約500オングストロームと約2500オングストロームの間の厚さを有するシリコン層は、約10オングストローム未満の厚さのばらつきを有する請求項24~30のいずれかの方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201862682228P | 2018-06-08 | 2018-06-08 | |
US62/682,228 | 2018-06-08 | ||
PCT/US2019/033807 WO2019236320A1 (en) | 2018-06-08 | 2019-05-23 | Method for transfer of a thin layer of silicon |
JP2020568337A JP7123182B2 (ja) | 2018-06-08 | 2019-05-23 | シリコン箔層の移転方法 |
JP2022127032A JP7351987B2 (ja) | 2018-06-08 | 2022-08-09 | シリコン箔層の移転方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022127032A Division JP7351987B2 (ja) | 2018-06-08 | 2022-08-09 | シリコン箔層の移転方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023175814A true JP2023175814A (ja) | 2023-12-12 |
Family
ID=66858018
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020568337A Active JP7123182B2 (ja) | 2018-06-08 | 2019-05-23 | シリコン箔層の移転方法 |
JP2022127032A Active JP7351987B2 (ja) | 2018-06-08 | 2022-08-09 | シリコン箔層の移転方法 |
JP2023149211A Pending JP2023175814A (ja) | 2018-06-08 | 2023-09-14 | シリコン箔層の移転方法 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020568337A Active JP7123182B2 (ja) | 2018-06-08 | 2019-05-23 | シリコン箔層の移転方法 |
JP2022127032A Active JP7351987B2 (ja) | 2018-06-08 | 2022-08-09 | シリコン箔層の移転方法 |
Country Status (8)
Country | Link |
---|---|
US (3) | US10818540B2 (ja) |
EP (2) | EP3803961B1 (ja) |
JP (3) | JP7123182B2 (ja) |
KR (2) | KR20220153669A (ja) |
CN (1) | CN112262467A (ja) |
SG (1) | SG11202011553SA (ja) |
TW (3) | TWI779197B (ja) |
WO (1) | WO2019236320A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
CN112582332A (zh) * | 2020-12-08 | 2021-03-30 | 上海新昇半导体科技有限公司 | 一种绝缘体上硅结构及其方法 |
Family Cites Families (114)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3909304A (en) | 1974-05-03 | 1975-09-30 | Western Electric Co | Method of doping a semiconductor body |
US4501060A (en) | 1983-01-24 | 1985-02-26 | At&T Bell Laboratories | Dielectrically isolated semiconductor devices |
US4755865A (en) | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
JPH0648686B2 (ja) | 1988-03-30 | 1994-06-22 | 新日本製鐵株式会社 | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 |
JPH06105691B2 (ja) | 1988-09-29 | 1994-12-21 | 株式会社富士電機総合研究所 | 炭素添加非晶質シリコン薄膜の製造方法 |
JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
US5461250A (en) | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
JP3542376B2 (ja) | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
US6043138A (en) | 1996-09-16 | 2000-03-28 | Advanced Micro Devices, Inc. | Multi-step polysilicon deposition process for boron penetration inhibition |
US5783469A (en) | 1996-12-10 | 1998-07-21 | Advanced Micro Devices, Inc. | Method for making nitrogenated gate structure for improved transistor performance |
FR2765393B1 (fr) | 1997-06-25 | 2001-11-30 | France Telecom | Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique |
FR2774510B1 (fr) | 1998-02-02 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats, notamment semi-conducteurs |
US6068928A (en) | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
US6479166B1 (en) | 1998-10-06 | 2002-11-12 | Case Western Reserve University | Large area polysilicon films with predetermined stress characteristics and method for producing same |
JP4313874B2 (ja) | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
US6204205B1 (en) | 1999-07-06 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Using H2anneal to improve the electrical characteristics of gate oxide |
US20020090758A1 (en) | 2000-09-19 | 2002-07-11 | Silicon Genesis Corporation | Method and resulting device for manufacturing for double gated transistors |
JP4463957B2 (ja) | 2000-09-20 | 2010-05-19 | 信越半導体株式会社 | シリコンウエーハの製造方法およびシリコンウエーハ |
US20050026432A1 (en) | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
JP2003204048A (ja) | 2002-01-09 | 2003-07-18 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法及びsoiウエーハ |
US6562127B1 (en) | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
US6562703B1 (en) | 2002-03-13 | 2003-05-13 | Sharp Laboratories Of America, Inc. | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content |
US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
FR2847075B1 (fr) | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
US7057234B2 (en) | 2002-12-06 | 2006-06-06 | Cornell Research Foundation, Inc. | Scalable nano-transistor and memory using back-side trapping |
EP1588416B1 (en) | 2003-01-07 | 2009-03-25 | S.O.I.Tec Silicon on Insulator Technologies | Recycling of a wafer comprising a multi-layer structure after taking-off a thin layer |
US7005160B2 (en) | 2003-04-24 | 2006-02-28 | Asm America, Inc. | Methods for depositing polycrystalline films with engineered grain structures |
US20070032040A1 (en) | 2003-09-26 | 2007-02-08 | Dimitri Lederer | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
CN100342486C (zh) | 2003-12-24 | 2007-10-10 | 联合晶圆公司 | 一种在基板上转移制作薄膜的方法 |
US6992025B2 (en) | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
US7018882B2 (en) | 2004-03-23 | 2006-03-28 | Sharp Laboratories Of America, Inc. | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon |
US7279400B2 (en) | 2004-08-05 | 2007-10-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
US7312487B2 (en) | 2004-08-16 | 2007-12-25 | International Business Machines Corporation | Three dimensional integrated circuit |
DE102004041378B4 (de) | 2004-08-26 | 2010-07-08 | Siltronic Ag | Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung |
CN101027768B (zh) | 2004-09-21 | 2010-11-03 | S.O.I.Tec绝缘体上硅技术公司 | 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法 |
WO2006032948A1 (en) | 2004-09-21 | 2006-03-30 | S.O.I.Tec Silicon On Insulator Technologies | Method for obtaining a thin layer by implementing co-implantation and subsequent implantation |
US7476594B2 (en) | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
US20070117350A1 (en) * | 2005-08-03 | 2007-05-24 | Memc Electronic Materials, Inc. | Strained silicon on insulator (ssoi) with layer transfer from oxidized donor |
FR2890489B1 (fr) | 2005-09-08 | 2008-03-07 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant |
US7456080B2 (en) | 2005-12-19 | 2008-11-25 | Corning Incorporated | Semiconductor on glass insulator made using improved ion implantation process |
FR2897982B1 (fr) | 2006-02-27 | 2008-07-11 | Tracit Technologies Sa | Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat |
FR2902233B1 (fr) | 2006-06-09 | 2008-10-17 | Soitec Silicon On Insulator | Procede de limitation de diffusion en mode lacunaire dans une heterostructure |
EP1928020B1 (en) | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
FR2911430B1 (fr) | 2007-01-15 | 2009-04-17 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat hybride" |
JP5143477B2 (ja) * | 2007-05-31 | 2013-02-13 | 信越化学工業株式会社 | Soiウエーハの製造方法 |
CN101681807B (zh) | 2007-06-01 | 2012-03-14 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
JP4445524B2 (ja) | 2007-06-26 | 2010-04-07 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP2009016692A (ja) | 2007-07-06 | 2009-01-22 | Toshiba Corp | 半導体記憶装置の製造方法と半導体記憶装置 |
US20090278233A1 (en) | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
JP5463017B2 (ja) * | 2007-09-21 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 基板の作製方法 |
US7915716B2 (en) | 2007-09-27 | 2011-03-29 | Stats Chippac Ltd. | Integrated circuit package system with leadframe array |
US7879699B2 (en) | 2007-09-28 | 2011-02-01 | Infineon Technologies Ag | Wafer and a method for manufacturing a wafer |
US8128749B2 (en) | 2007-10-04 | 2012-03-06 | International Business Machines Corporation | Fabrication of SOI with gettering layer |
US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
JP5522917B2 (ja) * | 2007-10-10 | 2014-06-18 | 株式会社半導体エネルギー研究所 | Soi基板の製造方法 |
US7868419B1 (en) | 2007-10-18 | 2011-01-11 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate based radio frequency devices |
JP2009135453A (ja) | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
US7851318B2 (en) * | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
FR2926398B1 (fr) | 2008-01-15 | 2010-08-13 | Soitec Silicon On Insulator | Transfert de couche avec diminution de la rugosite post-fracture |
US20090236689A1 (en) | 2008-03-24 | 2009-09-24 | Freescale Semiconductor, Inc. | Integrated passive device and method with low cost substrate |
CN101620983B (zh) * | 2008-06-20 | 2011-05-25 | 李天锡 | 薄膜制造方法 |
FR2933234B1 (fr) | 2008-06-30 | 2016-09-23 | S O I Tec Silicon On Insulator Tech | Substrat bon marche a structure double et procede de fabrication associe |
EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
JP2010258083A (ja) | 2009-04-22 | 2010-11-11 | Panasonic Corp | Soiウェーハ、その製造方法および半導体装置の製造方法 |
FR2949606B1 (fr) | 2009-08-26 | 2011-10-28 | Commissariat Energie Atomique | Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation |
US8766413B2 (en) | 2009-11-02 | 2014-07-01 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
JP5644096B2 (ja) | 2009-11-30 | 2014-12-24 | ソニー株式会社 | 接合基板の製造方法及び固体撮像装置の製造方法 |
US20110174362A1 (en) | 2010-01-18 | 2011-07-21 | Applied Materials, Inc. | Manufacture of thin film solar cells with high conversion efficiency |
US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
TW202315049A (zh) * | 2010-02-16 | 2023-04-01 | 凡 歐貝克 | 製造3d半導體晶圓的方法 |
US8330245B2 (en) * | 2010-02-25 | 2012-12-11 | Memc Electronic Materials, Inc. | Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same |
JP5836931B2 (ja) | 2010-03-26 | 2015-12-24 | テルモ株式会社 | 留置針組立体 |
FR2961515B1 (fr) | 2010-06-22 | 2012-08-24 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere |
US8357974B2 (en) * | 2010-06-30 | 2013-01-22 | Corning Incorporated | Semiconductor on glass substrate with stiffening layer and process of making the same |
US8859393B2 (en) | 2010-06-30 | 2014-10-14 | Sunedison Semiconductor Limited | Methods for in-situ passivation of silicon-on-insulator wafers |
US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
JP5627649B2 (ja) | 2010-09-07 | 2014-11-19 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
JP5117588B2 (ja) | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
FR2967812B1 (fr) | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
US9287353B2 (en) | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
CN103348473B (zh) | 2010-12-24 | 2016-04-06 | 斯兰纳半导体美国股份有限公司 | 用于半导体装置的富陷阱层 |
US8481405B2 (en) | 2010-12-24 | 2013-07-09 | Io Semiconductor, Inc. | Trap rich layer with through-silicon-vias in semiconductor devices |
US8536021B2 (en) | 2010-12-24 | 2013-09-17 | Io Semiconductor, Inc. | Trap rich layer formation techniques for semiconductor devices |
US8796116B2 (en) | 2011-01-31 | 2014-08-05 | Sunedison Semiconductor Limited | Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods |
EP2686878B1 (en) | 2011-03-16 | 2016-05-18 | MEMC Electronic Materials, Inc. | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures |
FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
FR2973159B1 (fr) | 2011-03-22 | 2013-04-19 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de base |
FR2980916B1 (fr) | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
US9496255B2 (en) | 2011-11-16 | 2016-11-15 | Qualcomm Incorporated | Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same |
US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
US20130193445A1 (en) | 2012-01-26 | 2013-08-01 | International Business Machines Corporation | Soi structures including a buried boron nitride dielectric |
FR2988516B1 (fr) | 2012-03-23 | 2014-03-07 | Soitec Silicon On Insulator | Procede d'implantation de fragilisation de substrats ameliore |
US8921209B2 (en) | 2012-09-12 | 2014-12-30 | International Business Machines Corporation | Defect free strained silicon on insulator (SSOI) substrates |
US9281233B2 (en) | 2012-12-28 | 2016-03-08 | Sunedison Semiconductor Limited | Method for low temperature layer transfer in the preparation of multilayer semiconductor devices |
US9202711B2 (en) | 2013-03-14 | 2015-12-01 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
WO2014190165A2 (en) | 2013-05-24 | 2014-11-27 | Sunedison Semiconductor Limited | Methods for producing low oxygen silicon ingots |
US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
US9209069B2 (en) * | 2013-10-15 | 2015-12-08 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI substrate with reduced interface conductivity |
US9768056B2 (en) | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
JP6454716B2 (ja) | 2014-01-23 | 2019-01-16 | サンエディソン・セミコンダクター・リミテッドSunEdison Semiconductor Limited | 高抵抗率soiウエハおよびその製造方法 |
WO2015119742A1 (en) * | 2014-02-07 | 2015-08-13 | Sunedison Semiconductor Limited | Methods for preparing layered semiconductor structures |
JP6118757B2 (ja) | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6179530B2 (ja) | 2015-01-23 | 2017-08-16 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
US10283402B2 (en) * | 2015-03-03 | 2019-05-07 | Globalwafers Co., Ltd. | Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress |
US9881832B2 (en) * | 2015-03-17 | 2018-01-30 | Sunedison Semiconductor Limited (Uen201334164H) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof |
WO2016196011A1 (en) * | 2015-06-01 | 2016-12-08 | Sunedison Semiconductor Limited | A method of manufacturing silicon germanium-on-insulator |
WO2016196060A1 (en) * | 2015-06-01 | 2016-12-08 | Sunedison Semiconductor Limited | A method of manufacturing semiconductor-on-insulator |
FR3048548B1 (fr) | 2016-03-02 | 2018-03-02 | Soitec | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
US10573550B2 (en) * | 2016-03-07 | 2020-02-25 | Globalwafers Co., Ltd. | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
US10026642B2 (en) * | 2016-03-07 | 2018-07-17 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof |
US10269617B2 (en) * | 2016-06-22 | 2019-04-23 | Globalwafers Co., Ltd. | High resistivity silicon-on-insulator substrate comprising an isolation region |
-
2019
- 2019-05-23 SG SG11202011553SA patent/SG11202011553SA/en unknown
- 2019-05-23 WO PCT/US2019/033807 patent/WO2019236320A1/en unknown
- 2019-05-23 CN CN201980038984.3A patent/CN112262467A/zh active Pending
- 2019-05-23 EP EP19730628.5A patent/EP3803961B1/en active Active
- 2019-05-23 KR KR1020227038277A patent/KR20220153669A/ko not_active Application Discontinuation
- 2019-05-23 EP EP23158430.1A patent/EP4210092A1/en active Pending
- 2019-05-23 JP JP2020568337A patent/JP7123182B2/ja active Active
- 2019-05-23 US US16/420,637 patent/US10818540B2/en active Active
- 2019-05-23 KR KR1020207037991A patent/KR102463727B1/ko active IP Right Grant
- 2019-05-27 TW TW108118282A patent/TWI779197B/zh active
- 2019-05-27 TW TW111133251A patent/TWI815635B/zh active
- 2019-05-27 TW TW112130556A patent/TW202346665A/zh unknown
-
2020
- 2020-09-18 US US17/024,879 patent/US11443978B2/en active Active
-
2022
- 2022-08-03 US US17/880,360 patent/US20220375784A1/en active Pending
- 2022-08-09 JP JP2022127032A patent/JP7351987B2/ja active Active
-
2023
- 2023-09-14 JP JP2023149211A patent/JP2023175814A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20190378753A1 (en) | 2019-12-12 |
EP4210092A1 (en) | 2023-07-12 |
KR102463727B1 (ko) | 2022-11-07 |
US11443978B2 (en) | 2022-09-13 |
TW202001009A (zh) | 2020-01-01 |
EP3803961A1 (en) | 2021-04-14 |
EP3803961B1 (en) | 2023-03-22 |
TWI815635B (zh) | 2023-09-11 |
CN112262467A (zh) | 2021-01-22 |
JP7351987B2 (ja) | 2023-09-27 |
TW202346665A (zh) | 2023-12-01 |
JP2021527326A (ja) | 2021-10-11 |
TW202305199A (zh) | 2023-02-01 |
SG11202011553SA (en) | 2020-12-30 |
US10818540B2 (en) | 2020-10-27 |
WO2019236320A1 (en) | 2019-12-12 |
JP2022172125A (ja) | 2022-11-15 |
KR20220153669A (ko) | 2022-11-18 |
KR20210019463A (ko) | 2021-02-22 |
TWI779197B (zh) | 2022-10-01 |
JP7123182B2 (ja) | 2022-08-22 |
US20210005508A1 (en) | 2021-01-07 |
US20220375784A1 (en) | 2022-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10832937B1 (en) | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency | |
US11145538B2 (en) | High resistivity silicon-on-insulator structure and method of manufacture thereof | |
US9881832B2 (en) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof | |
JP7351987B2 (ja) | シリコン箔層の移転方法 | |
TW200816398A (en) | A method of direct bonding two substrates used in electronics, optics, or optoelectronics | |
JP7160943B2 (ja) | 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231016 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231016 |