JP5143477B2 - Soiウエーハの製造方法 - Google Patents

Soiウエーハの製造方法 Download PDF

Info

Publication number
JP5143477B2
JP5143477B2 JP2007145624A JP2007145624A JP5143477B2 JP 5143477 B2 JP5143477 B2 JP 5143477B2 JP 2007145624 A JP2007145624 A JP 2007145624A JP 2007145624 A JP2007145624 A JP 2007145624A JP 5143477 B2 JP5143477 B2 JP 5143477B2
Authority
JP
Japan
Prior art keywords
wafer
soi
polishing
soi layer
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007145624A
Other languages
English (en)
Other versions
JP2008300660A (ja
Inventor
昌次 秋山
芳宏 久保田
厚雄 伊藤
好一 田中
信 川合
優二 飛坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to JP2007145624A priority Critical patent/JP5143477B2/ja
Priority to US12/153,160 priority patent/US8268700B2/en
Priority to TW097117856A priority patent/TWI456689B/zh
Priority to EP08009380.0A priority patent/EP1998368B8/en
Priority to KR20080050893A priority patent/KR101482792B1/ko
Publication of JP2008300660A publication Critical patent/JP2008300660A/ja
Application granted granted Critical
Publication of JP5143477B2 publication Critical patent/JP5143477B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Description

本発明は、SOIウエーハの製造方法に関し、特には、二枚のウエーハを貼り合わせ、剥離により薄膜のSOI層を形成したSOIウエーハの製造方法に関する。
寄生容量を低減し、半導体デバイスの高性能化を図るために、絶縁体上に単結晶シリコン層を形成したSilicon on insulator(SOI)ウエーハが広く用いられるようになってきている。近年は、完全空乏層型のSOIデバイスを作り込むために、SOI層(絶縁体上の単結晶シリコン層)が100nm以下のような薄膜SOIの需要が高まっている。これは、SOI層を薄膜化することで、デバイスの高速化が期待できるためである。
SOIウエーハを作製する代表的な方法の一つとして、イオン注入剥離法があり、その一つとして、スマートカット法(登録商標)が挙げられる。これは、単結晶シリコンウエーハまたは表面に酸化膜を形成した単結晶シリコンウエーハ(ドナーウエーハ)に水素イオンを注入し、支持ウエーハ(ハンドルウエーハ)に貼り合わせた後に、500℃近傍まで加熱し、水素イオン注入界面に沿ってドナーウエーハを剥離し、単結晶シリコン薄膜をハンドルウエーハに転写し、その後剥離により荒れた表面を研磨して鏡面とする方法もしくはアルゴン等の不活性ガスまたは水素を添加した不活性ガスにより高温(1100〜1200℃程度)で熱処理を行い、表面の平滑化を行うという方法である(例えば、特許文献1、2や非特許文献1参照)。
しかし、この方法にはいくつかの問題点がある。ドナーウエーハの剥離を、マイクロキャビティと呼ばれる微小な空洞を水素イオン注入界面で発生させる熱処理で行うために、剥離後の表面に比較的大きな面粗れが発生する。非特許文献2によれば、1×1μmの極めて狭い領域でさえ、Peak to Valley(P−V)で65nm程度の高低差が発生する。ウエーハ全域で考えれば、100nm以上の高低差が発生しているものと考えられる。このため、研磨によりSOI層表面を研磨し、SOI層表面の凹凸をなくすためには、100〜150nm以上の研磨が必要となる。
一般に、化学的機械研磨(CMP:Chemical Mechanical Polishing)と呼ばれる研磨工程では、面内を均一に目的の厚さまで正確に研磨することは困難である。これは、研磨に関する各種要因(圧力、スラリーの供給量等)の面内のバランスや研磨布の条件を常に一定にしておくことが困難なためである。例としてドナーウエーハ剥離直後の、膜厚が250nmのSOI層を100nmまで研磨することを考えると、仮に研磨代の面内バラツキが±10%としても得られるSOI層の膜厚は85〜115nmとなり、30%もの膜厚バラツキとなってしまう。
一方、熱処理によってSOI層表面を平坦化させる方法であるが、SOI層表面の凹凸を熱処理で平坦化させるには、通常1100℃以上の長時間熱処理が必要となる。熱処理が加わることにより、高温プロセスによる汚染の管理やコストアップ、生産性低下といった問題が発生する。また、単結晶シリコン以外の基板、例えば石英基板などはガラス転位温度が1050℃近傍にあり、高温熱処理による表面平坦化処理を施すことが難しい場合もあり、この方法は望ましくない。
特許第3048201号公報 特開平11−145438号公報 A. J. Auberton−Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99−3 (1999) p.93−106). SOIの科学 第二章、Realize社
本発明は、このような問題点に鑑みてなされたものであり、SOI層の表面が鏡面化されているとともにその膜厚均一性が高いSOIウエーハを生産性よく製造する方法を提供することを目的とする。
上記課題を解決するため、本発明は、少なくとも、シリコンウエーハまたは表面上に酸化膜を形成したシリコンウエーハからなるドナーウエーハに、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、前記ドナーウエーハのイオン注入した面と、該イオン注入した面と貼り合わせるハンドルウエーハの表面の少なくとも一方の面にプラズマ活性化処理を施し、前記ドナーウエーハのイオン注入した面と、前記ハンドルウエーハの表面を密着させて貼り貼り合わせ、前記イオン注入層を境界として、前記ドナーウエーハを機械的に剥離することにより薄膜化してSOI層とした後、600−1000℃の熱処理を施してから、前記SOI層の表面を化学機械研磨により10−50nm研磨することを特徴とするSOIウエーハの製造方法を提供する。
このように、SOIウエーハを製造するとき、ドナーウエーハに、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入して形成したイオン注入層を境界として、前記ドナーウエーハを機械的に剥離することにより薄膜化してSOI層とするので、この剥離直後のSOI層の表面の粗さ(高低差)を50nm以下にすることが可能である。すなわち、剥離直後であっても比較的平滑な表面を有するSOI層を得ることができ、スマートカット法のように熱処理によって剥離する場合よりも、剥離直後の面粗さを小さくすることができる。このため、後に行う化学機械研磨での研磨代を最小化することが可能になる。
次に、熱処理を施して剥離直後のSOI層におけるイオン注入ダメージを低減する。このとき、熱処理温度を600℃以上とすることにより、上記イオン注入ダメージを改善することができる。また、1000℃以下とすることにより、高温による炉内からの重金属の汚染を防ぐことができ、さらには必要以上にコストをかけずに済ますことができる。
逆に、600℃未満の場合は、剥離直後のSOI層におけるイオン注入ダメージを十分に改善することができず、これを原因として欠陥が発生してしまい、デバイス特性の劣化を引き起こす要因となる。また、1000℃を超えると、SOIウエーハに金属汚染が生じたり、コストアップの原因となる。
さらに、この後、SOI層の表面を化学機械研磨により研磨する。上述したように、本発明ではドナーウエーハを機械的に剥離してSOI層を得ており、剥離直後のSOI層の表面の粗さは比較的平滑なため、10−50nmの厚さだけ研磨すれば、SOI層の表面を十分に鏡面化することができ、通常のポリッシュドウエーハと同等の鏡面レベルに仕上げることができる。また、研磨代を50nm以下とすることにより、研磨によりSOI層の膜厚バラツキが悪化するのを防ぐことができる。したがって、最終的に、SOI層の膜厚均一性が高いSOIウエーハを得ることができる。
逆に、研磨代が10nm未満ではSOI層表面の鏡面化が不十分となるし、50nmを超えて研磨するとSOI層において良好な膜厚均一性を得られない。
以上のように、本発明のSOIウエーハの製造方法であれば、SOIウエーハを製造する際、ドナーウエーハを薄膜化してSOI層とするのを機械的な剥離により行うとともに、600−1000℃の熱処理、さらにSOI層の表面の化学機械研磨による10−50nmの研磨を行うため、SOI層の膜厚が均一かつ表面が鏡面化されたSOIウエーハを、コストをかけずに生産性高く得ることが可能である。
また、本発明は、少なくとも、シリコンウエーハまたは表面上に酸化膜を形成したシリコンウエーハからなるドナーウエーハに、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、前記ドナーウエーハのイオン注入した面と、該イオン注入した面と貼り合わせるハンドルウエーハの表面の少なくとも一方の面にプラズマ活性化処理を施し、前記ドナーウエーハのイオン注入した面と、前記ハンドルウエーハの表面を密着させて貼り合わせ、前記イオン注入層を境界として、前記ドナーウエーハを機械的に剥離することにより薄膜化してSOI層とした後、600−1000℃の熱処理を施してから、前記SOI層の表面をGCIB処理により10−50nmエッチングすることを特徴とするSOIウエーハの製造方法を提供する。
このように、SOIウエーハの製造にあたって、ドナーウエーハを機械的に剥離することにより薄膜化してSOI層とするので、この剥離直後のSOI層の表面は比較的平滑で、後に行うGCIB処理でのエッチング代を最小化することができる。
また、600−1000℃の熱処理によって、高温による金属汚染を防ぐとともに、剥離直後のSOI層におけるイオン注入ダメージをコストをかけずに改善することができる。
そして、GCIB(Gas Cluster Ion Beam:ガスクラスターイオンビーム)処理により、SOI層の表面を10−50nmエッチングするので、SOI層の表面を鏡面化できるとともに、膜厚バラツキが悪化するのを防ぎ、SOI層の膜厚均一性が高いSOIウエーハを製造することが可能である。
このとき、前記GCIB処理後のSOI層の表面を、化学機械研磨により10−30nm研磨することができる。
このように、GCIB処理後のSOI層の表面を化学機械研磨により10−30nm研磨することが可能であり、これによってSOI層表面の鏡面化を促進することができる。
このとき、前記ハンドルウエーハを、シリコンウエーハ、表面上に酸化膜を形成したシリコンウエーハ、石英ウエーハ、ガラスウエーハ、アルミナ(サファイア)ウエーハ、SiCウエーハ、窒化アルミニウムウエーハのいずれかとすることができる。
本発明で使用するハンドルウエーハは、作製する半導体デバイスの目的に応じて、これらの中から適宜選択することができる。
また、前記ドナーウエーハのイオン注入した面と、前記ハンドルウエーハの表面を密着させて貼り合わせた後、400℃以下の熱処理を施してから、前記イオン注入層を境界として、前記ドナーウエーハを機械的に剥離するのが好ましい。
このように、ドナーウエーハとハンドルウエーハを貼り合わせた後、400℃以下の熱処理を施してから、機械的にドナーウエーハを剥離すれば、ドナーウエーハとハンドルウエーハの貼り合わせの強度を高めることができ、ドナーウエーハを剥離するときに不良の発生を減少させることができる。
そして、前記化学機械研磨またはGCIB処理後のSOI層の表面の粗さのRMS値を0.5nm以下にすることができる。
このように、本発明のSOIウエーハの製造方法であれば、化学機械研磨またはGCIB処理後のSOI層の表面の粗さのRMS値を0.5nm以下にすることができ、SOI層の表面を、通常のポリッシュドウエーハと同等の鏡面レベルにまで仕上げることが可能である。
本発明のSOIウエーハの製造方法であれば、イオン注入によるダメージを除去できるとともに、表面が鏡面化され、かつ膜厚均一性が優れたSOI層を有する高品質のSOIウエーハを生産性高く製造することが可能である。
以下では、本発明の実施の形態を図面を参照して説明するが、本発明はこれに限定されるものではない。
図1は、本発明のSOIウエーハの製造方法の工程の一例を示す工程図である。
(工程A:ドナーウエーハとハンドルウエーハの準備)
まず、図1(A)に示すように、表面上に酸化膜を形成したシリコンウエーハからなるドナーウエーハ10と、ハンドルウエーハ20を準備する。
なお、以下では、ドナーウエーハ10として表面上に酸化膜を形成したシリコンウエーハを用いる場合について説明するが、これに限定されず、表面に酸化膜のないシリコンウエーハを用いることもできる。
一方、ハンドルウエーハ20としては、この場合、例えば、シリコンウエーハ、表面上に酸化膜を形成したシリコンウエーハ、石英ウエーハ、ガラスウエーハ、アルミナ(サファイア)ウエーハ、SiCウエーハ、窒化アルミニウムウエーハのいずれかとすることができる。
また、ドナーウエーハ10として、シリコンウエーハを用いる場合、SOI構造とするため、ハンドルウエーハ20としては、表面上に酸化膜を形成したシリコンウエーハ等を用いることができる。
ハンドルウエーハ20は、作製する半導体デバイスの目的に応じて、上記のものの中から適宜選択するようにすれば良い。もちろん、これ以外の材料を用いることもできる。ただし、ドナーウエーハ10とハンドルウエーハ20の組合せは、貼り合わせて最終的にSOI構造(絶縁体上にSOI層が形成された構造)を形成することができる組合せとする必要がある。
ここでは、ハンドルウエーハ20としてシリコンウエーハを用いた場合について説明する。
(工程B:イオン注入)
次に、図1(B)に示すように、ドナーウエーハ10の表面(イオン注入面)12から、内部に水素イオンを注入してイオン注入層を形成する。
このイオン注入層の形成には、水素イオンだけではなく、希ガスイオンあるいは水素イオンと希ガスイオンの両方をイオン注入するようにしても良い。注入エネルギー、注入線量、注入温度等その他のイオン注入条件も、所定の厚さの薄膜を得ることができるように適宜選択すれば良い。具体例としては、注入時のウエーハの温度を250〜350℃とし、イオン注入深さを0.5μmとし、注入エネルギーを20〜100keVとし、注入線量を1×1016〜1×1017/cmとすることが挙げられるが、これらに限定されない。
なお、図1に示す例のように、ドナーウエーハ10として表面にシリコン酸化膜を形成したシリコンウエーハを用いて、シリコン酸化膜を通してイオン注入を行えば、注入イオンのチャネリングを抑制する効果が得られ、イオンの注入深さのばらつきをより抑えることができる。これにより、より膜厚均一性の高いSOI層を形成することもできる。
(工程C:プラズマ活性化処理)
この後、図1(C)のように、ドナーウエーハ10のイオン注入した面12と、ハンドルウエーハ20の貼り合わせる面22にプラズマ活性化処理を施す。
もちろん、ドナーウエーハ10のイオン注入した面12とハンドルウエーハ20の貼り合わせる面22のいずれか一方の面にのみプラズマ活性化処理を施すようにしても良い。
プラズマ活性化処理を施した面は、OH基が増加するなどして活性化する。従って、この状態で、ドナーウエーハのイオン注入した面12とハンドルウエーハの貼り合わせる面22とを密着させれば、水素結合等により、これらのウエーハ同士をより強固に貼り合わせることができる。
プラズマ活性化処理においては、真空チャンバ中にRCA洗浄等の洗浄をした被処理ウエーハを載置し、プラズマ用ガスを導入した後、100W程度の高周波プラズマに5〜30秒程度さらし、表面をプラズマ処理する。プラズマ用ガスとしては、例えば、表面に酸化膜を形成した単結晶シリコンウエーハを処理する場合には、酸素ガスのプラズマ、表面に酸化膜を形成しない単結晶シリコンウエーハを処理する場合には、水素ガス、アルゴンガス、又はこれらの混合ガスあるいは水素ガスとヘリウムガスの混合ガスを用いることができる。また、不活性ガスの窒素ガスを用いても良い。
(工程D:ドナーウエーハとハンドルウエーハの貼り合わせ)
次に、図1(D)のように、ドナーウエーハ10のイオン注入した面12とハンドルウエーハ20の貼り合わせる面22とを密着させる。
このように、表面活性化処理をした表面を貼り合わせ面として、例えば減圧又は常圧下、室温でウエーハを密着させれば、高温処理を施さなくても、両ウエーハを後の機械的剥離に耐え得るほど十分に強固に貼り合わせることができる。
(工程D’:結合熱処理)
なお、このドナーウエーハ10とハンドルウエーハ20を密着させる工程の後、該密着したウエーハを、400℃以下で熱処理する熱処理工程を行うと良い。
このように、ドナーウエーハ10とハンドルウエーハ20を密着させた後、該密着したウエーハを、400℃以下、例えば100〜400℃で熱処理することで、ドナーウエーハ10とハンドルウエーハ20の貼り合わせの強度を高めることができる。特に、熱処理温度が、100〜300℃であれば、異種材料のウエーハの貼り合わせでも、熱膨張係数の差異による熱歪、ひび割れ、剥離等が発生する恐れが少ない。貼り合わせ強度を高めれば、剥離工程での不良の発生を減少させることができる。
また、このような低温度の熱処理であれば、スマートカット法の熱剥離とは異なり、マイクロキャビティと呼ばれる微小な空洞はイオン注入界面で発生しないので、次の工程でドナーウエーハの一部を機械的に剥離して形成されるSOI層の表面において、面粗さが著しく大きくなることもない。
(工程E:ドナーウエーハの機械的剥離)
次に、図1(E)のように、貼り合わせたウエーハに機械的外力を加えることによって、ドナーウエーハ10の一部の剥離を行い、ドナーウエーハ10を薄膜化してSOI層31とする。
例えば、ドナーウエーハ10とハンドルウエーハ20の裏面(貼り合わせ面とは反対側の面)を保持具により保持し、両保持具を離間させるような力を加えつつイオン注入層付近に楔状部材、あるいは、空気、窒素ガス、純水等の高圧流体等で外部衝撃を付与してドナーウエーハ10の剥離を開始し、両保持具を相対的に離していくことにより、ドナーウエーハ10とハンドルウエーハ20とを外部衝撃を付与した一端部から他端部に向かってイオン注入層にて順次離間させて、ドナーウエーハ10を剥離することができる。
このように、本発明においては、まず、ドナーウエーハ10を機械的に剥離して薄膜化し、SOI層31を有するSOIウエーハ30を作製する。このようにして作製されたSOIウエーハ30のSOI層31においては、スマートカット法による熱剥離とは剥離メカニズムが異なるために、剥離直後のSOI層31の表面の面粗さはPV値で50nm以下に抑制することができ、平滑なものとすることができる。すなわち、後に行う工程Gの化学機械研磨(あるいは工程G’のGCIB処理)での研磨代(エッチング代)を最小にすることができ、その結果、研磨等によってSOI層の膜厚均一性が悪化するのを著しく抑制することが可能である。
一方、スマートカット法による熱剥離では、1×1μmの領域において、PV値で65nm程度の高低差が発生し、ウエーハ全域では100nm以上の高低差が発生しているものと考えられる。すなわち、研磨等により除去しなければならない厚さが増し、最終的なSOI層の膜厚を面内で均一にすることが難しくなる。
(工程F:イオン注入ダメージ回復のための熱処理)
そして、上記のように機械的剥離を行って作製したSOIウエーハ30に対し、600−1000℃の熱処理を施す。これにより、図1(F)のように、イオン注入によるダメージを改善したSOI層31’を有するSOIウエーハ30’を得る。
剥離直後のSOI層31中には、工程B(イオン注入)で行ったイオン注入によるダメージ層が形成されている。例えば、非特許文献2に、剥離直後のSOI層には剥離界面(すなわちSOI層表面)からイオン注入ダメージ層が約0.12μm程度広がっていることが開示されている。このようなダメージは、これを原因として結晶欠陥が発生してしまい、デバイス特性を悪化させる要因となり得る。このため、上記イオン注入ダメージ層を回復させる必要がある。
そこで、本発明では、剥離後に熱処理を行うことによって、このダメージを低減し、イオン注入ダメージ層を回復させる。なお、この熱処理により、SOI層の表面の粗さも幾分改善されると考えられる。
このとき、熱処理温度を600℃以上とすることにより、イオン注入ダメージ層を回復させることができる。これよりも低い熱処理温度だと、ダメージを低減させることが難しく、熱処理後にもイオン注入ダメージ層が残存してしまう。
一方、熱処理温度を1000℃以下とすることにより、熱処理炉からの重金属汚染を防ぐことが可能である。また、必要以上に高温としないので、必要以上のコストアップを防ぐことができる。
また、ハンドルウエーハとして、例えば、ガラス転移温度が1050℃近傍の石英ウエーハ等を用いる場合であっても、熱処理温度が1000℃以下であるため、熱処理を施すことが可能である。
なお、この熱処理の雰囲気としては、アルゴン等の不活性ガス雰囲気またはこの不活性ガスと水素の混合ガス雰囲気とすることができる。
また、用いる熱処理炉は特に限定されず、例えば、抵抗加熱ヒータによるもの、あるいはランプ加熱によるもの(急速加熱・急速冷却装置)等を用いることができる。急速加熱・急速冷却装置を用いれば、短時間でより効率よく熱処理を行うことができる。
(工程G:化学機械研磨)
次に、このようにしてイオン注入ダメージ層が回復したSOIウエーハ30’に対し、化学機械研磨法(CMP法)によって、SOI層31’の表面を10−50nm研磨する。これにより、図1(G)に示すように、SOI層31’’の表面が鏡面化されたSOIウエーハ30’’を得ることができる。
図2に一般的なCMP装置の一例の概略を示す。このCMP装置200は、研磨が行われる本体201と研磨スラリー供給機構202からなっている。
本体201には、円盤状の研磨定盤203が水平配置されている。研磨定盤203の上面には、研磨布204が貼り付けられている。研磨布204の鉛直上方には、被処理ウエーハWを保持しつつ研磨圧力を付与する研磨ヘッド205、および研磨スラリー206を供給するためのノズル207が設けられている。研磨定盤203および研磨ヘッド205は、モータ等により個別に回転駆動される。
また、研磨スラリー供給機構202には、研磨スラリー206を貯めたタンク208やその流量を調整するためのポンプが配設されており、タンク206からノズル207を通して研磨スラリー206を研磨布204へ供給することができる。
なお、研磨布204には、例えば、不織布にウレタン樹脂を含浸されたものや、ウレタンを発泡させたもの等を用いることができる。また、研磨スラリー206としては、コロイダルシリカを分散させたアルカリ水溶液とすることができる。
これらの研磨布204、研磨スラリー206、また、他の機構は特に限定されるものではなく、例えば、従来と同様のものとすることができる。研磨条件等に応じて適切なものを選択することができる。
このようなCMP装置200を用い、被処理ウエーハW(SOIウエーハ30’)を、研磨ヘッド205に保持した状態で、かつ研磨ヘッド205と研磨定盤203とが水平面内における同方向に回転している状態で、研磨スラリー206に浸された研磨布204に押し付ける。これにより、ウエーハWと研磨布204とが相対運動し、SOIウエーハ30’のSOI層31’の表面を研磨することができる。
なお、研磨時のSOIウエーハ30’への荷重や研磨スラリー206の流量等の研磨条件は、目的に応じて適宜決定することができ、特に限定されない。
ただし、研磨するSOI層31’の取り代は10−50nmの範囲内である。
ここで、工程G(化学機械研磨)での研磨代を10−50nmの範囲とすることについて詳述する。
本発明では、上述したように、工程E(ドナーウエーハの機械的剥離)でドナーウエーハ10を剥離してSOI層31とするとき、熱剥離ではなく機械的に剥離を行っている。そのため、比較的平滑な表面を有するSOI層を得ることができる。したがって、本発明では、剥離直後のSOI層31、さらには、工程F(イオン注入ダメージ回復のための熱処理)での熱処理後のSOI層31’の表面の粗さは、スマートカット法のような熱剥離の場合に比べると粗れが著しく小さく、この工程Gで化学機械研磨を行うときに、その研磨代を十分に小さくすることが可能であり、50nm以下とすることができる。ただし、当然、鏡面化するにはある程度の研磨を要し、具体的には、10nm以上研磨する必要がある。
このような研磨代の範囲でSOI層31’の表面の化学機械研磨を行うことで、通常のポリッシュドウエーハの表面と同等の鏡面レベル(例えば、表面の粗さのRMS値が0.5nm以下)にすることが可能になる。しかも、研磨代が従来の場合(熱剥離した場合では100nm以上が必要)とは異なり50nm以下であるので、研磨後のSOI層31’’の膜厚均一性の悪化を著しく低減することができる。
例えば、従来では、最終的なSOI層の膜厚を100nmとし、研磨代が150nmで、研磨装置等を起因とする研磨の面内バラツキが±10%のとき、研磨後に得られるSOI層の膜厚は85−115nmとなり、30%もの膜厚バラツキとなる。また、研磨代が100nmの場合、研磨後に得られるSOI層の膜厚は90−110nmとなり、20%もの膜厚バラツキとなる。
一方、本発明では、研磨代は最大でも50nmであるため、研磨後に得られるSOI層の膜厚は95−105nmとなり、10%以下の膜厚バラツキとすることが可能である。
また、このように研磨代が最小化されたことから、当然、研磨に要するコストや時間を低減することもできる。
以上のような本発明のSOIウエーハの製造方法により、ドナーウエーハ10の剥離を機械的に行い、その後に600−1000℃の熱処理を行ってから、化学機械研磨によって10−50nmだけSOI層の表面を研磨することによって、SOI層の膜厚均一性が悪化するのを極めて効果的に防止しつつ表面を鏡面化することができ、しかもコストをかけずに生産性高く高品質のSOIウエーハ30’’を製造することができる。
ところで、上記のように化学機械研磨を用いた場合の他、GCIB処理を用いた本発明のSOIウエーハの製造方法によっても、上記と同様の高品質のSOIウエーハを製造することができる。以下では、このGCIB処理を用いた場合のSOIウエーハの製造方法について述べる。
まず、この製造方法では、工程A(ドナーウエーハとハンドルウエーハの準備)から工程F(イオン注入ダメージ回復のための熱処理)は、上記の化学機械研磨を用いたSOIウエーハの製造方法と同様の工程とすることができる(図1参照)。
(工程G’:GCIB処理)
そして、この後、GCIB処理によって、SOI層の表面を10−50nmエッチングする。
図3に一般的なGCIB処理装置の一例の概略を示す。このGCIB処理装置300は、主に、原料ガスが導入され、真空中に断熱膨張させるガスクラスター(塊状原子集団)生成部301、ガスクラスターをイオン化させるイオン化電極302、ガスクラスターイオンを加速電圧により加速させる加速電極303から構成されている。また、ガスクラスター生成部301と対峙する位置には被処理ウエーハWを保持する機構304が備えられている。この他、排気のためのポンプ(不図示)が設けられている。
このように、本発明で用いることができるGCIB処理装置300は特に限定されず、従来より用いられているものと同様のものとすることができる。
このようなGCIB処理装置300を用い、ガスクラスターを生成部301で生成し、これに電子を浴びせてガスクラスターイオンとし、さらに加速電圧によって加速して、保持機構304により保持された被処理ウエーハWの表面にガスクラスターイオンを照射する。
被処理ウエーハWの表面に衝突したガスクラスターイオン、すなわち塊状の原子集団は壊れ、被処理ウエーハWの表面に沿って流動し、被処理ウエーハWの表面をエッチングしていく。
なお、原料ガスには、例えばSF等を用いることができる。また、イオン化電極302に印加する電流、加速電極303に印加する電圧等の条件は特に限定されず、所望のエッチング条件を得られるよう、適宜決定することができる。
ただし、エッチングするSOI層の厚さは10−50nm範囲であり、このようなエッチング代の範囲であれば、化学機械研磨の場合と同様に、SOI層の膜厚均一性を損なうことなく、通常のポリッシュドウエーハと同等の鏡面レベルにすることができる。
すなわち、図1(G)のような、表面が鏡面であり、膜厚均一性が良好なSOI層31’’を有するSOIウエーハ30’’を得ることができる。
また、上記GCIB処理後は、SOI層表面の鏡面化を促進するために、必要に応じて、さらに化学機械研磨によってSOI層表面を最小限(例えば10−30nm)研磨することもできる。
以下、本発明のSOIウエーハの製造方法について、実施例および比較例によりさらに具体的に説明する。
(実施例1−6、比較例1−5)
ドナーウエーハとして直径150mmのシリコンウエーハを準備し、その表面に熱酸化によりシリコン酸化膜を100nm形成した。このウエーハに、シリコン酸化膜を通して水素イオンを注入し、イオン注入層を形成した。イオン注入条件は注入エネルギーを35keV、注入線量を9×1016/cmとし、注入深さは後の化学機械研磨工程の研磨代(あるいはGCIB処理工程のエッチング代)に合わせて適宜調整した。
また、ハンドルウエーハとして直径150mmのシリコンウエーハを準備した。
次に、プラズマ処理装置を用い、プラズマ用ガスとして窒素ガスを導入し、準備したドナーウエーハのイオン注入面、ハンドルウエーハの表面に表面活性化処理を施した。
そして、これらのウエーハを室温で貼り合わせ、300℃で30分間熱処理を行った後、イオン注入層を境界としてドナーウエーハの一部を機械的に剥がし、ハンドルウエーハの表面上にSOI層を形成したSOIウエーハを作製した。
このSOIウエーハに対し、アルゴンと水素の混合雰囲気のもと、熱処理温度を種々変更して30分の熱処理を施した。
さらに、図2に示すCMP装置を用いて化学機械研磨によりSOI層の表面を研磨代を変更して研磨した。
研磨布はウレタンを発泡させたものを用い、研磨スラリーはコロイダルシリカを分散したアルカリ水溶液を用いた。
そして、このような工程を経て、最終的に膜厚100nmのSOI層を有するSOIウエーハを得た。
なお、上記熱処理温度、研磨代の条件を以下に示す。
実施例1:熱処理温度 600℃、 研磨代 10nm
実施例2:熱処理温度 600℃、 研磨代 30nm
実施例3:熱処理温度 600℃、 研磨代 50nm
実施例4:熱処理温度 980℃、 研磨代 10nm
実施例5:熱処理温度 980℃、 研磨代 30nm
実施例6:熱処理温度 980℃、 研磨代 50nm
比較例1:熱処理温度 550℃、 研磨代 30nm
比較例2:熱処理温度1050℃、 研磨代 30nm
比較例3:熱処理温度 600℃、 研磨代 5nm
比較例4:熱処理温度 600℃、 研磨代 60nm
比較例5:熱処理温度1100℃、 研磨代100nm
以上のようにして製造されたSOIウエーハのSOI層の表面粗さおよび膜厚均一性について調査を行ったところ、熱処理温度が600−1000℃の範囲であり、かつ、研磨代が10−50nmの範囲の本発明を実施した実施例1−6では、いずれも、SOI層表面の粗さのRMS値が0.5nm以下に低減されて十分に鏡面化されており、また、SOI層の膜厚は、面内で95−105nmの範囲内であり、膜厚バラツキを10%以内に抑えることができた。
さらに、SOI層においてイオン注入によるダメージを調査したところ、これらのダメージは除去されていた。
このように、本発明を実施した実施例1−6では、デバイス作製に好適な高品質のSOIウエーハを得ることができた。
一方、本発明とは異なり、熱処理温度が600℃に満たない比較例1では、イオン注入によるダメージが残存しており、これを原因とする結晶欠陥が発生してしまっていた。
また、熱処理温度が1000℃を超えた比較例2、5では、必要以上にコストがかかってしまい、生産性が低下してしまった。さらには、SOI層に金属汚染が生じてしまった。
さらに、研磨代が10nmに満たない比較例3では、SOI層の表面の研磨量が足らなかったと考えられ、粗さのRMS値は1.0nmであり、十分に鏡面化することができなかった。
また、研磨代が50nmを超えた比較例4、5ではSOI層の表面を鏡面化できたものの、その膜厚は、比較例4では92−107nm、また比較例5では90−112nmとさらに悪化し、双方とも膜厚バラツキが10%を超え、各実施例に比べて膜厚均一性が劣ることが判った。
以上のように、比較例1−5のSOIウエーハでは、コストがかかりすぎて現実的ではなかったり、デバイスを作製するには適さないものとなった。
(比較例6)
ドナーウエーハを500℃30分の熱処理により熱剥離する以外は、実施例1と同様の手順により、剥離後の熱処理、化学機械研磨を行ってSOIウエーハを製造したところ、SOI層の表面は、粗さのRMS値が1.4nmであり、鏡面化することができなかった。これは、400℃を超える熱処理によってドナーウエーハの剥離を行ったために、マイクロキャビティがイオン注入界面(SOI層の表面)に発生し、剥離直後のSOI層の表面が、機械剥離による実施例1−6の場合に比べて粗くなってしまい、その表面粗さを十分に低減することができなかったためと考えられる。
以上のように、本発明のSOIウエーハの製造方法のように、ドナーウエーハを機械的に剥離し、600−1000℃の熱処理を施し、化学機械研磨によりSOI層の表面を10−50nm研磨することによって、初めて、表面が鏡面化され、膜厚均一性が良好なSOI層を有する優れた品質のSOIウエーハをコストを必要以上にかけずに生産することができることが判る。
(実施例7−12)
剥離後の熱処理の後、化学機械研磨の代わりにGCIB処理により、SOI層の表面を10−50nmエッチングする他は、実施例1−6と同様にしてSOIウエーハを製造した。
原料ガスにはSFを用い、クラスターサイズが1000個以上、また、イオン化電極に印加する電流は300μA、加速電極に印加する電圧は30kVとした。
このようにして得られたSOIウエーハのSOI層について調査を行ったところ、実施例1−6と同様に、表面が鏡面化され、膜厚も均一な高品質のSOI層を得られたことが判った。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記例ではシリコンウエーハをハンドルウエーハとして用いたが、同様にして、石英ウエーハやガラスウエーハ、アルミナ(サファイア)ウエーハ、SiCウエーハ、窒化アルミニウムウエーハをハンドルウエーハとして用いることも可能である。
本発明のSOIウエーハの製造方法の工程の一例を示す工程図である。 CMP装置の一例を示す概略図である。 GCIB処理装置の一例を示す概略図である。
符号の説明
10…ドナーウエーハ、 12…イオン注入面、 20…ハンドルウエーハ、
22…貼り合わせる面、 30、30’、30’’…SOIウエーハ、
31、31’、31’’…SOI層、
200…CMP装置、 201…本体、 202…研磨スラリー供給機構、
203…研磨定盤、 204…研磨布、 205…研磨ヘッド、
206…研磨スラリー、 207…ノズル、 208…タンク、
300…GCIB処理装置、 301…ガスクラスター生成部、
302…イオン化電極、 303…加速電極、
304…保持機構、 W…被処理ウエーハ。

Claims (4)

  1. 少なくとも、シリコンウエーハまたは表面上に酸化膜を形成したシリコンウエーハからなるドナーウエーハに、表面から水素イオンまたは希ガスイオンあるいはこれらの両方を注入してイオン注入層を形成し、
    前記ドナーウエーハのイオン注入した面と、該イオン注入した面と貼り合わせるハンドルウエーハの表面の少なくとも一方の面にプラズマ活性化処理を施し、
    前記ドナーウエーハのイオン注入した面と、前記ハンドルウエーハの表面を密着させて貼り合わせ、
    前記イオン注入層を境界として、前記ドナーウエーハを機械的に剥離することにより薄膜化してSOI層とした後、600−1000℃の熱処理を施してから、
    前記SOI層の表面をGCIB処理により10−50nmエッチングし、
    その後、該GCIB処理後のSOI層の表面を、化学機械研磨により10−30nm研磨することを特徴とするSOIウエーハの製造方法。
  2. 前記ハンドルウエーハを、シリコンウエーハ、表面上に酸化膜を形成したシリコンウエーハ、石英ウエーハ、ガラスウエーハ、アルミナ(サファイア)ウエーハ、SiCウエーハ、窒化アルミニウムウエーハのいずれかとすることを特徴とする請求項に記載のSOIウエーハの製造方法。
  3. 前記ドナーウエーハのイオン注入した面と、前記ハンドルウエーハの表面を密着させて貼り合わせた後、400℃以下の熱処理を施してから、前記イオン注入層を境界として、前記ドナーウエーハを機械的に剥離することを特徴とする請求項1または請求項2に記載のSOIウエーハの製造方法。
  4. 前記化学機械研磨またはGCIB処理後のSOI層の表面の粗さのRMS値を0.5nm以下にすることを特徴とする請求項1から請求項のいずれか一項に記載のSOIウエーハの製造方法。
JP2007145624A 2007-05-31 2007-05-31 Soiウエーハの製造方法 Active JP5143477B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007145624A JP5143477B2 (ja) 2007-05-31 2007-05-31 Soiウエーハの製造方法
US12/153,160 US8268700B2 (en) 2007-05-31 2008-05-14 Method for manufacturing SOI wafer
TW097117856A TWI456689B (zh) 2007-05-31 2008-05-15 Soi晶圓的製造方法
EP08009380.0A EP1998368B8 (en) 2007-05-31 2008-05-21 Method for manufacturing soi wafer
KR20080050893A KR101482792B1 (ko) 2007-05-31 2008-05-30 Soi 웨이퍼의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007145624A JP5143477B2 (ja) 2007-05-31 2007-05-31 Soiウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2008300660A JP2008300660A (ja) 2008-12-11
JP5143477B2 true JP5143477B2 (ja) 2013-02-13

Family

ID=39789380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007145624A Active JP5143477B2 (ja) 2007-05-31 2007-05-31 Soiウエーハの製造方法

Country Status (5)

Country Link
US (1) US8268700B2 (ja)
EP (1) EP1998368B8 (ja)
JP (1) JP5143477B2 (ja)
KR (1) KR101482792B1 (ja)
TW (1) TWI456689B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2935536B1 (fr) 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
JP2011061060A (ja) * 2009-09-11 2011-03-24 Sumco Corp 貼り合わせ基板の製造方法
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8141429B2 (en) * 2010-07-30 2012-03-27 Rosemount Aerospace Inc. High temperature capacitive static/dynamic pressure sensors and methods of making the same
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
JP5629594B2 (ja) * 2011-02-09 2014-11-19 信越化学工業株式会社 シリコン薄膜転写ウェーハの製造方法および研磨装置
CN102431961A (zh) * 2011-12-07 2012-05-02 华中科技大学 一种低温等离子体活化直接键合的三维硅模具制备方法
CN103776660B (zh) 2012-10-24 2016-03-09 艾博生物医药(杭州)有限公司 一种装置
US9202711B2 (en) * 2013-03-14 2015-12-01 Sunedison Semiconductor Limited (Uen201334164H) Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness
US9240357B2 (en) 2013-04-25 2016-01-19 Samsung Electronics Co., Ltd. Method of fabricating semiconductor device having preliminary stacked structure with offset oxide etched using gas cluster ion
DE102014223603B4 (de) 2014-11-19 2018-05-30 Siltronic Ag Halbleiterscheibe und Verfahren zu deren Herstellung
JP6545053B2 (ja) * 2015-03-30 2019-07-17 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
CN108695147A (zh) * 2017-04-08 2018-10-23 沈阳硅基科技有限公司 Soi键合硅片的制备方法
JP7123182B2 (ja) * 2018-06-08 2022-08-22 グローバルウェーハズ カンパニー リミテッド シリコン箔層の移転方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
EP0387754A1 (de) 1989-03-17 1990-09-19 Schott Glaswerke Kathetersystem zur Uebertragung von Laserstrahlung in Gefaesssysteme des menschlichen Koerpers
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JPH11145438A (ja) 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法ならびにこの方法で製造されるsoiウエーハ
JP3911901B2 (ja) * 1999-04-09 2007-05-09 信越半導体株式会社 Soiウエーハおよびsoiウエーハの製造方法
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
WO2002005315A2 (en) * 2000-07-10 2002-01-17 Epion Corporation System and method for improving thin films by gas cluster ion be am processing
FR2827078B1 (fr) 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
JP2004063730A (ja) * 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
FR2846788B1 (fr) 2002-10-30 2005-06-17 Procede de fabrication de substrats demontables
JP4509488B2 (ja) 2003-04-02 2010-07-21 株式会社Sumco 貼り合わせ基板の製造方法
US7026249B2 (en) * 2003-05-30 2006-04-11 International Business Machines Corporation SiGe lattice engineering using a combination of oxidation, thinning and epitaxial regrowth
US20060014363A1 (en) * 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
EP1667223B1 (en) * 2004-11-09 2009-01-07 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing compound material wafers
DE102004054564B4 (de) * 2004-11-11 2008-11-27 Siltronic Ag Halbleitersubstrat und Verfahren zu dessen Herstellung
JP2006210899A (ja) * 2004-12-28 2006-08-10 Shin Etsu Chem Co Ltd Soiウエーハの製造方法及びsoiウェーハ
US7405152B2 (en) * 2005-01-31 2008-07-29 International Business Machines Corporation Reducing wire erosion during damascene processing
JP4934966B2 (ja) * 2005-02-04 2012-05-23 株式会社Sumco Soi基板の製造方法
JP5249511B2 (ja) 2006-11-22 2013-07-31 信越化学工業株式会社 Soq基板およびsoq基板の製造方法

Also Published As

Publication number Publication date
EP1998368A3 (en) 2012-05-23
EP1998368B1 (en) 2014-06-04
EP1998368A2 (en) 2008-12-03
KR101482792B1 (ko) 2015-01-14
JP2008300660A (ja) 2008-12-11
US8268700B2 (en) 2012-09-18
EP1998368B8 (en) 2014-07-30
TWI456689B (zh) 2014-10-11
KR20080106094A (ko) 2008-12-04
TW200913128A (en) 2009-03-16
US20090023270A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
JP5143477B2 (ja) Soiウエーハの製造方法
JP5415676B2 (ja) Soiウェーハの製造方法
US8138064B2 (en) Method for producing silicon film-transferred insulator wafer
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
JP3911901B2 (ja) Soiウエーハおよびsoiウエーハの製造方法
KR100776381B1 (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
EP2256787B1 (en) Process for producing soi wafer
JPWO2005022610A1 (ja) 貼り合わせウェーハの製造方法
WO2013102968A1 (ja) 貼り合わせsoiウェーハの製造方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
TWI573173B (zh) Method for manufacturing conformable SOI wafers
JP5249511B2 (ja) Soq基板およびsoq基板の製造方法
JP4624812B2 (ja) Soiウエーハの製造方法
WO2003079447A1 (fr) Procede de production de plaquettes par collage
JP3697052B2 (ja) 基板の製造方法及び半導体膜の製造方法
KR102022504B1 (ko) 접합 웨이퍼의 제조방법
JP5703853B2 (ja) 貼り合わせウェーハの製造方法
JP5368000B2 (ja) Soi基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5143477

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150