CN112262467A - 将硅薄层移转的方法 - Google Patents
将硅薄层移转的方法 Download PDFInfo
- Publication number
- CN112262467A CN112262467A CN201980038984.3A CN201980038984A CN112262467A CN 112262467 A CN112262467 A CN 112262467A CN 201980038984 A CN201980038984 A CN 201980038984A CN 112262467 A CN112262467 A CN 112262467A
- Authority
- CN
- China
- Prior art keywords
- angstroms
- ion
- ions
- single crystal
- donor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 49
- 239000010703 silicon Substances 0.000 title claims abstract description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims abstract description 139
- 150000002500 ions Chemical class 0.000 claims description 115
- 239000013078 crystal Substances 0.000 claims description 62
- 239000007943 implant Substances 0.000 claims description 55
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 50
- 238000000137 annealing Methods 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 11
- 238000012546 transfer Methods 0.000 claims description 11
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 238000005304 joining Methods 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 239000012212 insulator Substances 0.000 abstract description 12
- 235000012431 wafers Nutrition 0.000 description 117
- 239000004065 semiconductor Substances 0.000 description 85
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 20
- 238000005468 ion implantation Methods 0.000 description 20
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 14
- 239000001301 oxygen Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 12
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 10
- 239000000243 solution Substances 0.000 description 9
- 239000002131 composite material Substances 0.000 description 8
- 239000001307 helium Chemical group 0.000 description 8
- 229910052734 helium Chemical group 0.000 description 8
- -1 hydrogen ions Chemical class 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 5
- 238000003776 cleavage reaction Methods 0.000 description 5
- 239000002552 dosage form Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 238000000678 plasma activation Methods 0.000 description 5
- 230000007017 scission Effects 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000908 ammonium hydroxide Substances 0.000 description 4
- 229910052787 antimony Inorganic materials 0.000 description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 238000001994 activation Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000012298 atmosphere Substances 0.000 description 3
- 239000008367 deionised water Substances 0.000 description 3
- 229910021641 deionized water Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000013467 fragmentation Methods 0.000 description 3
- 238000006062 fragmentation reaction Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- WUPHOULIZUERAE-UHFFFAOYSA-N 3-(oxolan-2-yl)propanoic acid Chemical compound OC(=O)CCC1CCCO1 WUPHOULIZUERAE-UHFFFAOYSA-N 0.000 description 1
- 241000252506 Characiformes Species 0.000 description 1
- 244000131360 Morinda citrifolia Species 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001639 boron compounds Chemical class 0.000 description 1
- 229910052980 cadmium sulfide Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- VJTAZCKMHINUKO-UHFFFAOYSA-M chloro(2-methoxyethyl)mercury Chemical compound [Cl-].COCC[Hg+] VJTAZCKMHINUKO-UHFFFAOYSA-M 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910021476 group 6 element Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- 235000017524 noni Nutrition 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- FHHJDRFHHWUPDG-UHFFFAOYSA-N peroxysulfuric acid Chemical compound OOS(O)(=O)=O FHHJDRFHHWUPDG-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 230000005070 ripening Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 125000005372 silanol group Chemical group 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
- Silicon Compounds (AREA)
Abstract
本发明揭示一种用于制备绝缘体上半导体结构的方法，其包括将硅薄层从施体衬底移转到处置衬底上。
Description
相关申请的交叉引用
本申请案要求2018年6月8日申请的第62/682,228号美国临时申请案的优先权权利，所述案的揭示内容以宛如全文阐述的引用方式并入。
技术领域
本发明大体上涉及半导体晶片制造的领域。更具体来说，本发明涉及一种在绝缘体上硅结构的制造中将薄硅层从施体衬底移转到处置衬底的方法。
背景技术
一般由单晶锭(例如硅锭)制备半导体晶片，所述单晶锭经修整及研磨以具有用于在后续过程中适当定向晶片的一或多个平面或切口。接着，将锭切割成个别晶片。尽管本文中将参考由硅建构的半导体晶片，但其它材料可用于制备半导体晶片，例如锗、碳化硅、硅锗、砷化镓及III族及V族元素的其它合金(例如氮化镓或磷化铟)或II族及VI族元素的合金(例如硫化镉或氧化锌)。
半导体晶片(例如硅晶片)可用于制备复合层结构。复合层结构(例如绝缘体上半导体，且更具体来说，绝缘体上硅(SOI)结构)大体上包含处置晶片或层、装置层及处置层与装置层之间的绝缘(即，电介质)膜(通常为氧化物层)。装置层的厚度一般在0.01微米到20微米之间，例如0.05微米到20微米之间。厚膜装置层可具有约1.5微米到约20微米之间的装置层厚度。薄膜装置层可具有约0.01微米到约0.20微米之间的厚度。一般来说，通过使两个晶片紧密接触，借此由范德瓦尔(van der Waal)力引发接合，接着进行热处理以强化接合来产生例如绝缘体上硅(SOI)、蓝宝石上硅(SOS)及石英上硅的复合层结构。退火可将末端硅烷醇基转换成两个界面之间的硅氧烷键，借此强化接合。
在热退火之后，接合结构经受进一步处理以移除施体晶片的大部分以实现层移转。例如，可使用晶片薄化技术(例如蚀刻或研磨)(通常称为回蚀SOI(即，BESOI))，其中将硅晶片结合到处置晶片且接着缓慢蚀除硅晶片，直到处置晶片上仅保留硅薄层。例如，参阅第5,189,500号美国专利，其揭示内容以宛如全文阐述的引用方式并入本文中。此方法耗时且昂贵，浪费衬底中的一者，且通常对于不到数微米的层不具有合适的厚度均匀性。
实现层移转的另一常用方法利用氢植入，接着进行热诱发分层。在施体晶片的前表面下方的特定深度处植入粒子(原子或电离原子，例如氢原子或氢原子及氦原子的组合)。植入粒子在施体晶片中在其植入的特定深度处形成分裂面。清洁施体晶片的表面以移除在植入工艺期间沉积于晶片上的有机化合物或其它污染物，例如硼化合物。
接着，通过亲水接合工艺来将施体晶片的前表面接合到处置晶片以形成接合晶片。在接合之前，通过使晶片的表面暴露于含有(例如)氧或氮的等离子体来活化施体晶片及/或处置晶片。在通常称为表面活化的工艺中，暴露于等离子体使表面的结构改质，所述活化工艺使施体晶片及处置晶片的一或两者的表面呈亲水性。另外，可通过湿式处理(例如SC1清洁或氢氟酸)来化学活化晶片的表面。湿式处理及等离子体活化可依任一顺序发生，或晶片可仅经受一种处理。接着，将晶片按压在一起且在其间形成接合。归因于范德瓦尔力，此接合相对较弱且必须在进一步处理可发生之前强化。
在一些工艺中，通过加热或退火接合晶片对来强化施体晶片与处置晶片(即，接合晶片)之间的亲水接合。在一些工艺中，晶片接合可在低温下发生，例如约300℃到约500℃之间。在一些工艺中，晶片接合可在高温下发生，例如约800℃到约1100℃之间。高温引起施体晶片及处置晶片的邻接表面之间形成共价键，因此固化施体晶片与处置晶片之间的接合。在加热或退火接合晶片的同时，早先植入施体晶片中的粒子使分裂面弱化。
接着，使施体晶片的一部分沿分裂面与接合晶片分离(即，分裂)以形成SOI晶片。可通过将接合晶片放置于夹具中来实施分裂，其中垂直于接合晶片的对置侧施加机械力以将施体晶片的一部分拉离接合晶片。根据一些方法，利用吸盘来施加机械力。通过在接合晶片的边缘处在分裂面处施加机械楔以引发裂缝沿分裂面蔓延来引发施体晶片的部分分离。接着，由吸盘施加的机械力将施体晶片的部分拉离接合晶片，因此形成SOI晶片。
根据其它方法，接合对可改为经受一段时间的高温以使施体晶片的部分与接合晶片分离。暴露于高温引起裂缝沿分裂面引发及蔓延，因此分离施体晶片的一部分。裂缝归因于由植入离子(其通过奥斯特瓦尔德(Ostwald)熟化来生长)形成空隙而形成。空隙由氢气及氦气填充。空隙变成薄板。薄板中的加压气体使微腔及微裂缝蔓延，其使植入面上的硅弱化。若在适当时间停止退火，则可通过机械工艺来分裂弱化的接合晶片。然而，若热处理持续较长时间及/或在较高温度下发生，则微裂缝蔓延达到所有裂缝沿分裂面合并因此分离施体晶片的一部分的程度。此方法允许移转层的更好的均匀性且允许施体晶片循环使用，但通常需要将植入及接合对加热到接近500℃的温度。
发明内容
本发明针对一种将硅层从单晶硅施体衬底移转到处置衬底的方法，所述方法包含：(a)通过与所述单晶硅施体衬底的前表面接触的二氧化硅层及通过所述单晶硅施体衬底的所述前表面来植入H2 +离子、H+离子或H2 +离子及H+离子的组合，所述单晶硅施体衬底包含两个平行主表面(其中一者为所述前表面且其中一者为后表面)、连结所述前表面及所述后表面的圆周边缘、所述前表面与所述后表面之间的中心面、垂直于所述前表面的中心轴线及所述前表面与所述后表面之间的块体区域；(b)通过与单晶硅施体衬底的所述前表面接触的所述二氧化硅层及通过所述单晶硅施体衬底的所述前表面来植入He+离子；(c)使所述经离子植入的单晶硅施体衬底在足以在所述单晶硅施体衬底中形成损坏层的温度下及持续时间内退火；(d)将与所述单晶硅施体衬底的所述前表面接触的所述二氧化硅层接合到与所述处置衬底接触的电介质层以借此制备多层衬底；(e)使所述多层衬底退火；及(f)在所述单晶硅施体衬底中的所述损坏层处使所述经退火多层衬底分裂以借此将具有约500埃到约2500埃之间的厚度的所述硅层从所述单晶硅施体衬底移转到所述处置衬底。
下文将部分阐明及部分指出其它目的及特征。
附图说明
图1A到1F描绘根据本发明的一些实施例的工艺流程。
图2为描绘分别在16Kev及22kev下植入的H+及He+离子的SRIM计算深度分布的图形。这些数据根据实例1的方法来获得。
图3为描绘各种H2 +剂量的移转硅装置层的分裂后厚度变动范围(·)的图形。
图4为描绘分别在8Kev及11kev下植入的H+及He+离子的SRIM计算深度分布的图形。这些数据根据实例2的方法来获得。
具体实施方式
全耗尽绝缘体上硅(FD-SOI)结构依赖于掩埋氧化物层(BOX)上的超薄硅层。掩埋氧化物层可具有常规厚度(约100纳米到约200纳米)或其还可为超薄的，例如在10nm到25nm之间。极薄硅层使CMOS装置的晶体管闸极(晶体管的本体)下方的硅能够完全耗尽电荷。因此，本发明针对一种将极薄硅层从施体衬底移转到处置衬底的方法。
根据本发明，提供一种用于制备具有相对较薄硅装置层的绝缘体上半导体复合结构(SOI，例如绝缘体上硅复合结构)的方法。在一些实施例中，SOI结构进一步包含相对较薄电介质层，例如掩埋氧化物层。因此，在一些实施例中，本发明针对一种将具有在约500埃到约2500埃之间的厚度的薄硅层从施体衬底移转到处置衬底上的方法。根据本发明的一些实施例，使氢(H2 +及/或H+)离子及氦(He+)离子以低离子能量共植入到施体衬底中。使经共植入的施体衬底退火以在施体衬底中形成损坏层。损坏层的深度确定移转到处置衬底上的硅层的厚度。
为实现薄层移转，使气体离子的植入能量保持较低，尤其当施体晶片上的氧化物层也较薄(例如数百埃)时。将薄硅装置层移转能够制备全耗尽SOI结构(FD-SOI)。基于FD-SOI的低功率高性能CMOS应用需要限制硅装置层的厚度及掩埋氧化物层的厚度。可通过在离子植入期间限制离子束能量来移转薄层。此外，根据一些实施例，通过减少植入剂量来进一步降低生产制造成本。
I.半导体施体衬底及半导体处置衬底
用于本发明中的衬底包括半导体施体衬底(例如单晶半导体施体晶片)及半导体处置衬底(例如单晶半导体处置晶片)。绝缘体上半导体复合结构中的半导体装置层源自半导体施体衬底。
图1A到1F描绘根据本发明的一些实施例的工艺流程。参考图1A，描绘示范性非限制性半导体施体衬底100，例如单晶半导体施体晶片。一般来说，单晶半导体施体衬底100包含两个大体上平行的主表面。所述平行表面中的一者为单晶半导体施体衬底100的前表面102，且另一平行表面为单晶半导体施体衬底100的后表面104。单晶半导体施体衬底100包含连结前表面102及后表面104的圆周边缘106。单晶半导体施体衬底100包含中心轴线108，其垂直于两个大体上平行的主表面102、104且还垂直于由前表面102与后表面104之间的中点界定的中心面110。单晶半导体施体衬底100包含两个大体上平行的主表面102、104之间的块体区域。因为半导体晶片(例如硅晶片)通常具有一些总厚度变动(TTV)、翘曲及弯曲，所以前表面102上的每个点与后表面104上的每个点之间的界定中心面110的中点可能不会精确落在某一平面内。然而，实际上，TTV、翘曲及弯曲通常相当小，使得紧密接近中点可被认为落在与前表面102及后表面104大致等距的假想中心面110内。
在本文中所描述的任何操作之前，单晶半导体施体衬底100的前表面102及后表面104可大体上相同。仅为了便利且一般为了区分其上执行本发明的方法的操作的表面而将表面称为“前表面”或“后表面”。在本发明的上下文中，单晶半导体施体衬底100的“前表面”是指通过其植入离子的衬底的主表面。前表面变成接合结构的内表面。因此，单晶半导体施体衬底100的“后表面”指变成接合结构的外表面的主表面。类似地，处置衬底的“前表面”指变成接合结构的内表面的处置衬底的主表面，且处置衬底的“后表面”指变成接合结构的外表面的主表面。在完成常规接合及分裂步骤之后，单晶半导体施体衬底即形成绝缘体上半导体(例如绝缘体上硅)复合结构的半导体装置层。
处置衬底及单晶半导体施体衬底可为单晶半导体晶片。在优选实施例中，半导体晶片包含选自由以下各者组成的群组的材料：硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化铟镓、锗及其组合。另外，处置晶片可包含蓝宝石、石英或玻璃。本发明的单晶半导体晶片(例如单晶硅处置晶片及单晶硅施体晶片)通常具有至少约150mm、至少约200mm、至少约300mm或至少约450mm的标称直径。晶片厚度可在约100微米到约5000微米之间变动，例如约100微米到约1500微米之间、例如约250微米到约1500微米之间、例如约300微米到约1000微米之间，适当地在约500微米到约1000微米的范围内。在一些特定实施例中，晶片厚度可为约725微米。在一些实施例中，晶片厚度可为约775微米。
在特别优选的实施例中，单晶半导体晶片包含从根据常规丘克拉斯基(Czochralski)晶体生长法或浮区生长法所生长的单晶锭切割的单晶硅晶片。例如，F·志村(F.Shimura)的“半导体硅晶体技术(Semiconductor Silicon Crystal Technology)”(美国学术出版社(Academic Press)，1989年)及“硅化学蚀刻(Silicon ChemicalEtching)”(J·格雷伯梅尔·埃德(J.Grabmaier ed.))(斯普林格·维拉格纽约公司(Springer-Verlag，N.Y.)，1982年)(其以引用方式并入本文中)中揭示此类方法及标准硅切割、研磨、蚀刻及抛光技术。优选地，通过所属领域的技术人员已知的标准方法来抛光及清洁晶片。例如，参阅W.C.奥马拉(W.C.O'Mara)等人的“半导体硅技术手册(Handbook ofSemiconductor Silicon Technology)”诺伊斯出版(Noyes Publications)。例如，可视需要以标准SC1溶液(5份水:1份含水性氢氧化铵(29重量％):1份水性过氧化氢(30重量％))/SC2溶液(6份水:1份水性盐酸(37重量％):1份水性过氧化氢(30重量％))清洁晶片。在一些实施例中，本发明的单晶硅晶片是从根据常规丘克拉斯基(“Cz”)晶体生长法所生长的单晶锭切割的单晶硅晶片，其通常具有至少约150mm、至少约200mm、至少约300mm或至少约450mm的标称直径。优选地，单晶硅处置晶片及单晶硅施体晶片两者具有无表面缺陷(例如划痕、大微粒等等)的经镜面抛光的前表面光洁度。晶片厚度可从约250微米变动到约1500微米，例如在约300微米到约1000微米之间，适当地在约500微米到约1000微米的范围内。在一些特定实施例中，晶片厚度可在约725微米到约800微米之间，例如在约750微米到约800微米之间。在一些实施例中，晶片厚度可为约725微米。在一些实施例中，晶片厚度可为约775微米。
在一些实施例中，单晶半导体晶片(即，单晶半导体处置晶片及单晶半导体施体晶片)包含具有一般由丘克拉斯基生长法实现的浓度的填隙氧。在一些实施例中，单晶半导体晶片包含浓度在约4PPMA到约18PPMA之间的氧。在一些实施例中，半导体晶片包含浓度在约10PPMA到约35PPMA之间的氧。在一些实施例中，单晶硅晶片包含浓度不大于约10PPMA的氧。可根据SEMI MF 1188-1105来测量填隙氧。
单晶半导体施体衬底100及处置衬底可具有可由丘克拉斯基或浮区法获得的任何电阻率。因此，单晶半导体施体衬底100及处置衬底的电阻率是基于本发明的结构的最终用途/应用的要求。因此，电阻率可从毫欧姆或更小变动到兆欧姆或更大。在一些实施例中，单晶半导体施体衬底100未掺杂。在一些实施例中，处置衬底100未掺杂。在一些实施例中，单晶半导体施体衬底100包含p型或n型掺杂剂。在一些实施例中，处置衬底100包含p型或n型掺杂剂。适合掺杂剂包括硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)。基于单晶半导体施体衬底的所要电阻率来选择掺杂剂浓度。
在一些实施例中，单晶半导体施体衬底100具有相对较低最小体电阻率，例如低于约100ohm-cm、低于约50ohm-cm、低于约1ohm-cm、低于约0.1ohm-cm或甚至低于约0.01ohm-cm。在一些实施例中，单晶半导体施体衬底100具有相对较低最小体电阻率，例如低于约100ohm-cm或在约1ohm-cm到约100ohm-cm之间。低电阻率晶片可包含电活性掺杂剂，例如硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)。
在一些实施例中，单晶半导体施体衬底100具有相对较高最小体电阻率。高电阻率晶片一般从通过丘克拉斯基法或浮区法所生长的单晶锭切割。高电阻率晶片可包含一般具有非常低浓度的电活性掺杂剂，例如硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)。Cz生长硅晶片可经受从约600℃到约1000℃范围内的温度的热退火以湮灭在晶体生长期间并入的由氧引起的热施体。在一些实施例中，单晶半导体处置晶片具有至少100Ohm-cm或甚至至少约500Ohm-cm的最小体电阻率，例如在约100Ohm-cm到约100,000Ohm-cm之间、或在约500Ohm-cm到约100,000Ohm-cm之间、或在约1000Ohm-cm到约100,000Ohm-cm之间、或在约500Ohm-cm到约10,000Ohm-cm之间、或在约750Ohm-cm到约10,000Ohm-cm之间、在约1000Ohm-cm到约10,000Ohm-cm之间、在约1000Ohm-cm到约6000Ohm-cm之间、在约2000Ohm-cm到约10,000Ohm-cm之间、在约3000Ohm-cm到约10,000Ohm-cm之间或在约3000Ohm-cm到约5,000Ohm-cm之间。在一些优选实施例中，单晶半导体处置晶片具有在约1000Ohm-cm到约6,000Ohm-cm之间的体电阻率。此项技术中已知用于制备高电阻率晶片的方法，且此类高电阻率晶片可从商业供货商(例如SunEdison半导体有限公司(SunEdisonSemiconductor Ltd.)(密苏里州圣彼得(St.Peters,MO)；原名为MEMC电子材料公司(MEMCElectronic Materials))获得。
单晶半导体施体衬底100可包含单晶硅。单晶半导体施体衬底100可具有(100)、(110)或(111)晶体定向的任何者，且晶体定向的选择可取决于结构的最终用途。
可视情况根据此项技术中已知的方法来氧化单晶半导体施体衬底100的前表面102、后表面104或两个表面。可通过此项技术中已知的方法(例如热氧化(其中将消耗沉积半导体材料膜的一些部分)、CVD氧化沉积或通过暴露于标准清洁溶液(例如SC1/SC2清洁溶液)来完成氧化。可在例如ASM A400或ASM A400XT的炉中热氧化单晶半导体施体衬底100。在氧化环境中，温度可在从750℃到1100℃的范围内，例如在约800℃到约1200℃之间。氧化环境氛围可为惰性气体(例如Ar或N2)及O2的混合物。氧含量可从1％变动到10％或更高。在一些实施例中，氧化环境氛围可高达100％(“干式氧化”)。在一些实施例中，环境氛围可包含惰性气体(例如Ar或N2)及氧化气体(例如O2及水蒸气)的混合物(“湿式氧化”)。在示范性实施例中，可将施体晶片载入到例如ASM A400或ASM A400XT的垂直炉中。可使用N2及O2的混合物使温度斜变到氧化温度。在所要温度下，将水蒸气引入到气流中。在获得所要氧化物厚度之后，关闭水蒸气及O2且降低炉温，且从炉卸除晶片。在其中单晶半导体施体衬底100为单晶硅施体衬底的实施例中，氧化层120包含二氧化硅。参阅图1B，前表面102、后表面104或两者上的氧化层120可在约100埃到约1000埃之间，例如在约100埃到约700埃之间、或在约100埃到约500埃之间或在约100埃到约250埃之间。
在一些实施例中，氧化层120相对较薄，例如在约5埃到约25埃之间，例如在约10埃到约15埃之间。可通过暴露于例如SC1/SC2清洁溶液的标准清洁溶液来获得半导体晶片的两侧上的薄氧化物层。在一些实施例中，SC1溶液包含5份去离子水、1份水性NH4OH(氢氧化铵，按重量计29％的NH3)及1份水性H2O2(过氧化氢，30％)。在一些实施例中，可通过暴露于包含氧化剂的水溶液(例如SC2溶液)来氧化处置晶片。在一些实施例中，SC2溶液包含5份去离子水、1份水性HCl(盐酸，按重量计39％)及1份水性H2O2(过氧化氢，30％)。
II.离子植入
可在市售仪器(例如应用材料公司(Applied Materials)的Quantum II、QuantumLEAP或Quantum X)中实施离子植入。根据一些实施例，植入离子包括H+及/或H2 +离子及He+离子的组合。可在植入He+离子之前植入H+及/或H2 +离子，可在植入He+离子之后植入H+及/或H2 +离子，或可与He+离子同时植入H+及/或H2 +离子。依足以形成半导体施体衬底中的损坏层的密度及持续时间实施离子植入。参考图1C，通过单晶半导体施体衬底100的氧化层120及前表面102来发生离子植入，使得单晶半导体施体衬底100包含峰值深度D1处的H+及/或H2 +离子及峰值深度D2处的He+离子。峰值深度D1及D2仅供说明且不被视为按比例绘制。从单晶硅施体衬底100的前表面102沿中心轴线108测量峰值深度D1及D2的长度。植入深度确定最终SOI结构中单晶半导体装置层的厚度。
在一些实施例中，方法包含通过单晶施体衬底的前表面来将氢离子(例如H2 +离子、H+离子或H2 +及H+离子的组合)植入到从前表面朝向中心面测量的平均深度D1。如从单晶硅施体衬底的前表面沿中心轴线测量，植入氢离子的平均深度D1的范围可从约100埃到约4000埃、从约100埃到约3000埃、或在约500埃到约3000埃之间或约500埃到约2500埃之间。在一些实施例中，在约10Kev到约40Kev之间(例如在约20Kev到约40Kev之间或在约25Kev到约35Kev之间，例如约16Kev或约32Kev)的植入能量下，H2 +离子植入剂量可在从4.3×1015个离子/cm2到1.1×1016个离子/cm2的范围内或在约6.8×1015个离子/cm2到约1.1×1016个离子/cm2之间。在一些实施例中，在约20Kev到约40Kev之间或约25Kev到约35Kev之间(例如约16Kev或约32Kev)的植入能量下，H2 +离子植入剂量可在从约4.3×1015个离子/cm2到约1.1×1016个离子/cm2的范围内或在约6×1015个离子/cm2到约1.1×1016个离子/cm2之间。在一些实施例中，在约10Kev到约30Kev之间(例如在约15Kev到约20Kev之间，例如约16Kev)的植入能量下，H2 +离子植入剂量可在从约5.9×1015个离子/cm2到约6.7×1015个离子/cm2的范围内。在一些实施例中，在约5Kev到约20Kev之间(例如在约10Kev到约20Kev之间，例如约16Kev)的植入能量下，H+离子植入剂量可在从约5×1015个离子/cm2到约2×1016个离子/cm2的范围内。在一些实施例中，在约5Kev到约20Kev之间(例如在约10Kev到约20Kev之间，例如约16Kev)的植入能量下，H+离子植入剂量可在从约1.1×1016个离子/cm2到约2×1016个离子/cm2的范围内。在一些实施例中，在约5Kev到约20Kev之间(例如在约10Kev到约20Kev之间，例如16Kev)的植入能量下，H+离子植入剂量可在从约6.1×1015个离子/cm2到约6.8×1015个离子/cm2的范围内。在一些实施例中，可在上述剂量范围及能量内将H2 +及H+离子的组合植入到从前表面朝向中心面所测量的平均深度D1。
在一些实施例中，方法包含通过单晶施体衬底的前表面来将氦离子(例如He+离子)植入到从前表面102沿中心轴线108所测量的平均深度D2。如从单晶硅施体衬底的前表面沿中心轴线所测量，植入氦离子的平均深度D2的范围可从约100埃到约4000埃、从约100埃到约3000埃或在约500埃到约3000埃之间或在约500埃到约2500埃之间。在一些实施例中，在约5Kev到约30Kev之间(例如在约10Kev到约25Kev之间或约15Kev到约25Kev之间，例如约22Kev)的植入能量下，总氦离子植入剂量的范围可从约6×1015个离子/cm2到约2×1016个离子/cm2、从约6×1015个离子/cm2到约1.3×1016个离子/cm2、从约6.3×1015个离子/cm2到约1.1×1016个离子/cm2、从约6.6×1015个离子/cm2到约8×1015个离子/cm2。在一些实施例中，在约5Kev到约30Kev之间(例如在约10Kev到约25Kev之间或在约15Kev到约25Kev之间，例如约22Kev)的植入能量下，总氦离子植入剂量的范围可从约6×1015个离子/cm2到约2×1016个离子/cm2、从约6×1015个离子/cm2到约1.3×1016个离子/cm2、从约6.3×1015个离子/cm2到约1.1×1016个离子/cm2、从约6.6×1015个离子/cm2到约8×1015个离子/cm2。在一些实施例中，在约5Kev到约20Kev之间(例如在约5Kev到约15Kev之间，例如11Kev)的植入能量下，总氦离子植入剂量的范围可从约6×1015个离子/cm2到约2×1016个离子/cm2、从约6×1015个离子/cm2到约1.3×1016个离子/cm2、从约6.3×1015个离子/cm2到约1.1×1016个离子/cm2、从约6.6×1015个离子/cm2到约8×1015个离子/cm2或从约6.6×1015个离子/cm2到约7×1015个离子/cm2。
优选地，H2 +离子、H+离子或H2 +离子及H+离子的组合的峰值密度(D1)及He+离子的峰值密度(D2)为彼此相差约1000埃内、彼此相差约600埃内或彼此相差约500埃内、彼此相差约450埃内、彼此相差约400埃内、彼此相差约300埃内或彼此相差约200埃内。
在一些实施例中，可期望单晶半导体施体晶片(例如单晶硅施体晶片)在植入之后经受清洁。在一些优选实施例中，清洁可包括过氧硫酸清洁(Piranha clean)(硫酸及过氧化氢的混合物)及接着DI水冲洗及SC1(水:水性氢氧化铵:水性过氧化氢呈5:1:1比率的混合物)及SC2(水:水性盐酸:水性过氧化氢呈6:1:1比率的混合物)清洁。
III.退火
在本发明的一些实施例中，在足以使热活化损坏层或分裂面130形成于单晶半导体施体衬底中的温度下使经离子植入的单晶半导体施体衬底100退火。此退火发生于接合之前。通过利用低植入能量，损坏层130发生在能够将薄硅层移转到处置衬底的深度处，例如约500埃到约2500埃之间的厚度。
适合工具的实例可为例如Blue M型号的简单箱式炉。在一些优选实施例中，在从约200℃到约350℃、从约225℃到约350℃(例如在约250℃到约300℃之间)的温度下使经离子植入的单晶半导体施体衬底退火。热退火可发生达到约10小时到约10小时(例如约10分钟到约2小时或在约10分钟到约60分钟之间)的持续时间。这些温度范围内的热退火足以形成热活化分裂面130。在用于活化分裂面130的热退火之后，优选地清洁单晶半导体施体衬底表面。在一些优选实施例中，清洁可包括过氧硫酸清洁(硫酸及过氧化氢的混合物)及接着DI水冲洗及SC1(水:水性氢氧化铵:水性过氧化氢呈5:1:1比率的混合物)及SC2(水:水性盐酸:水性过氧化氢呈6:1:1比率的混合物)清洁。
IV.等离子体活化
在一些实施例中，经离子植入及退火的单晶半导体施体衬底经受氧气等离子体及/或氮气等离子体表面活化。在一些实施例中，氧气等离子体表面活化工具为市售工具，例如从EV集团(EV Group)购得的工具，例如
810LT低温等离子体活化系统。将经离子植入及视情况经清洁的单晶半导体施体晶片载入到室中。抽空室且使用运载气体(例如氩气)中的氧气源及/或氮气源来回填室到小于大气压的压力以借此产生等离子体。氧气及/或水为适合于等离子体氧化处理的源气体。氨气及/或氮气及/或一氧化氮(NO)及/或一氧化二氮(N2O)气体为适合于等离子体氮化处理的源气体。氮氧化物等离子体活化可包括环境大气中的氧气及氮气源。使单晶半导体施体晶片暴露于此等离子体达所要时间(其可在从约1秒到约120秒的范围内)。执行氧气或氮气等离子体表面氧化以使单晶半导体施体衬底的前表面亲水且适于接合到处置衬底。在等离子体活化之后，使用去离子水来冲洗活化表面。接着，在接合之前甩干水分。
V.制备接合结构
参考图1E，接着，将具有分裂面或损坏层130的单晶半导体施体衬底100的前表面102上的氧化层120接合到半导体处置衬底200的主表面(通过使这些表面紧密接触)。在一些实施例中，半导体处置衬底200包含电介质层。电介质层可包含选自二氧化硅、氮化硅、氮氧化硅、氧化铪、氧化钛、氧化锆、氧化镧、氧化钡及其任何组合的绝缘材料。在一些实施例中，电介质层包含选自由二氧化硅、氮化硅、氮氧化硅及其任何组合组成的群组的一或多种绝缘材料。在一些实施例中，电介质层具有至少约1纳米厚或至少约10纳米厚的厚度，例如在约10纳米到约10,000纳米之间、在约10纳米到约5,000纳米之间、在50纳米到约500纳米之间或在约100纳米到约400纳米之间，例如约50纳米、约75纳米、约85纳米、约100纳米、约150纳米、约175纳米或约200纳米。电介质层可在约100埃到约1000埃之间，例如约100埃到约700埃之间、或在约100埃到约500埃之间或在约100埃到约250埃之间。在一些实施例中，电介质层薄得多，例如在约5埃到约25埃之间，例如在约10埃到约15埃之间。
在一些实施例中，电介质层可包含一或多个绝缘层，例如两个绝缘层、三个绝缘层或更多个绝缘层。每一电介质层可包含选自由二氧化硅、氮化硅及氮氧化硅组成的群组的材料。每一绝缘层可具有至少约1纳米厚或至少约10纳米厚的厚度，例如在约10纳米到约10,000纳米之间、在约10纳米到约5,000纳米之间、在50纳米到约500纳米之间或在约100纳米到约400纳米之间，例如约50纳米、约75纳米、约85纳米、约100纳米、约150纳米、约175纳米或约200纳米。
由于在一些实施例中，机械接合相对较弱，所以可进一步使接合结构退火以固化单晶半导体施体衬底100与处置衬底200之间的接合。在本发明的一些实施例中，在足以使热活化分裂面形成于单晶半导体施体衬底中的温度下使接合结构退火。适合工具的实例可为例如Blue M型号的简单箱式炉。在一些优选实施例中，在从约200℃到约400℃(例如从约300℃到约400℃)的温度下使接合结构退火。热退火可发生达到从10分钟到约10小时(例如从约10分钟到约60分钟)的持续时间。
在一些实施例中，退火可在相对较高压力下发生，例如在约0.5MPa到约200MPa之间、例如在约0.5MPa到约100MPa之间、例如在约0.5MPa到约50MPa之间、或在约0.5MPa到约10MPa之间或在约0.5MPa到约5MPa之间。在常规接合方法中，温度可能受限于“自动分裂”。此发生于植入面处的薄板的压力超过外部等静压时。因此，常规退火可由于自动分裂而受限于约350℃到约400℃之间的接合温度。在植入及接合之后，晶片弱弱地保持在一起。但晶片之间的间隙足以防止气体渗透或逸出。可通过热处理来强化弱接合，但植入期间所形成的腔由气体填充。当加热时，腔内的气体增压。据估计，取决于剂量，压力可达到0.2到1GPa(切尔卡申(Cherkashin)等人，应用物理期刊(J.Appl.Phys.)118期，245301(2015))。当压力超过临界值时，层分层。此指自动分裂或热分裂。其防止较高退火温度或较长退火时间。根据本发明的一些实施例，接合在高压下发生(例如在约0.5MPa到约200MPa之间，例如在约0.5MPa到约100MPa之间、在约0.5MPa到约50MPa之间、或在约0.5MPa到约10MPa之间或在约0.5MPa到约5MPa之间)，其借此实现高温下接合。在一些实施例中，在从约300℃到约700℃、从约400℃到约600℃(例如在约400℃到约450℃之间或甚至在约450℃到约600℃之间或在约350℃到约450℃之间)的温度下使接合结构退火。增加热预算将对接合强度产生积极影响。热退火可发生达到约0.5小时到约10小时(例如在约0.5小时到约3小时之间)的持续时间，优选地，约2小时的持续时间。这些温度范围内的热退火足以形成热活化分裂面。在常规接合退火中，处置晶片及施体晶片两者的边缘会因滚降(roll off)而明显分开。在此区域中，不存在层移转。其被称为梯台(terrace)。预期增压接合会减少此梯台，从而使SOI层进一步朝向边缘向外延伸。此机制是基于陷留气穴被压缩及向外“拉合(zippering)”。在用于活化分裂面的热退火之后，可分裂接合结构。
在热退火之后，单晶半导体施体衬底100与处置衬底200之间的接合足够强以经由在分裂面处分裂接合结构来引发层移转。可根据此项技术中已知的技术来发生分裂。在一些实施例中，可将接合结构放置在常规分裂台中，其一侧贴附到固定吸盘且另一侧通过额外吸盘来贴附在铰接臂上。在吸盘附件附近引发裂缝且可移动臂围绕铰链枢转以使晶片分裂开。分裂移除半导体施体晶片的一部分，借此留下绝缘体上半导体复合结构上的单晶半导体装置层300，优选为硅装置层。参阅图1F。本发明的方法能够将硅薄层从施体衬底移转到处置衬底。因此，在一些实施例中，硅层具有在约500埃到约2500埃之间的厚度。
在分裂之后，分裂结构可经受高温退火以进一步强化移转装置层300与处置衬底之间的接合。适合工具的实例可为例如ASM A400的垂直炉。在一些优选实施例中，在从约1000℃到约1200℃(优选地，在约1000℃)的温度下使接合结构退火。热退火可发生达到约0.5小时到约8小时的持续时间，优选地，约2小时到4小时的持续时间。这些温度范围内的热退火足以强化移转装置层与单晶半导体处置衬底之间的接合。
在分裂及高温退火之后，接合结构可经受经设计以移除薄热氧化物且从表面清除微粒的清洁工艺。在一些实施例中，可通过在水平流动单晶片外延反应器中使用H2作为运载气体经受气相HCl蚀刻工艺来使单晶半导体装置层达到所要厚度及平滑度。
在一些实施例中，可将外延层沉积于移转单晶半导体装置层300上。沉积外延层可包含大体上相同于下面的单晶半导体装置层300的电特性。替代地，外延层可包含不同于下面的单晶半导体装置层300的电特性。外延层可包含选自由硅、碳化硅、硅锗、砷化镓、氮化镓、磷化铟、砷化铟镓、锗及其组合组成的群组的材料。取决于最终集成电路装置的所要性质，外延层可包含选自硼(p型)、镓(p型)、铝(p型)、铟(p型)、磷(n型)、锑(n型)及砷(n型)的掺杂剂。外延层的电阻率可在从1到50Ohm-cm的范围内，通常为从5到25Ohm-cm。在一些实施例中，外延层可具有在约10纳米到约20微米之间、在约20纳米到约3微米之间的厚度，例如在约20纳米到约2微米之间，例如在约20纳米到约1.5微米之间或在约1.5微米到约3微米之间。
接着，完成的SOI晶片可经受最后度量检测且最后使用典型SC1-SC2工艺来清洁。
可由以下非限制性实例进一步说明本发明。
实例1。
单晶硅施体衬底经受离子植入。首先，晶片经受7×1015cm-2剂量的He+离子植入。植入能量为22Kev。其后，晶片经受H2 +离子植入或H+离子植入。H2 +离子植入能量为32Kev。H+离子植入能量为16Kev。剂量根据表1来变动。
物质中离子的停止及范围(SRIM)计算表明，H+及He+深度分布的峰值差为约450埃。参阅图1。经离子植入的施体衬底接合到处置衬底，经退火，且经分裂。表1进一步提供分裂结果。
表1：各种H2 +及H+剂量的机械分裂操作的结果
| H<sub>2</sub><sup>+</sup>剂量 | H<sup>+</sup>剂量 | 分裂结果 |
| 3.1x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 6.8x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 3.7x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 4x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 4.3x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 4.6x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 4.9x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 5.2x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 5.5x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 5.8x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 1.22x 10<sup>16</sup>cm<sup>-2</sup> | 分裂 | |
| 7.6x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 7.9x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 8.2x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 8.5x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 8.8x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 9.1x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 9.4x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 9.7x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 2x 10<sup>16</sup>cm<sup>-2</sup> | 分裂 | |
| 1.03x 10<sup>16</sup>cm<sup>-2</sup> | 分裂 |
根据表1中所展示的结果，若He+离子植入剂量固定为22Kev下的7×1015cm-2，则在小于4.3×1015cm-2的H2 +离子植入剂量或小于6.8×1015cm-2的H+离子植入剂量下无法观察到分裂。
分裂后，测量依据H2 +离子植入剂量而变化的移转硅装置层的厚度变动范围。参阅图3，其描绘各种H2 +剂量的移转硅装置层的分裂后厚度变动范围(·)。图2及3中所展示的数据能够确定：当H2 +离子植入剂量为至少6×1015cm-2且He+离子植入剂量固定为22Kev能量下的7×1015cm-2时，获得移转硅装置层的最小厚度变动。显而易见，使移转硅装置层的厚度变动最小化的H2 +离子植入剂量明显大于通过机械分裂操作来获得分裂所需的H2 +离子植入剂量。
实例2。
单晶硅施体衬底经受离子植入。每一晶片经受He+离子及H2 +或H+中的一者的离子植入。He+、H2 +及H+中的每一者的植入剂量为变动的。He+离子植入剂量在6.6×1015cm-2到7×1015cm-2之间变动。He+离子剂量的植入能量为11Kev。H2 +离子植入能量为16Kev且H+离子植入能量为8Kev。SRIM计算表明，H+及He+深度分布的峰值差为约200埃。参阅图4。
经离子植入的施体衬底接合到处置衬底，经退火，且经分裂。表1进一步提供分裂结果。
表2：各种H2 +及H+剂量的机械分裂操作的结果
| He<sup>+</sup>剂量 | H<sub>2</sub><sup>+</sup>剂量 | H<sup>+</sup>剂量 | 分裂结果 |
| 7x 10<sup>15</sup>cm<sup>-2</sup> | 6.7x 10<sup>15</sup>cm<sup>-2</sup> | 具有空隙的分裂 | |
| 7x 10<sup>15</sup>cm<sup>-2</sup> | 6.8x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 7x 10<sup>15</sup>cm<sup>-2</sup> | 6.3x 10<sup>15</sup>cm<sup>-2</sup> | 具有空隙的分裂 | |
| 7x 10<sup>15</sup>cm<sup>-2</sup> | 6.1x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 7x 10<sup>15</sup>cm<sup>-2</sup> | 5.9x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 6.9x 10<sup>15</sup>cm<sup>-2</sup> | 6.7x 10<sup>15</sup>cm<sup>-2</sup> | 具有空隙的分裂 | |
| 6.9x 10<sup>15</sup>cm<sup>-2</sup> | 6.5x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 6.9x 10<sup>15</sup>cm<sup>-2</sup> | 6.3x 10<sup>15</sup>cm<sup>-2</sup> | 具有空隙的分裂 | |
| 6.9x 10<sup>15</sup>cm<sup>-2</sup> | 6.1x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 6.9x 10<sup>15</sup>cm<sup>-2</sup> | 5.9x 10<sup>15</sup>cm<sup>-2</sup> | 部分分裂 | |
| 6.8x 10<sup>15</sup>cm<sup>-2</sup> | 6.7x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 6.8x 10<sup>15</sup>cm<sup>-2</sup> | 6.5x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 6.8x 10<sup>15</sup>cm<sup>-2</sup> | 6.3x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 6.8x 10<sup>15</sup>cm<sup>-2</sup> | 6.1x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 6.8x 10<sup>15</sup>cm<sup>-2</sup> | 5.9x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 6.7x 10<sup>15</sup>cm<sup>-2</sup> | 6.7x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 6.7x 10<sup>15</sup>cm<sup>-2</sup> | 6.5x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 6.7x 10<sup>15</sup>cm<sup>-2</sup> | 6.3x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 6.7x 10<sup>15</sup>cm<sup>-2</sup> | 6.1x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 6.7x 10<sup>15</sup>cm<sup>-2</sup> | 5.9x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 6.6x 10<sup>15</sup>cm<sup>-2</sup> | 6.7x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 6.6x 10<sup>15</sup>cm<sup>-2</sup> | 6.5x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 6.6x 10<sup>15</sup>cm<sup>-2</sup> | 6.3x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 | |
| 6.6x 10<sup>15</sup>cm<sup>-2</sup> | 6.1x 10<sup>15</sup>cm<sup>-2</sup> | 不分裂 | |
| 6.6x 10<sup>15</sup>cm<sup>-2</sup> | 5.9x 10<sup>15</sup>cm<sup>-2</sup> | 分裂 |
在非常低的He+能量(即，11Kev)下，在8Kev下共植入低至5.9×1015cm-2的H+可得到成功机械分裂。
尽管已详细描述本发明，但应明白，可在不背离随附权利要求书中所界定的本发明的范围的情况下进行修改及变动。
当介绍本发明或其(若干)优选实施例的元件时，冠词“一”及“所述”旨在意味着存在一或多个所述元件。术语“包含”、“包括”及“具有”旨在具包括性且意味着可存在除所列元件之外的额外元件。
鉴于上文可看出实现了本发明的若干目的且实现其它有利结果。
因为可在不背离本发明的范围的情况下对上述产品及方法作出各种改变，所以希望将以上描述中所含及附图中所展示的所有事项解释为具说明性而非限制性。
Claims (31)
1.一种将硅层从单晶硅施体衬底移转到处置衬底的方法，所述方法包含：
(a)通过与所述单晶硅施体衬底的前表面接触的二氧化硅层及通过所述单晶硅施体衬底的所述前表面来植入H2 +离子、H+离子或H2 +离子及H+离子的组合，所述单晶硅施体衬底包含两个平行主表面、连结所述前表面及后表面的圆周边缘、所述前表面与所述后表面之间的中心面、垂直于所述前表面的中心轴线及所述前表面与所述后表面之间的块体区域，所述两个平行主表面中的一者为所述前表面且所述两个平行主表面中的一者为所述后表面；
(b)通过与单晶硅施体衬底的所述前表面接触的所述二氧化硅层及通过所述单晶硅施体衬底的所述前表面来植入He+离子；
(c)使所述经离子植入的单晶硅施体衬底在足以在所述单晶硅施体衬底中形成损坏层的温度下及持续时间内退火；
(d)将与所述单晶硅施体衬底的所述前表面接触的所述二氧化硅层接合到与所述处置衬底接触的电介质层以借此制备多层衬底；
(e)使所述多层衬底退火；及
(f)在所述单晶硅施体衬底中的所述损坏层处使所述经退火多层衬底分裂以借此将具有约500埃到约2500埃之间的厚度的所述硅层从所述单晶硅施体衬底移转到所述处置衬底。
2.根据权利要求1所述的方法，其中步骤(a)发生于步骤(b)之前。
3.根据权利要求1所述的方法，其中步骤(b)发生于步骤(a)之前。
4.根据权利要求1所述的方法，其中步骤(a)及(b)同时发生。
5.根据权利要求1所述的方法，其中所述单晶施体衬底具有150mm到450mm之间或约300mm的直径。
6.根据权利要求1所述的方法，其中所述二氧化硅层具有约100埃到约1000埃之间、或约100埃到约700埃之间、或约100埃到约500埃之间或约100埃到约250埃之间的厚度。
7.根据权利要求1所述的方法，其中所述二氧化硅层具有约5埃到约25埃之间或约10埃到约15埃之间的厚度。
8.根据权利要求1所述的方法，其中步骤(a)包含：(i)在约10Kev到约40Kev之间或约20Kev到约40Kev之间的植入能量下，依约4.3×1015个离子/cm2到约1.1×1016个离子/cm2之间的剂量植入H2 +离子；(ii)在约5Kev到约20Kev之间的植入能量下，依约5×1015个离子/cm2到约2×1016个离子/cm2之间的剂量植入H+离子；或(iii)在约10Kev到约40Kev之间或约20Kev到约40Kev之间的植入能量下，依约4.3×1015个离子/cm2到约1.1×1016个离子/cm2之间的剂量植入H2 +离子，且在约5Kev到约20Kev之间的植入能量下依约5×1015个离子/cm2到约2×1016个离子/cm2之间的剂量植入H+离子。
9.根据权利要求8所述的方法，其中如从所述单晶硅施体衬底的所述前表面沿所述中心轴线测量，H2 +离子、H+离子或H2 +离子及H+离子的组合的峰值密度(D1)是在约100埃到约3000埃之间或约500埃到约2500埃之间。
10.根据权利要求1所述的方法，其中步骤(b)包含：在约5Kev到约30Kev之间或约10Kev到约25Kev之间的植入能量下，依约6×1015个离子/cm2到约8×1015个离子/cm2之间的剂量植入He+离子。
11.根据权利要求10所述的方法，其中如从所述单晶硅施体衬底的所述前表面沿所述中心轴线测量，He+离子的峰值密度(D2)是在约100埃到约4000埃之间或约500埃到约3000埃之间。
12.根据权利要求8到11中任一权利要求所述的方法，其中H2 +离子、H+离子或H2 +离子及H+离子的组合的所述峰值密度(D1)及He+离子的所述峰值密度(D2)为彼此相差约600埃内或彼此相差约500埃内、彼此相差约450埃内、彼此相差约400埃内、彼此相差约300埃内或彼此相差约200埃内。
13.根据权利要求8到12中任一权利要求所述的方法，其中步骤(c)包含：使所述经离子植入的单晶硅施体衬底在约250℃到约300℃之间的温度下退火达10分钟到60分钟之间的持续时间。
14.根据权利要求8到13中任一权利要求所述的方法，其中步骤(e)包含：使所述经离子植入的单晶硅施体衬底在约300℃到约400℃之间的温度下退火达10分钟到60分钟之间的持续时间。
15.根据权利要求8到14中任一权利要求所述的方法，其中从所述单晶硅施体衬底移转到所述处置衬底的具有约500埃到约2500埃之间的所述厚度的所述硅层具有小于约10埃的厚度变动。
16.根据权利要求1到7中任一权利要求所述的方法，其中步骤(a)包含：(i)在约20Kev到约40Kev之间的植入能量下，依约4.3×1015个离子/cm2到约1.1×1016个离子/cm2之间或约6×1015个离子/cm2到约1.1×1016个离子/cm2之间的剂量植入H2 +离子；(ii)在约5Kev到约20Kev之间的植入能量下，依约1.1×1016个离子/cm2到约2×1016个离子/cm2之间的剂量植入H+离子；或(iii)在约20Kev到约40Kev之间的植入能量下，依约4.3×1015个离子/cm2到约1.1×1016个离子/cm2之间或约6×1015个离子/cm2到约1.1×1016个离子/cm2之间的剂量植入H2 +离子，且在约5Kev到约20Kev之间的植入能量下，依约1.1×1016个离子/cm2到约2×1016个离子/cm2之间的剂量植入H+离子。
17.根据权利要求16所述的方法，其中如从所述单晶硅施体衬底的所述前表面沿所述中心轴线测量，H2 +离子、H+离子或H2 +离子及H+离子的组合的峰值密度(D1)是在约100埃到约3000埃之间或约500埃到约2500埃之间。
18.根据权利要求16或17所述的方法，其中步骤(b)包含：在约10Kev到约30Kev之间的植入能量下，依约6×1015个离子/cm2到约8×1015个离子/cm2之间的剂量植入He+离子。
19.根据权利要求18所述的方法，其中如从所述单晶硅施体衬底的所述前表面沿所述中心轴线测量，He+离子的峰值密度(D2)是在约100埃到约4000埃之间或约500埃到约3000埃之间。
20.根据权利要求16到19中任一权利要求所述的方法，其中H2 +离子、H+离子或H2 +离子及H+离子的组合的所述峰值密度(D1)及He+离子的所述峰值密度(D2)为彼此相差约600埃内或彼此相差约500埃内、彼此相差约450埃内、彼此相差约400埃内、彼此相差约300埃内或彼此相差约200埃内。
21.根据权利要求16到20中任一权利要求所述的方法，其中步骤(c)包含：使所述经离子植入的单晶硅施体衬底在约250℃到约300℃之间的温度下退火达10分钟到60分钟之间的持续时间。
22.根据权利要求16到21中任一权利要求所述的方法，其中步骤(e)包含：使所述经离子植入的单晶硅施体衬底在约300℃到约400℃之间的温度下退火达10分钟到60分钟之间的持续时间。
23.根据权利要求16到22中任一权利要求所述的方法，其中从所述单晶硅施体衬底移转到所述处置衬底的具有约500埃到约2500埃之间的所述厚度的所述硅层具有小于约10埃的厚度变动。
24.根据权利要求1到7中任一权利要求所述的方法，其中步骤(b)包含：在约5Kev到约20Kev之间的植入能量下，依约6.6×1015个离子/cm2到约7×1015个离子/cm2之间的剂量植入He+离子。
25.根据权利要求24所述的方法，其中如从所述单晶硅施体衬底的所述前表面沿所述中心轴线测量，He+离子的峰值密度(D2)是在约100埃到约4000埃之间或约500埃到约3000埃之间。
26.根据权利要求24或25所述的方法，其中步骤(a)包含：(i)在约10Kev到约30Kev之间的植入能量下，依约5.9×1015个离子/cm2到约6.7×1015个离子/cm2之间的剂量植入H2 +离子；(ii)在约5Kev到约20Kev之间的植入能量下，依约6.1×1015个离子/cm2到约6.8×1015个离子/cm2之间的剂量植入H+离子；或(iii)在约10Kev到约30Kev之间的植入能量下，依约5.9×1015个离子/cm2到约6.7×1015个离子/cm2之间的剂量植入H2 +离子，且在约5Kev到约20Kev之间的植入能量下，依约6.1×1015个离子/cm2到约6.8×1015个离子/cm2之间的剂量植入H+离子。
27.根据权利要求24到26中任一权利要求所述的方法，其中如从所述单晶硅施体衬底的所述前表面沿所述中心轴线测量，H2 +离子、H+离子或H2 +离子及H+离子的组合的峰值密度(D1)是在约100埃到约3000埃之间或约500埃到约2500埃之间。
28.根据权利要求24到27中任一权利要求所述的方法，其中H2 +离子、H+离子或H2 +离子及H+离子的组合的所述峰值密度(D1)及He+离子的所述峰值密度(D2)为彼此相差约600埃内或彼此相差约500埃内、彼此相差约450埃内、彼此相差约400埃内、彼此相差约300埃内或彼此相差约200埃内。
29.根据权利要求24到28中任一权利要求所述的方法，其中步骤(c)包含：使所述经离子植入的单晶硅施体衬底在约250℃到约300℃之间的温度下退火达10分钟到60分钟的持续时间。
30.根据权利要求24到29中任一权利要求所述的方法，其中步骤(e)包含：使所述经离子植入的单晶硅施体衬底在约300℃到约400℃之间的温度下退火达10分钟到60分钟的持续时间。
31.根据权利要求24到30中任一权利要求所述的方法，其中从所述单晶硅施体衬底移转到所述处置衬底的具有约500埃到约2500埃之间的所述厚度的所述硅层具有小于约10埃的厚度变动。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862682228P | 2018-06-08 | 2018-06-08 | |
| US62/682,228 | 2018-06-08 | ||
| PCT/US2019/033807 WO2019236320A1 (en) | 2018-06-08 | 2019-05-23 | Method for transfer of a thin layer of silicon |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112262467A true CN112262467A (zh) | 2021-01-22 |
Family
ID=66858018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980038984.3A Pending CN112262467A (zh) | 2018-06-08 | 2019-05-23 | 将硅薄层移转的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US10818540B2 (zh) |
| EP (2) | EP3803961B1 (zh) |
| JP (3) | JP7123182B2 (zh) |
| KR (2) | KR102463727B1 (zh) |
| CN (1) | CN112262467A (zh) |
| SG (1) | SG11202011553SA (zh) |
| TW (3) | TWI779197B (zh) |
| WO (1) | WO2019236320A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
| CN112582332A (zh) * | 2020-12-08 | 2021-03-30 | 上海新昇半导体科技有限公司 | 一种绝缘体上硅结构及其方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150104926A1 (en) * | 2013-10-15 | 2015-04-16 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity soi substrate with reduced interface conducitivity |
| WO2015119742A1 (en) * | 2014-02-07 | 2015-08-13 | Sunedison Semiconductor Limited | Methods for preparing layered semiconductor structures |
| US20170256442A1 (en) * | 2016-03-07 | 2017-09-07 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof |
| WO2017155806A1 (en) * | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
| US20170372946A1 (en) * | 2016-06-22 | 2017-12-28 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator substrate comprising an isolation region |
| CN107533953A (zh) * | 2015-03-03 | 2018-01-02 | 太阳能爱迪生半导体有限公司 | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 |
| CN107667416A (zh) * | 2015-06-01 | 2018-02-06 | 太阳能爱迪生半导体有限公司 | 制造绝缘体上半导体的方法 |
Family Cites Families (105)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3909304A (en) | 1974-05-03 | 1975-09-30 | Western Electric Co | Method of doping a semiconductor body |
| US4501060A (en) | 1983-01-24 | 1985-02-26 | At&T Bell Laboratories | Dielectrically isolated semiconductor devices |
| US4755865A (en) | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
| JPH0648686B2 (ja) | 1988-03-30 | 1994-06-22 | 新日本製鐵株式会社 | ゲッタリング能力の優れたシリコンウェーハおよびその製造方法 |
| JPH06105691B2 (ja) | 1988-09-29 | 1994-12-21 | 株式会社富士電機総合研究所 | 炭素添加非晶質シリコン薄膜の製造方法 |
| JP2617798B2 (ja) | 1989-09-22 | 1997-06-04 | 三菱電機株式会社 | 積層型半導体装置およびその製造方法 |
| US5461250A (en) | 1992-08-10 | 1995-10-24 | International Business Machines Corporation | SiGe thin film or SOI MOSFET and method for making the same |
| JP3542376B2 (ja) | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
| US6043138A (en) | 1996-09-16 | 2000-03-28 | Advanced Micro Devices, Inc. | Multi-step polysilicon deposition process for boron penetration inhibition |
| US5783469A (en) | 1996-12-10 | 1998-07-21 | Advanced Micro Devices, Inc. | Method for making nitrogenated gate structure for improved transistor performance |
| FR2765393B1 (fr) | 1997-06-25 | 2001-11-30 | France Telecom | Procede de gravure d'une couche de si1-xgex polycristallin ou d'un empilement d'une couche de si1-xgex polycristallin et d'une couche de si polycristallin, et son application a la microelectronique |
| FR2774510B1 (fr) * | 1998-02-02 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats, notamment semi-conducteurs |
| US6068928A (en) | 1998-02-25 | 2000-05-30 | Siemens Aktiengesellschaft | Method for producing a polycrystalline silicon structure and polycrystalline silicon layer to be produced by the method |
| US6479166B1 (en) | 1998-10-06 | 2002-11-12 | Case Western Reserve University | Large area polysilicon films with predetermined stress characteristics and method for producing same |
| JP4313874B2 (ja) | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
| US6204205B1 (en) | 1999-07-06 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Using H2anneal to improve the electrical characteristics of gate oxide |
| US20020090758A1 (en) | 2000-09-19 | 2002-07-11 | Silicon Genesis Corporation | Method and resulting device for manufacturing for double gated transistors |
| JP4463957B2 (ja) | 2000-09-20 | 2010-05-19 | 信越半導体株式会社 | シリコンウエーハの製造方法およびシリコンウエーハ |
| US20050026432A1 (en) | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
| JP2003204048A (ja) | 2002-01-09 | 2003-07-18 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| US6562127B1 (en) | 2002-01-16 | 2003-05-13 | The United States Of America As Represented By The Secretary Of The Navy | Method of making mosaic array of thin semiconductor material of large substrates |
| US6562703B1 (en) | 2002-03-13 | 2003-05-13 | Sharp Laboratories Of America, Inc. | Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content |
| US7074623B2 (en) | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
| FR2847075B1 (fr) * | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| US7057234B2 (en) | 2002-12-06 | 2006-06-06 | Cornell Research Foundation, Inc. | Scalable nano-transistor and memory using back-side trapping |
| DE602004020181D1 (de) | 2003-01-07 | 2009-05-07 | Soitec Silicon On Insulator | Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dünnen schicht |
| US7005160B2 (en) | 2003-04-24 | 2006-02-28 | Asm America, Inc. | Methods for depositing polycrystalline films with engineered grain structures |
| US20070032040A1 (en) | 2003-09-26 | 2007-02-08 | Dimitri Lederer | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
| CN100342486C (zh) | 2003-12-24 | 2007-10-10 | 联合晶圆公司 | 一种在基板上转移制作薄膜的方法 |
| US6992025B2 (en) | 2004-01-12 | 2006-01-31 | Sharp Laboratories Of America, Inc. | Strained silicon on insulator from film transfer and relaxation by hydrogen implantation |
| FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
| US7018882B2 (en) | 2004-03-23 | 2006-03-28 | Sharp Laboratories Of America, Inc. | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon |
| US7279400B2 (en) | 2004-08-05 | 2007-10-09 | Sharp Laboratories Of America, Inc. | Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass |
| US7312487B2 (en) | 2004-08-16 | 2007-12-25 | International Business Machines Corporation | Three dimensional integrated circuit |
| DE102004041378B4 (de) | 2004-08-26 | 2010-07-08 | Siltronic Ag | Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung |
| JP5042837B2 (ja) * | 2004-09-21 | 2012-10-03 | ソイテック | 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法 |
| KR101134485B1 (ko) * | 2004-09-21 | 2012-04-24 | 소이텍 | 공동 주입 및 후속 주입에 의해 박막을 획득하는 방법 |
| US7476594B2 (en) | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
| US20070117350A1 (en) * | 2005-08-03 | 2007-05-24 | Memc Electronic Materials, Inc. | Strained silicon on insulator (ssoi) with layer transfer from oxidized donor |
| FR2890489B1 (fr) | 2005-09-08 | 2008-03-07 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure de type semi-conducteur sur isolant |
| US7456080B2 (en) | 2005-12-19 | 2008-11-25 | Corning Incorporated | Semiconductor on glass insulator made using improved ion implantation process |
| FR2897982B1 (fr) | 2006-02-27 | 2008-07-11 | Tracit Technologies Sa | Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat |
| FR2902233B1 (fr) | 2006-06-09 | 2008-10-17 | Soitec Silicon On Insulator | Procede de limitation de diffusion en mode lacunaire dans une heterostructure |
| EP1928020B1 (en) | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
| FR2911430B1 (fr) | 2007-01-15 | 2009-04-17 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat hybride" |
| JP5143477B2 (ja) * | 2007-05-31 | 2013-02-13 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法 |
| WO2008149699A1 (en) | 2007-06-01 | 2008-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor substrate and semiconductor device |
| JP4445524B2 (ja) | 2007-06-26 | 2010-04-07 | 株式会社東芝 | 半導体記憶装置の製造方法 |
| JP2009016692A (ja) | 2007-07-06 | 2009-01-22 | Toshiba Corp | 半導体記憶装置の製造方法と半導体記憶装置 |
| US20090278233A1 (en) | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| JP5463017B2 (ja) * | 2007-09-21 | 2014-04-09 | 株式会社半導体エネルギー研究所 | 基板の作製方法 |
| US7915716B2 (en) | 2007-09-27 | 2011-03-29 | Stats Chippac Ltd. | Integrated circuit package system with leadframe array |
| US7879699B2 (en) | 2007-09-28 | 2011-02-01 | Infineon Technologies Ag | Wafer and a method for manufacturing a wafer |
| US8128749B2 (en) | 2007-10-04 | 2012-03-06 | International Business Machines Corporation | Fabrication of SOI with gettering layer |
| US8101501B2 (en) * | 2007-10-10 | 2012-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| JP5522917B2 (ja) * | 2007-10-10 | 2014-06-18 | 株式会社半導体エネルギー研究所 | Ｓｏｉ基板の製造方法 |
| US7868419B1 (en) | 2007-10-18 | 2011-01-11 | Rf Micro Devices, Inc. | Linearity improvements of semiconductor substrate based radio frequency devices |
| JP2009135453A (ja) | 2007-10-30 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置及び電子機器 |
| US7851318B2 (en) * | 2007-11-01 | 2010-12-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device |
| FR2926398B1 (fr) * | 2008-01-15 | 2010-08-13 | Soitec Silicon On Insulator | Transfert de couche avec diminution de la rugosite post-fracture |
| US20090236689A1 (en) | 2008-03-24 | 2009-09-24 | Freescale Semiconductor, Inc. | Integrated passive device and method with low cost substrate |
| CN101620983B (zh) * | 2008-06-20 | 2011-05-25 | 李天锡 | 薄膜制造方法 |
| FR2933234B1 (fr) | 2008-06-30 | 2016-09-23 | S O I Tec Silicon On Insulator Tech | Substrat bon marche a structure double et procede de fabrication associe |
| EP2161741B1 (en) * | 2008-09-03 | 2014-06-11 | Soitec | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density |
| US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| JP2010258083A (ja) | 2009-04-22 | 2010-11-11 | Panasonic Corp | Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法 |
| FR2949606B1 (fr) | 2009-08-26 | 2011-10-28 | Commissariat Energie Atomique | Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation |
| CN102687277B (zh) | 2009-11-02 | 2016-01-20 | 富士电机株式会社 | 半导体器件以及用于制造半导体器件的方法 |
| JP5644096B2 (ja) | 2009-11-30 | 2014-12-24 | ソニー株式会社 | 接合基板の製造方法及び固体撮像装置の製造方法 |
| CN102714228A (zh) | 2010-01-18 | 2012-10-03 | 应用材料公司 | 制造具有高转换效率的薄膜太阳能电池 |
| US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
| TWI787503B (zh) * | 2010-02-16 | 2022-12-21 | 凡 歐貝克 | 製造３ｄ半導體晶圓的方法 |
| US8440541B2 (en) | 2010-02-25 | 2013-05-14 | Memc Electronic Materials, Inc. | Methods for reducing the width of the unbonded region in SOI structures |
| JP5836931B2 (ja) | 2010-03-26 | 2015-12-24 | テルモ株式会社 | 留置針組立体 |
| FR2961515B1 (fr) | 2010-06-22 | 2012-08-24 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de silicium monocristallin sur une couche de polymere |
| US8859393B2 (en) | 2010-06-30 | 2014-10-14 | Sunedison Semiconductor Limited | Methods for in-situ passivation of silicon-on-insulator wafers |
| US8357974B2 (en) * | 2010-06-30 | 2013-01-22 | Corning Incorporated | Semiconductor on glass substrate with stiffening layer and process of making the same |
| US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
| JP5117588B2 (ja) | 2010-09-07 | 2013-01-16 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
| JP5627649B2 (ja) | 2010-09-07 | 2014-11-19 | 株式会社東芝 | 窒化物半導体結晶層の製造方法 |
| FR2967812B1 (fr) | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
| US9287353B2 (en) | 2010-11-30 | 2016-03-15 | Kyocera Corporation | Composite substrate and method of manufacturing the same |
| US8481405B2 (en) | 2010-12-24 | 2013-07-09 | Io Semiconductor, Inc. | Trap rich layer with through-silicon-vias in semiconductor devices |
| US8536021B2 (en) | 2010-12-24 | 2013-09-17 | Io Semiconductor, Inc. | Trap rich layer formation techniques for semiconductor devices |
| EP3734645A1 (en) | 2010-12-24 | 2020-11-04 | QUALCOMM Incorporated | Trap rich layer for semiconductor devices |
| US8796116B2 (en) | 2011-01-31 | 2014-08-05 | Sunedison Semiconductor Limited | Methods for reducing the metal content in the device layer of SOI structures and SOI structures produced by such methods |
| WO2012125632A1 (en) | 2011-03-16 | 2012-09-20 | Memc Electronic Materials, Inc. | Silicon on insulator structures having high resistivity regions in the handle wafer and methods for producing such structures |
| FR2973158B1 (fr) | 2011-03-22 | 2014-02-28 | Soitec Silicon On Insulator | Procédé de fabrication d'un substrat de type semi-conducteur sur isolant pour applications radiofréquences |
| FR2973159B1 (fr) | 2011-03-22 | 2013-04-19 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat de base |
| FR2980916B1 (fr) | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
| US9496255B2 (en) | 2011-11-16 | 2016-11-15 | Qualcomm Incorporated | Stacked CMOS chipset having an insulating layer and a secondary layer and method of forming same |
| US8741739B2 (en) | 2012-01-03 | 2014-06-03 | International Business Machines Corporation | High resistivity silicon-on-insulator substrate and method of forming |
| US20130193445A1 (en) | 2012-01-26 | 2013-08-01 | International Business Machines Corporation | Soi structures including a buried boron nitride dielectric |
| FR2988516B1 (fr) | 2012-03-23 | 2014-03-07 | Soitec Silicon On Insulator | Procede d'implantation de fragilisation de substrats ameliore |
| US8921209B2 (en) | 2012-09-12 | 2014-12-30 | International Business Machines Corporation | Defect free strained silicon on insulator (SSOI) substrates |
| US9281233B2 (en) * | 2012-12-28 | 2016-03-08 | Sunedison Semiconductor Limited | Method for low temperature layer transfer in the preparation of multilayer semiconductor devices |
| US9202711B2 (en) | 2013-03-14 | 2015-12-01 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor-on-insulator wafer manufacturing method for reducing light point defects and surface roughness |
| JP2016519049A (ja) | 2013-05-24 | 2016-06-30 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 低酸素シリコンインゴットの製造方法 |
| US8951896B2 (en) | 2013-06-28 | 2015-02-10 | International Business Machines Corporation | High linearity SOI wafer for low-distortion circuit applications |
| US9768056B2 (en) | 2013-10-31 | 2017-09-19 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity SOI wafers with charge trapping layers based on terminated Si deposition |
| US10079170B2 (en) | 2014-01-23 | 2018-09-18 | Globalwafers Co., Ltd. | High resistivity SOI wafers and a method of manufacturing thereof |
| JP6118757B2 (ja) | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| JP6179530B2 (ja) | 2015-01-23 | 2017-08-16 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| FR3048548B1 (fr) | 2016-03-02 | 2018-03-02 | Soitec | Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant |
-
2019
- 2019-05-23 WO PCT/US2019/033807 patent/WO2019236320A1/en unknown
- 2019-05-23 CN CN201980038984.3A patent/CN112262467A/zh active Pending
- 2019-05-23 SG SG11202011553SA patent/SG11202011553SA/en unknown
- 2019-05-23 EP EP19730628.5A patent/EP3803961B1/en active Active
- 2019-05-23 KR KR1020207037991A patent/KR102463727B1/ko active IP Right Grant
- 2019-05-23 JP JP2020568337A patent/JP7123182B2/ja active Active
- 2019-05-23 EP EP23158430.1A patent/EP4210092A1/en active Pending
- 2019-05-23 US US16/420,637 patent/US10818540B2/en active Active
- 2019-05-23 KR KR1020227038277A patent/KR20220153669A/ko not_active Application Discontinuation
- 2019-05-27 TW TW108118282A patent/TWI779197B/zh active
- 2019-05-27 TW TW112130556A patent/TW202346665A/zh unknown
- 2019-05-27 TW TW111133251A patent/TWI815635B/zh active
-
2020
- 2020-09-18 US US17/024,879 patent/US11443978B2/en active Active
-
2022
- 2022-08-03 US US17/880,360 patent/US20220375784A1/en active Pending
- 2022-08-09 JP JP2022127032A patent/JP7351987B2/ja active Active
-
2023
- 2023-09-14 JP JP2023149211A patent/JP2023175814A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150104926A1 (en) * | 2013-10-15 | 2015-04-16 | Sunedison Semiconductor Limited (Uen201334164H) | Method of manufacturing high resistivity soi substrate with reduced interface conducitivity |
| WO2015119742A1 (en) * | 2014-02-07 | 2015-08-13 | Sunedison Semiconductor Limited | Methods for preparing layered semiconductor structures |
| US20170025307A1 (en) * | 2014-02-07 | 2017-01-26 | Sunedison Semiconductor Limited (Uen201334164H) | Methods for preparing layered semiconductor structures |
| CN107533953A (zh) * | 2015-03-03 | 2018-01-02 | 太阳能爱迪生半导体有限公司 | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 |
| CN107667416A (zh) * | 2015-06-01 | 2018-02-06 | 太阳能爱迪生半导体有限公司 | 制造绝缘体上半导体的方法 |
| US20170256442A1 (en) * | 2016-03-07 | 2017-09-07 | Sunedison Semiconductor Limited (Uen201334164H) | Semiconductor on insulator structure comprising a sacrificial layer and method of manufacture thereof |
| WO2017155806A1 (en) * | 2016-03-07 | 2017-09-14 | Sunedison Semiconductor Limited | Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof |
| US20170372946A1 (en) * | 2016-06-22 | 2017-12-28 | Sunedison Semiconductor Limited (Uen201334164H) | High resistivity silicon-on-insulator substrate comprising an isolation region |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3803961A1 (en) | 2021-04-14 |
| KR20220153669A (ko) | 2022-11-18 |
| TW202001009A (zh) | 2020-01-01 |
| EP4210092A1 (en) | 2023-07-12 |
| JP2022172125A (ja) | 2022-11-15 |
| TW202305199A (zh) | 2023-02-01 |
| TWI815635B (zh) | 2023-09-11 |
| TWI779197B (zh) | 2022-10-01 |
| WO2019236320A1 (en) | 2019-12-12 |
| EP3803961B1 (en) | 2023-03-22 |
| JP2023175814A (ja) | 2023-12-12 |
| JP2021527326A (ja) | 2021-10-11 |
| US11443978B2 (en) | 2022-09-13 |
| US20210005508A1 (en) | 2021-01-07 |
| US20220375784A1 (en) | 2022-11-24 |
| JP7123182B2 (ja) | 2022-08-22 |
| US10818540B2 (en) | 2020-10-27 |
| SG11202011553SA (en) | 2020-12-30 |
| JP7351987B2 (ja) | 2023-09-27 |
| TW202346665A (zh) | 2023-12-01 |
| KR102463727B1 (ko) | 2022-11-07 |
| US20190378753A1 (en) | 2019-12-12 |
| KR20210019463A (ko) | 2021-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10741437B2 (en) | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency | |
| CN110352484B (zh) | 高电阻率绝缘体上硅结构及其制造方法 | |
| US10475694B2 (en) | Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof | |
| US20220375784A1 (en) | Method for transfer of a thin layer of silicon | |
| US11173697B2 (en) | Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |