JP5042837B2 - 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法 - Google Patents

気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法 Download PDF

Info

Publication number
JP5042837B2
JP5042837B2 JP2007531847A JP2007531847A JP5042837B2 JP 5042837 B2 JP5042837 B2 JP 5042837B2 JP 2007531847 A JP2007531847 A JP 2007531847A JP 2007531847 A JP2007531847 A JP 2007531847A JP 5042837 B2 JP5042837 B2 JP 5042837B2
Authority
JP
Japan
Prior art keywords
donor substrate
nuclides
nuclide
substrate
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007531847A
Other languages
English (en)
Other versions
JP2008513989A (ja
Inventor
フォング グエン グエット
ベン モハメド ナディア
ブッサゴール アリス
豪 赤津
スウーチュー ガブリエラ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2008513989A publication Critical patent/JP2008513989A/ja
Application granted granted Critical
Publication of JP5042837B2 publication Critical patent/JP5042837B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

本発明は基板上に半導体材料の薄層を含む構造物の作製方法であって、
ドナー基板の厚み部分内に脆化領域を作製するように薄層が作られなければならないドナー基板表面下へ核種の注入を行う工程と、
注入が行われた後にドナー基板の面を支持基板と緊密に接触させる工程と、
ドナー基板の一部を支持基板上に転写し、かつ、支持基板上に薄層を形成するように脆化領域の高さでドナー基板を剥離する工程と、を含む方法に関する。
より詳細には、本発明は上記注入工程に関する。
非特許文献1をみるとさらに多くの詳細を見出すことができるが、SMARTCUT(登録商標)タイプの処理は、上記タイプの方法の1つの例であり、かつ、本発明の好ましい実施形態に対応するものである。
このような処理は、SeOI(絶縁体上半導体)構造物などの半導体材料の薄層を含む構造物を有利に作製するものである。
このようなプロセスから得られる構造物は、超小型電子機器、光学機器、および/または、オプトロニクス機器の分野に適用されている。
核種の注入は、注入されるドナー基板の表面を基準として基板から事前に設定された深さに最大濃度で核種が注入されるものであり、注入されるドナー基板の材料に原子またはイオン核種を導入するに適したいかなる技術(照射、拡散など)をも意味するものであると、従来技術から理解されよう。
注入工程は、少なくとも2つ異なった核種を共注入する工程により行うことができる。共注入技術の一般的な長所は、単一のタイプの核種の注入を基準として注入された核種量の約3分の1の低減である。
例えば、非特許文献2においては、水素(H)とヘリウム(He)の共注入が、水素またはヘリウムのいずれか1つが単独で注入された時に必要とされる注入核種量よりもはるかに小さな総注入核種量で薄層の剥離を可能にすることが確立されている。
この低減は、注入時間の短縮、かつ、最終的には、特にSMARTCUT(登録商標)タイプの転写処理の手段による支持基板上に薄層を含む構造物の作製に伴うコストの低減に寄与している。
非特許文献2に述べられているように、水素(H)の本質的な役割は、注入による損傷と化学的に相互作用すること、および、注入されたドナー基板中にHで安定化された小板状欠陥または微小空洞を形成することである。一方、ヘリウム(He)は、主に物理的な役割を果たし、前記欠陥において応力を与えるための注入済みドナー基板における内部圧力の供給源として機能する。したがって、Heは、脆化領域の各側面上に2つの連続した分離可能な表面がその後に形成できるように微小空洞の成長および最終的な交差を駆動する。
前記面の間のボンディング界面と呼ばれる両者の界面に境界を作製するために、下方で注入が行われたドナー基板の面は、その後に支持基板の面と緊密に接触するよう定置される。
しかし、もしボンディングされる双方の面上に粒子または有機物が存在していれば、それらはボンディング界面のいずれかの場所でボンディングが効率的に行われることを妨げる可能性があり、したがって、ボンディングされた基板間に空洞が出現する可能性がある。
したがって、注入された核種はこれらの空洞内に容易に拡散することができ、したがって、ボンディング界面に気泡を形成する。これは、特に、ドナー基板および支持基板が緊密に接触された後に得られる構造物が、特にボンディングを強化すること、または、脆化領域の高さでドナー基板を剥離することを意図されて熱処理を施された場合のことである。
さらに、空洞の存在は不完全にボンディングされた領域の確立につながることがあり、この領域では、(「非転写区画」と呼ばれる)薄層のいくつかの領域が支持基板上に転写されない可能性があるように、ボンディング強度が脆化領域の高さでのドナー基板の剥離を可能にするためには十分とはならない可能性がある。
加えて、下方で注入が行われ、かつ、ドナー基板と緊密に接触されるべきドナー基板の面の表面の品質を、注入工程が劣化させ、かつ、したがって、ボンディング界面に気泡が形成されるリスクおよび各領域が支持基板上に転写されないリスクを増大させることに注意されたい。
気泡は利用可能な有効ウェハ表面面積を狭め、かつ、それ故、生産収率を低下させるため、気泡は所望されない。気泡を示しているウェハは生産ラインから拒否されている。
HeおよびH原子の共注入を既に受けているシリコンSiから作られた(および、表面上のSiO2層を含むこともある)ドナー基板を検討すると、気泡形成のリスクは、ボンディング界面の近くにHeが注入された場合に増加すると信じられている。
したがって、以下の方法が気泡形成を回避するために通常は行われている。
第1の方法は、SIMS分析の支援により較正することができる適切なH注入エネルギーを供給することによる、(下方で注入が行われるドナー基板の面から開始して)ドナー基板中にH原子より深くHe原子を注入することにある。
第2の方法は、注入されるH核種量を典型的に数個の1015H原子/cm2分だけ増加させることにある。
無論、双方の方法を合わせて実施することができる。
これらの方法の効果を以下の表1により示す。表1は以下の共注入条件下でHeおよびH原子の共注入が行われた際に検出された気泡の数を示している。
・12×1015/cm2のHe原子の核種量
・34、40、および、46keVであるY軸に沿って示されたHe注入エネルギー
・9、12、および、15×1015/cm2であるX軸に沿って示された注入されたH原子の核種量
・27keVのH注入エネルギー
Figure 0005042837
最小He注入エネルギーに、すなわち、最も浅いHe注入深度に対応した最下行において、気泡形成が観察されている。しかし、He注入エネルギーが増加する(Heはより深く注入されていく)に従い、気泡形成はより少なく観察されている。言い換えれば、Heがより深く注入されるに従い、気泡形成はより少なく観察されている。
最小のH核種量に対応した左側の列において、気泡形成が観察されている。しかし、H核種量が増加するに従い(中央および右側の列を参照)、気泡形成は減少している。言い換えれば、H核種量が大きくなるに従い、気泡形成はより少なく観察されている。
双方の方法において、H注入領域は、ボンディング界面に向かうHeの拡散を遮断することを可能にするゲッタリング領域またはバリヤとして機能していると考えられる。
上記のように、ドナー基板は、ドナー基板の一部を支持基板上に転送し、かつ、支持基板上に薄層を形成するように、注入工程によりドナー基板の厚み部分内において作製される脆化領域の高さにおいて剥離される。
SMARTCUT(登録商標)などの転写処理に支援されて得られた構造物の表面状態の指定は一般に非常に厳格である。確かに、薄層の粗さは、この構造物の上に作製される構成部分の品質を特定の程度まで左右するパラメータである。
したがって、薄層の表面粗さを可能な限り制限し、かつ、したがって、粗さを制限することを可能にする条件下で注入工程を実施する必要がある。
以下の表2は、剥離工程が行われ、かつ、その結果得られた構造物が、表面再構築により特定の粗さをゴムで埋めるように構成されたRTA(急速熱アニール)を施された後に測定された表面粗さを示している。
共注入の条件は表1に関して表示された条件と同じである。
表面粗さは、原子間力顕微鏡(AFM)の先端により掃引された10×10μm2の表面上でより精密に測定され、かつ、RMS(二乗平均)として知られている平均二次値により表されている。
Figure 0005042837
この表からは、粗さを制限するための2つの最善の条件が、左側列の上部で下線を施されたものであることが明らかである。しかし、表1に示したように、これらの条件は気泡形成をもたらす。
一方、気泡形成をもたらさない条件は粗さを制限しない条件である。
それ故、表1と表2の比較がより明確にするように、最善の粗さをもたらす特定の注入条件は不要な気泡形成につながる可能性があり、相互的に、気泡形成を回避する条件は貧弱な粗さをもたらす可能性がある。
したがって、表面粗さと気泡形成は独立には制御することができないように見える。それ故、気泡形成を回避するための最善の条件(注入エネルギーおよび核種量)と、その結果として得られる表面粗さを制限するための最善の条件との間で妥協がなされなければならない。
ここでは、このような妥協は、粗さだけでなく、転写された薄層の厚み部分の均一性、損傷区画の厚み部分、開裂温度などの他のパラメータも制御するために行われなければならない可能性のあることが述べられている。
仏国特許出願公開第0309304号明細書(2003年7月29日出願) Jean-Pierre Colinge著「Silicon-On-Insulator Technology: Materials to VLSI 2nd Edition」第50〜51頁(Kluwer Academic Publishers発行) Aditya Agarwal, T. E. Haynes, V. C. Venezia, O. W. Holland, and D. J. Eaglesham著「Efficient production of silicon-on-insulator films by co-implantation of He+ with H+」(「Applied Physics Letters」第72巻、第1086〜1088頁(1998年発行))
したがって、特に気泡形成の回避およびその結果得られた表面粗さの制限の双方のために、共注入の条件が最適に制御される基板上に半導体材料の薄層を含む高品質構造物を作製するための方法に対する必要性がある。
上記の必要性を満たすために、本発明は、第1の態様に従って、
ドナー基板の厚み部分内に脆化領域を作製するように薄層が作られなければならないドナー基板の面の下方への少なくとも2つの異なった核種の共注入を行う工程と、
注入が施された後にドナー基板の面を支持基板と緊密に接触させる工程と、
ドナー基板の一部を支持基板上に転写し、かつ、支持基板上に薄層を形成するように脆化領域の高さでドナー基板を剥離する工程と、を含む、基板上に半導体材料の薄層を含む構造物の作製方法であって、
少なくとも第1の核種は注入されて、ドナー基板中に小板状欠陥を形成するために実質上化学的に機能し、少なくとも第2の核種は注入されて、前記欠陥において応力を与えるための注入されたドナー基板における内部圧力の供給源として実質上物理的に機能し、前記第1および第2の核種の各々は、正規分布曲線に従って、最大濃度ピークを有し、かつ、注入核種の70%が集中する展開領域ドナー基板の厚み部分内にそれぞれ分布し、共注入工程が、
・前記第2の核種のピークが、前記脆化領域内のドナー基板の厚み部分内において、かつ、前記第1の核種の展開領域よりも深く所在するように前記第1および第2の核種の注入エネルギーが選択され、かつ、
・前記第1および第2の核種の注入核種量が実質上同じとなり、第1の核種の注入核種量が総注入核種量の40%から60%に達するように選択される、
という共注入条件に従って行われることを特徴とする方法を提案する。
本発明による方法の好ましいが制限的ではない形態は以下の通りである。
・ドナー基板は(究極的には表面のSiO2層を含む)シリコン基板であり、前記第1および第2の核種の注入核種量は総注入核種量として実質上3.2×1016/cm2よりも小さな核種量となるように選択されることが可能であり、
・総注入核種量は2.2×1016/cm2より小さくすることが可能であり、
・各核種の注入核種量は0.9×1016/cm2と1.5×1016/cm2の間に含まれることが可能であり、
・第1の核種の最大濃度ピークと第2の核種の最大濃度ピークの間の隔たり(offset)は実質上500と1,000オングストロームの間に含まれることが可能であり、
・共注入工程はヘリウムおよび水素を共注入することにより行うことができ、ドナー基板において、ヘリウムは実質上物理的に機能し、水素は実質上化学的に機能し、
・共注入工程はヘリウムと水素を順次共注入することにより行うことができ、
・支持基板はシリコン基板とすることができ、かつ、究極的には表面の酸化物層をこの基板の頂部上に含むことができ、
・方法は、ドナー基板の面が支持基板と緊密に接触される前の緊密に接触されるべきドナー基板および支持基板の面の少なくとも1つのプラズマ活性化処理をさらに含むことができる。
本発明は、本発明の第1の態様による方法の共注入工程の直後に得られる中間構造物にも関する。
本発明は、SeOI(絶縁体上半導体)構造物の作製への本発明の第1の態様による方法の適用にも関連する。
本発明の他の特性、目的、および、長所は、非制限的な例として与えられた添付の図面に関した以下の詳細な説明を読むと明らかになる。
既に示したように、本発明は支持基板上に半導体材料の薄層を含む構造物の作製中に行われる共注入工程に関し、薄層は核種の注入により事前に脆化されたドナー基板の高さにおける剥離により得られる。
本発明はSMARTCUT(登録商標)タイプの転写プロセスを利用することにより得られる構造物の品質を改善するうえで役立てることができる。
この構造物は、一般に、外部環境に露出された表面上の半導体材料の薄層を含むいずれのタイプの構造物とすることもできる。
非制限的に、半導体材料の薄層はシリコンSi、炭化珪素SiC、ゲルマニウムGe、シリコンゲルマニウムSiGe、ガリウム砒素AsGaなどとすることができる。
基板支持体はシリコンSi、水晶などから作製することができる。
酸化物の層も支持基板と薄層の間に介在することができ、したがって、構造物は、SeOI(絶縁体上半導体)構造物、特にSOI(絶縁体上シリコン)構造物となって形成される。
本発明による注入工程は、その本質が、ドナー基板の厚み部分における開裂面と呼ばれる平面に沿った脆化領域を作製するように少なくとも2つの異なった核種の共注入を行うことにある。
注入工程中に、各核種は、その核種が主に分布され、かつ、最大濃度ピークを示す展開領域を表す再配分プロファイルに従って注入済みドナー基板の厚み部分内に分布している。より詳細には、再配分は、(注入された核種が主に分布され、例えば、注入された核種の70%が集中している前記展開領域を規定している)標準偏差、および、特に注入エネルギーに依存している最大濃度ピークを示す擬似ガウスプロファイルを有している。
共注入された核種の中で、少なくとも第1の注入核種はドナー基板内に小板状の欠陥を形成するために実質上化学的に機能し、少なくとも第2の注入核種は前記欠陥において応力を与えるための注入済みドナー基板における内部圧力の供給源として実質上物理的に機能する。
本発明による方法の好ましい実施形態によれば、水素およびヘリウムの核種はシリコンSiドナー基板の厚み部分内に脆化領域を形成するために共注入される。
非特許文献2に関連して既に上記したように、このような場合、水素は実質上化学的に機能する核種であるのに対し、ヘリウムは実質上物理的に機能する核種である。
したがって、さらに、特許文献1に開示された効果から恩恵を得られ、特許文献1によれば剥離後に得られた構造物の急速熱アニール(RTA)を含む仕上げ工程と組み合わされると、ヘリウムおよび水素の(小さな核種量の)共注入は、水素のみの(より大きな核種量の)注入の後に続く転写を基準として、より低減されたレベルの粗さを持つ薄層の転写をもたらす。
他を排しないが好ましくは、共注入はヘリウムに続いて水素が順次注入されることにより行われる。
本発明による方法の説明に戻ると、共注入工程は、第1および第2の核種の注入エネルギーが、第2の核種(物理的に機能する核種であって、例えば、He)のピークが、実質上、脆化領域内にドナー基板の厚み部分内に、かつ、第1の核種(化学的に機能する核種であって、例えば、H)の展開領域よりも深く所在するような共注入条件で行われる。
この共注入条件は、注入された核種の注入核種量が実質上同じとなり、第1の核種の注入核種量が総注入核種量の40%から60%に達するようにさらに選択される。
確かに、本出願人はいくつかの実験を行い、かつ、前記第2の核種のピークが第1の核種の展開領域よりも深くドナー基板の厚み部分内に所在するように注入エネルギーを制御することが気泡形成の回避を可能にするという結論に達した。
さらに、本出願人は、これらの実験から、前記第2の核種のピークが脆化領域内でドナー基板の厚み部分内に所在するように注入エネルギーを制御することが粗さを制限するうえでも役立つという結論にも達した。
以下の説明は、これらの実験、ならびに、本発明による方法において示唆された機構の検討により詳細に関する。
第1に、異なったSOI(絶縁体上シリコン)構造物が作製され、共注入工程はその本質がHe続いてHの順次の注入にある。
注入核種量が、それぞれHeに対して1.2×1016/cm2に、および、Hに対して0.9×1016/cm2に固定された。
Hの注入エネルギーも固定された(27keV)のに対して、Heの異なった注入エネルギーに対して異なった実験が行われた。
本出願人は、剥離工程後の気泡の数および粗さ、ならびに、(以下に詳細に説明される)いくつかの最終的な従来の処理工程が実施された後の粗さなどの品質パラメータによりSOI表面の品質に対して異なった注入条件を比較しようと試みた。
シリコンドナー基板内の注入核種の濃度分布プロファイルを調査するために、および、より詳細には、それらの核種の最大濃度ピークおよび展開領域の位置を決定するために、二次的なイオン質量スペクトル(SIMS)分析が(注入後、注入工程が行われた後に)行われた。
HeおよびHの最大濃度ピークの位置、ならびに、両者の展開領域の可能な重なりを考慮することにより、ヘリウムのピークの位置は、水素の展開領域「よりも深くない」、「内にある」、または、「よりも深い」のいずれかに認定することができる。
剥離が起こる開裂平面の脆化領域内における位置を決定するために、TEM(透過電子顕微鏡観察法)および反射光測定層厚み部分分析も(剥離後、剥離工程が実施された後に)行われた。より詳細には、前記開裂平面の位置は支持基板上に形成された薄層の厚み部分から差し引かれている。
反射光測定層厚み部分分析は、剥離後に得られた構造物が、本質が急速熱アニール(RTA)にある仕上げ工程を施された後にも行われた。
He最大濃度ピークの位置、ならびに、He分布プロファイルの脆化領域との可能な重なりを考慮することにより、ヘリウムのピークの位置も脆化領域「よりも深くない」、「内にある」、または、「よりも深い」のいずれかに認定することができる。
以下の表3は、上記の分析の結果をHe注入エネルギーとH注入エネルギーの間の調査された異なったデルタΔEに対して示す一方、表4は、脆化領域および水素展開領域を基準としたヘリウムピークの位置を認定している。
図1は、表4に述べられた用語を得るために、Hのピークと展開領域の位置ならびに開裂平面および脆化領域の位置の両方と比較される、Heのピークおよび展開領域の下方で注入が行われたドナー基板の面からのオングストロームでの深さを表すX軸に沿った位置をHe注入エネルギーとH注入エネルギーの間の調査された異なったデルタΔEに対して概略的に示す。
Figure 0005042837
HeのピークがHの展開領域「よりも深くない」時でさえ、開裂平面は常に水素のピーク「よりも深い」ことに注意されよう(参照1を参照)。加えて、HeのピークがHの展開領域「よりも深い」時でさえ、開裂平面は(数十オングストローム分だけ)常に水素のピークの周辺にある(参照4、5、および、6を参照)。
Figure 0005042837
剥離工程の後、気泡の最終的な存在が上記の構造物の各々に対して調査された。さらに、表面粗さの測定も、(薄層が一旦支持基板上に転写されれば)薄層表面にわたり10×10μm2の表面上でAFM(原子間力顕微鏡)の先端を掃引すること、および、Dektakプロファイルメータを使用することの双方により、剥離の後に行われた。
一般に、AFMによる測定は高周波粗さの特徴付けを行う一方、Dektakプロファイルメータによる測定は低周波粗さの特徴付けを行う。
以下の表5はこれらの観察結果および測定値を要約している。
Figure 0005042837
したがって、Heの注入エネルギーが弱い時(すなわち、実験条件においてHeとHの間のエネルギー隔たりが20keVを下回った時)に、形成された気泡の数がなおさら重要になっていることが観察できる。しかし、HeのピークがHの再配分プロファイル「よりも深く」なるようにHeが注入されると(すなわち、HeとHの間のエネルギー隔たりが20keVより高いと)、気泡は形成されない。
Heのピークが脆化領域「内にある」ようにHeが注入されると、粗さが最小になること、および、高周波および低周波の粗さに対しても同時に粗さが最小になることも観察できる。
逆に、注入条件が、Heのピークが脆化領域「よりも深くない」または「よりも深い」ようにHeが注入されるような条件である時に、かつ、より詳細には、Heの再配分ピークが前記脆化領域から離れていくに従い、粗さはより激しくなる。
高周波粗さ値(AFM測定値)は、HeとHの共注入が行われても、Hのみの注入が行われても、比較的同じとなっていることに注意されたい。一方、低周波粗さは、Hのみの注入に比較して全ての共注入条件に対して(半分を超えて)有意に抑えられていることが観察される。
上記のように、剥離後に得られた構造物は、表面の再構築により特定の粗さ、および、特に既に上記した特許文献1に述べられているような高周波粗さをゴムで埋めるように構成された急速熱アニール(RTA)を含む仕上げ工程を施すことができる。
剥離後に得られた構造物の仕上げ工程は、このRTA(RTA1)に加えて、安定酸化(StabBox)第2のRTA(RTA2)および薄膜化操作との処理操作の組合せをさらに含んでいる。
単一の核種のみの注入の代わりに共注入が使用された際の粗さに関する重要な恩恵は、RTA1の後に得られる。
さらに、共注入が行われると、前記最後の薄膜化操作の後に2.5Åほどに低いRMS値(10×10μm2走査)に到達できる。
それ故、Heのピークが脆化領域内に所在する時には最終的な構造物が低い粗さを提示するのに対して、前記Heのピークプロファイルが脆化領域から(より深くなく、または、より深く)離れていくに従い、前記粗さは増大する。
気泡形成の傾向は、以下の形で説明することができる。
下方で注入が行われた面から近くにHeが注入されるほど、恐らくは拡散により、より多くの気泡がこの界面に発生する。
一方、ドナー基板においてH「より深く」Heが注入されると、Heは、アニール処理中に、自身の拡散経路上に、Hの注入により形成された小板状の欠陥が現れ、したがって、これらの欠陥はHの分布プロファイル内でドナー基板内に所在し、かつ、Heを捕捉し、ならびに、気泡形成を制限する。
したがって、注入条件は、He(または、より一般的には、物理的に機能する核種)が、Hが主に展開する層(または、より一般的には、化学的に機能する核種が主に展開する層)よりも深いピークを提示する再配分プロファイルに従って、ドナー基板の厚み部分内で分布するように選択されなければならない。
ここで、本実験の状況において使用されたHe核種量(1.2×1016/cm2)に対して、HeのピークがHの展開領域よりも深くなるようにHeが注入されると、気泡形成が観察されなかったことに注意されたい。しかし、もしHeがはるかに大きな核種量で注入されていれば、Heの全てがHにより安定化された小板状欠陥により捕らえられる可能性はなく、かつ、したがって、拡散し気泡を形成することができたはずである。
既に触れた特許文献1に開示されているように、ヘリウムと水素の(小さな核種量の)共注入は、剥離後に得られた構造物の急速熱アニール(RTA)を含む仕上げ工程と組み合わされると、水素のみの(より大きな核種量の)注入の後に続く転写を基準として、より低減されたレベルの粗さを持つ薄層の転写をもたらす。
しかし、粗さが特に脆化領域を基準としたHeピークの相対位置に依存することは上記に示した。
確かに、Heのピークが脆化領域「よりも深くない」または「よりも深い」のいずれかである時は、Heのピークが脆化領域「内にある」、したがって、開裂平面に近い時よりも粗さがより重要となる。
HeのプロファイルがHのプロファイルの近くに定置されると、Heの最大数がHの最大濃度層に捕らえられると信じられている。この場合、脆化領域の高さにおけるHeの濃度は最大となり、かつ、粗さの低減をもたらす。
逆に、Heの注入が脆化領域よりはるかに「深くない」、または、はるかに「深い」のいずれかに行われると、Heの寄与は低下し、粗さは激しくなる。
したがって、注入条件は、He(または、より一般的には物理的に機能する核種)が、脆化領域内に所在するピークを提示する再配分プロファイルに従ってドナー基板の厚み部分内に分布されるようにも選択されなければならない。
これらの目的に対して、第2の核種の注入エネルギーと第1の核種の注入エネルギーの間の差は、例えば、(例えば、SIMS分析により決定された)第1の核種の最大濃度ピークと第2の核種の最大濃度ピークの間の隔たりが500と1000オングストロームの間に実質上含まれるように選択することができる。
上記に調査された注入条件は注入エネルギーのみに関連したものである。しかし、基板上に半導体材料の薄層を含む高品質構造物を作製するために必要な共注入条件の全体を最適に制御するために、注入核種量も実験の第2のセット中に調査された。
典型的に、共注入された核種の注入核種量は、総注入核種量が、単一の核種のみが注入された場合よりも低い総注入核種量である3.2×1016/cm2よりも実質上低く、かつ、好ましくは2.2×1016/cm2より少なくなるように選択することができる。
上記の参照3の構造物を作製し(かつ、最小2.5ÅのRMS最終粗さ値につなげる)ために使用される注入エネルギーは、実験のこの第2のセットでは同一に保たれた、すなわち、Heは43keVのエネルギーで注入され、Hは27keVのエネルギーで注入されている。
粗さおよび気泡形成は、HeおよびHの注入核種量が修正されると観察された。
先ず、Hの核種量は0.9×1016/cm2から1.3×1016/cm2に増加された一方、Heの核種量は(Heの核種量が1.2×1016/cm2であった実験の第1のセット中より小さい)0.9×1016/cm2に等しく固定されたままであった。
調査された共注入条件(1.3×1016/cm2に等しい最大H核種量)のいずれも気泡形成にはつながっていない。しかし、Hの核種量が増加するに従って、粗さは穏やかになっていった。
続いて、Heの核種量が変更された一方、Hの核種量は(1.1×1016/cm2に等しく)固定されたままであり、かつ、エネルギーも固定されていた(49keVのHeのエネルギー、32keVのHのエネルギー)。
Heの核種量が増加するに従って、気泡形成が発生していく。しかし、粗さは、調査された全ての構造物に対して穏やかである(Heの核種量が1.5×1016/cm2に到達すると10×10μcm2走査上での最終的な粗さは2.3ÅRMSほどに小さくなる)。
最後に、実験のこの第2のセットからは、2つの核種の注入核種量が実質上同じになり、第1の核種の注入核種量が典型的に総注入核種量の40%から60%に達すると、小さな粗さおよび気泡形成の回避については最善の結果に到達できることを導くことができる。
好都合なことには、各核種の注入核種量は0.9×1016/cm2と1.5×1016/cm2の間に含まれる。
プラズマ活性化などの(特に、注入核種量が、60%/40%に近い再配分が達成されるようなものであると)残存気泡の低減および良好な粗さの達成に役立つ可能性のある表面活性化処理をさらに行うことができる。このプラズマ活性化は、ドナー基板の面が支持基板に緊密に接触される前に、緊密に接触されるべきドナー基板および支持基板の面の少なくとも1つに行われる。
他の態様のもとでは、本発明は、上記に開示した本発明の第1の態様による方法の共注入工程の直後に得られる中間構造物にも関する。
他の態様のもとでは、本発明は、本発明の第1の態様による方法のSeOI(絶縁体上半導体)構造物の生産への適用にさらに関する。
上記の説明はSOIの作製およびHe/Hの共注入を扱った。当業者は、同様の手法が(例えば、Ge、SiGe、GaN、SiCなどの)他の半導体材料または他のタイプの共注入に対しても行うことができることを理解されよう。
ヘリウムと水素の注入エネルギーの間の異なったデルタに対して、水素の分布および脆化領域の位置と比較されたヘリウムの分布を示す図である。

Claims (6)

  1. 基板上に半導体材料の薄層を含む構造物の作製方法であって、
    (1)前記薄層が形成されるべきドナー基板の表面下へ、水素およびヘリウムの核種の共注入を行うことにより、前記ドナー基板の厚み部分内に脆化領域を作製する工程、
    (2)注入が施された後に、前記ドナー基板の表面を支持基板と緊密に接触させる工程、
    (3)前記脆化領域の高さで前記ドナー基板を剥離することにより、前記ドナー基板の一部を前記支持基板上に転写し、かつ、前記支持基板上に前記薄層を形成する工程、
    を含み、
    注入された第1の水素の核種は、化学的に作用して前記ドナー基板中に小板状欠陥を形成し、
    注入された第2のヘリウムの核種は、注入されたドナー基板の内部圧力源として、物理的に作用して、前記欠陥に応力を与え、
    前記第1の水素および第2のヘリウムの核種の各々は、正規分布曲線に従って、最大濃度ピークを有し、かつ、注入核種の70%が集中する展開領域が前記ドナー基板の厚み方向にそれぞれ分布し、
    前記方法は、前記共注入工程が、以下の共注入条件により行われる、
    (a)前記第2のヘリウムの核種のピークが、前記脆化領域内の前記ドナー基板の厚み部分内に、かつ、前記第1の水素の核種の展開領域よりも深く所在するように前記第1および第2の核種の注入エネルギーが選択され、
    (b)総注入核種量が、2.2×10 16 /cm 2 よりも小さく、前記第1の水素の核種の注入核種量が、前記総注入核種量の40%から60%の範囲内に達するように選択され、かつ
    前記第1の水素の最大濃度ピークと前記第2のヘリウムの最大濃度ピークの間の隔たりは500と1000オングストロームの間に含まれる、
    ことを特徴とする方法。
  2. 各核種の注入核種量は、0.9×1016/cm2と1.5×1016/cm2の間に含まれることを特徴とする請求項に記載の方法。
  3. 前記共注入工程は、ヘリウムに次いで水素を順次共注入することにより行うことを特徴とする請求項1からのいずれか一項に記載の方法。
  4. 前記支持基板は、シリコンで作製されていることを特徴とする請求項1からのいずれか一項に記載の方法。
  5. 前記シリコンで作製されたドナー基板は、表面の酸化物層を前記基板の頂部上に含むことを特徴とする請求項に記載の方法。
  6. 前記ドナー基板の表面を前記支持基板と緊密に接触される前に、緊密に接触されるべき前記ドナー基板および前記支持基板の少なくとも1つの表面に、プラズマ活性化処理をさらに施すことを特徴とする請求項1からのいずれか一項に記載の方法。
JP2007531847A 2004-09-21 2004-09-21 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法 Expired - Lifetime JP5042837B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2004/003300 WO2006032947A1 (en) 2004-09-21 2004-09-21 Thin layer transfer method wherein a co-implantation step is performed according to conditions avaoiding blisters formation and limiting roughness

Publications (2)

Publication Number Publication Date
JP2008513989A JP2008513989A (ja) 2008-05-01
JP5042837B2 true JP5042837B2 (ja) 2012-10-03

Family

ID=34959075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007531847A Expired - Lifetime JP5042837B2 (ja) 2004-09-21 2004-09-21 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法

Country Status (5)

Country Link
US (1) US7326628B2 (ja)
EP (1) EP1792338A1 (ja)
JP (1) JP5042837B2 (ja)
CN (1) CN101027768B (ja)
WO (1) WO2006032947A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070107180A (ko) * 2005-02-28 2007-11-06 실리콘 제너시스 코포레이션 기판 강화 방법 및 그 결과물인 디바이스
US7674687B2 (en) * 2005-07-27 2010-03-09 Silicon Genesis Corporation Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process
US7166520B1 (en) * 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
US7427554B2 (en) * 2005-08-12 2008-09-23 Silicon Genesis Corporation Manufacturing strained silicon substrates using a backing material
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US7598153B2 (en) * 2006-03-31 2009-10-06 Silicon Genesis Corporation Method and structure for fabricating bonded substrate structures using thermal processing to remove oxygen species
EP2002484A4 (en) 2006-04-05 2016-06-08 Silicon Genesis Corp METHOD AND STRUCTURE FOR MANUFACTURING PHOTOVOLTAIC CELLS USING A LAYER TRANSFER PROCESS
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
US8153513B2 (en) * 2006-07-25 2012-04-10 Silicon Genesis Corporation Method and system for continuous large-area scanning implantation process
US20080070340A1 (en) * 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
US20080128641A1 (en) * 2006-11-08 2008-06-05 Silicon Genesis Corporation Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
US20080188011A1 (en) * 2007-01-26 2008-08-07 Silicon Genesis Corporation Apparatus and method of temperature conrol during cleaving processes of thick film materials
FR2912258B1 (fr) * 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
FR2912839B1 (fr) * 2007-02-16 2009-05-15 Soitec Silicon On Insulator Amelioration de la qualite de l'interface de collage par nettoyage froid et collage a chaud
US20090206275A1 (en) * 2007-10-03 2009-08-20 Silcon Genesis Corporation Accelerator particle beam apparatus and method for low contaminate processing
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
FR2928031B1 (fr) * 2008-02-25 2010-06-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince sur un substrat support.
US8133800B2 (en) * 2008-08-29 2012-03-13 Silicon Genesis Corporation Free-standing thickness of single crystal material and method having carrier lifetimes
EP2161741B1 (en) * 2008-09-03 2014-06-11 Soitec Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2949606B1 (fr) * 2009-08-26 2011-10-28 Commissariat Energie Atomique Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8487280B2 (en) 2010-10-21 2013-07-16 Varian Semiconductor Equipment Associates, Inc. Modulating implantation for improved workpiece splitting
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
JP2013143407A (ja) 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせsoiウェーハの製造方法
JP2014138152A (ja) * 2013-01-18 2014-07-28 Fuji Electric Co Ltd 半導体薄膜フィルムの製造方法
JP6056516B2 (ja) 2013-02-01 2017-01-11 信越半導体株式会社 Soiウェーハの製造方法及びsoiウェーハ
TWI730053B (zh) * 2016-02-16 2021-06-11 瑞士商G射線瑞士公司 用於電荷傳輸通過接合界面的結構、系統及方法
FR3048548B1 (fr) * 2016-03-02 2018-03-02 Soitec Procede de determination d'une energie convenable d'implantation dans un substrat donneur et procede de fabrication d'une structure de type semi-conducteur sur isolant
WO2019236320A1 (en) * 2018-06-08 2019-12-12 Globalwafers Co., Ltd. Method for transfer of a thin layer of silicon

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Soi基板の製造方法
JP3456521B2 (ja) * 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Soi基板の製造方法
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2834820B1 (fr) * 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
FR2847076B1 (fr) * 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique

Also Published As

Publication number Publication date
US20060060943A1 (en) 2006-03-23
JP2008513989A (ja) 2008-05-01
US7326628B2 (en) 2008-02-05
CN101027768A (zh) 2007-08-29
WO2006032947A1 (en) 2006-03-30
EP1792338A1 (en) 2007-06-06
CN101027768B (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
JP5042837B2 (ja) 気泡の形成を回避し、かつ、粗さを制限する条件により共注入工程を行う薄層転写方法
US7323398B2 (en) Method of layer transfer comprising sequential implantations of atomic species
KR100562437B1 (ko) Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼
TWI567825B (zh) 製造絕緣體上矽結構之方法
US7449394B2 (en) Atomic implantation and thermal treatment of a semiconductor layer
JP6487454B2 (ja) 層状半導体構造体の製造方法
JP4222644B2 (ja) 特に電子構成品を含む半導体材料薄膜の製法
US7772087B2 (en) Method of catastrophic transfer of a thin film after co-implantation
TWI305380B (en) Process for obtaining a thin layer of increased quality by co-implantation and thermal annealing
US20060240642A1 (en) Method of bonding two wafers of semiconductor materials
JP2005203756A (ja) 水素注入による膜移動および緩和による絶縁体上の歪みシリコン
JP2010219566A (ja) 所望の基板への単結晶材料からなる薄層の移動方法
JP2010515248A (ja) 混合基材の製造方法
JP2007500435A (ja) 共注入と熱アニールによって特性の改善された薄層を得るための方法
US7485545B2 (en) Method of configuring a process to obtain a thin layer with a low density of holes
US9275892B2 (en) Method of high temperature layer transfer
KR102562239B1 (ko) 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
KR101423078B1 (ko) 고온 열적 어닐링을 통한 박막 품질 개선방법
KR20070083580A (ko) 블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법
JP5096634B2 (ja) 低いホール密度を有する薄層を得るための方法
Huang et al. A nano-thick SOI fabrication method
Usenko et al. Transfer of single crystalline silicon nanolayer onto alien substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111216

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20120112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120416

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20120417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120711

R150 Certificate of patent or registration of utility model

Ref document number: 5042837

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250