KR20070083580A - 블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법 - Google Patents

블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법 Download PDF

Info

Publication number
KR20070083580A
KR20070083580A KR1020077006387A KR20077006387A KR20070083580A KR 20070083580 A KR20070083580 A KR 20070083580A KR 1020077006387 A KR1020077006387 A KR 1020077006387A KR 20077006387 A KR20077006387 A KR 20077006387A KR 20070083580 A KR20070083580 A KR 20070083580A
Authority
KR
South Korea
Prior art keywords
species
donor substrate
injection
substrate
thin layer
Prior art date
Application number
KR1020077006387A
Other languages
English (en)
Inventor
응넷 푸앙 응웬
나디아 벤 모하메드
앨리스 보싸골
다케시 아카쯔
가브리에라 스시우
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority to KR1020077006387A priority Critical patent/KR20070083580A/ko
Publication of KR20070083580A publication Critical patent/KR20070083580A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Abstract

본 발명은 두 다른 종의 공동 주입 단계가 실행되는 박층을 전달하기 위한 방법을 제시한다. 제1 및 제2 종의 주입 에너지는 제2 종 피크가 상기 취화 지역 내 및 제1 종 확산 지역 보다 더욱 깊게 도너 기판의 두께에 위치되도록 선택되고, 상기 제1 및 제2 종의 주입량은 실질적으로 유사하게 선택되고, 제1 종 주입 양은 총 주입량의 40% 내지 60% 의 범위이다.
공동 주입, 도너 기판, 지지 기판, 취화 지역, 종 확산 지역, 주입량

Description

블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동 주입을 실행하는 박층 전달 방법{THIN LAYER TRANSFER METHOD WHEREIN A CO-IMPLANATATION STEP IS PERFORMED ACCORDING TO CONDITIONS AVOIDING BLISTERS FORMATION AND LIMITING ROUGHNESS}
본 발명은 기판 상에 박층의 반도채 재료를 포함하는 구조물을 제조하는 방법에 관한 것으로, 다음의 단계를 포함한다:
* 도너 기판의 두께에 취화 지역을 형성하기 위해서, 박층이 제조되어야 하는 도너 기판의 면 아래에 종의 주입을 실행하는 단계와,
* 도너 기판의 면을 주입을 거친 후에 지지 기판과 밀접하게 위치시키는 단계와,
* 도너 기판의 일부를 지지 기판 상으로 전달하여 박층을 여기에 형성하기 위해서, 취화 지역의 레벨로 도너 기판을 분리하는 단계
를 포함한다.
본 발명은 더욱 특히 상술된 주입 단계에 관한 것이다.
더욱 충분한 상세 사항은 Kluwer Academic Publishers로부터의 Jean-Pierre Colinge에 의한 문서 "실리콘 온 절연체 기술" Materials to VLSI, 2nd Edition, pp 50 및 51에서 찾아 볼 수 있는 SMARTCUT® 유형 프로세스는 상술된 유형의 방법의 예시이며 본 발명의 바람직한 실시예에 대응한다.
이런 프로세스는 SeOI (반도체 온 절연체) 구조물 등과 같은 박층의 반도체 재료를 포함하는 구조물을 형성한다.
이 프로세스의 최종 구조물은 마이크로일렉트로닉스, 광학 및/또는 옵트로닉스의 분야에서의 응용에 이용된다.
종의 주입은 분자나 이온 종을 주입된 도너 기판의 재료 상으로 도입하는 데에 적합한 기술 (충돌, 확산 등)을 의미하고, 주입된 종의 최대 농도는 이 주입된 기판의 표면에 상대적으로 기판으로부터 미리 정해진 깊이에 위치되는 것으로 이해된다.
주입 단계는 적어도 두 다른 종을 공동 주입하여 실행된다. 공동 주입 기술의 일반적인 장점은 한 유형의 종의 주입에 관련하여 주입량이 거의 3배로 감소된다는 것이다.
예를 들어, Aditya Agarwal, T.E.Haynes, V.C.Venezia, O. Vj. Holland 및 D.J.Eaglesham, "H+와 He+ 의 공동 주입에 의한 실리콘 온 절연체막의 효율적인 제조", 응용 물리학 문서, vol. 72 (1998). pp.1086-1088에서의 논문에서는, 수소 H와 헬륨 He의 공동 주입이 수소나 헬륨 단독이 주입될 때 필요한 것 보다 더 낮은 총 주입량에서 박층 분리를 가능하게 한다는 것을 알았다.
이 감소는 특히, SMARTCUT® 유형의 전달 프로세스를 이용하여, 주입 시간의 감소 및 종국에는 지지 기판 상의 박층을 포함하는 구조물의 제조와 관련되는 비용 의 감소로 해석된다.
이 논문에서 언급된 바와 같이, 수소 H의 주요 역할은 주입 손상과 화학적으로 상호작용하고 주입된 도너 기판에 H-안정화 판형 결함이나 마이크로보이드를 형성하는 것이다. 한편, 헬륨 He은 주된 물리적 역할을 행하며 상기 결함에 응력을 제공하기 위해 주입된 도너 기판에 내압원으로 작용한다. 따라서 He는 두 연속적인 분리 가능면이 취화 지역의 각 측면 상에 형성되도록 마이크로보이드의 성장과 상호 교차를 이끈다.
그 후 주입이 실행되고 있는 도너 기판의 면은 접합 경계로 불리는 경계에서 상기 면 사이에 바운드가 형성되게 하기 위해서, 지지 기판의 면과 밀접하게 위치된다.
그러나, 입자나 유기 성분이 접합될 표면 상에 존재하게 되면, 이들은 접합 경계의 특정 위치에 접합이 효율적으로 발생하는 것을 방해하며 따라서 보이드가 접합면 사이에 나타나게 된다.
주입된 종은 이들 보이드에 쉽게 확산되므로, 접합 경계에 블리스터가 형성된다. 이는 도너와 지지 성분이 밀접하게 위치된 이후에 취득된 구조물이 특히 접합을 강화하거나 취화 지역의 레벨에서 도너 기판을 분리하기 위한 열처리를 거친 경우이다.
더구나, 보이드의 존재는 접합 강도가 취화 지역의 레벨에서 도너 기판의 분리를 가능하게 하는 데에 충분하지 않아 박층의 몇 영역 ("비전달 지역"으로 불림)이 지지 기판 상으로 전달되지 않아 불완전한 접합 영역이 생기게 할 수도 있다.
부가하여, 주입 단계는 주입이 실행되고 있으며 도너 기판과 밀접하게 위치되는 도너 기판의 표면의 질을 저하시켜, 블리스터가 접합 경계에서 형성되고 지역이 지지 기판 상으로 전달되지 않을 위험성을 증가시킨다.
블리스터는 효율적인 이용 가능 웨이퍼 표면 영역을 감소시키고 따라서 제조 수율을 떨어뜨리기 때문에 바람직하지 않다. 웨이퍼에 존재하는 블리스터는 제조 라인으로부터 제거되기도 한다.
He와 H 원자의 공동 주입을 거친 실리콘 Si (및 표면상 SiO2 층을 포함하는)으로 이루어진 도더 기판을 생각해 본다. 블리스터 형성의 위험은 He가 접합 경계에 가까이 주입되는 경우 증가한다고 생각된다.
다음의 방법은 블리스터 형성을 피하기 위해서 보통 실행된다.
제1 방법은 (주입이 실행되고 있는 도너 기판의 면부터 시작하여) 도너 기판 내에 H 원자 보다 더 깊게 He 원자를 주입하는 것, 즉, SIMS 분석으로 교정될 수 있는 적당한 He 주입 에너지를 제공하는 것에 있다.
제2 방법은 통상 1015 H atoms/㎠로 주입되는 H 주입량을 증가시키는 것에 있다.
물론 이들 두 방법은 결합하여 구현될 수 있다.
이들 방법의 효과는 He와 H 원자의 공동 주입이 다음의 공동 주입 조건 하에서 실행됨에 따라 검출되는 블리스터의 수를 나타내는 아래 표 1로 나타낼 수 있다:
- 12ㆍ1015 atoms/㎠의 He 원자의 주입량;
- Y축을 따라 나타낸 바와 같은 He 주입 에너지, 즉 34, 40 및 46keV;
- X축을 따라 나타낸 바와 같이 주입된 H 원자의 주입량, 즉 9, 12 및 15ㆍ1015atoms/㎠;
- H 주입 에너지 27keV.
Figure 112007022165647-PCT00001
가장 적은 He 주입 에너지와 이에 따라 가장 얕은 He 주입 깊이에 대응하는 가장 아래 열에서, 블리스터 형성이 관찰되었다. 그러나, 주입 에너지가 증가할수록 (따라서 He가 더 깊게 주입될수록), 블리스터 형성이 덜 관찰되었다. 다시 말해, He가 더 깊게 주입될수록, 블리스터 형성이 덜 관찰되었다.
최저 H 주입량에 대응하는 좌측 행에서, 블리스터 형성이 관찰된다. 그러나, H 주입량이 증가하면 (중앙와 우측 행), 블리스터 형성이 감소된다. 다시 말해, H 주입량이 클수록, 블리스터 형성이 덜 관찰된다.
두 방법에서, H 주입 영역은 게터링 영역이나 장벽으로 작용하는 것으로 간주되어 접합 경계 쪽으로의 He 확산을 차단하는 것을 가능하게 만든다.
상술된 바와 같이, 도너 기판은 도너 기판의 일부를 지지 기판 상으로 전달하고 박층을 여기에 형성하기 위해 주입 단계에 의해 그 두께에 형성된 취화 지역의 레벨로 분리되게 된다.
SMARTCUT® 프로세스와 같은 전달 프로세스로 인해 취득된 구조물의 표면 상태의 사양은 일반적으로 매우 엄격하다. 실제, 박층의 조도는 구조물 상에 형성되게 되는 구성 요소의 품질의 조건을 특정 정도까지 이루는 변수가 된다.
따라서 박층의 표면 조도를 가능한 한 제한하고, 이에 따라 조도를 제한하는 것을 가능하게 하는 조건으로 주입 단계를 구현할 필요가 있다.
아래 표 2는 분리 단계가 실행된 후에 측정된 표면 조도를 나타내며 최종 구조물은 표면 재구성에 의해 특정 조도를 거밍 아웃 (gumming out)하는 데에 적합한 RTA (급속 열 어닐링)을 거친다.
공동 주입 조건은 표 1과 관련하여 나타낸 것과 동일하다.
표면 조도는 원자력 현미경 AFM의 지점에 의해 일소된 10×10㎛2의 표면 상에서 측정되며 RMS (제곱 평균 평방근)으로 알려진 평균 이차 방정식 값으로 표현된다.
Figure 112007022165647-PCT00002
이 표로부터 조도를 제한하기 위한 두 개의 최상의 조건은 좌측 행의 상측부에서 밑줄친 것임이 명백하다. 그러나 이들 조건은 표 1에서 나타낸 바와 같이, 블리스터 형성을 초래한다.
한편, 제로 블리스터 형성의 조건은 조도를 제한하지 않는 조건이다.
따라서, 표 1 및 표 2의 비교가 명확하게 하는 바와 같이, 최상의 조도의 결과를 가져오는 특정의 주입 조건은 원치 않는 블리스터 형성을 유도하고, 블리스터 형성을 방지하는 상호간 조건은 열악한 조도가 결과될 수 있다.
따라서 표면 조도와 블리스터 형성은 개별적으로 조절될 수 없다는 것은 명백하다. 따라서, 블리스터 형성을 방지하기 위한 최상의 조건과 최종 표면 조도를 제한하기 위한 최상의 조건 간에 타협이 이루어져야 한다.
이런 타협은 조도 뿐만 아니라 전달된 박층의 두께의 균질성, 손상 지역의 두께, 스플리팅 온도 등과 같은 다른 변수를 제어하기 위해 행해져야 한다.
따라서 특히 블리스터 형성을 방지하고 최종 표면 조도를 제한하기 위해서, 공동 주입 조건이 적정하게 제어되는 기판 상에 박층의 반도체 재료를 포함하는 고품질의 구조물을 제조하는 방법에 대한 필요성이 대두되고 있다. 상술한 필요성을 만족하기 위해, 본 발명은 제1 형태에 따라서, 기판 상에 박층의 반도체 재료를 포함하는 구조물을 제조하는 방법을 제공하며, 이 방법은:
상기 박층이 제조되어야 하는 도너 기판의 면 아래에 적어도 두 다른 종의 공동 주입을 실행하여, 상기 도너 기판의 두께에 취화 지역을 형성하는 단계;
상기 도너 기판의 면을 주입을 거친 후에 지지 기판과 밀접하게 위치시키는 단계;
상기 취화 지역의 레벨에서 상기 도너 기판을 분리하여, 상기 도너 기판의 일부를 상기 지지 기판 상으로 전달하여 상기 박층을 상기 지지 기판 상에 형성하는 단계를 포함하고,
적어도 주입되는 제1 종은 상기 도너 기판에 판형 결함을 형성하기 위해 주로 화학적으로 작용하고, 적어도 주입되는 제2 종은 상기 결함에 응력을 제공하기 위해 상기 주입된 도너 기판에 주로 물리적으로 내압원으로서 작용하고, 상기 제1 및 제2 종 각각은 확산 지역을 나타내는 분배 프로파일에 따라 상기 도너 기판의 두께로 분산되고, 상기 종이 주로 분산되어 최대 농도 피크를 나타내고,
상기 방법은 상기 공동 주입 단계가:
상기 제1 및 제2 종의 상기 주입 에너지가 상기 제2 종의 피크가 상기 취화 지역 내 및 상기 제1 종 확산 지역 보다 더욱 깊게 상기 도너 기판의 두께에 위치되도록 선택되고,
상기 제1 및 제2 종의 상기 주입량은 실질적으로 유사하게 선택되도록 - 상기 제1 종 주입량은 상기 총 주입량의 40% 내지 60%의 범위임 -
하는 공동 주입 조건에 따라 실행된다.
본 발명에 따른 방법의 바람직하지만 제한적이지 않은 형태는 다음과 같다:
도너 기판은 실리콘 기판 (표면상 SiO2 층을 포함함)이고, 제1 및 제2 종의 주입량은 총 주입량이 실질적으로 3.2ㆍ1016atoms/㎠ 보다 작은 주입량이 되도록 선택될 수 있고;
총 주입량은 2.2ㆍ1016atoms/㎠ 보다 낮고;
각 종의 상기 주입량은 0.9ㆍ1016atoms/㎠ 과 1.5ㆍ1016atoms/㎠ 사이에 포함될 수 있으며;
제1 종 최대 농도 피크와 제2 종 최대 농도 피크는 실질적으로 500과 1000옹거스트롱 사이에 포함될 수 있으며;
공동 주입 단계는 헬륨과 수소를 공동주입하여 실행되고, 헬륨은 상기 도너 기판에서 주로 물리적으로 수소는 주로 화학적으로 작용하고;
공동 주입 단계는 헬륨 다음에 수소를 순서데로 공동 주입하여 실행되고;
지지 기판은 실리콘 기판일 수 있으며, 그 상부에 표면상 산화물층을 포함할 수 있으며;
본 방법은 도너 기판의 면이 상기 지지 기판과 밀접하게 위치되기 전에, 밀접하게 위치되게 되는 상기 도너와 지지 기판의 면들 중 적어도 하나의 플라즈마 활성화 처리를 더 포함한다.
본 발명은 또한 본 발명의 제1 형태에 따른 방법의 공동 주입 단계 바로 이후에 취득된 중간 구조물에 관한 것이다.
또한, 본 발명은 본 발명의 제1 형태에 따른 방법을 SeOI (반도체 온 절연체) 구조물의 제조에 적용한 것에 관한 것이다.
본 발명의 다른 특성, 목적 및 장점은 비제한적인 예시로 주어진 첨부한 도면을 참조하여, 다음 상세한 설명을 읽는 것으로 명백하게 될 것이며, 여기에서 도 1은 헬륨과 수소 주입 에너지 간의 여러 델타에 대해서, 수소의 분산과 취화 지역의 위치 둘 다와 비교되게 되는 헬륨의 분산을 나타낸다.
이미 나타낸 바와 같이, 본 발명은 지지 기판 상에 박층의 반도체 재료를 포함하는 구조물의 제조 동안 실행되는 공종 주입에 관한 것으로, 박층은 종의 주입으로 이미 취화된 도너 기판의 레벨에서 분리로 취득된다.
본 발명은 SMARTCUT® 유형의 전달 프로세스를 이용하여 취득된 구조물의 품질을 개선하는 데에 도움이 된다.
이 구조물은 일반적으로 외부 환경에 노출되는 표면에 박층의 반도체 재료를 포함하는 구조물의 유형일 수 있다.
비제한적으로, 박층의 반도체 재료는 실리콘 Si, 실리콘 탄화물 SiC, 게르마늄 Ge, 실리콘-게르마늄 SiGe, 갈륨 비소 AsGa 등일 수 있다.
기판 지지물은 실리콘 Si, 석영 등으로 제조된다.
산화물층은 지지 기판과 박층 사이에 끼워넣어질 수 있고, 이렇게 형성된 구조물은 SeOi (반도체 온 절연체) 구조물, 특히 SOI (실리콘 온 절연체) 구조물일 수 있다.
본 발명에 따른 주입은 도너 기판의 두께에 쪼개짐 면으로 불리는 면을 따라 취화 지역을 형성하기 위해 적어도 두 개의 다른 종의 공동 주입을 실행하여 이루어진다.
주입 단계 동안, 각 종은 종들이 주로 분산되며 최대 농도 피크를 나타내고 있는 확산 지역을 제공하는 재분배 프로파일에 따라 주입된 도너 기판의 두께에 분산된다. 더욱 구체적으로, 재분배는 특히 주입 에너지에 좌우되는 표준 편차 (주입된 종이 주로 분산되게 되는, 예를 들어 주입된 종의 70%가 농축된 확산 지역을 정의함) 및 최대 농도 피크를 제공하는 쿠아시 가우시안 프로파일을 갖는다.
공동 주입된 종 중에서, 적어도 제1 주입 종은 도너 기판에 판형 결함을 형성하기 위해 주로 화학적으로 작용하고, 적어도 제2 주입 종은 상기 결함에 응력을 제공하기 위해 주입된 도너 기판에서 주로 물리적으로 내압원으로서 작용한다.
본 방법에 따른 방법의 바람직한 실시예에 따르면, 수소와 헬륨 종은 실리콘 Si 도너 기판의 두께에 취화 지역을 형성하기 위해 공동 주입된다.
Argavi의 논문에 관련하여 상술된 바와 같이, 이 경우, 수소는 주로 화학적 으로 작용하는 종인 반면 헬륨은 주로 물리적으로 동작하는 종이다.
더욱이 분리 이후 취득된 구조물의 급속 열 어닐링 (RTA)을 포함하는 최종 단계와 결합될 때, (낮은 주입량의) 헬륨과 수소의 공중 주입은 (높은 주입량의) 수소만의 주입에 따른 전달에 상대적으로 조도가 감소된 박층의 전달이 결과되게 되어, 2003년 7월 29일자로 출원된 이 출원인의 프랑스 출원 번호 0309304에서 나타낸 효과로 장점을 얻는다.
바람직하게, 배타적이지는 않지만, 공동 주입은 헬륩 다음에 수소를 순차적으로 주입하여 실행된다.
본 발명에 따른 방법의 설명으로 돌아가, 공동 주입 단계는 제1 및 제2 종 주입 에너지가 제2 종 (물리적으로 작용하는 것, 예를 들어 He)의 피크가 취화 지역 내에 그리고 제1 종 (화학적으로 작용하는 것, 예를 들어 H)의 확산 지역 보다 더욱 깊이 도너 기판의 두께에 위치되게 하는 공동 주입 조건으로 실행된다.
공동 주입 조건은 더욱 주입된 종의 주입량이 실질적으로 유사하게 선택되고, 제1 종은 총 주입량의 40% 내지 60%의 범위이다.
실제, 출원인은 몇가지 실험으로 제2 종 피크가 제1 종 확산 지역 보다 더욱 깊게 도너 기판의 두께에 위치되도록 주입 에너지를 제어하는 것이 블리스터 형성을 방지할 수 있게 한다고 결론지었다.
더구나 출원인은 몇가지 실험으로 제2 종 피크가 취화 지역 내에서 도너 기판의 두께에 위치되도록 주입 에너지를 제어하는 것은 조도를 제한하는 것을 도와준다고 결론지었다.
이하의 설명은 이들 실험 뿐만 아니라 본 발명에 따른 방법에 수반되는 메커니즘에 대한 설명을 포함한다.
먼저, 여러 SOI (실리콘 온 절연체) 구조물이 형성되고, 공동 주입 단계는 He 다음에 H를 순차적으로 주입하는 것이다.
주입량은 각각 He에 대해 1.2ㆍ1016atoms/㎠ 그리고 H에 대해 0.9ㆍ1016atoms/㎠로 고정된다.
H 주입 에너지는 또한 고정된 반면 (27keV) 다른 He 주입 에너지에 대해 다른 실험이 실행되었다.
출원인은 분리 단계 이후의 블리스터의 개수나 조도 뿐만 아니라, 몇 가지 최종적인 고전적 처리 단계 (후술됨)가 실행된 후의 조도와 같은 품질 변수에 따른 SOI 표면 품질에 대해 여러 주입 조건을 비교하려고 했다.
이차 이온 질량 분석법 (SIMS)의 분석은 실리콘 도너 기판에서의 주입 종의 농도 분산 프로파일을 조사하고, 더욱 특히 최대 농도 피크 및 확산 지역의 위치를 결정하기 위해 행해진다 (주입 이후, 주입 단계가 실행된 후).
He와 H 최대 농도 피크의 위치 뿐만 아니라, 가능한 확산 지역의 중첩을 고려하여, 헬륨 피크의 위치는 수소 확산 지역 보다 "덜 깊게", "내에", 또는 "더욱 깊게"로 한정될 수 있다.
TEM (Transmission Electronice Microscopy) 및 반사 측정법 층 두께 분석이 또한 분리가 발생한 쪼개짐 면의 취화 지역 내의 위치를 결정하기 위해서 행해진다 (분리 이후, 즉 분리 단계가 실현된 후에) . 더욱 구체적으로, 이 쪼개짐 면 위치는 지지 기판 상에 형성된 박층의 두께로부터 빼진다.
반사 측정법 층 두께 분석은 또한 분리 이후 취득된 구조물이 급속 열 어닐링 (RTA)에 있는 최종 단계를 거친 후에 실행된다.
최대 농도 피크의 위치 뿐만 아니라, 취화 지역을 갖는 He 분산 프로파일의 가능한 중첩을 고려하여, 헬륨 피크의 위치는 또한 취화 지역 보다 "덜 깊게", "내에", 또는 "더욱 깊게"로 한정될 수 있다.
표 3은 He 주입 에너지와 H 주입 에너지 사이에 여러 조사된 델타 △E에 대해, 상술된 분석의 결과를 나타내는 한편 표 4는 취화 지역과 수소 확산 지역에 상대적인 헬륨 피크의 위치를 한정하고 있다.
도 1은 표 4에 나타낸 명칭을 얻기 위해서 He 주입 에너지와 H 주입 에너지 사이에 여러 조사된 델타 △E에 대해서, H 피크와 확산 지역의 위치 및 쪼개짐 면과 취화 지역의 위치 둘 다와 비교되도록 He 피크와 확산 지역의 위치 (주입이 실행되고 있는 도너 기판의 표면으로부터 옹거스트롱의 깊이를 나타내는 X축을 따름)를 개략적으로 나타낸다.
레퍼런스 주입후 SIMS 쪼개짐 면 (Å) 오프세트 (Å)
주입량 atoms/㎠: He:1,2.1016 H:0,9.1016) He 피크 (Å) H 피크 (Å) TEM 이후분리 반사측정 이후 분리 반사측정 이후 RTA H와 He 피크 사이 쪼개짐 면과 He 피크 사이
0)H 만 1990 2040
1)△E=+7 1580 1990 2060 2060 2047 410 485
2)△E=+13 2150 1990 2172 2050 2040 -160 -95
3)△E=+16 2400 1990 2035 -410 -350
4)△E=+19 2575 1990 2112 2060 2045 -585 -515
5)△E=+25 2800 1990 2065 -810 -720
6)△E=+31 3150 1990 2070 -1160 -1065
He 피크가 H 확산 지역 보다 "덜 깊게"일 때에도, 쪼개짐 면은 항상 수소 피크 보다 "더욱 깊게"인 것은 아님에 유의해야 한다 (레퍼런스1 참조). 부가하여, He 피크가 H 확산 지역 보다 "더욱 깊게"인 경우에도 쪼개짐 면은 항상 (수십 옹거스트롱에 대해) 수소 피크의 근방에 있게 된다 (레퍼런스 4, 5, 6 참조).
레퍼런스 He와 H 주입 에너지 간의 델타 △E 취화 지역에 상대적인 He 피크 위치 H 확산 지역에 상대적인 He 피크 위치
1 +7 덜 깊게 덜 깊게
2 +13 내에 내에
3 +16 내에 내에
4 +19 내에 더욱 깊게
5 +25 더욱 깊게 더욱 깊게
6 +31 더욱 깊게 더욱 깊게
분리 단계 이후, 갑작스런 블리스터의 존재가 상술된 구조물 각각에 대해 조사된다. 더구나, 표면 조도 측정은 (일단 지지 기판 상으로 전달되면) 박층 표면 위에 10*10㎛2의 표면상에서 AFM (원자력 현미경)의 지점을 일소하거나, Dektak 프로파일 미터를 이용함으로써 분리 이후에 실행되게 된다.
일반적으로 말해, AFM 측정은 높은 빈도의 조도의 특성을 갖는 반면 Dektak 프로파일 미터 측정은 낮은 빈도의 조도의 특성을 갖는다.
아래 표 5는 이들 관찰과 측정을 요약한 것이다.
레퍼런스 블리스터를 갖는 웨이퍼 퍼센티지 취화 지역에 상대적인 He 피크 위치 H 확산 지역에 상대적인 He 피크 위치 AFM RMS (+/-5Å) 프로파일 미터 RMS (+/-1Å)
H 만 0 52 27
1(△E=+7) 67 덜 깊게 덜 깊게 61 13
2(△E=+13) 50 내에 내에 53 12
3(△E=+16) 50 내에 내에 54 11
4(△E=+19) 0-50 내에 더욱 깊게 54 11
5(△E=+25) 0 더욱 깊게 더욱 깊게 61 11
6(△E=+31) 0 더욱 깊게 더욱 깊게 71 13
따라서, 형성된 블리스터의 수는 모두 He 주입 에너지가 약할 때 (즉 He와 H 사이에서 오프세트된 에너지가 실험 조건에서 20keV 이하일 때) 더욱 중요하다는 것을 알 수 있다. 그러나, He가 주입되어 그 피크가 H 분리 프로파일 보다 "더욱 깊은" 경우 (즉 He와 H 사이에 오프세트된 에너지가 20keV 보다 더 클 때), 블리스터는 형성되지 않는다.
또한 조도는 He가 주입되어 그 피크가 취화 지역 "내에" 위치될 때 최저가 되고 높고 낮은 빈도의 조도에 대해서도 동시에 그렇다.
반대로, 주입 조건이 그 피크가 취화 지역 보다 "덜 깊게" 또는 "더욱 깊게" 되도록 He가 주입되게 될 때 조도는 더 커지는데, He 분리 피크가 상기 취화 지역에서 벗어날 때 특히 그렇다.
He와 H의 공동 주입 또는 H만의 주입이 실행되든지 간에, 높은 빈도의 조도 값 (AFM 측정)은 비교적 유사함에 유의해야 한다. 한편, 낮은 빈도의 조도는 H만의 주입에 상대적으로 모든 공동 주입 조건에 대해 저하 (절반 이상)되는 것을 관찰했다.
상술한 바와 같이, 분리 이후에 관찰된 구조물은 표면 재구성으로 특정 조도를, 특히 출원인의 프랑스 특허 출원 번호 0309304에서 언급된 바와 같은 높은 빈도의 조도를 거밍 아웃하는 데에 적합한 급속 열 어닐링 (RTA)를 포함하는 최종 단계을 거칠 수 있다.
분리 이후에 얻은 구조물의 최종 단계는 이 RTA (RTA1)에 부가하여 다음 조합의 처리 동작: 안정화된 산화 (StabBox), 제2 RTA (RTA2) 및 세선화 (thining) 동작을 포함한다.
단일종만의 주입 대신에 공동 주입을 이용할 때 조도와 관련하여 RTA1 이후에 중요한 장점을 얻을 수 있다.
더욱 공동 주입이 실행될 때 상기 최종 세선화 동작 이후 2.5Å (10*10㎛2 스캔) 정도로 낮은 RMS 값에 도달될 수 있다.
따라서 He 피크가 취화 지역 내에 위치될 때, 최종 구조물은 낮은 조도를 나타내는 한편 상기 조도는 상기 He 피크 프로파일이 취화 지역으로부터 이동하면서 (덜 깊게 또는 더욱 깊게) 증가하게 된다.
블리스터 형성의 경향은 다음의 방법으로 설명된다.
He가 주입이 실행중인 면으로부터 더욱 가까이 주입되면, 블리스터는 가능한 확산으로 인해 이 경계에 더 많이 형성되게 된다.
한편, He가 도너 기판의 H 보다 "더욱 깊게" 주입되면, He는 어닐링 처리 중에, 그 확산 경로상에서 H 주입으로 형성되어 H 분산 프로파일 내에서 도너 기판에 위치되고, He를 트랩하여 블리스터 형성을 제한하게 되는 판형 결함을 이룬다.
주입 조건은 H가 주로 확산되는 지역 (또는 더욱 일반적으로 말해서 화학적으로 동작하는 종이 주로 확산되는 지역) 보다 더욱 깊은 피크를 나타내는 분배 프로파일에 따라서, He (또는 일반적으로 말해 물리적으로 동작하는 종)가 분산되게 하기 위해 선택되어야 한다.
실험에 이용되는 He 주입량 (1.2ㆍ1016atoms/㎠)에 대해, 그 피크가 H 확산 지역 보다 더욱 깊게 He가 주입될 때에 블리스터 형성이 관찰되지 않음에 유의해야 한다. He가 더 많은 주입량으로 주입되게 되면, 모든 He는 H 안정화된 판형 결함에 의해 트랩되지 않으므로 블리스터를 확산 및 형성할 수 있다.
출원인의 프랑스 특허 출원 번호 0309304에서 나타낸 바와 같이, 헬륨과 수소의 공동 주입은 분리 이후에 얻어진 구조물의 급속 열 처리 (RTA)을 포함하는 최종 단계와 결합될 때, (더 많은 주입량의) 수소만의 주입에 이은 전달에 상대적으로 감소된 레벨의 조도를 갖는 박층의 전달이 결과된다.
그러나, 조도는 특히 취화 지역에 상대적으로 He 피크의 상대적 위치에 좌우된다는 것을 나타낸 바 있다.
실제 He 피크가 취화 지역 보다 "덜 깊게"이거나 "더욱 깊게"인 경우, 조도는 취화 지역 "내에" 위치되어 쪼개짐 면에 근접하게 될 때 보다 더욱 중요하다.
He 프로파일이 H 프로파일에 근접하여 위치될 때 최대 He는 최대 H 농도 지역에 트랩된다고 생각된다. 취화 지역 레벨에서의 He 농도는 이 경우 최대가 되고 조도는 감소되게 된다.
반대로, He 주입이 취화 지역 보다 더욱 "덜 깊게"이거나 "더욱 깊게" 실행될 때, He는 덜 기여하게 되고, 조도는 증가하게 된다.
주입 조건은 또한 취화 지역 내에 위치된 피크를 나타내는 분배 프로파일에 따라서, 도너 기판의 두께 내에서, He (또는 더욱 일반적으로 말해서 물리적으로 동작하는 종)이 분산되기 위해서 선택되어야 한다.
이들 목적으로, 제2 종 주입 에너지와 제1 종 주입 에너지 간의 차이는 예를 들어 500과 1000옹거스트롱 사이에 포함되도록 제1 종 최대 농도 피크와 제2 종 최대 농도 피크 간의 오프세트가 선택될 수 있다.
여기에서 조사된 주입 조건은 주입 에너지에 관한 것이다. 그러나, 주입량은 또한 기판 상에 박층의 반도체 재료을 포함하는 고품질의 구조물을 제조하는 데에 필요한 전체 공동 주입 조건을 최적으로 제어하기 위해 제2 세트의 실험 동안 조사된다.
통상 공동 주입된 종의 주입량은 총 주입량이 실질적으로 3.2ㆍ1016atoms/㎠ 보다 낮게, 바람직하게 2.2ㆍ1016atoms/㎠ 이하인 총 주입량으로, 즉 하나의 종만이 주입될 때 보다 더 낮은 총 주입량으로 선택될 수 있다.
위에서 레퍼런스 3의 구조물을 형성하는 데에 이용되는 (최소 2.4Å RMS 최종 조도 값의) 주입 에너지는 이 제2 세트의 실험에서 동일하게 유지되는데, 즉 He는 43keV의 에너지에서 주입되고 H는 27keV의 에너지에서 주입된다.
조도와 블리스터 형성은 He와 H 주입량이 수정됨에 따라 관찰되게 된다.
무엇보다도, H 주입량은 0.9ㆍ1016atoms/㎠에서 1.3ㆍ1016atoms/㎠로 증가되는 한편 He 주입량은 0.9ㆍ1016atoms/㎠ (즉 He 주입량이 1.2ㆍ1016atoms/㎠인 제1 세트의 실험 동안 보다 더 낮음)와 동일하게 고정 유지된다 .
조사된 공동 주입 조건 (1.3ㆍ1016atoms/㎠인 최대 H 주입량) 중 어느 것도 블리스터 형성을 가져오지 않는다. 그러나, H 주입량이 증가함에 따라, 조도는 나빠진다.
다음에, H 주입량이 고정 (1.1ㆍ1016atoms/㎠) 유지되고 에너지가 또한 고정 (He 에너지는 49keV; H에너지는 32keV)되는 반면 He 주입량은 변동된다.
He 주입량이 증가함에 따라, 블리스터 형성이 발생한다. 그러나, 조도는 모든 조사된 구조물에 대해 낮다 (최종 조도는 He 주입량이 1.5ㆍ1016atoms/㎠에 달할 때 10*10㎛2 스캔에 대해 2.3ÅRMS 정도로 낮음).
마지막으로, 이 제2 세트의 실험으로부터 두 종의 주입량이 실질적으로 유사할 때 낮은 조도와 블리스터의 방지에 대해 최상의 결과에 이를 수 있다는 것이 유도될 수 있으며, 제1 종 주입량은 통상 총 주입량의 40% 내지 60%에 이른다.
바람직하게, 각 종의 주입량은 0.9ㆍ1016atoms/㎠ 와 1.5ㆍ1016atoms/㎠ 사이에 포함된다.
(특히 60%/40%에 가까운 분배가 성취되도록 하는 주입량일 때) 잔여의 블리스터를 줄이고 양호한 조도를 얻을 수 있게 하는 플라즈마 활성화와 같은 표면 활성화 처리를 더욱 실행할 수 있다. 이 플라즈마 활성화는 도너 기판의 면이 밀접하게 위치하게 되는 도너의 면과 지지 기판 중 적어도 하나에서, 지지 기판과 밀접하게 위치되기 전에 실행된다.
다른 형태로, 본 발명은 또한 상술한 본 발명의 제1 형태에 따른 방법의 공동 주입 단계 바로 후에 얻어진 중간 구조물에 관한 것이다.
다른 형태에서 본 발명은 본 발명의 제1 형태에 따른 방법을 SeOI (반도체 온 절연체) 구조물의 제조에 적용하는 것에 관한 것이다.
상기 설명은 SOI 제조와 He-H 공동 주입을 처리한다. 당업자라면 유사한 방법들이 다른 반도체 재료 (예를 들어 Ge, SiGe, GaN, SiC 등) 또는 다른 유형의 공동 주입에 대해 실행될 수 있다는 것을 이해할 것이다.

Claims (12)

  1. 기판 상에 박층의 반도체 재료를 포함하는 구조물을 제조하는 방법에 있어서:
    상기 박층이 제조되어야 하는 도너 기판의 면 아래에 적어도 두 다른 종의 공동 주입을 실행하여, 상기 도너 기판의 두께에 취화 지역을 형성하는 단계;
    상기 도너 기판의 면을 주입을 거친 후에 지지 기판과 밀접하게 위치시키는 단계;
    상기 취화 지역의 레벨에서 상기 도너 기판을 분리하여, 상기 도너 기판의 일부를 상기 지지 기판 상으로 전달하여 상기 박층을 상기 지지 기판 상에 형성하는 단계
    를 포함하고,
    적어도 주입되는 제1 종은 상기 도너 기판에 판형 결함을 형성하기 위해 주로 화학적으로 작용하고,
    적어도 주입되는 제2 종은 상기 결함에 응력을 제공하기 위해 상기 주입된 도너 기판에 주로 물리적으로 내압원으로서 작용하고,
    상기 제1 및 제2 종 각각은 확산 지역을 나타내는 분배 프로파일에 따라 상기 도너 기판의 두께로 분산되고, 상기 종이 주로 분산되어 최대 농도 피크를 나타내고,
    상기 방법은 상기 공동 주입 단계가:
    상기 제1 및 제2 종의 상기 주입 에너지가 상기 제2 종의 피크가 상기 취화 지역 내 및 상기 제1 종 확산 지역 보다 더욱 깊게 상기 도너 기판의 두께에 위치되도록 선택되고,
    상기 제1 및 제2 종의 상기 주입량은 실질적으로 유사하게 선택되도록 - 상기 제1 종 주입량은 상기 총 주입량의 40% 내지 60%의 범위임 -
    하는 공동 주입 조건에 따라 실행되는 방법.
  2. 제1항에 있어서, 상기 제1 종 최대 농도 피크와 상기 제2 종 최대 농도 피크는 실질적으로 500과 1000옹거스트롱 사이에 포함되는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 도너 기판은 상기 제1 및 제2 종의 상기 주입량이 상기 총 주입량이 실질적으로 3.2ㆍ1016atoms/㎠ 보다 작은 주입량이도록 선택되는 것을 특징으로 하는 실리콘 기판인 방법.
  4. 제3항에 있어서, 상기 총 주입량은 2.2ㆍ1016atoms/㎠ 보다 낮은 방법.
  5. 제4항에 있어서, 각 종의 상기 주입량은 0.9ㆍ1016atoms/㎠ 과 1.5ㆍ1016atoms/㎠ 사이에 포함되는 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 공동 주입 단계는 헬륨과 수소를 공동주입하여 실행되고, 헬륨은 상기 도너 기판에서 주로 물리적으로 수소는 주로 화학적으로 작용하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 공동 주입 단계는 헬륨 다음에 수소를 순서대로 공동 주입하여 실행되는 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 지지 기판은 실리콘으로 제조되는 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 실리콘 도너 기판은 그 상부에 표면상 산화물층을 포함하는 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 도너 기판의 면이 상기 지지 기판과 밀접하게 위치되기 전에, 밀접하게 위치되게 되는 상기 도너와 지지 기판의 면들 중 적어도 하나의 플라즈마 활성화 처리를 더 포함하는 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 따른 방법의 상기 공동 주입 단계 바로 이후에 취득된 중간 구조물.
  12. 제1항 내지 제10항 중 어느 한 항에 따른 상기 방법을 SeOI (반도체 온 절연체) 구조물의 제조에 적용한 응용물.
KR1020077006387A 2007-03-20 2004-09-21 블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법 KR20070083580A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020077006387A KR20070083580A (ko) 2007-03-20 2004-09-21 블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020077006387A KR20070083580A (ko) 2007-03-20 2004-09-21 블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법

Publications (1)

Publication Number Publication Date
KR20070083580A true KR20070083580A (ko) 2007-08-24

Family

ID=38612768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077006387A KR20070083580A (ko) 2007-03-20 2004-09-21 블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법

Country Status (1)

Country Link
KR (1) KR20070083580A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117573A (ko) * 2017-02-17 2019-10-16 소이텍 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190117573A (ko) * 2017-02-17 2019-10-16 소이텍 이온 주입 단계 동안 도너 기판의 에지 구역 마스킹

Similar Documents

Publication Publication Date Title
US7326628B2 (en) Thin layer transfer method utilizing co-implantation to reduce blister formation and to surface roughness
US7323398B2 (en) Method of layer transfer comprising sequential implantations of atomic species
TWI567825B (zh) 製造絕緣體上矽結構之方法
KR101353970B1 (ko) 지지 기판 상에 단결정 반도체층을 이송하기 위한 방법
US7897480B2 (en) Preparation of high quality strained-semiconductor directly-on-insulator substrates
KR101952982B1 (ko) 복합 웨이퍼의 제조 방법
US9209069B2 (en) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
Bruel Separation of silicon wafers by the smart-cut method
TW201133566A (en) Pressurized treatment of substrates to enhance cleaving process
CN101312125B (zh) 制备半导体衬底的方法
CN102214594A (zh) 用于制造半导体衬底的方法
CN100539025C (zh) 制备半导体衬底的方法
KR101698912B1 (ko) 삼중 주입을 사용하는, 클리빙에 의해 실리콘 박막을 분리하는 방법
KR20070083580A (ko) 블리스터 형성을 피하고 조도를 제한하는 조건에 따라 공동주입을 실행하는 박층 전달 방법
KR102026506B1 (ko) 다층 반도체 디바이스들의 제조에서의 저온 층 전이를 위한 방법
JP2008526010A (ja) 低いホール密度を有する薄層を得るための方法
KR101423078B1 (ko) 고온 열적 어닐링을 통한 박막 품질 개선방법
KR102562239B1 (ko) 반도체 도너 기판으로부터의 층 전이를 용이하게 하는 광 지원형 소판 형성
RU2497231C1 (ru) Способ изготовления структуры кремний-на-изоляторе
JP5096634B2 (ja) 低いホール密度を有する薄層を得るための方法
TW202303968A (zh) 用於製作包含具改善電氣特性之碳化矽製工作層之半導體結構之方法
RU2538352C1 (ru) Способ изготовления структуры кремний-на-сапфире
KR20100123112A (ko) 웨이퍼의 가공방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110225

Effective date: 20121227