JP2002502122A - 原子注入による半導体基板のキャビティ形成法 - Google Patents
原子注入による半導体基板のキャビティ形成法Info
- Publication number
- JP2002502122A JP2002502122A JP2000529747A JP2000529747A JP2002502122A JP 2002502122 A JP2002502122 A JP 2002502122A JP 2000529747 A JP2000529747 A JP 2000529747A JP 2000529747 A JP2000529747 A JP 2000529747A JP 2002502122 A JP2002502122 A JP 2002502122A
- Authority
- JP
- Japan
- Prior art keywords
- depth
- atoms
- substrate
- implanted
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 103
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000002513 implantation Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 238000012545 processing Methods 0.000 claims abstract description 8
- 238000009826 distribution Methods 0.000 claims description 25
- 238000010438 heat treatment Methods 0.000 claims description 19
- 238000003776 cleavage reaction Methods 0.000 claims description 18
- 230000007017 scission Effects 0.000 claims description 18
- 239000013626 chemical specie Substances 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 10
- 238000012546 transfer Methods 0.000 claims description 6
- 238000011282 treatment Methods 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 125000004429 atom Chemical group 0.000 description 97
- 239000010409 thin film Substances 0.000 description 24
- 239000003351 stiffener Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 19
- 230000006870 function Effects 0.000 description 18
- 238000003860 storage Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000006185 dispersion Substances 0.000 description 8
- 230000005012 migration Effects 0.000 description 7
- 238000013508 migration Methods 0.000 description 7
- 238000004581 coalescence Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003014 reinforcing effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Lasers (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
本発明は、制御された深さで基板にキャビティを形成するように原子注入により基板、特に半導体基板を処理する方法に関し、この方法は、基板内の第１深度において第１の原子濃度を得るために基板内へ第１深度で原子を注入する工程、基板内の第１深度とは異なる第２深度において第１の原子濃度より低い第２の原子濃度を得るために基板内へ第２深度で原子を注入する工程、及び第１深度にキャビティを生成するように第２深度における注入原子の少なくとも一部を第１深度へ移行させる処理を基板上で実行する工程を備えたことを特徴とする。
Description
【０００１】 本発明は、基板、特に電子又は光学部品用の基板の処理技術に関するものであ
る。更に詳細には、本発明は、これら部品を製造するために用いられる基板、特
に半導体基板の処理方法に関するものであり、更には該基板にこれら部品自体の
要素を作り込むのに好適な方法に関するものである。
る。更に詳細には、本発明は、これら部品を製造するために用いられる基板、特
に半導体基板の処理方法に関するものであり、更には該基板にこれら部品自体の
要素を作り込むのに好適な方法に関するものである。
【０００２】 ブリューエル（M. Bruel）による米国特許第５３７４５６４号明細書には半導
体材料の薄膜を作る方法が開示されており、この方法は、半導体材料のウエハを
以下の工程、 ・基板の表面にイオンを打ち込んで微細キャビティの層を形成するに充分な濃
度のイオンを注入する工程、 ・基板の上記表面をスティフナーに密着する工程、及び ・微小キャビティ層で基板を劈開させるための熱処理工程 に付している。
体材料の薄膜を作る方法が開示されており、この方法は、半導体材料のウエハを
以下の工程、 ・基板の表面にイオンを打ち込んで微細キャビティの層を形成するに充分な濃
度のイオンを注入する工程、 ・基板の上記表面をスティフナーに密着する工程、及び ・微小キャビティ層で基板を劈開させるための熱処理工程 に付している。
【０００３】 この方法は、例えばＳＯＩ（silicon-on-insulator）薄膜の形成に用いられ、
この薄膜は、劈開後にスティフナー上に残る基板の一部で構成される。
この薄膜は、劈開後にスティフナー上に残る基板の一部で構成される。
【０００４】 この形式の方法によると、注入領域が乱れるので薄膜の均一性と劈開面のいず
れの側に位置する面の粗さに影響が現れてしまう。従って、後工程で欠陥部や粗
面部等を除去するための後処理を行う必要がある。これらの後処理には、例えば
表面研磨及び／又はアニールによる結晶構造の修復が含まれる。しかしながら、
この乱された領域の深さ方向の範囲が大きくなればなるほど、これらの後処理が
長時間となるだけでなく、薄膜及び劈開後に残る基板の厚さの均一性も一層の影
響を受けることになる。
れの側に位置する面の粗さに影響が現れてしまう。従って、後工程で欠陥部や粗
面部等を除去するための後処理を行う必要がある。これらの後処理には、例えば
表面研磨及び／又はアニールによる結晶構造の修復が含まれる。しかしながら、
この乱された領域の深さ方向の範囲が大きくなればなるほど、これらの後処理が
長時間となるだけでなく、薄膜及び劈開後に残る基板の厚さの均一性も一層の影
響を受けることになる。
【０００５】 また、多孔質シリコンにおける多数の微細孔を利用してエレクトロルミネッセ
ント又はフオトルミネッセント部品を製造することも知られているが、これらの
微細孔は電気化学的手段で得られるので深さも深く、寸法も大きくなっており、
そのために利用可能な発光現象の品質が制限される恐れがある。従って、半導体
基板としては、寸法がより適切に制御され、且つ一層良好な動作特性を呈する発
光部品となるように一層適切に局在化された深度範囲に延在するキャビティを有
するほうが有利なはずである。
ント又はフオトルミネッセント部品を製造することも知られているが、これらの
微細孔は電気化学的手段で得られるので深さも深く、寸法も大きくなっており、
そのために利用可能な発光現象の品質が制限される恐れがある。従って、半導体
基板としては、寸法がより適切に制御され、且つ一層良好な動作特性を呈する発
光部品となるように一層適切に局在化された深度範囲に延在するキャビティを有
するほうが有利なはずである。
【０００６】 従って本発明の課題は、キャビティの位置、形成及び成長を良好に制御できる
方法を提供することにある。
方法を提供することにある。
【０００７】 本発明によれば、この課題は、制御された深さで基板（１）にキャビティを形
成する目的で原子注入により基板、特に半導体基板を処理する方法によって解決
され、係る方法は、 基板（１）内の第１深度において第１の原子濃度を得るために基板内へ第１深
度で原子を注入する工程、 基板（１）内の第１深度とは異なる第２深度において第１の原子濃度より低い
第２の原子濃度を得るために基板内へ第２深度で原子を注入する工程、及び 第１深度にキャビティを生成するように第２深度における注入原子の少なくと
も一部を第１深度へ移行させる処理を基板（１）上で実行する工程、 からなることを特徴とするものである。
成する目的で原子注入により基板、特に半導体基板を処理する方法によって解決
され、係る方法は、 基板（１）内の第１深度において第１の原子濃度を得るために基板内へ第１深
度で原子を注入する工程、 基板（１）内の第１深度とは異なる第２深度において第１の原子濃度より低い
第２の原子濃度を得るために基板内へ第２深度で原子を注入する工程、及び 第１深度にキャビティを生成するように第２深度における注入原子の少なくと
も一部を第１深度へ移行させる処理を基板（１）上で実行する工程、 からなることを特徴とするものである。
【０００８】 原子は、例えば注入によって基板表面から内部に貫入する際に基板内で分散さ
れる。基板内におけるこれら原子の濃度分布は、或る深度において最大となるピ
ーク形状をもつ深度依存型の分布パターンとなる。或る与えられた原子濃度に対
して、このピーク形状の幅は、基板に貫入した原子の数が多くなればなるほど広
くなる。基板内におけるこれら原子の存在が基板内の組織を乱し、この乱された
領域の拡がりは、或る与えられた原子濃度に対してピーク形状が広幅となるほど
大きくなる。一方、或る特定の機能、例えば基板を劈開するに充分な基板の脆性
或いは発光機能等を得るための微細キャビティ層の形成のためには、係る所要の
機能を得ようとする領域で注入原子の濃度が高くなっていなければならない。こ
のような場合、本発明による方法は、乱された領域の深度方向の拡がりを制限し
つつもなお所要の機能を得るのに必要な原子濃度を達成できるので特に有効であ
る。
れる。基板内におけるこれら原子の濃度分布は、或る深度において最大となるピ
ーク形状をもつ深度依存型の分布パターンとなる。或る与えられた原子濃度に対
して、このピーク形状の幅は、基板に貫入した原子の数が多くなればなるほど広
くなる。基板内におけるこれら原子の存在が基板内の組織を乱し、この乱された
領域の拡がりは、或る与えられた原子濃度に対してピーク形状が広幅となるほど
大きくなる。一方、或る特定の機能、例えば基板を劈開するに充分な基板の脆性
或いは発光機能等を得るための微細キャビティ層の形成のためには、係る所要の
機能を得ようとする領域で注入原子の濃度が高くなっていなければならない。こ
のような場合、本発明による方法は、乱された領域の深度方向の拡がりを制限し
つつもなお所要の機能を得るのに必要な原子濃度を達成できるので特に有効であ
る。
【０００９】 従って本発明による方法は、第１深度に位置して第１の幅と第１の最大値を有
する第１ピークを形成する第１の原子濃度を得るために基板内に原子を注入する
工程を備えている。この工程で注入される原子の数を制限することにより、予め
与えられた所要の原子濃度に対して濃度分布の幅を狭くすることができる。その
結果、注入原子で最も乱された領域の深度方向の拡がりを少なくすることが可能
となる。
する第１ピークを形成する第１の原子濃度を得るために基板内に原子を注入する
工程を備えている。この工程で注入される原子の数を制限することにより、予め
与えられた所要の原子濃度に対して濃度分布の幅を狭くすることができる。その
結果、注入原子で最も乱された領域の深度方向の拡がりを少なくすることが可能
となる。
【００１０】 本発明による方法の他の工程中では、第１深度とは異なる第２深度にて基板に
原子を注入し、これにより、この第２深度位置に第１の原子濃度より低い第２の
原子濃度を得ている。これにより注入原子やこの注入原子に結合した化学種によ
り生じる欠陥部すなわち空孔などの構造の乱れによって注入原子の貯留部を形成
し、この貯留部内の注入原子やその結合化学種を第１深度近傍に移行または転送
可能としている。ここで、貯留部内に注入される原子の数は、第１深度の注入原
子と第２深度の注入原子の数の総和が第２深度の注入原子の少なくとも一部を第
１深度位置へ向かって移行させる処理工程の後に第１深度位置にキャビティを作
り出すのに充分な数となるように整合されている。上記処理工程は、注入原子や
注入原子に結合した化学種（Ｖ-Ｈ４）などによって生じる欠陥、すなわち空孔 などの構造の乱れを、第２深度位置から第１深度位置へ向かって移行（マイグレ
ーション）させることでもある。従って、本明細書の以下の説明で使用する「注
入原子に結合した種」と言う表現は、上記の乱れ及び注入原子に結合した上記の
化学種の全てを意味するものである。
原子を注入し、これにより、この第２深度位置に第１の原子濃度より低い第２の
原子濃度を得ている。これにより注入原子やこの注入原子に結合した化学種によ
り生じる欠陥部すなわち空孔などの構造の乱れによって注入原子の貯留部を形成
し、この貯留部内の注入原子やその結合化学種を第１深度近傍に移行または転送
可能としている。ここで、貯留部内に注入される原子の数は、第１深度の注入原
子と第２深度の注入原子の数の総和が第２深度の注入原子の少なくとも一部を第
１深度位置へ向かって移行させる処理工程の後に第１深度位置にキャビティを作
り出すのに充分な数となるように整合されている。上記処理工程は、注入原子や
注入原子に結合した化学種（Ｖ-Ｈ４）などによって生じる欠陥、すなわち空孔 などの構造の乱れを、第２深度位置から第１深度位置へ向かって移行（マイグレ
ーション）させることでもある。従って、本明細書の以下の説明で使用する「注
入原子に結合した種」と言う表現は、上記の乱れ及び注入原子に結合した上記の
化学種の全てを意味するものである。
【００１１】 以上のように、本発明による方法では、第１深度に形成される原子濃度分布の
ピーク形状の幅を、対応する注入工程で基板に比較的少数の原子を注入すること
により狭くすることができ、それにも拘わらず、貯留部からの移行または転送に
よる注入原子及び注入原子に結合した種の供給によって第１深度近傍位置に所要
の機能を得るに必要な原子の個数を獲得することができるものである。
ピーク形状の幅を、対応する注入工程で基板に比較的少数の原子を注入すること
により狭くすることができ、それにも拘わらず、貯留部からの移行または転送に
よる注入原子及び注入原子に結合した種の供給によって第１深度近傍位置に所要
の機能を得るに必要な原子の個数を獲得することができるものである。
【００１２】 本発明の上述以外の態様と目的及び利点については以下の詳細な説明から明ら
かである。
かである。
【００１３】 本発明はまた、添付図面を参照することにより一層明確に理解されよう。
【００１４】 図１に示す本発明の特定且つ非限定的な実施例による方法は、特に半導体材料
の薄膜５の形成処理に応用されている。
の薄膜５の形成処理に応用されている。
【００１５】 更に詳細には、以下に詳述する本発明の実施例による方法は、例えば絶縁層上
のシリコン薄膜、すなわちＳＯＩ薄膜５を得る目的で基板１内に微細キャビティ
の層を形成する方法に関連している。
のシリコン薄膜、すなわちＳＯＩ薄膜５を得る目的で基板１内に微細キャビティ
の層を形成する方法に関連している。
【００１６】 以下、本明細書では、基板１内に１種類以上の注入原子で作り出された欠陥又
は空孔を「微細キャビティ」と称する。個々の微細キャビティの形状と寸法は極
めて著しく変動し得る。個々の微細キャビティは一般には球状である。従ってこ
れを微細バブルと称する。但し、更に一般的には微細キャビティはレンズ形状、
平らなシリンダ形状、或いは更に変形した不定形状であることもある。微細キャ
ビティの寸法は、１ナノメーターのオーダーから数百ナノメーターの範囲にわた
る。これらの微細キャビティは、キャビティ内壁面を形成する材料の遊離ガス相
及び／又は原子を含んでいる。これらの微細キャビティは、一般には小板、マイ
クロブリスター、或いはバブルなどと称されている。
は空孔を「微細キャビティ」と称する。個々の微細キャビティの形状と寸法は極
めて著しく変動し得る。個々の微細キャビティは一般には球状である。従ってこ
れを微細バブルと称する。但し、更に一般的には微細キャビティはレンズ形状、
平らなシリンダ形状、或いは更に変形した不定形状であることもある。微細キャ
ビティの寸法は、１ナノメーターのオーダーから数百ナノメーターの範囲にわた
る。これらの微細キャビティは、キャビティ内壁面を形成する材料の遊離ガス相
及び／又は原子を含んでいる。これらの微細キャビティは、一般には小板、マイ
クロブリスター、或いはバブルなどと称されている。
【００１７】 以下、本明細書では、原子についてはそれがイオン化状態、電気的に中性な状
態、或いは分子状態にあっても、全て「原子」と称することにする。
態、或いは分子状態にあっても、全て「原子」と称することにする。
【００１８】 半導体材料製の基板１は、微細キャビティの層２と貯留部の層とが内部に形成
される層を形成するための原子注入工程（図１ａ）と、必要に応じて基板１の表
面３を補強用スティフナー１０に密着させる工程（図１ｂ）と、微細キャビティ
を成長させる目的で貯留部層から微細キャビティの層に注入原子及びそれに結合
した各種の化学種を拡散させる熱処理又はアニール工程（図１ｃ）に付される。
微細キャビティの成長は応力を生じ、微細キャビティ同士の合体をもたらす。こ
れは結果的に微細キャビティの層２における基板１の劈開に至る。
される層を形成するための原子注入工程（図１ａ）と、必要に応じて基板１の表
面３を補強用スティフナー１０に密着させる工程（図１ｂ）と、微細キャビティ
を成長させる目的で貯留部層から微細キャビティの層に注入原子及びそれに結合
した各種の化学種を拡散させる熱処理又はアニール工程（図１ｃ）に付される。
微細キャビティの成長は応力を生じ、微細キャビティ同士の合体をもたらす。こ
れは結果的に微細キャビティの層２における基板１の劈開に至る。
【００１９】 図１に示すように、半導体材料基板１は２つの互いに平行な面３，４を有する
例えばウエハー形状を有し、これら２つの面３，４の寸法は両面間の間隔、すな
わちウエハーの厚さよりも遙かに大きい。このウエハーは、例えば直径が２００
ｍｍ（８インチ）で厚さが７２５μｍである。半導体材料は例えば単結晶シリコ
ンであり、その面３，４は（１００）結晶面に平行である。
例えばウエハー形状を有し、これら２つの面３，４の寸法は両面間の間隔、すな
わちウエハーの厚さよりも遙かに大きい。このウエハーは、例えば直径が２００
ｍｍ（８インチ）で厚さが７２５μｍである。半導体材料は例えば単結晶シリコ
ンであり、その面３，４は（１００）結晶面に平行である。
【００２０】 薄膜５は基板１から得られる。すなわち、薄膜５は、２つの面３，４のうちの
一方の面３と微細キャビティ層２との間の半導体材料で構成され、層２で劈開が
生じることになる。
一方の面３と微細キャビティ層２との間の半導体材料で構成され、層２で劈開が
生じることになる。
【００２１】 微細キャビティ層２と貯留部層の原子注入工程は、好ましくは基板１の面３上
へのイオン打ち込みにより行なわれる（図１ａ）。これは、イオン注入器により
行うことができ、その使用目的は所望の注入深度に対応して出力されるエネルギ
ーで原子を加速させることにある。例えば注入対象材料の近傍に加速電場を用い
て基板１をプラズマ中に浸漬することもできる。本発明の技術的範疇から逸脱す
ることなく、注入すべき原子種を基板１内に拡散させることによって注入を行う
ことも可能である。この場合、基板１内における深度の関数としての原子濃度の
分散分布パターンは、ガウス型ピーク形状と言うよりは、むしろポアソン分布形
状に適合する。従って、この分散分布パターンにおけるピーク点を「注入深度」
と呼ぶ。
へのイオン打ち込みにより行なわれる（図１ａ）。これは、イオン注入器により
行うことができ、その使用目的は所望の注入深度に対応して出力されるエネルギ
ーで原子を加速させることにある。例えば注入対象材料の近傍に加速電場を用い
て基板１をプラズマ中に浸漬することもできる。本発明の技術的範疇から逸脱す
ることなく、注入すべき原子種を基板１内に拡散させることによって注入を行う
ことも可能である。この場合、基板１内における深度の関数としての原子濃度の
分散分布パターンは、ガウス型ピーク形状と言うよりは、むしろポアソン分布形
状に適合する。従って、この分散分布パターンにおけるピーク点を「注入深度」
と呼ぶ。
【００２２】 イオン注入器を用いる場合、イオン加速電圧を調整することによりイオン注入
深度を制御することが出来る。加速されたイオンは基板（１）に貫入し、そこで
シリコン原子との衝突並びに電子の減速を受ける。これにより、これらのイオン
はシリコン原子と相互作用を起こし、殆どがシリコン原子と化学結合する（例え
ば注入原子が水素の場合はＳｉ−Ｈ結合）。
深度を制御することが出来る。加速されたイオンは基板（１）に貫入し、そこで
シリコン原子との衝突並びに電子の減速を受ける。これにより、これらのイオン
はシリコン原子と相互作用を起こし、殆どがシリコン原子と化学結合する（例え
ば注入原子が水素の場合はＳｉ−Ｈ結合）。
【００２３】 このような相互作用の２つのモード、即ち、注入原子のシリコン原子との衝突
および電子の減速は、注入原子の濃度分布に注入深度の関数としての或る分散分
布パターンをもたらす。注入深度の関数としての注入原子の濃度分布パターンは
或る最大値を有している（図２，４，６）。この分布パターンは概ねガウス型で
あるが、更に複雑な統計法則に従うものである。或る与えられた濃度に対する上
記分布パターンの幅は、注入面３の表面に衝突する原子の照射量が多くなればな
るほど広くなる。この原子の照射量は、或る与えられた深度における基板１内の
注入原子の濃度を決定する。例えば単結晶シリコンウエハーの面３が（１００）
結晶面であり、この面に１５０ｋＶの電圧で加速したＨ＋イオンを打ち込む場合
、注入原子は面３からほぼ１．３μｍの位置で最大濃度となるパターンで分散さ
れる。
および電子の減速は、注入原子の濃度分布に注入深度の関数としての或る分散分
布パターンをもたらす。注入深度の関数としての注入原子の濃度分布パターンは
或る最大値を有している（図２，４，６）。この分布パターンは概ねガウス型で
あるが、更に複雑な統計法則に従うものである。或る与えられた濃度に対する上
記分布パターンの幅は、注入面３の表面に衝突する原子の照射量が多くなればな
るほど広くなる。この原子の照射量は、或る与えられた深度における基板１内の
注入原子の濃度を決定する。例えば単結晶シリコンウエハーの面３が（１００）
結晶面であり、この面に１５０ｋＶの電圧で加速したＨ＋イオンを打ち込む場合
、注入原子は面３からほぼ１．３μｍの位置で最大濃度となるパターンで分散さ
れる。
【００２４】 本発明においては注入原子の閾値濃度が存在し、この閾値よりも高濃度の領域
では微細キャビティ又はこれら微細キャビティの成長のための前駆体が充分な寸
法及び充分な数で形成され、係る領域では、注入原子とそれに結合した各種の化
学種を該領域の近傍に移行させる処理、好ましくは熱処理、を行うと、原子濃度
が微細キャビティの成長と合体に適した上記閾値濃度に達することになる。
では微細キャビティ又はこれら微細キャビティの成長のための前駆体が充分な寸
法及び充分な数で形成され、係る領域では、注入原子とそれに結合した各種の化
学種を該領域の近傍に移行させる処理、好ましくは熱処理、を行うと、原子濃度
が微細キャビティの成長と合体に適した上記閾値濃度に達することになる。
【００２５】 原子濃度が上記閾値濃度に到達し、或いはそれを超える上記の領域は、構造の
乱れと劈開が最大に生じる領域でもある。係る領域の深度方向の拡がりが問題で
あり、これを最小にすることが望ましいのである。
乱れと劈開が最大に生じる領域でもある。係る領域の深度方向の拡がりが問題で
あり、これを最小にすることが望ましいのである。
【００２６】 従来技術による方法では、劈開に必要な注入原子濃度を得るように同一加速電
圧を維持したまま閾値濃度を超えてイオン打ち込みを継続していた。このように
して、深度の関数としての注入原子濃度の分散分布パターンに単一ピークを得て
いた。ここではこれを単なる注入と称するが、その単一ピークの幅と最大値は比
較的大きいものであった（図２）。また、これによって生じる幅ΔＰの乱れた領
域も深度方向に比較的大きな範囲で存在した（図３）。更に劈開面の何れの側の
表面も粗さが著しく、同様に劈開の界面から可成りの深度に亘って材料の均一性
に著しい欠陥が生じていた。
圧を維持したまま閾値濃度を超えてイオン打ち込みを継続していた。このように
して、深度の関数としての注入原子濃度の分散分布パターンに単一ピークを得て
いた。ここではこれを単なる注入と称するが、その単一ピークの幅と最大値は比
較的大きいものであった（図２）。また、これによって生じる幅ΔＰの乱れた領
域も深度方向に比較的大きな範囲で存在した（図３）。更に劈開面の何れの側の
表面も粗さが著しく、同様に劈開の界面から可成りの深度に亘って材料の均一性
に著しい欠陥が生じていた。
【００２７】 本発明による方法においては、先ず第１エネルギーで原子が注入される。これ
により注入深度の関数としての第１の濃度分散ピーク形状が得られる。このピー
ク形状は第１深度で最大値を示し、これが第１の最大濃度に相当する。この第１
エネルギーでの打ち込みは、好ましくは第１の最大濃度が閾値濃度に達する前に
停止される。すなわち、この第１エネルギーでの打ち込みを停止した直後におい
ては、基板１内の注入領域の原子は依然として濃度ピークの最大値が閾値濃度に
近い濃度分布であり、このままでは所要の条件下で劈開を得るに充分な寸法及び
数の微細キャビティ群を生じるには不足する濃度である。
により注入深度の関数としての第１の濃度分散ピーク形状が得られる。このピー
ク形状は第１深度で最大値を示し、これが第１の最大濃度に相当する。この第１
エネルギーでの打ち込みは、好ましくは第１の最大濃度が閾値濃度に達する前に
停止される。すなわち、この第１エネルギーでの打ち込みを停止した直後におい
ては、基板１内の注入領域の原子は依然として濃度ピークの最大値が閾値濃度に
近い濃度分布であり、このままでは所要の条件下で劈開を得るに充分な寸法及び
数の微細キャビティ群を生じるには不足する濃度である。
【００２８】 本実施例による方法では、第２の注入及び好ましく第３の注入をそれぞれ第２
エネルギー及び第３エネルギーで実行し、この場合、第２及び第３エネルギーは
互に異なると共に第１エネルギーとも異なるレベルである。この３つのレベルの
注入エネルギーで実施した場合における注入原子濃度Ｃの分散分布形状を面３か
らの基板１内の深度Ｐの関数として示すと図４の通りである。尚、図４には比較
の目的で従来技術による単一エネルギーでの単なる注入で得られた図２の分散分
布パターンも重ねて示してある。図４には更に注入原子の閾値濃度のレベルも横
軸と平行な実線で示してある。
エネルギー及び第３エネルギーで実行し、この場合、第２及び第３エネルギーは
互に異なると共に第１エネルギーとも異なるレベルである。この３つのレベルの
注入エネルギーで実施した場合における注入原子濃度Ｃの分散分布形状を面３か
らの基板１内の深度Ｐの関数として示すと図４の通りである。尚、図４には比較
の目的で従来技術による単一エネルギーでの単なる注入で得られた図２の分散分
布パターンも重ねて示してある。図４には更に注入原子の閾値濃度のレベルも横
軸と平行な実線で示してある。
【００２９】 本発明において、第２エネルギー及び第３エネルギーで基板１の面３に打ち込
まれる原子は、最大でも第１エネルギーで注入された原子の最大濃度より低い濃
度で注入される。また、第２エネルギー及び第３エネルギーによる注入の後の合
計の最大原子濃度は閾値濃度より高い。
まれる原子は、最大でも第１エネルギーで注入された原子の最大濃度より低い濃
度で注入される。また、第２エネルギー及び第３エネルギーによる注入の後の合
計の最大原子濃度は閾値濃度より高い。
【００３０】 例えばＨ＋イオンを６０ｋｅＶと８０ｋｅＶの間のエネルギーで(１００)方位
のシリコンに注入した場合、閾位置濃度を超える領域は深度方向に６００オング
ストローム未満の範囲であるが、従来技術の方法ではこの範囲は８００オングス
トロームを超えていた。
のシリコンに注入した場合、閾位置濃度を超える領域は深度方向に６００オング
ストローム未満の範囲であるが、従来技術の方法ではこの範囲は８００オングス
トロームを超えていた。
【００３１】 原子の打ち込みで組織の乱れた領域を基板１の劈開後に除去されるべき部分に
向かってシフトさせるためには、第２エネルギーと第３エネルギーは第１エネル
ギーより高レベルとすることが好ましい。
向かってシフトさせるためには、第２エネルギーと第３エネルギーは第１エネル
ギーより高レベルとすることが好ましい。
【００３２】 微細キャビティのうち、注入原子が最高濃度となっている領域、即ち第１エネ
ルギーで原子が注入された領域に存在する微細キャビティが最も安定している。
この領域をキャビティ生成領域と呼ぶ。基板１内においてキャビティ生成領域の
近傍に存在する領域に位置する欠陥及び微細キャビティは、熱処理中にキャビテ
ィ生成領域内の微細キャビティ群に向かって移行する（マイグレーション）。ま
た、キャビティ生成領域へ向かって移行する注入原子及びそれに結合した各種の
化学種が存在していた領域を貯留部と呼ぶ。このように、第２エネルギー及び第
３エネルギーで注入される原子の数を適切に調節して原子の貯留部を充分に大き
くしておくことにより、微細キャビティ群を合体させるまで成長させること及び
／又はこの成長で生じる応力がキャビティ生成領域内で基板１の劈開を起こすま
で成長させることができる。
ルギーで原子が注入された領域に存在する微細キャビティが最も安定している。
この領域をキャビティ生成領域と呼ぶ。基板１内においてキャビティ生成領域の
近傍に存在する領域に位置する欠陥及び微細キャビティは、熱処理中にキャビテ
ィ生成領域内の微細キャビティ群に向かって移行する（マイグレーション）。ま
た、キャビティ生成領域へ向かって移行する注入原子及びそれに結合した各種の
化学種が存在していた領域を貯留部と呼ぶ。このように、第２エネルギー及び第
３エネルギーで注入される原子の数を適切に調節して原子の貯留部を充分に大き
くしておくことにより、微細キャビティ群を合体させるまで成長させること及び
／又はこの成長で生じる応力がキャビティ生成領域内で基板１の劈開を起こすま
で成長させることができる。
【００３３】 図５は、キャビティ生成領域及び貯留部を注入原子濃度の分散分布パターンと
対応させて模式的に示している。
対応させて模式的に示している。
【００３４】 図４に示した本発明によるプロセスの実施例では、第１深度の注入原子の数は
第２深度と第３深度の注入原子の数より多く、第２深度の注入原子の数は第３深
度の注入原子の数よりも少ない。この実施例において、第１エネルギー及び第２
エネルギーと第３エネルギーで注入される原子の合計の注入量は、従来の単一エ
ネルギーによる注入の場合の注入量にほぼ等しい。
第２深度と第３深度の注入原子の数より多く、第２深度の注入原子の数は第３深
度の注入原子の数よりも少ない。この実施例において、第１エネルギー及び第２
エネルギーと第３エネルギーで注入される原子の合計の注入量は、従来の単一エ
ネルギーによる注入の場合の注入量にほぼ等しい。
【００３５】 本発明による薄膜形成を最適化するには、種々のエネルギーレベルで注入する
原子の濃度をそのうちの一つのエネルギーレベルで注入される原子の最大濃度が
熱処理前に閾値濃度に可能な限り近づくように校正し、合計として微細キャビテ
ィの成長と合体及び／又は劈開に必要な応力を発生するに充分な原子が注入され
るようにする。
原子の濃度をそのうちの一つのエネルギーレベルで注入される原子の最大濃度が
熱処理前に閾値濃度に可能な限り近づくように校正し、合計として微細キャビテ
ィの成長と合体及び／又は劈開に必要な応力を発生するに充分な原子が注入され
るようにする。
【００３６】 一般的には、深度の関数としての濃度の分散分布パターンは、基板１内の最深
部側に肩部を有するピーク形状とする必要がある。このピーク形状は集中ピーク
でなければならず、しかも微細キャビティ生成領域の局在化を最適化すべく適正
に定める必要がある。また前記肩部も、充分に大きな注入原子貯留部を構成すべ
く適正に生成させる必要がある。これらは種々のやり方、例えば２、３又は４種
類の異なるエネルギーレベルによる多重エネルギー注入や、或いは原子を２、３
又は４種類以上の深度で注入することにより達成可能である。
部側に肩部を有するピーク形状とする必要がある。このピーク形状は集中ピーク
でなければならず、しかも微細キャビティ生成領域の局在化を最適化すべく適正
に定める必要がある。また前記肩部も、充分に大きな注入原子貯留部を構成すべ
く適正に生成させる必要がある。これらは種々のやり方、例えば２、３又は４種
類の異なるエネルギーレベルによる多重エネルギー注入や、或いは原子を２、３
又は４種類以上の深度で注入することにより達成可能である。
【００３７】 注入原子が所望の深度に位置する領域から以上に高速で拡散しないように、ま
た半導体材料自体から外部への拡散も起こさないようにするため、基板１の温度
は注入工程中は好ましくは２０℃乃至４５０℃の間に制御されて維持される。但
し、注入工程後に注入原子とそれに結合した各種の化学種を第１深度へ向って移
行させるための熱処理時の温度は１５０℃以上とすることが好ましい。この熱処
理は、注入原子の移行（マイグレーション）に加えて、再結晶化と微細キャビテ
ィの合体とを共に適切な挙動で可能にしなければならない。
た半導体材料自体から外部への拡散も起こさないようにするため、基板１の温度
は注入工程中は好ましくは２０℃乃至４５０℃の間に制御されて維持される。但
し、注入工程後に注入原子とそれに結合した各種の化学種を第１深度へ向って移
行させるための熱処理時の温度は１５０℃以上とすることが好ましい。この熱処
理は、注入原子の移行（マイグレーション）に加えて、再結晶化と微細キャビテ
ィの合体とを共に適切な挙動で可能にしなければならない。
【００３８】 有利には、第１深度と第２深度の注入原子は互いに平行な二つの面内にあるこ
とが望ましく、これら二面間の距離は、第１深度の面を基板１の面３、すなわち
第１深度の面に最も近い面から隔てている距離よりも短くなっていることが望ま
しい。この理由は、熱処理中に注入原子とそれに結合した各種の化学種のマイグ
レーションを起こさせるためであり、従って、第２深度と第３深度の注入原子及
びそれに結合した各種の化学種を、第１深度の注入原子があまり基板１の面３に
到達しないようにしつつ、キャビティ生成領域に到達できるようにすることが必
要であるからである。
とが望ましく、これら二面間の距離は、第１深度の面を基板１の面３、すなわち
第１深度の面に最も近い面から隔てている距離よりも短くなっていることが望ま
しい。この理由は、熱処理中に注入原子とそれに結合した各種の化学種のマイグ
レーションを起こさせるためであり、従って、第２深度と第３深度の注入原子及
びそれに結合した各種の化学種を、第１深度の注入原子があまり基板１の面３に
到達しないようにしつつ、キャビティ生成領域に到達できるようにすることが必
要であるからである。
【００３９】 多くの場合、大面積、実際には基板１の面３の全面に亘る薄膜５を得ることが
要求される。このような場合には、補強用のスティフナー１０が時として必要と
なる。スティフナー１０の役目は、特に薄膜５上に作用する応力、即ち、微細キ
ャビティの形成と成長によって生じる応力の作用を制限することにある。このス
ティフナー１０の作成方法とその性能の選択は、上記薄膜の所要の要求特性や用
途に応じて任意である。例えば、前述のようにＳＯＩ薄膜５を製造する場合、ス
ティフナー１０は新品の酸化物被覆シリコン基板とすることが好ましい。この場
合、基板１に密着されるのは酸化物被覆の表面である。また、スティフナー１０
は、蒸着やスパッタリング或いは化学的蒸着などの蒸着技術を使用して、プラズ
マや光子で強化するか否かに拘わらず、任意の適切な厚さ、即ち数マイクロメー
トルから数十マイクロメートルの範囲で直接基板１上に析出させることも可能で
ある。更に、スティフナー１０を基板１に接着することも可能であり、この場合
はスティフナー１０と基板１の両者に接着する物質を介在させるか、或いはステ
ィフナー１０と基板１との間の原子間結合を有効にする適正な加圧と組み合わせ
た加熱及び/又は静電処理を行うかすればよい。
要求される。このような場合には、補強用のスティフナー１０が時として必要と
なる。スティフナー１０の役目は、特に薄膜５上に作用する応力、即ち、微細キ
ャビティの形成と成長によって生じる応力の作用を制限することにある。このス
ティフナー１０の作成方法とその性能の選択は、上記薄膜の所要の要求特性や用
途に応じて任意である。例えば、前述のようにＳＯＩ薄膜５を製造する場合、ス
ティフナー１０は新品の酸化物被覆シリコン基板とすることが好ましい。この場
合、基板１に密着されるのは酸化物被覆の表面である。また、スティフナー１０
は、蒸着やスパッタリング或いは化学的蒸着などの蒸着技術を使用して、プラズ
マや光子で強化するか否かに拘わらず、任意の適切な厚さ、即ち数マイクロメー
トルから数十マイクロメートルの範囲で直接基板１上に析出させることも可能で
ある。更に、スティフナー１０を基板１に接着することも可能であり、この場合
はスティフナー１０と基板１の両者に接着する物質を介在させるか、或いはステ
ィフナー１０と基板１との間の原子間結合を有効にする適正な加圧と組み合わせ
た加熱及び/又は静電処理を行うかすればよい。
【００４０】 従来技術に対して本発明による方法の実施で得られる主な改良は、組織の乱れ
た領域の深度方向の拡がり及び/又は薄膜５の粗さの減少にある。
た領域の深度方向の拡がり及び/又は薄膜５の粗さの減少にある。
【００４１】 前述の実施例とは異なる本発明の別の実施例においては、第１エネルギーによ
る注入中に到達する最大濃度が閾値濃度を超えている（図６）。この場合、閾値
濃度を超えている濃度の領域の幅は前述の実施例で得られる幅よりも大きくなる
が、作成プロセスは移行時間の減少によりスピードアップできる。
る注入中に到達する最大濃度が閾値濃度を超えている（図６）。この場合、閾値
濃度を超えている濃度の領域の幅は前述の実施例で得られる幅よりも大きくなる
が、作成プロセスは移行時間の減少によりスピードアップできる。
【００４２】 或る場合には、組織の乱れた領域の幅を狭くするは必ずしも必要ではない。例
えば、極めて薄い膜を作るために、濃度ピーク形状の重心位置を、薄膜５を含む
ことになる劈開面側に位置する基板内領域に向けてシフトさせようとすることは
更に疑問であるかも知れない。このような目的のためには、第１エネルギーでの
注入を、閾値濃度より高い最大濃度で原子を注入するように行う。これによって
薄膜５を面３と原子注入面との間に局在化させることができる。次に、第１エネ
ルギーよりは大きいが最大濃度が第１エネルギーに対応する濃度未満にとどまる
ような第２エネルギーで別の少なくとも１回の注入を実行する。この様にして、
高エネルギーで注入された原子は、注入原子とそれに結合した各種の化学種のた
めの貯留部を構成し、これら注入原子とそれに結合した化学種は注入原子濃度が
高くなっている領域に向ってマイグレーションを起こしうることになる。この貯
留部は、薄膜５を境にして上記高濃度領域とは反対側に位置する。劈開後には、
貯留部の形成で組織の乱れた領域は薄膜５には含まれない。更に、貯留部の生成
によって第１エネルギーで注入される原子の数を単一エネルギーによる単なる注
入の場合に比べて少なくすることもできる。従って、第１エネルギーによる注入
に対応するピーク形状は強度が低く、且つ幅が狭くなり、それにより、閾値濃度
より高濃度の領域を深度方向へシフトさせて局在化させることができる。この様
にして、この領域の開始点をシフトさせることにより、製造可能な薄膜５の厚さ
を薄くすることができる。
えば、極めて薄い膜を作るために、濃度ピーク形状の重心位置を、薄膜５を含む
ことになる劈開面側に位置する基板内領域に向けてシフトさせようとすることは
更に疑問であるかも知れない。このような目的のためには、第１エネルギーでの
注入を、閾値濃度より高い最大濃度で原子を注入するように行う。これによって
薄膜５を面３と原子注入面との間に局在化させることができる。次に、第１エネ
ルギーよりは大きいが最大濃度が第１エネルギーに対応する濃度未満にとどまる
ような第２エネルギーで別の少なくとも１回の注入を実行する。この様にして、
高エネルギーで注入された原子は、注入原子とそれに結合した各種の化学種のた
めの貯留部を構成し、これら注入原子とそれに結合した化学種は注入原子濃度が
高くなっている領域に向ってマイグレーションを起こしうることになる。この貯
留部は、薄膜５を境にして上記高濃度領域とは反対側に位置する。劈開後には、
貯留部の形成で組織の乱れた領域は薄膜５には含まれない。更に、貯留部の生成
によって第１エネルギーで注入される原子の数を単一エネルギーによる単なる注
入の場合に比べて少なくすることもできる。従って、第１エネルギーによる注入
に対応するピーク形状は強度が低く、且つ幅が狭くなり、それにより、閾値濃度
より高濃度の領域を深度方向へシフトさせて局在化させることができる。この様
にして、この領域の開始点をシフトさせることにより、製造可能な薄膜５の厚さ
を薄くすることができる。
【００４３】 本発明はまた、例えば薄膜５が厚い酸化物の層でカバーされる場合など、高い
エネルギーで注入を行うことが望ましい場合に特に有利である。この理由は、エ
ネルギーが高くなるほど拡散も大きくなり、深度の関数としての濃度分布のピー
ク形状が広くなればなるほど結果的にその組織の乱れた領域が大きくなるためで
ある。組織の乱れた領域の幅を限定可能とすることにより、本発明ではこの領域
を除去するための処理を制限することが可能となり、また、厚さがより均一な薄
膜５を得ることが可能となる。
エネルギーで注入を行うことが望ましい場合に特に有利である。この理由は、エ
ネルギーが高くなるほど拡散も大きくなり、深度の関数としての濃度分布のピー
ク形状が広くなればなるほど結果的にその組織の乱れた領域が大きくなるためで
ある。組織の乱れた領域の幅を限定可能とすることにより、本発明ではこの領域
を除去するための処理を制限することが可能となり、また、厚さがより均一な薄
膜５を得ることが可能となる。
【００４４】 尚、前述の説明内容において、「第１」「第２」「第３」という用語は動作順
序を指定する目的で使用したものではない。従って、第２及び第３エネルギーに
よる注入を第１エネルギーによる注入よりも時間的に先行して実行しても差し支
えない。
序を指定する目的で使用したものではない。従って、第２及び第３エネルギーに
よる注入を第１エネルギーによる注入よりも時間的に先行して実行しても差し支
えない。
【００４５】 以上に述べた図１に示す本発明による方法の実施例では、注入原子とそれに結
合した各種の化学種を貯留部層から微細キャビティ生成層に向って拡散させる熱
処理工程を含んでいる。この熱処理工程は、基板１をスティフナー１０に密着さ
せた後に実行される。但し、本発明による方法の変形態様では、この熱処理工程
は或る一つもしくは二つ以上の注入工程又は全ての注入工程の際中に開始しても
よい。
合した各種の化学種を貯留部層から微細キャビティ生成層に向って拡散させる熱
処理工程を含んでいる。この熱処理工程は、基板１をスティフナー１０に密着さ
せた後に実行される。但し、本発明による方法の変形態様では、この熱処理工程
は或る一つもしくは二つ以上の注入工程又は全ての注入工程の際中に開始しても
よい。
【００４６】 別の変形態様によれば、この熱処理工程は原子の注入後に開始されて基板１が
スティフナー１０と密着された後の焼鈍動作中に完了する。
スティフナー１０と密着された後の焼鈍動作中に完了する。
【００４７】 スティフナー１０の使用が必要ないような更に別の変形態様によれば、この熱
処理工程は全体的に注入工程中に実行され、或いは注入工程中に開始されて引き
続き完了する。
処理工程は全体的に注入工程中に実行され、或いは注入工程中に開始されて引き
続き完了する。
【００４８】 更に別の変形態様によれば、熱処理工程は各注入工程の間に挿入される。
【００４９】 上述の本発明による方法の実施例においては、単一種の原子である水素を使用
している。多くの場合、注入原子は希ガス原子であることが有利である。また、
基板１の同一処理に対して複数種の原子を使用することも可能である。使用可能
な他の原子は、例えばヘリウム、アルゴン、ネオン、クリプトン又はキセノンで
ある。但し、処理を受ける材料内に微細キャビティ又は脆性領域を形成可能な原
子であればこれらに限らず使用することができる。
している。多くの場合、注入原子は希ガス原子であることが有利である。また、
基板１の同一処理に対して複数種の原子を使用することも可能である。使用可能
な他の原子は、例えばヘリウム、アルゴン、ネオン、クリプトン又はキセノンで
ある。但し、処理を受ける材料内に微細キャビティ又は脆性領域を形成可能な原
子であればこれらに限らず使用することができる。
【００５０】 原子は種類毎に異なるエネルギーで加速することができ、或いは複数の種類の
原子を同一エネルギーで加速することも可能である。
原子を同一エネルギーで加速することも可能である。
【００５１】 前述の本発明による方法の実施例において、劈開は、微細キャビティの成長と
微細キャビティ同士の合体で生じる応力に基づいて達成される。これらの応力の
発生原因は、第２エネルギーと第３エネルギーで注入された原子とそれに結合し
た各種の化学種の熱処理によるマイグレーションで生じる。この熱処理は、微細
キャビティ層での基板材料組織の劈開を容易にするか或いは劈開をもたらすこと
のできる機械的応力と組み合わせることができる。この機械的応力は、例えば、
剪断力、引張り力など、又は超音波でも発生可能である。この変形態様は、例え
ば注入原子とそれに結合した化学種とが貯留部からキャビティ生成領域へ向けて
マイグレーションを起こすに過ぎない熱処理を行うなど、微細キャビティを合体
及び劈開に至るまで成長させずにキャビティ生成領域内で基板１を脆化させるだ
けの目的で実施する場合に特に有利である。
微細キャビティ同士の合体で生じる応力に基づいて達成される。これらの応力の
発生原因は、第２エネルギーと第３エネルギーで注入された原子とそれに結合し
た各種の化学種の熱処理によるマイグレーションで生じる。この熱処理は、微細
キャビティ層での基板材料組織の劈開を容易にするか或いは劈開をもたらすこと
のできる機械的応力と組み合わせることができる。この機械的応力は、例えば、
剪断力、引張り力など、又は超音波でも発生可能である。この変形態様は、例え
ば注入原子とそれに結合した化学種とが貯留部からキャビティ生成領域へ向けて
マイグレーションを起こすに過ぎない熱処理を行うなど、微細キャビティを合体
及び劈開に至るまで成長させずにキャビティ生成領域内で基板１を脆化させるだ
けの目的で実施する場合に特に有利である。
【００５２】 前述の本発明による方法の実施例において、基板１の材料は半導体であり、更
に詳細には単結晶シリコンであり、これは多孔性であっても多孔性でなくてもよ
り。但し、本発明による方法は、単結晶、多結晶、或いは非晶質であれ、また半
導体であるか否か(例えば、シリカ等）に拘わらず、あらゆる材質の基板に適用 可能である。また、これら各種の材質は多孔質でも非多孔質でもよい。
に詳細には単結晶シリコンであり、これは多孔性であっても多孔性でなくてもよ
り。但し、本発明による方法は、単結晶、多結晶、或いは非晶質であれ、また半
導体であるか否か(例えば、シリカ等）に拘わらず、あらゆる材質の基板に適用 可能である。また、これら各種の材質は多孔質でも非多孔質でもよい。
【００５３】 更に、本発明による方法は、基板１の表面３上に混成構造をなす少なくとも一
つの構成要素、即ち、その構成要素の材質特性又はその構成要素が基板表面３で
生じる特徴によって基板表面３に混成構造を与える少なくとも１つの構成要素を
表面３上に有する基板１に対しても実施可能である。ここで言う混成構造とは、
例えば電子部品又は均質若しくは混成多層構造のことである。
つの構成要素、即ち、その構成要素の材質特性又はその構成要素が基板表面３で
生じる特徴によって基板表面３に混成構造を与える少なくとも１つの構成要素を
表面３上に有する基板１に対しても実施可能である。ここで言う混成構造とは、
例えば電子部品又は均質若しくは混成多層構造のことである。
【００５４】 前述の本発明による方法の実施例においては、スティフナー１０の材質は酸化
物被覆シリコンである。但し、本発明による方法は、単結晶、多結晶、或いは非
晶質であれ、また半導体であるか否か(例えば、シリカ等）に拘わらず、あらゆ る材質のスティフナーに適用可能である。また、これら各種の材質は多孔質でも
非多孔質でもよい。
物被覆シリコンである。但し、本発明による方法は、単結晶、多結晶、或いは非
晶質であれ、また半導体であるか否か(例えば、シリカ等）に拘わらず、あらゆ る材質のスティフナーに適用可能である。また、これら各種の材質は多孔質でも
非多孔質でもよい。
【００５５】 更にまた、本発明による方法は基板１と密着される面上に混成構造をなす少な
くとも一つの構成要素、即ち、その構成要素の材質特性又はその構成要素がその
面で生じる特徴によって該面上に混成構造を与える少なくとも１つの構成要素を
面上に有するスティフナーに対しても実施可能である。ここで言う混成構造も、
例えば電子部品又は均質若しくは混成多層構造のことである。
くとも一つの構成要素、即ち、その構成要素の材質特性又はその構成要素がその
面で生じる特徴によって該面上に混成構造を与える少なくとも１つの構成要素を
面上に有するスティフナーに対しても実施可能である。ここで言う混成構造も、
例えば電子部品又は均質若しくは混成多層構造のことである。
【００５６】 前述の図１に示した本発明による方法の実施例は、基板１の面３をスティフナ
ー１０に密着させる工程を含んでいる。但し、スティフナー１０は常に必要とさ
れるわけではない。即ち、微細キャビティ生成領域が充分に深い位置にあり、微
細キャビティ生成領域と面３との間の部分が充分に厚く、それ自体でスティフナ
ーの機能を果たすような場合には不要である。このような場合に得られる薄膜５
を「自己支持構造」の膜と呼ぶ。
ー１０に密着させる工程を含んでいる。但し、スティフナー１０は常に必要とさ
れるわけではない。即ち、微細キャビティ生成領域が充分に深い位置にあり、微
細キャビティ生成領域と面３との間の部分が充分に厚く、それ自体でスティフナ
ーの機能を果たすような場合には不要である。このような場合に得られる薄膜５
を「自己支持構造」の膜と呼ぶ。
【００５７】 本発明による方法は、絶縁体や超電導体などの基板１にも適用可能である。一
般的に本発明による方法は、電子部品、光学部品又は光電子部品の構成材料に有
利に適用可能である。
般的に本発明による方法は、電子部品、光学部品又は光電子部品の構成材料に有
利に適用可能である。
【図１】 本発明による方法を実施するについての非限定的な一例における工程順を示す
模式図である。
模式図である。
【図２】 従来技術による方法で実施した場合の注入イオン濃度Ｃの分散分布パターンを
基板内深度Ｐの関数として示す線図である。
基板内深度Ｐの関数として示す線図である。
【図３】 従来技術による方法で実施した場合の注入原子濃度Ｃの分散分布パターンを基
板内深度Ｐの関数として添画した基板断面の模式図である。
板内深度Ｐの関数として添画した基板断面の模式図である。
【図４】 図２に示したパターンと、本発明による方法で実施した場合の注入原子濃度Ｃ
の分散分布パターンとを基板内深度Ｐの関数として同一線図上に示した線図であ
る。
の分散分布パターンとを基板内深度Ｐの関数として同一線図上に示した線図であ
る。
【図５】 本発明による方法で注入した場合の注入原子濃度Ｃの分散分布パターンを基板
内深度Ｐの南数として添画した基板断面の模式図である。
内深度Ｐの南数として添画した基板断面の模式図である。
【図６】 本発明による方法の別の幾つかの例における注入原子濃度Ｃの分散分布パター
ンを基板内深度Ｐの関数として同一線図上に示した線図である。
ンを基板内深度Ｐの関数として同一線図上に示した線図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１２年１月３０日（２０００．１．３０）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3K007 AB18 CA03 DA02 DC05 FA01 FA03 5F041 CA22 CA24 CA25 CA57 CA71 CA73 CA77 CB36
Claims (13)
- 【請求項１】 制御された深さで基板（１）にキャビティを形成する目的で
原子注入により基板、特に半導体基板を処理する方法であって、 基板（１）内の第１深度において第１の原子濃度を得るために基板内へ第１深
度で原子を注入する工程、 基板（１）内の第１深度とは異なる第２深度において第１の原子濃度より低い
第２の原子濃度を得るために基板内へ第２深度で原子を注入する工程、及び 第１深度にキャビティを生成するように第２深度における注入原子の少なくと
も一部を第１深度へ移行させる処理を基板（１）上で実行する工程、 を備えたことを特徴とする、原子注入による半導体基板のキャビティ形成法。 - 【請求項２】 注入原子の少なくとも一部を移行させる前記処理が、第２深
度に注入された原子によって第２深度に生じる構造の乱れ及びこの注入原子に結
合した化学種をも第１深度へ転送させる処理であることを特徴とする請求項１に
記載の方法。 - 【請求項３】 第２深度に注入された原子の少なくとも一部を第１深度へ移
行させる前記処理、或いは更に構造の乱れと注入原子に結合した化学種をも第１
深度へ転送させる前記処理として、熱処理を行うことを特徴とする請求項１又は
２のいずれか１項に記載の方法。 - 【請求項４】 第１深度に形成されるキャビティとして、基板（１）の劈開
を生じ得る脆化領域を形成することを特徴とする請求項１〜３のいずれか１項に
記載の方法。 - 【請求項５】 エレクトロルミネッセント又はフオトルミネッセント部品製
造用基板の処理に適用されることを特徴とする請求項１〜３のいずれか１項に記
載の方法。 - 【請求項６】 水素又は希ガス原子を注入原子とすることを特徴とする請求
項１〜５のいずれか１項に記載の方法。 - 【請求項７】 基板（１）に対する同一の処理に複数種の原子を用いること
を特徴とする請求項１〜６のいずれか１項に記載の方法。 - 【請求項８】 原子を基板（１）に貫入させる工程の少なくとも１つをイオ
ンの打ち込みによって実行することを特徴とする請求項１〜７のいずれか１項に
記載の方法。 - 【請求項９】 基板（１）内に原子を注入する工程の少なくとも１つをプラ
ズマ中への基板（１）の浸漬によって実行することを特徴とする請求項１〜８の
いずれか１項に記載の方法。 - 【請求項１０】 第１深度と、該第１深度に対して平行な平面内に位置し且
つ最大でも第１深度と該第１深度に最も近い基板（１）の表面（３）との間隔よ
りも実質的に小さい距離だけ互いに離れた第２深度とにそれぞれ原子を注入する
ことを特徴とする請求項１〜９のいずれか１項に記載の方法。 - 【請求項１１】 最も深い深度側にピークの肩をもつ原子濃度分布形状を得
るように原子を複数の異なる深度に注入するために多重エネルギー注入を実行す
ることを特徴とする請求項１〜１０のいずれか１項に記載の方法。 - 【請求項１２】 原子の注入を３つの異なる深度で実行することを特徴とす
る請求項１〜１１のいずれか１項に記載の方法。 - 【請求項１３】 第１深度の注入原子の数を第２深度及び第３深度の注入原
子の数より多くし、第２深度の注入原子の数を第３深度の注入原子の数より少な
くすることを特徴とする請求項１〜１２のいずれか１項に記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9801172A FR2774510B1 (fr) | 1998-02-02 | 1998-02-02 | Procede de traitement de substrats, notamment semi-conducteurs |
| FR98/01172 | 1998-02-02 | ||
| PCT/FR1999/000197 WO1999039378A1 (fr) | 1998-02-02 | 1999-02-01 | Procede de formation de cavites dans un substrat semi-conducteur, par implantation d'atomes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002502122A true JP2002502122A (ja) | 2002-01-22 |
| JP4371580B2 JP4371580B2 (ja) | 2009-11-25 |
Family
ID=9522483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000529747A Expired - Lifetime JP4371580B2 (ja) | 1998-02-02 | 1999-02-01 | 原子注入による半導体基板のキャビティ形成法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6429104B1 (ja) |
| EP (1) | EP1058946B1 (ja) |
| JP (1) | JP4371580B2 (ja) |
| KR (1) | KR100597643B1 (ja) |
| DE (1) | DE69939102D1 (ja) |
| FR (1) | FR2774510B1 (ja) |
| WO (1) | WO1999039378A1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003529526A (ja) * | 2000-04-03 | 2003-10-07 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板製作方法及び装置 |
| WO2004012268A1 (ja) * | 2002-07-29 | 2004-02-05 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウェーハの製造方法 |
| WO2005124865A1 (ja) * | 2004-06-17 | 2005-12-29 | Shin-Etsu Handotai Co., Ltd. | 貼り合わせウェーハの製造方法 |
| JP2006505941A (ja) * | 2002-11-07 | 2006-02-16 | コミサリヤ・ア・レネルジ・アトミク | 同時注入により基板内に脆性領域を生成する方法 |
| JP2006332655A (ja) * | 2005-05-20 | 2006-12-07 | Commiss Energ Atom | 薄膜の剥離方法 |
| JP2007500435A (ja) * | 2003-07-29 | 2007-01-11 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 共注入と熱アニールによって特性の改善された薄層を得るための方法 |
| JP2007526645A (ja) * | 2004-03-05 | 2007-09-13 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 採取薄膜の品質改善処理方法 |
| JP4876068B2 (ja) * | 2004-03-05 | 2012-02-15 | エス オー イ テク シリコン オン インシュレータ テクノロジース | スマートカット（登録商標）剥離後の熱処理方法 |
| WO2013105324A1 (ja) * | 2012-01-13 | 2013-07-18 | 東京エレクトロン株式会社 | プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子 |
| JP2015522511A (ja) * | 2012-07-03 | 2015-08-06 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | ＜１００＞シリコンからなる自立層の分離 |
| JP2021527326A (ja) * | 2018-06-08 | 2021-10-11 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | シリコン箔層の移転方法 |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| FR2797713B1 (fr) | 1999-08-20 | 2002-08-02 | Soitec Silicon On Insulator | Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede |
| FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| FR2823599B1 (fr) | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| US7238622B2 (en) * | 2001-04-17 | 2007-07-03 | California Institute Of Technology | Wafer bonded virtual substrate and method for forming the same |
| US20050026432A1 (en) * | 2001-04-17 | 2005-02-03 | Atwater Harry A. | Wafer bonded epitaxial templates for silicon heterostructures |
| WO2002084725A1 (en) | 2001-04-17 | 2002-10-24 | California Institute Of Technology | A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby |
| FR2830983B1 (fr) | 2001-10-11 | 2004-05-14 | Commissariat Energie Atomique | Procede de fabrication de couches minces contenant des microcomposants |
| US6638835B2 (en) * | 2001-12-11 | 2003-10-28 | Intel Corporation | Method for bonding and debonding films using a high-temperature polymer |
| JP4277481B2 (ja) * | 2002-05-08 | 2009-06-10 | 日本電気株式会社 | 半導体基板の製造方法、半導体装置の製造方法 |
| WO2004007816A1 (en) * | 2002-07-17 | 2004-01-22 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating substrates, in particular for optics, electronics or optoelectronics________________________________________ |
| FR2842646B1 (fr) * | 2002-07-17 | 2005-06-24 | Soitec Silicon On Insulator | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
| FR2842650B1 (fr) | 2002-07-17 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication de substrats notamment pour l'optique, l'electronique ou l'opto-electronique |
| FR2842649B1 (fr) * | 2002-07-17 | 2005-06-24 | Soitec Silicon On Insulator | Procede d'augmentation de l'aire d'une couche utile de materiau reportee sur un support |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| FR2848336B1 (fr) | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| FR2849268A1 (fr) * | 2002-12-24 | 2004-06-25 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat demontable |
| FR2856844B1 (fr) | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| FR2857953B1 (fr) | 2003-07-21 | 2006-01-13 | Commissariat Energie Atomique | Structure empilee, et procede pour la fabriquer |
| US8536492B2 (en) * | 2003-10-27 | 2013-09-17 | Applied Materials, Inc. | Processing multilayer semiconductors with multiple heat sources |
| US7127367B2 (en) | 2003-10-27 | 2006-10-24 | Applied Materials, Inc. | Tailored temperature uniformity |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US7772087B2 (en) | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
| US7230312B2 (en) | 2003-12-31 | 2007-06-12 | Micron Technology, Inc. | Transistor having vertical junction edge and method of manufacturing the same |
| WO2005104192A2 (en) * | 2004-04-21 | 2005-11-03 | California Institute Of Technology | A METHOD FOR THE FABRICATION OF GaAs/Si AND RELATED WAFER BONDED VIRTUAL SUBSTRATES |
| WO2006015185A2 (en) * | 2004-07-30 | 2006-02-09 | Aonex Technologies, Inc. | GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER |
| EP1792339A1 (en) | 2004-09-21 | 2007-06-06 | S.O.I.Tec Silicon on Insulator Technologies | Method for obtaining a thin layer by implementing co-implantation and subsequent implantation |
| US7846759B2 (en) * | 2004-10-21 | 2010-12-07 | Aonex Technologies, Inc. | Multi-junction solar cells and methods of making same using layer transfer and bonding techniques |
| US10374120B2 (en) * | 2005-02-18 | 2019-08-06 | Koninklijke Philips N.V. | High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials |
| TW200707799A (en) * | 2005-04-21 | 2007-02-16 | Aonex Technologies Inc | Bonded intermediate substrate and method of making same |
| FR2889887B1 (fr) | 2005-08-16 | 2007-11-09 | Commissariat Energie Atomique | Procede de report d'une couche mince sur un support |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| US7456080B2 (en) * | 2005-12-19 | 2008-11-25 | Corning Incorporated | Semiconductor on glass insulator made using improved ion implantation process |
| DE102006007293B4 (de) * | 2006-01-31 | 2023-04-06 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper |
| FR2899378B1 (fr) | 2006-03-29 | 2008-06-27 | Commissariat Energie Atomique | Procede de detachement d'un film mince par fusion de precipites |
| US20070243703A1 (en) * | 2006-04-14 | 2007-10-18 | Aonex Technololgies, Inc. | Processes and structures for epitaxial growth on laminate substrates |
| US8124499B2 (en) * | 2006-11-06 | 2012-02-28 | Silicon Genesis Corporation | Method and structure for thick layer transfer using a linear accelerator |
| US20080128641A1 (en) * | 2006-11-08 | 2008-06-05 | Silicon Genesis Corporation | Apparatus and method for introducing particles using a radio frequency quadrupole linear accelerator for semiconductor materials |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| US8222574B2 (en) * | 2007-01-15 | 2012-07-17 | Applied Materials, Inc. | Temperature measurement and control of wafer support in thermal processing chamber |
| US20080188011A1 (en) * | 2007-01-26 | 2008-08-07 | Silicon Genesis Corporation | Apparatus and method of temperature conrol during cleaving processes of thick film materials |
| US7732301B1 (en) | 2007-04-20 | 2010-06-08 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| US20090278233A1 (en) * | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| FR2925221B1 (fr) | 2007-12-17 | 2010-02-19 | Commissariat Energie Atomique | Procede de transfert d'une couche mince |
| US8111978B2 (en) * | 2008-07-11 | 2012-02-07 | Applied Materials, Inc. | Rapid thermal processing chamber with shower head |
| US7902091B2 (en) * | 2008-08-13 | 2011-03-08 | Varian Semiconductor Equipment Associates, Inc. | Cleaving of substrates |
| FR2947098A1 (fr) | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| US20110207306A1 (en) * | 2010-02-22 | 2011-08-25 | Sarko Cherekdjian | Semiconductor structure made using improved ion implantation process |
| US8196546B1 (en) | 2010-11-19 | 2012-06-12 | Corning Incorporated | Semiconductor structure made using improved multiple ion implantation process |
| US8008175B1 (en) | 2010-11-19 | 2011-08-30 | Coring Incorporated | Semiconductor structure made using improved simultaneous multiple ion implantation process |
| US8558195B2 (en) | 2010-11-19 | 2013-10-15 | Corning Incorporated | Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process |
| US8841742B2 (en) | 2011-09-27 | 2014-09-23 | Soitec | Low temperature layer transfer process using donor structure with material in recesses in transfer layer, semiconductor structures fabricated using such methods |
| US8673733B2 (en) * | 2011-09-27 | 2014-03-18 | Soitec | Methods of transferring layers of material in 3D integration processes and related structures and devices |
| TWI573198B (zh) * | 2011-09-27 | 2017-03-01 | 索泰克公司 | 在三度空間集積製程中轉移材料層之方法及其相關結構與元件 |
| WO2015119742A1 (en) * | 2014-02-07 | 2015-08-13 | Sunedison Semiconductor Limited | Methods for preparing layered semiconductor structures |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182090A (ja) * | 1984-02-29 | 1985-09-17 | Fujitsu Ltd | イオン注入バブルデバイスの作製方法 |
| JPS6187296A (ja) * | 1984-10-04 | 1986-05-02 | Fujitsu Ltd | イオン注入バブルデバイスの製造方法 |
| GB8725497D0 (en) * | 1987-10-30 | 1987-12-02 | Atomic Energy Authority Uk | Isolation of silicon |
| FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| FR2725074B1 (fr) * | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat |
| US5670391A (en) * | 1995-08-07 | 1997-09-23 | Lucent Technologies Inc. | Process for reducing transient diffusion of dopant atoms |
| FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| FR2747506B1 (fr) * | 1996-04-11 | 1998-05-15 | Commissariat Energie Atomique | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques |
| US5759904A (en) * | 1996-11-06 | 1998-06-02 | Southwest Research Institute | Suppression of transient enhanced diffusion in ion implanted silicon |
| US5899732A (en) * | 1997-04-11 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of implanting silicon through a polysilicon gate for punchthrough control of a semiconductor device |
| US5920764A (en) * | 1997-09-30 | 1999-07-06 | International Business Machines Corporation | Process for restoring rejected wafers in line for reuse as new |
-
1998
- 1998-02-02 FR FR9801172A patent/FR2774510B1/fr not_active Expired - Lifetime
-
1999
- 1999-02-01 DE DE69939102T patent/DE69939102D1/de not_active Expired - Lifetime
- 1999-02-01 KR KR1020007008441A patent/KR100597643B1/ko not_active IP Right Cessation
- 1999-02-01 WO PCT/FR1999/000197 patent/WO1999039378A1/fr active IP Right Grant
- 1999-02-01 EP EP99901672A patent/EP1058946B1/fr not_active Expired - Lifetime
- 1999-02-01 US US09/600,162 patent/US6429104B1/en not_active Expired - Lifetime
- 1999-02-01 JP JP2000529747A patent/JP4371580B2/ja not_active Expired - Lifetime
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003529526A (ja) * | 2000-04-03 | 2003-10-07 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板製作方法及び装置 |
| WO2004012268A1 (ja) * | 2002-07-29 | 2004-02-05 | Shin-Etsu Handotai Co.,Ltd. | Ｓｏｉウェーハの製造方法 |
| CN100419960C (zh) * | 2002-07-29 | 2008-09-17 | 信越半导体株式会社 | Soi晶片的制造方法 |
| JP2006505941A (ja) * | 2002-11-07 | 2006-02-16 | コミサリヤ・ア・レネルジ・アトミク | 同時注入により基板内に脆性領域を生成する方法 |
| JP2011223011A (ja) * | 2002-11-07 | 2011-11-04 | Commiss Energ Atom | 同時注入により基板内に脆性領域を生成する方法 |
| JP2007500435A (ja) * | 2003-07-29 | 2007-01-11 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 共注入と熱アニールによって特性の改善された薄層を得るための方法 |
| JP4876067B2 (ja) * | 2004-03-05 | 2012-02-15 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 採取薄膜の品質改善処理方法 |
| JP2007526645A (ja) * | 2004-03-05 | 2007-09-13 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 採取薄膜の品質改善処理方法 |
| JP4876068B2 (ja) * | 2004-03-05 | 2012-02-15 | エス オー イ テク シリコン オン インシュレータ テクノロジース | スマートカット（登録商標）剥離後の熱処理方法 |
| WO2005124865A1 (ja) * | 2004-06-17 | 2005-12-29 | Shin-Etsu Handotai Co., Ltd. | 貼り合わせウェーハの製造方法 |
| JP2006005127A (ja) * | 2004-06-17 | 2006-01-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP2006332655A (ja) * | 2005-05-20 | 2006-12-07 | Commiss Energ Atom | 薄膜の剥離方法 |
| TWI411018B (zh) * | 2005-05-20 | 2013-10-01 | Commissariat Energie Atomique | 半導體材料薄膜的製備方法 |
| WO2013105324A1 (ja) * | 2012-01-13 | 2013-07-18 | 東京エレクトロン株式会社 | プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子 |
| JP2013165254A (ja) * | 2012-01-13 | 2013-08-22 | Tokyo Electron Ltd | プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子 |
| JP2015522511A (ja) * | 2012-07-03 | 2015-08-06 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | ＜１００＞シリコンからなる自立層の分離 |
| JP2021527326A (ja) * | 2018-06-08 | 2021-10-11 | グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． | シリコン箔層の移転方法 |
| JP7123182B2 (ja) | 2018-06-08 | 2022-08-22 | グローバルウェーハズ カンパニー リミテッド | シリコン箔層の移転方法 |
| US11443978B2 (en) | 2018-06-08 | 2022-09-13 | Globalwafers Co., Ltd. | Method for transfer of a thin layer of silicon |
| JP2022172125A (ja) * | 2018-06-08 | 2022-11-15 | グローバルウェーハズ カンパニー リミテッド | シリコン箔層の移転方法 |
| JP7351987B2 (ja) | 2018-06-08 | 2023-09-27 | グローバルウェーハズ カンパニー リミテッド | シリコン箔層の移転方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100597643B1 (ko) | 2006-07-05 |
| DE69939102D1 (de) | 2008-08-28 |
| WO1999039378A1 (fr) | 1999-08-05 |
| FR2774510A1 (fr) | 1999-08-06 |
| EP1058946A1 (fr) | 2000-12-13 |
| US6429104B1 (en) | 2002-08-06 |
| FR2774510B1 (fr) | 2001-10-26 |
| KR20010040572A (ko) | 2001-05-15 |
| JP4371580B2 (ja) | 2009-11-25 |
| EP1058946B1 (fr) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4371580B2 (ja) | 原子注入による半導体基板のキャビティ形成法 | |
| US7148124B1 (en) | Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers | |
| US7323398B2 (en) | Method of layer transfer comprising sequential implantations of atomic species | |
| US6991995B2 (en) | Method of producing a semiconductor structure having at least one support substrate and an ultrathin layer | |
| KR100400684B1 (ko) | 반도체물질 박막의 제조방법 | |
| JP6139081B2 (ja) | シリコンオンインシュレーター構造体の製造方法 | |
| JPH05211128A (ja) | 薄い半導体材料フィルムの製造方法 | |
| JP4730581B2 (ja) | 貼り合わせウェーハの製造方法 | |
| KR20090018848A (ko) | 방사 어닐링을 이용하여 제조되는 반도체-온-인슐레이터 구조 | |
| CN113557588B (zh) | 多晶金刚石自立基板及其制造方法 | |
| JP2003506883A (ja) | 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス | |
| WO2006111533A1 (en) | A method of bonding two wafers made out of materials selected from semiconductor materials | |
| US20020157790A1 (en) | Method for producing a bonded wafer using ion implantation delamination | |
| US8466039B2 (en) | Pressurized treatment of substrates to enhance cleaving process | |
| JP2014518010A (ja) | 材料中にクラックを形成するための方法 | |
| Raineri et al. | Secondary defect dissolution by voids in silicon | |
| TW200407984A (en) | Method for transferring an electrically active thin film | |
| US7494899B2 (en) | Method for manufacturing semiconductor substrate | |
| US20030211711A1 (en) | Wafer processing method and ion implantation apparatus | |
| JP2777783B2 (ja) | シリコンウェハ内に埋込酸化層を形成するための方法 | |
| JP6772995B2 (ja) | Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ | |
| Iwayama et al. | Optical properties of Si nanocrystals in SiO2 matrix synthesized by reactive pulsed laser deposition | |
| JP3480479B2 (ja) | Ｓｏｉ基板の製造方法 | |
| Belov et al. | Features of the formation of porous alumina mask for local plasma etching of semiconductors | |
| CN112670176A (zh) | 纳米多孔碳氧硅薄膜的制备方法及薄膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081224 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090324 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090331 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090423 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090501 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090525 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090624 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090901 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |