JP2013165254A - プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子 - Google Patents

プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子 Download PDF

Info

Publication number
JP2013165254A
JP2013165254A JP2012220099A JP2012220099A JP2013165254A JP 2013165254 A JP2013165254 A JP 2013165254A JP 2012220099 A JP2012220099 A JP 2012220099A JP 2012220099 A JP2012220099 A JP 2012220099A JP 2013165254 A JP2013165254 A JP 2013165254A
Authority
JP
Japan
Prior art keywords
plasma
substrate
processed
doping
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012220099A
Other languages
English (en)
Inventor
Masahiro Horigome
正弘 堀込
Hiroichi Ueda
博一 上田
Masahiro Oka
正浩 岡
Yuuki Kobayashi
勇気 小林
Takayuki KARAKAWA
孝行 辛川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012220099A priority Critical patent/JP2013165254A/ja
Priority to KR1020147018379A priority patent/KR20140113663A/ko
Priority to PCT/JP2012/077130 priority patent/WO2013105324A1/ja
Priority to US14/371,609 priority patent/US20140357068A1/en
Priority to TW102101013A priority patent/TW201349335A/zh
Publication of JP2013165254A publication Critical patent/JP2013165254A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】ダメージの発生を抑制すると共に、高いコンフォーマリティを有するプラズマドーピングを行うプラズマドーピング装置を提供する。
【解決手段】プラズマドーピング装置３１は、被処理基板Ｗにドーパントを注入してドーピングを行うプラズマドーピング装置３１であって、その内部で被処理基板Ｗにドーパントを注入させる処理容器３２と、処理容器３２内にドーピングガスおよびプラズマ励起用の不活性ガスを供給するガス供給部３３と、処理容器３２内に配置され、その上で被処理基板Ｗを保持する保持台３４と、マイクロ波を用い、処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、処理容器３２内の圧力を調整する圧力調整機構と、プラズマドーピング装置３１を制御する制御部２８とを備える。
【選択図】図２

Description

この発明は、プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子に関するものである。
ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）やＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタ等の半導体素子は、被処理基板となる半導体基板（ウェハ）に対して、ドーピング、エッチング、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、スパッタリング等の処理を施して製造される。
ここで、被処理基板へのドーパント注入に関する技術が、特表２０１０−５１９７３５号公報（特許文献１）に開示されている。
特表２０１０−５１９７３５号公報
特許文献１によると、処理容器内の圧力を１０ｍＴｏｒｒ〜９５ｍＴｏｒｒの範囲内に調整してドーピングを行っている。このような比較的低圧下においてドーピングを行うと、例えば、ドーパントを注入される側である被処理基板にダメージ等の悪影響を及ぼすおそれがある。具体的には、例えば、３次元構造（３Ｄ構造）を有するＦｉｎＦＥＴ（Ｆｉｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｅｒ）型半導体素子を形成する際の被処理基板に対してのドーピングにおいては、フィンのいわゆる肩部分の角が削れてしまう肩落ち状態（エロージョン）を引き起こし、物理的な形状が損なわれる可能性がある。したがって、ドーピングを行う際には、被処理基板へのダメージ等の悪影響をできるだけ小さくすることが望まれる。
また、特に、ＦｉｎＦＥＴ型半導体素子のような３次元構造を有するドーピング被対象物に対してドーピングを行う場合には、ドーパントを注入する際のドーピング深さを、ドーピング被対象物の表面からの各箇所において、等しくすることが望まれる。すなわち、ドーピングの高いコンフォーマリティ（均一性）が要求される。
この発明の一つの局面においては、プラズマドーピング装置は、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング装置であって、その内部で被処理基板にドーパントを注入させる処理容器と、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給するガス供給部と、処理容器内に配置され、その上で被処理基板を保持する保持台と、マイクロ波を用い、処理容器内にプラズマを発生させるプラズマ発生機構と、処理容器内の圧力を調整する圧力調整機構と、プラズマドーピング装置を制御する制御部とを備える。制御部は、処理容器内の圧力を１００ｍＴｏｒｒ（１３．３Ｐａ）以上５００ｍＴｏｒｒ（６６．７Ｐａ）未満とするよう圧力調整機構を制御して、プラズマ発生機構により発生させたプラズマにより被処理基板にプラズマ処理を行う。
このような構成によると、プラズマドーピングにおいて、プラズマ発生機構によりマイクロ波を用いてプラズマを発生させて、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として被処理基板のプラズマ処理を行っている。したがって、ドーピング対象物である被処理基板に対して、ダメージの発生を抑制すると共に、高いコンフォーマリティを有するプラズマドーピングを行うことができる。
また、制御部は、処理容器内の圧力を４５０ｍＴｏｒｒ以下とするよう圧力調整機構を制御するようにしてもよい。
また、制御部は、処理容器内の圧力を１５０ｍＴｏｒｒ以上２５０ｍＴｏｒｒ以下とするよう圧力調整機構を制御するようにしてもよい。
また、制御部は、被処理基板にプラズマ処理を行った後に、処理容器内の圧力を、被処理基板にプラズマ処理を行ったときの圧力よりも低い圧力に制御して、発生させたプラズマによる被処理基板のプラズマ処理を行うようにしてもよい。
また、被処理基板にプラズマ処理を行ったときの圧力よりも低い圧力は、１００ｍＴｏｒｒ未満であるようにしてもよい。
また、ドーピングガスは、Ｂ２Ｈ６、ＰＨ３、ＡｓＨ３、ＧｅＨ４、ＣＨ４、ＮＨ３、ＮＦ３、Ｎ２、ＨＦ、およびＳｉＨ４からなる群から選択される少なくとも一種のガスを含むよう構成してもよい。
また、プラズマ励起用の不活性ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅからなる群から選択される少なくとも一種のガスを含むよう構成してもよい。
また、プラズマ発生機構は、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器と、マイクロ波発生器により発生させたマイクロ波を処理容器内へ透過させる誘電体窓と、複数のスロット孔が設けられており、マイクロ波を誘電体窓に放射するスロットアンテナ板とを含むよう構成してもよい。
また、プラズマ発生機構により発生させるプラズマは、ラジアルラインスロットアンテナ（Ｒａｄｉａｌ Ｌｉｎｅ Ｓｌｏｔ Ａｎｔｅｎｎａ）により生成されるよう構成してもよい。
この発明の他の局面においては、プラズマドーピング方法は、被処理基板にドーパントを注入してドーピングを行う。プラズマドーピング方法は、処理容器内に配置された保持台上に被処理基板を保持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として、被処理基板にプラズマ処理を行う。
また、処理容器内の圧力を４５０ｍＴｏｒｒ以下として、被処理基板にプラズマ処理を行うよう構成してもよい。
また、処理容器内の圧力を１５０ｍＴｏｒｒ以上２５０ｍＴｏｒｒ以下として、被処理基板にプラズマ処理を行うよう構成してもよい。
また、被処理基板にプラズマ処理を行った後に、処理容器内の圧力を、被処理基板にプラズマ処理を行ったときの圧力よりも低い圧力に制御して、発生させたプラズマによる被処理基板のプラズマ処理を行うよう構成してもよい。
また、被処理基板にプラズマ処理を行ったときの圧力よりも低い圧力は、１００ｍＴｏｒｒ未満であるよう構成してもよい。
また、ドーピングガスは、Ｂ２Ｈ６、ＰＨ３、ＡｓＨ３、ＧｅＨ４、ＣＨ４、ＮＨ３、ＮＦ３、Ｎ２、ＨＦ、およびＳｉＨ４からなる群から選択される少なくとも一種のガスを含むよう構成してもよい。
また、プラズマ励起用の不活性ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅからなる群から選択される少なくとも一種のガスを含むよう構成してもよい。
また、マイクロ波を用いて発生させるプラズマは、ラジアルラインスロットアンテナにより生成されるよう構成してもよい。
この発明のさらに他の局面においては、半導体素子の製造方法は、被処理基板にドーパントを注入して製造される半導体素子の製造方法である。半導体素子の製造方法は、処理容器内に配置された保持台上に被処理基板を保持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として、被処理基板にプラズマ処理を行う工程を含む。
この発明のさらに他の局面においては、半導体素子は、被処理基板にドーパントを注入して製造される。半導体素子は、処理容器内に配置された保持台上に被処理基板を保持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として、被処理基板にプラズマ処理を行って製造される。
この発明のさらに他の局面においては、半導体素子は、シリコンの２ｐスペクトルのＳｉ−Ｈ結合のピーク面積をシリコン基板のピーク面積で規格化した値が、０．１以上である。
この発明のさらに他の局面においては、プラズマドーピング方法は、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、処理容器内に配置された保持台上に被処理基板を保持し、処理容器内にＡｓ（ヒ素）を含むドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満とし、かつ、５．０Ｅ＋１３（ｍ−２・秒−１）＜被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１＜１．０Ｅ＋１４（ｍ−２・秒−１）の関係を具備するようにして、被処理基板にプラズマ処理を行う。
また、処理容器内の圧力を１００ｍＴｏｒｒ以上１５０ｍＴｏｒｒ未満とし、かつ、７．０Ｅ＋１３（ｍ−２・秒−１）＜被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１＜９．０Ｅ＋１３（ｍ−２・秒−１）の関係を具備するようにして、被処理基板にプラズマ処理を行うよう構成してもよい。
また、ドーピングガスおよびプラズマ励起用の不活性ガスの総流量を１０００ｓｃｃｍとしたとき、水素を１ｓｃｃｍ以上２．５ｓｃｃｍ以下の流量で供給し、被処理基板にプラズマ処理を行うよう構成してもよい。
このような構成によると、プラズマ発生機構によりマイクロ波を用いてプラズマを発生させて、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として被処理基板のプラズマ処理を行っている。したがって、ドーピング対象物である被処理基板に対して、ダメージの発生を抑制すると共に、高いコンフォーマリティを有するプラズマドーピングを行うことができる。
ＦｉｎＦＥＴ型半導体素子の一部を示す概略斜視図である。 この発明の一実施形態に係る半導体素子の製造方法に用いられるプラズマドーピング装置の要部を示す概略断面図である。 図２に示すプラズマドーピング装置に含まれるスロットアンテナ板を、図２中の矢印ＩＩＩの方向から見た概略図である。 この発明の一実施形態に係るプラズマドーピング方法の概略的な工程を示すフローチャートである。 処理容器内の圧力を２００ｍＴｏｒｒとした場合のＦｉｎＦＥＴ型半導体素子の一部を拡大して示す電子顕微鏡写真である。 処理容器内の圧力を７５０ｍＴｏｒｒとした場合のＦｉｎＦＥＴ型半導体素子の一部を拡大して示す電子顕微鏡写真である。 ＦｉｎＦＥＴ型半導体素子の断面の一部を示す断面図である。 プラズマドーピングの深さの比を示すグラフである。 ＦｉｎＦＥＴ型半導体素子のフィンに対し、イオン注入装置を用いてドーピングを行う場合を示す模式図である。 本願発明の一実施形態に係るプラズマドーピング装置を用いてプラズマドーピングを行う場合を示す模式図である。 この発明の他の実施形態に係るプラズマドーピング方法の概略的な工程を示すフローチャートである。 被処理基板に対してＤＨＦによる洗浄処理を行った際のＳｉの２ｐ３／２スペクトルの波形成分を示すグラフである。 Ｐの２ｐスペクトルのピーク面積の減少率とＳｉの２ｐスペクトルのＳｉ−Ｓｉ結合で規格化したＳｉ−Ｈ結合のピーク面積比との関係を示すグラフである。 この発明のさらに他の実施形態に係るＭＯＳ型半導体素子の一部を示す概略断面図である。 ドーピングガスの流量を変更した場合における被処理基板Ｗの位置とシート抵抗値との関係を示すグラフであり、縦軸の範囲が０〜１４０００（Ω／ｃｍ２）ものを示す。 ドーピングガスの流量を変更した場合における被処理基板Ｗの位置とシート抵抗値との関係を示すグラフであり、縦軸の範囲が０〜８００（Ω／ｃｍ２）のものを示す。 ドーピングガスのうちのＡｓＨ３の流量とシート抵抗値との関係を示すグラフである。 センターガスとエッジガスの流量比を変更した場合における被処理基板Ｗの位置とシート抵抗値との関係を示すグラフである。 センターガス／エッジガス＝７０／３０の流量比の場合のシート抵抗値の分布を示す図である。 センターガス／エッジガス＝５０／５０の流量比の場合のシート抵抗値の分布を示す図である。 センターガス／エッジガス＝３０／７０の流量比の場合のシート抵抗値の分布を示す図である。 センターガス／エッジガス＝２０／８０の流量比の場合のシート抵抗値の分布を示す図である。 センターガス／エッジガス＝１０／９０の流量比の場合のシート抵抗値の分布を示す図である。 水素を添加した場合における被処理基板Ｗの位置とシート抵抗値との関係を示すグラフであり、縦軸の範囲が０〜３０００（Ω／ｃｍ２）のものを示す。 水素を添加した場合における被処理基板Ｗの位置とシート抵抗値との関係を示すグラフであり、縦軸の範囲が０〜２００（Ω／ｃｍ２）のものを示す。
以下、この発明の実施の形態を、図面を参照して説明する。まず、この発明の一実施形態に係る半導体素子の構成について説明する。
図１は、この発明の一実施形態に係る半導体素子であるＦｉｎＦＥＴ型半導体素子の一部を示す概略斜視図である。図１を参照して、この発明の一実施形態に係るＦｉｎＦＥＴ型半導体素子１１には、シリコン基板１２の表面１３から上方向に長く突出したフィン１４が形成されている。フィン１４の延びる方向は、図１中の矢印Ｉで示す方向である。フィン１４の部分は、ＦｉｎＦＥＴ型半導体素子１１の横方向である矢印Ｉの方向から見ると、略矩形状である。フィン１４の一部を覆うようにして、フィン１４の延びる方向と直交する方向に延びるゲート１５が形成されている。フィン１４のうち、形成されたゲート１５の手前側にソース１６が形成されることになり、奥側にドレイン１７が形成されることになる。このようなフィン１４の形状、すなわち、シリコン基板１２の表面１３から上方向に突出した部分の表面に対して、マイクロ波を用いて発生させたプラズマによるドーピングが行われる。
なお、図１において図示はしないが、半導体素子の製造工程によっては、プラズマドーピングが行われる前の段階で、フォトレジスト層が形成される場合もある。フォトレジスト層は、所定の間隔を開けてフィン１４の側方側、例えば、図１中の紙面左右方向に位置する部分に形成される。フォトレジスト層は、フィン１４と同じ方向に延び、シリコン基板１２の表面１３から上方向に長く突出するようにして形成される。
図２は、この発明の一実施形態に係るプラズマドーピング装置の要部を示す概略断面図である。また、図３は、図２に示すプラズマドーピング装置に含まれるスロットアンテナ板を下方側、すなわち、図２中の矢印ＩＩＩの方向から見た図である。なお、図２において、理解の容易の観点から、部材の一部のハッチングを省略している。また、この実施形態においては、図２における紙面上下方向を、プラズマドーピング装置における上下方向としている。
図２および図３を参照して、プラズマドーピング装置３１は、その内部で被処理基板Ｗにプラズマドーピングを行う処理容器３２と、処理容器３２内にプラズマ励起用のガスや、注入するドーパントの基となるドーピングガスを供給するガス供給部３３と、その上で被処理基板Ｗを保持する円板状の保持台３４と、マイクロ波を用い、処理容器３２内にプラズマを発生させるプラズマ発生機構３９と、処理容器３２内の圧力を調整する圧力調整機構と、プラズマドーピング装置３１全体の動作を制御する制御部２８とを備える。制御部２８は、ガス供給部３３におけるガス流量、処理容器３２内の圧力等、プラズマドーピング装置３１全体の制御を行う。
処理容器３２は、保持台３４の下方側に位置する底部４１と、底部４１の外周から上方向に延びる側壁４２とを含む。側壁４２は、略円筒状である。処理容器３２の底部４１には、その一部を貫通するように排気用の排気孔４３が設けられている。処理容器３２の上部側は開口しており、処理容器３２の上部側に配置される蓋部４４、後述する誘電体窓３６、および誘電体窓３６と蓋部４４との間に介在するシール部材としてのＯリング４５によって、処理容器３２は密封可能に構成されている。
ガス供給部３３は、被処理基板Ｗの中央に向かってガスを吹付ける第一のガス供給部４６と、被処理基板Ｗの外側からガスを吹付ける第二のガス供給部４７とを含む。第一のガス供給部４６においてガスを供給するガス供給孔３０は、誘電体窓３６の径方向中央であって、保持台３４と対向する対向面となる誘電体窓３６の下面４８よりも誘電体窓３６の内方側に後退した位置に設けられている。第一のガス供給部４６は、第一のガス供給部４６に接続されたガス供給系４９により流量等を調整しながらプラズマ励起用の不活性ガスやドーピングガスを供給する。第二のガス供給部４７は、側壁４２の上部側の一部において、処理容器３２内にプラズマ励起用の不活性ガスやドーピングガスを供給する複数のガス供給孔５０を設けることにより形成されている。複数のガス供給孔５０は、周方向に等しい間隔を開けて設けられている。第一のガス供給部４６および第二のガス供給部４７には、同じガス供給源から同じ種類のプラズマ励起用の不活性ガスやドーピングガスが供給される。なお、要求や制御内容等に応じて、第一のガス供給部４６および第二のガス供給部４７から別のガスを供給することもでき、それらの流量比等を調整することもできる。
保持台３４には、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）バイアス用の高周波電源５８がマッチングユニット５９を介して保持台３４内の電極に電気的に接続されている。この高周波電源５８は、例えば、１３．５６ＭＨｚの高周波を所定の電力（バイアスパワー）で出力可能である。マッチングユニット５９は、高周波電源５８側のインピーダンスと、主に電極、プラズマ、処理容器３２といった負荷側のインピーダンスとの間で整合をとるための整合器を収容しており、この整合器の中に自己バイアス生成用のブロッキングコンデンサが含まれている。なお、プラズマドーピング時において、この保持台３４へのバイアス電圧の供給は、必要に応じて行ってもよいし、行わなくてもよい。
保持台３４は、静電チャック（図示せず）によりその上に被処理基板Ｗを保持可能である。また、保持台３４は、加熱のためのヒータ（図示せず）等を備え、保持台３４の内部に設けられた温度調整機構２９により所望の温度に設定可能である。保持台３４は、底部４１の下方側から垂直上方に延びる絶縁性の筒状支持部５１に支持されている。上記した排気孔４３は、筒状支持部５１の外周に沿って処理容器３２の底部４１の一部を貫通するように設けられている。環状の排気孔４３の下方側には排気管（図示せず）を介して排気装置（図示せず）が接続されている。排気装置は、ターボ分子ポンプなどの真空ポンプを有している。排気装置により、処理容器３２内を所定の圧力まで減圧することができる。制御部２８は、圧力調整機構として、排気装置による排気の制御等により、処理容器３２内の圧力を調整する。
プラズマ発生機構３９は、処理容器３２外に設けられており、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器３５を含む。また、プラズマ発生機構３９は、保持台３４と対向する位置に配置され、マイクロ波発生器３５により発生させたマイクロ波を処理容器３２内に導入する誘電体窓３６を含む。また、プラズマ発生機構３９は、複数のスロット孔４０が設けられており、誘電体窓３６の上方側に配置され、マイクロ波を誘電体窓３６に放射するスロットアンテナ板３７を含む。また、プラズマ発生機構３９は、スロットアンテナ板３７の上方側に配置され、後述する同軸導波管５６により導入されたマイクロ波を径方向に伝播する誘電体部材３８を含む。
マッチング５３を有するマイクロ波発生器３５は、モード変換器５４および導波管５５を介して、マイクロ波を導入する同軸導波管５６の上部に接続されている。例えば、マイクロ波発生器３５で発生させたＴＥモードのマイクロ波は、導波管５５を通り、モード変換器５４によりＴＥＭモードへ変換され、同軸導波管５６を伝播する。マイクロ波発生器３５において発生させるマイクロ波の周波数としては、例えば、２．４５ＧＨｚが選択される。
誘電体窓３６は、略円板状であって、誘電体で構成されている。誘電体窓３６の下面４８の一部には、導入されたマイクロ波による定在波の発生を容易にするためのテーパ状に凹んだ環状の凹部５７が設けられている。この凹部５７により、誘電体窓３６の下部側にマイクロ波によるプラズマを効率的に生成することができる。なお、誘電体窓３６の具体的な材質としては、石英やアルミナ等が挙げられる。
スロットアンテナ板３７は、薄板状であって、円板状である。複数のスロット孔４０については、図３に示すように、それぞれ所定の間隔を開けて直交するように２つのスロット孔４０が一対となるように設けられており、一対をなしたスロット孔４０が周方向に所定の間隔を開けて設けられている。また、径方向においても、複数の一対のスロット孔４０が所定の間隔を開けて設けられている。
マイクロ波発生器３５により発生させたマイクロ波は、同軸導波管５６を通って、誘電体部材３８に伝播される。内部に冷媒等を循環させる循環路６０を有し誘電体部材３８等の温度調整を行う冷却ジャケット５２とスロットアンテナ板３７との間に挟まれた誘電体部材３８の内部を径方向外側に向かって、マイクロ波は放射状に広がり、スロットアンテナ板３７に設けられた複数のスロット孔４０から誘電体窓３６に放射される。誘電体窓３６を透過したマイクロ波は、誘電体窓３６の直下に電界を生じさせ、処理容器３２内にプラズマを生成させる。
プラズマドーピング装置３１においてマイクロ波プラズマを発生させた場合、誘電体窓３６の下面４８の直下、具体的には、誘電体窓３６の下面４８の数ｃｍ程度下に位置する領域においては、プラズマの電子温度が比較的高いいわゆるプラズマ生成領域が形成される。そして、その下側に位置する領域には、プラズマ生成領域で生成されたプラズマが拡散するいわゆるプラズマ拡散領域が形成される。このプラズマ拡散領域は、プラズマの電子温度が比較的低い領域であり、この領域でプラズマ処理、すなわち、プラズマドーピングを行う。そうすると、プラズマドーピング時における被処理基板Ｗに対するいわゆるプラズマダメージを与えず、かつ、プラズマの電子密度が高いので、効率的なプラズマドーピング、具体的には例えば、ドーピング時間の短縮を図ることができる。
次に、このようなプラズマドーピング装置を用いて、被処理基板Ｗに対してプラズマドーピングを行う方法について説明する。図４は、この発明の一実施形態に係るプラズマドーピング方法の概略的な工程を示すフローチャートである。
図４を参照して、まず、被処理基板Ｗを処理容器内に搬入（図４（Ａ））し、保持台の上に保持させる。次に、制御部による圧力調整機構の調整により処理容器内の圧力を、１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満とする（図４（Ｂ））。その後、処理容器内にドーピングガスを供給し、プラズマ処理、すなわち、プラズマによるドーピングを行う（図４（Ｃ））。次に、必要に応じてアニール処理、いわゆる熱処理を行い、被処理基板Ｗを処理容器外に搬出する（図４（Ｄ））。
このようにして、被処理基板Ｗに対して、プラズマドーピングを行う。すなわち、この発明の一実施形態に係るプラズマドーピング装置は、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満とするよう圧力調整機構を制御してプラズマ発生機構により発生させたプラズマにより被処理基板Ｗにプラズマ処理を行う制御部を含む構成である。
このような構成によると、プラズマ発生機構によりマイクロ波を用いてプラズマを発生させて、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として被処理基板のプラズマ処理を行っている。したがって、ドーピング対象物である被処理基板に対して、プラズマダメージの発生を抑制すると共に、高いコンフォーマリティを有するプラズマドーピングを行うことができる。
図５は、処理容器内の圧力を２００ｍＴｏｒｒとした場合のＦｉｎＦＥＴ型半導体素子の一部を拡大して示す電子顕微鏡写真である。図６は、処理容器内の圧力を７５０ｍＴｏｒｒとした場合のＦｉｎＦＥＴ型半導体素子の一部を拡大して示す電子顕微鏡写真である。図５および図６に示す場合において、処理容器内の圧力以外は同様のプロセス条件である。具体的には、マイクロ波電力を３ｋＷ、ＲＦバイアス電力を４５０Ｗ、供給するガスとして、ＰＨ３の割合を全体の０．７％としたＰＨ３とＨｅとの混合ガスのガス流量を２８ｓｃｃｍ、Ｈｅガスのガス流量を９７２ｓｃｃｍとしている。なお、保持台の温度としては、例えば、２００℃以下を採用することができる。
図５を参照して、処理容器内の圧力を２００ｍＴｏｒｒとした場合、フィンの肩の部分はほぼ直角の形状を維持しており、ダメージ（ここでは、エロージョン）は発生していないことが把握できる。これに対し、図６を参照して、処理容器内の圧力を７５０ｍＴｏｒｒとした場合、フィンの肩の部分が削れており、エロージョンが発生していることが把握できる。なお、処理容器内の圧力を１００ｍＴｏｒｒ以下とした場合にも、フィンの形状が図６に示すような状態となり、エロージョンが発生する。
図７は、ＦｉｎＦＥＴ型半導体素子６１の断面の一部を示す断面図である。図７に示す断面は、図１中の矢印Ｉの方向から見た図に相当する。図７を参照して、ＦｉｎＦＥＴ型半導体素子６１においては、シリコン基板６２の表面６３から上方向、すなわち、図７における矢印ＶＩＩの方向に延びるようにして、第一のフィン６４および第二のフィン６５が形成されている。シリコン基板６２上に形成された隣り合う第一のフィン６４および第二のフィン６５間の距離、すなわち、第二のフィン６５側に位置する第一のフィン６４の側壁６６から第一のフィン６４側に位置する第二のフィン６５の側壁６７までの紙面横方向の長さＬ１は、９０ｎｍとしている。また、第一のフィン６４の高さ、すなわち、シリコン基板６２の表面６３から上方向に延びる第一のフィン６４の上壁６８までの長さＬ２は、７５ｎｍとしている。なお、第二のフィン６５の高さは、第一のフィン６４の高さとほぼ等しく形成されている。
ドーピングにおいては、フィン６４の表面、すなわち、上壁６８および両側壁６６、６９に対して所定のドーピング深さまでドーパントを注入するようにして行われる。フィン６５に対しても同様に行われる。この場合において、コンフォーマルなドーピングを行うためには、上壁６８側におけるドーピング深さと、側壁６６の上部側におけるドーピング深さと、側壁６６の下部側におけるドーピング深さとをできるだけ等しくするようにする。なお、図７において、フィン６４の上壁６８および側壁６６、６９のドーピングされた領域を、領域７０で示している。上壁６８側におけるドーピング深さは、図７中の長さＬ３で示し、側壁６６の上部側におけるドーピング深さは、図７中の長さＬ４で示し、側壁６６の上部側におけるドーピング深さは、図７中の長さＬ５で示している。なお、長さＬ４で示す部分は、シリコン基板６２の表面６３から高さ方向に７０ｎｍの位置であり、長さＬ５で示す部分は、シリコン基板６２の表面６３から高さ方向に５ｎｍの位置である。
図８は、プラズマドーピングの深さの比を示すグラフである。左側の縦軸は、長さＬ３に相当する上壁６８におけるドーピング深さに対する長さＬ５に相当する下部側の側壁６６のドーピング深さの比を、百分率（％）で示したものである。右側の縦軸は、長さＬ４に相当する上部側の側壁６６のドーピング深さに対する長さＬ５に相当する下部側の側壁６６のドーピング深さの比を示したものである。横軸は、処理容器内の圧力（ｍＴｏｒｒ）を示す。横軸は、数値が大きくなるにつれ、すなわち、グラフの横軸の右側に向かうにつれ、高圧となることを示すものである。また、図８中の白抜け菱形は、長さＬ３に相当する上壁６８におけるドーピング深さに対する長さＬ５に相当する下部側の側壁６６のドーピング深さの比を示す。以下、この比を比Ｒ１という。図８中の黒塗り菱形は、長さＬ４に相当する上部側の側壁６６のドーピング深さに対する長さＬ５に相当する下部側の側壁６６のドーピング深さの比を示す。以下、この比を、比Ｒ２という。比Ｒ１の値については、数値が１００に近い方が、コンフォーマリティの面から好ましいものとなる。比Ｒ２の値については、数値が１に近い方が、コンフォーマリティの面から好ましいものとなる。
図８を参照して、比Ｒ１については、処理容器内の圧力が１００ｍＴｏｒｒである場合においては、９０％程度である。処理容器内の圧力が１００ｍＴｏｒｒよりも高くなっていくと比Ｒ１は１００％に近づき、１５０ｍＴｏｒｒで比Ｒ１はほぼ１００％となる。そして、１５０ｍＴｏｒｒ以上圧力を高くしても、比Ｒ１は、ほぼ１００％を維持している。
比Ｒ２については、処理容器内の圧力が１００ｍＴｏｒｒである場合においては、０．４程度である。そして、処理容器内の圧力が１００ｍＴｏｒｒよりも高くなっていくと比Ｒ２は上昇し、２００ｍＴｏｒｒ〜５００ｍＴｏｒｒの間で０．６程度となる。
処理容器内の圧力が１００ｍＴｏｒｒ未満である場合、図８に示すように、比Ｒ１、Ｒ２のいずれもが小さくなる傾向、すなわち、それぞれ１００、１という値から遠ざかる傾向がある。また、処理容器内の圧力が５００ｍＴｏｒｒ以上である場合、比Ｒ１はほとんどその値が変わらない傾向があるものの、比Ｒ２については、小さくなる傾向がある。
なお、比Ｒ２については、処理容器内の圧力を４５０ｍＴｏｒｒ以下とすれば、比Ｒ１の値が１００に近くなり、比Ｒ２の値についても１に近づいて比較的高い値とすることができる。また、１５０ｍＴｏｒｒ以上２５０ｍＴｏｒｒ以下とすれば、確実に比Ｒ１、比Ｒ２の値の双方をそれぞれ１００、１に近い値とすることができる。
ここで、イオン注入装置を用いてドーピングを行った場合について説明する。図９は、ＦｉｎＦＥＴ型半導体素子７１のフィン７２に対し、イオン注入装置を用いてドーピングを行う場合を示す模式図である。一方、図１０は、上記した構成のプラズマドーピング装置を用いてプラズマドーピングを行う場合を示す模式図である。まず、図９を参照して、シリコン基板７３上に形成されたフォトレジスト層７４がフィン７２に対して比較的高く形成されている。このような場合、イオン注入装置を用いてのドーピングにおいては、イオン注入が異方性を有する。そうすると、フィン７２の側壁の領域、特に、側壁の下部側領域は、高く形成されるフォトレジスト層７４の影となり、図９中の点線７５で示す斜め方向から照射されるイオンは、適切に注入できない。すなわち、特にフォトレジスト層７４の近傍に配置されるフィン７２において、フォトレジスト層７４側のイオン注入が不十分となってしまう。
これに対し、図１０を参照して、マイクロ波によって生成されたプラズマによるドーピングにおいては、ＦｉｎＦＥＴ型半導体素子７６のシリコン基板７８上に形成されたフォトレジスト層７９の高さに関わらず、フィン７７が形成されている領域は、いわゆるプラズマ拡散領域８０に配置される。そして、フォトレジスト層７９の高さに関係なく、フィン７７の全面に対して、プラズマ拡散領域８０において、等方的にプラズマドーピングがなされる。したがって、このようなＦｉｎＦＥＴ型半導体素子７６に対し、コンフォーマルなドーピングを行うことができる。
以上より、上記した構成のプラズマドーピング装置およびプラズマドーピング方法によれば、ドーピング対象物である被処理基板に対して、ダメージ（エロージョン）の発生を抑制すると共に、高いコンフォーマリティを有するプラズマドーピングを行うことができる。
また、この発明の一実施形態に係る半導体素子の製造方法は、被処理基板にドーパントを注入して製造される半導体素子の製造方法である。そして、半導体素子の製造方法は、処理容器内に配置された保持台上に被処理基板を保持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として、被処理基板にプラズマ処理を行う工程を含む。
また、この発明の一実施形態に係る半導体素子は、被処理基板にドーパントを注入して製造される。半導体素子は、処理容器内に配置された保持台上に被処理基板を保持し、処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として、被処理基板にプラズマ処理を行って製造される。
なお、被処理基板Ｗに上記したプラズマ処理を行った後に、処理容器内の圧力を、被処理基板Ｗにプラズマ処理を行ったときの圧力よりも低い圧力に制御して、発生させたプラズマによる被処理基板Ｗのプラズマ処理を行うことにしてもよい。
図１１は、この場合におけるプラズマドーピング方法の概略的な工程を示すフローチャートである。図１１を参照して、まず、この発明の他の実施形態に係るプラズマドーピング方法は、被処理基板Ｗを処理容器内に搬入（図１１（Ｅ））し、保持台の上に保持させる。次に、処理容器内の圧力を、１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満とする（図１１（Ｆ））。この工程を、第一の圧力調整工程という。その後、マイクロ波プラズマによるプラズマ処理、すなわち、プラズマドーピングを行う（図１１（Ｇ））。次に、プラズマドーピングが終了した後、プラズマ処理を行った際の圧力よりも低圧となるよう、処理容器内の圧力を調整する（図１１（Ｈ））。この工程を、第二の圧力調整工程という。その後、プラズマ処理を行う（図１１（Ｉ））。必要に応じてアニール処理、いわゆる熱処理を行い、被処理基板Ｗを、処理容器外に搬出する（図１１（Ｊ））。
このような構成とすれば、プラズマ処理を行った被処理基板Ｗにおいて、ドーピングにより注入したドーパントの被処理基板からの脱離を抑制することができる。すなわち、ドーピングを行った被処理基板に対しては、ドーピングの後の工程において、薬液等による洗浄処理が行われ、このような洗浄処理によるドーパントの溶出による脱離を抑制することができる。
これについては、以下の通りである。圧力を低圧として２回目のプラズマ処理を行わなかった被処理基板において、処理容器から搬出した後のドーズ量を測定すると、１．７８Ｅ＋１５（ａｔｏｍｓ／ｃｍ２）であった。測定は、ＳＩＭＳ（二次イオン質量分析計）による分析を行い、Ｓｉ（シリコン）基板の表面からのＰ（リン）の深さ方向のプロファイルを取ることにより行った。なお、プラズマドーピングにおけるプロセス条件としては、マイクロ波電力を３ｋＷ、ＲＦバイアス電力を４５０Ｗ、供給するガスとして、ＰＨ３の割合を全体の０．７％としたＰＨ３とＨｅとの混合ガスのガス流量を２８ｓｃｃｍ、Ｈｅガスのガス流量を９７２ｓｃｃｍとし、ドーピング時間を４０秒、処理容器内の圧力を１５０ｍＴｏｒｒとしている。そして、この２回目のプラズマ処理を行わなかった被処理基板を、ＤＨＦ（濃度が０．５％である希フッ酸）に２０秒間浸漬させた。その後、再び同様にドーズ量を測定すると、１．６５Ｅ＋１４（ａｔｏｍｓ／ｃｍ２）であった。すなわち、９０．７％程度ドーズ量が低減した。
これに対し、上記した図１１に示すように圧力を低圧として２回目のプラズマ処理を行った被処理基板において、処理容器から搬出した後のドーズ量を測定すると、１．９８Ｅ＋１５（ａｔｏｍｓ／ｃｍ２）であった。なお、プラズマドーピングにおけるプロセス条件としては、上記と同じである。すなわち、マイクロ波電力を３ｋＷ、ＲＦバイアス電力を４５０Ｗ、供給するガスとして、ＰＨ３の割合を全体の０．７％としたＰＨ３とＨｅとの混合ガスのガス流量を２８ｓｃｃｍ、Ｈｅガスのガス流量を９７２ｓｃｃｍとし、ドーピング時間を４０秒、処理容器内の圧力を１５０ｍＴｏｒｒとしている。そして、処理容器内の圧力を第二の圧力、すなわち、被処理基板Ｗにドーピングを行ったときの圧力よりも低い圧力に制御して、発生させたマイクロ波プラズマによる被処理基板Ｗのプラズマ処理を行った。２回目のプラズマ処理におけるプロセス条件としては、マイクロ波電力を３ｋＷ、ＲＦバイアス電力を４５０Ｗ、供給するガスとして、ＰＨ３の割合を全体の０．７％としたＰＨ３とＨｅとの混合ガスのガス流量を１４ｓｃｃｍ、Ｈｅガスのガス流量を９７２ｓｃｃｍとし、プラズマ処理時間を２０秒、処理容器内の圧力を７５ｍＴｏｒｒとしている。
そして、この２回目のプラズマ処理を行った被処理基板を、上記した２回目のプラズマ処理を行わなかった場合と同様に、ＤＨＦに２０秒間浸漬させた。その後、再びドーズ量を測定すると、１．３９Ｅ＋１５（ａｔｏｍｓ／ｃｍ２）であった。すなわち、２９．８％程度のドーズ量の低減で抑えられた。
このように、被処理基板Ｗに上記したプラズマ処理を行った後に、処理容器内の圧力を、被処理基板Ｗにプラズマ処理を行ったときの圧力よりも低い圧力に制御して、発生させたプラズマによる被処理基板Ｗのプラズマ処理を行ってもよい。これによると、ドーピングにより注入したドーパントの脱離を抑制することができる。なお、高温の熱処理等、アニール処理を行うことにより、洗浄工程における注入したドーパントの脱離の抑制を行ってもよい。しかし、プロセス条件により、ドーピング後のアニール処理が行えない場合やアニール処理時間をできるだけ短くしたい場合には、上記した図１１に示す構成を用いてもよい。ここで、プラズマ処理を行う際の処理容器内の圧力については、上記した場合においては、１５０ｍＴｏｒｒよりも低い圧力であってよく、１００ｍＴｏｒｒ未満でもよい。また、上記した２回目のプラズマ処理を行う際に供給するガスとしては、ＰＨ３を含まないガスを用いることにしてもよい。
図１２は、被処理基板に対してＤＨＦによる洗浄処理を行った際のＳｉ（シリコン）の２ｐ３／２スペクトルの波形成分を示すグラフ（ＸＰＳによる分析結果）を示す。ＸＰＳ分析については、Ｘ線源としてＡｌＫα（１４８６．６ｅＶ）を使用し、光電子脱出角度（ＴＯＡ）を５０°とした。なお、Ｓｉの２ｐ３／２スペクトルは、Ｓｉ２ｐスペクトルからスピン軌道１／２の成分を差し引いたものである。図１２中、紙面左側の棒グラフは、２回目のプラズマ処理を行わなかった被処理基板を示し、紙面中央側の棒グラフは、２回目のプラズマ処理を行った後の被処理基板を示し、紙面右側の棒グラフは、２回目のプラズマ処理を行った後ＤＨＦで洗浄した後の被処理基板を示している。図１２中の領域Ｓ１は、Ｓｉ−Ｈ結合のピークを示し、領域Ｓ２は、Ｓｉ１＋軌道のピークを示し、領域Ｓ３は、Ｓｉ２＋軌道のピークを示し、領域Ｓ４は、Ｓｉ３＋軌道のピークを示し、領域Ｓ５は、Ｓｉ４＋軌道のピークを示す。なお、Ｓｉ１＋、Ｓｉ２＋、Ｓｉ３＋、Ｓｉ４＋はそれぞれ、Ｓｉ３−Ｓｉ−Ｏ、Ｓｉ２−Ｓｉ−Ｏ２、Ｓｉ−Ｓｉ−Ｏ３、Ｏ２−Ｓｉ−Ｏ２結合の存在を示すと考えられる。なお、酸素の存在は、自然酸化膜によるものと推測される。
図１２を参照して、２回目のプラズマ処理を行わなかった場合には、領域Ｓ２〜領域Ｓ５は存在するものの、領域Ｓ１は表れず、Ｓｉ−Ｈ結合を含んでいないことが把握できる。これに対し、２回目のプラズマ処理を行った場合には、全ての領域Ｓ１〜領域Ｓ５が表れており、Ｓｉ−Ｈ結合が含まれていることが把握できる。また、２回目のプラズマ処理を行った後ＤＨＦで洗浄した場合には、領域Ｓ１で表されるＳｉ−Ｈ結合のピーク面積量が減少している。そうすると、このＳｉ−Ｈ結合の存在が、ドーパントの脱離の抑制に寄与していると考えられる。
図１３は、Ｐ（リン）の２ｐスペクトルのピーク面積の減少率とＳｉ（シリコン）の２ｐスペクトルのＳｉ−Ｓｉ結合で規格化したＳｉ−Ｈ結合のピーク面積比との関係を示すグラフである。縦軸は、Ｐの２ｐスペクトルのピーク面積の減少率を示し、横軸は、Ｓｉの２ｐスペクトルのＳｉ−Ｓｉ結合で規格化したＳｉ−Ｈ結合のピーク面積比を示す。
図１３を参照して、シリコンの２ｐスペクトルのＳｉ−Ｈ結合のピーク面積をシリコン基板のピーク面積で規格化した値が０であると、Ｐの２ｐスペクトルのピーク面積の減少率が８０％と高い値である。このような値については、注入したドーパントの脱離が比較的多いものである。これに対し、シリコンの２ｐスペクトルのＳｉ−Ｈ結合のピーク面積をシリコン基板のピーク面積で規格化した値が０．１以上であると、Ｐの２ｐスペクトルのピーク面積の減少率が２０％程度に抑制できる。このような値については、注入したドーパントの脱離が比較的少ないものである。したがって、半導体素子においては、シリコンの２ｐスペクトルのＳｉ−Ｈ結合のピーク面積をシリコン基板のピーク面積で規格化した値を、０．１以上としてもよい。
すなわち、この発明の他の実施形態に係る半導体素子は、シリコンの２ｐスペクトルのＳｉ−Ｈ結合のピーク面積をシリコン基板のピーク面積で規格化した値が、０．１以上であってよい。
なお、上記の実施の形態においては、ドーピングガスとして、ＰＨ３を含むガスを用いることとしたが、これに限らず、ドーピングガスは、Ｂ２Ｈ６、ＰＨ３、ＡｓＨ３、ＧｅＨ４、ＣＨ４、ＮＨ３、ＮＦ３、Ｎ２、ＨＦ、およびＳｉＨ４からなる群から選択される少なくとも一種のガスを含むよう構成してもよい。すなわち、Ａｓ（ヒ素）やＣ（炭素）をドーピングする際にも有効に用いられるものである。
また、上記の実施の形態においては、プラズマ励起用の不活性ガスは、Ｈｅを用いることとしたが、これに限らず、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅからなる群から選択される少なくとも一種のガスを含むよう構成してもよい。
なお、上記の実施の形態においては、半導体素子として、ＦｉｎＦＥＴ型半導体素子の場合について説明したが、これに限らず、ＭＯＳ型半導体素子の場合についても適用される。図１４は、この発明のさらに他の実施形態に係るＭＯＳ型半導体素子の一部を示す概略断面図である。なお、図１４に示すＭＯＳ型半導体素子において、導電層をハッチングで示している。
図１４によれば、ＭＯＳ型半導体素子８１には、シリコン基板８２上に、素子分離領域８３、ｐ型ウェル８４ａ、ｎ型ウェル８４ｂ、高濃度ｎ型不純物拡散領域８５ａ、高濃度ｐ型不純物拡散領域８５ｂ、ｎ型不純物拡散領域８６ａ、ｐ型不純物拡散領域８６ｂ、およびゲート酸化膜８７が形成されている。ゲート酸化膜８７を間に挟むように形成される高濃度ｎ型不純物拡散領域８５ａのいずれか一方、およびゲート酸化膜８７を間に挟むように形成される高濃度ｐ型不純物拡散領域８５ｂのいずれか一方は、ドレインとなり、他方はソースとなる。
また、ゲート酸化膜８７の上には、導電層となるゲート電極８８が形成されており、ゲート電極８８の側部には、絶縁膜となるゲート側壁部８９が形成される。さらに、上記したゲート電極８８等が形成されたシリコン基板８２の上には、絶縁膜９１が形成される。絶縁膜９１には、高濃度ｎ型不純物拡散領域８５ａおよび高濃度ｐ型不純物拡散領域８５ｂに接続してコンタクトホール９２が形成され、コンタクトホール９２内には穴埋め電極９３が形成される。さらにその上に導電層となるメタル配線層９４が形成される。さらに、絶縁層となる層間絶縁膜（図示せず）および導電層となるメタル配線層を交互に形成し、最後に外部との接点となるパッド（図示せず）を形成する。このようにＭＯＳ型半導体素子８１が形成されている。
この発明の他の実施形態に係るＭＯＳ型半導体素子８１は、ｎ型不純物拡散領域８６ａ、およびｐ型不純物拡散領域８６ｂにおいて、上記したプラズマドーピング装置によって、ドーピングすることにより形成されている。具体的には、例えば、ｎ型不純物拡散領域８６ａにおいて、ドーピングガスとしてＢ２Ｈ６ガスが用いられ、ドーパントとしてＢ（ボロン：ホウ素）が注入されている。このような領域においては、極浅接合の形成が要求され、接合耐圧や接合リークの低減が求められている。ここで、上記した構成によるプラズマドーピングによると、被処理基板へのダメージの軽減と、高いコンフォーマリティの実現を図ることができる。
次に、上記したプラズマドーピング装置３１を用いて行うプラズマドーピングについて、Ａｓ（ヒ素）をドーパントとして注入する場合について説明する。なお、上記したプラズマドーピング装置３１の構成についてさらに説明すると、プラズマドーピング装置３１に備えられる第一のガス供給部４６は、１つのガス供給孔３０が設けられているだけであるのに対し、第二のガス供給部４７は、合計２４個のガス供給孔５０が設けられている。２４個のガス供給孔５０は、周方向に等しい間隔を開けて設けられている。なお、本願明細書において、ガス供給孔３０から供給されるガスをセンターガス、複数のガス供給孔５０から供給されるガスをエッジガスという場合がある。また、ここでは、センターガスとエッジガスについては、同じガス組成のものが供給される。
ドーピングを行った後には、ランプアニール処理等の熱処理がなされる。そうすると、シリコン基板に注入されたドーパントが活性化され、シリコン基板の表面抵抗値、いわゆる被処理基板のシート抵抗値が低下する。このようにして、シリコン基板の電気的特性をより良好にする。なお、このようなシート抵抗値については、被処理基板の各位置において、等しいことが望まれる。すなわち、シート抵抗値については、高い面内均一性が求められる。
ここで、シリコン基板に対してＡｓ（ヒ素）をドーピングする場合について考える。Ａｓをドーパントとして注入する際には、例えば、ＡｓＨ３を含むドーパントガスが用いられる。一般的な傾向として、ドーピングにより注入されるドーズ量、すなわち、注入される原子の数を増加させるに従い、アニール処理後のシート抵抗値が低下する。しかし、ドーパントがＡｓである場合、所定量までの増加に対しては、これに応じてシート抵抗値が低下するが、所定量を超えると、逆にシート抵抗値が上昇する。このようなシート抵抗値の逆転現象は、ドーパントがＡｓの場合に顕著に見られる。
これについて、さらに詳しく説明する。図１５および図１６は、ドーピングガスの流量を変更した場合における被処理基板Ｗの位置とシート抵抗値との関係を示すグラフである。図１５および図１６において、縦軸は、シート抵抗値（Ω／ｃｍ２）を示し、横軸は、被処理基板Ｗにおける位置（ｍｍ）を示す。横軸の中央において示す数値の０は円板状の被処理基板Ｗの中心を指し、横軸の左右に遠ざかるに従い、円板状の被処理基板Ｗの端部に近づくものである。この場合、直径が３００ｍｍの被処理基板Ｗを用いているため、横軸は、−１５０ｍｍ〜（＋）１５０ｍｍの値を示すこととなる。なお、図１５は、縦軸の範囲が広く、０〜１４０００Ω／ｃｍ２の範囲を示すものであり、図１６は、縦軸の範囲が狭く、０〜５００Ω／ｃｍ２の範囲を示すものである。
図１５および図１６中、黒菱形印および実線９５ａは、ドーピングガスの流量が１４ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ．）の場合を示し、黒四角印および実線９５ｂは、ドーピングガスの流量が２４ｓｃｃｍの場合を示し、白抜き菱形印および実線９５ｃは、ドーピングガスの流量が３４ｓｃｃｍの場合を示し、黒三角印および実線９５ｄは、ドーピングガスの流量が４９ｓｃｃｍの場合を示し、黒丸印および実線９５ｅは、ドーピングガスの流量が６１ｓｃｃｍの場合を示し、白抜き三角印および実線９５ｆは、ドーピングガスの流量が７３ｓｃｃｍの場合を示し、白丸印および実線９５ｇは、ドーピングガスの流量が９８ｓｃｃｍの場合を示す。なお、いずれか一方のグラフのみに具体的に表されているものもある。
ここで、ドーピングガスについては、ＡｓＨ３／Ｈｅの混合ガスをＨｅで希釈したものが用いられる。具体的には、ＡｓＨ３／Ｈｅ＝６１／９３９の流量比で混合した混合ガスを、Ｈｅで希釈し、全体の総流量として、１０００ｓｃｃｍの流量のガスが処理容器３２内に流れるように、ガス供給部３３によりガスが供給される。すなわち、上記したドーピングガスが１４ｓｃｃｍの場合とは、ＡｓＨ３／Ｈｅ：Ｈｅの割合が、１４ｓｃｃｍ：９８６ｓｃｃｍということになる。
なお、この場合の他のプロセス条件としては、マイクロ波電力を３ｋＷ、バイアス電力を４５０Ｗ、処理容器３２内の圧力を１５０ｍＴｏｒｒ、処理時間を４０秒、センターガスとエッジガスとの流量比を２０／８０、誘電体窓３６の下面４８から保持台３４の上面までの距離を１３５ｍｍとしている。また、ドーピング処理後のランプアニール処理について、１０５０℃で１２０秒の処理をしている。なお、シート抵抗値の測定については、４探針測定器を用いている。
まず、図１５を参照して、縦軸の範囲を広く見た場合、ドーピングガスの流量が１４ｓｃｃｍの場合は、被処理基板Ｗの中央と端部側とで、シート抵抗値が大きく異なる傾向が見られるが、全体的に見て、ドーピングガスの流量が増加するに従い、シート抵抗値が低下する傾向にある。しかし、図１６を参照して、縦軸の範囲を狭く見た場合、特に被処理基板Ｗの中央において、この現象が逆転している。具体的には、ドーピングガスの流量が４９ｓｃｃｍの場合と比較して、ドーピングガスの流量が６１ｓｃｃｍの場合、シート抵抗値が−２５ｍｍ〜２５ｍｍの範囲に亘って、シート抵抗値が大きくなっている。この傾向は、ドーピングガスの流量が多くなるに従って顕著となり、ドーピングガスの流量が９８ｓｃｃｍの場合、シート抵抗値が−５０ｍｍ〜５０ｍｍの範囲に亘って、シート抵抗値が大きくなっている。
この現象は、図１７に示すグラフを見ても把握できる。図１７は、ドーピングガスのうちのＡｓＨ３の流量とシート抵抗値との関係を示すグラフである。図１７において、縦軸は、シート抵抗値（Ω／ｃｍ２）を示し、横軸は、ＡｓＨ３の流量（ｓｃｃｍ）を示す。図１７中の黒菱形印および実線９６ａは、被処理基板Ｗの中心の位置における測定を示し、黒四角印および実線９６ｂは、被処理基板Ｗの各位置を測定した平均値を示す。図１７を参照して、ＡｓＨ３の流量が増加するにつれ、シート抵抗値の平均値は減少していく傾向にある。しかし、被処理基板Ｗの中心の位置においては、ＡｓＨ３の流量が増加するにつれ、ＡｓＨ３の流量がおおよそ０．３５ｓｃｃｍまでは減少傾向にあるが、ＡｓＨ３の流量がおおよそ０．５ｓｃｃｍからは上昇している。
このような現象については、以下のことが考えられる。すなわち、所定量のドーズ量までは、Ａｒの原子がドーピング被対象物である被処理基板、すなわち、シリコン基板に打ち込まれ、各々のＡｒ原子が単独でシリコン基板中に存在することになる。そして、後のアニール処理により、各々のＡｒの原子が活性化され、その結果、シート抵抗値の低下に寄与することになる。しかし、所定量のドーズ量以上となると、打ち込まれたＡｒの原子がシリコン基板中において結合し、クラスター化する。クラスター化されたＡｒの原子群については、後にアニール処理を行ったとしても、活性化されない。その結果、このクラスター化されたＡｒ原子群は、シート抵抗値の低下に寄与することはなく、むしろ活性化されない多数のクラスター化されたＡｒ原子群の存在により、シート抵抗値の上昇を招くものと考えられる。
このような現象については、電気的特性に関する以下の点から好ましくない。まず、被処理基板Ｗの面内均一性の悪化が挙げられる。具体的には、上記した例に示す通り、ドーピングガスの流量を増加させていくに従い、被処理基板Ｗのうち、中心と端部側とでシート抵抗値が大きく異なる現象が生ずることになる。また、適切なプロセス条件の構築の困難性も挙げられる。すなわち、シート抵抗値の低下を狙ってドーズ量の増加を図るべく、ドーピングガスの流量を多くしても、シート抵抗値の低下どころか、逆にシート抵抗値の上昇を招くおそれがある。
このようなＡｓをドーパントとして注入する場合、得られるシリコン基板の良好な電気的特性を確保する観点から、シート抵抗値の最小の値を狙って、適切な量のドーピングガスを供給する必要がある。すなわち、多すぎず、少なすぎず、Ａｓをドーパントとして注入する場合に得られる最小のシート抵抗値を狙った適切なドーズ量をシリコン基板に打ち込むべく、ドーピングガスを供給する必要がある。また、できるだけ、シート抵抗値における面内均一性を高くすることが望ましい。
ここで、Ａｓをドーパントとして注入する場合について、電気的特性を良好にするために、以下の構成とする。すなわち、本願発明者らは、Ａｓをドーパントとして注入する際の上記した課題を見出し、鋭意検討の結果、Ａｓ原子によるドーピングを行う際のＡｓ原子の供給数に大きく影響を及ぼすＡｓ原子の流束（Ｆｌｕｘ（フラックス））について着目した。そして、以下の関係を導き出した。すなわち、５．０Ｅ＋１３（ｍ−２・秒−１）＜被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１＜１．０Ｅ＋１４（ｍ−２・秒−１）の関係を具備すれば、Ａｓをドーパントとして注入した際に、良好な電気的特性を図ることができると共に、面内均一性を高く維持することができることを導出した。換言すれば、被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１について、１秒当たり、かつ、１平方メートル当たり、５．０Ｅ＋１３個よりも多く、１．０Ｅ＋１４個よりも少ない数のＡｓ原子をドーピングガスとして供給すれば、クラスター化を引き起こさない程度であって、できるだけ多くのＡｓ原子をドーパントとして打ち込むことができ、その結果、良好な電気的特性を図ることができると共に、面内均一性を高く維持することができると考えた。
すなわち、この発明の他の実施形態に係るプラズマドーピング方法は、被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、処理容器内に配置された保持台上に被処理基板を保持し、処理容器内にＡｓ（ヒ素）を含むドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて処理容器内にプラズマを発生させ、処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満とし、かつ、５．０Ｅ＋１３（ｍ−２・秒−１）＜被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１＜１．０Ｅ＋１４（ｍ−２・秒−１）の関係を具備するようにして、被処理基板にプラズマ処理を行う。
ここで、下限値である５．０Ｅ＋１３（ｍ−２・秒−１）については、必要とされるドーズ量（５Ｅ＋１５（ａｔｏｍｓ／ｃｍ２））以上のドーズ量が得られるプロセス条件を用いて、２次元のプラズマ分布シミュレーションを行って得られた結果から算出されたものである。上限値である１．０Ｅ＋１４（ｍ−２・秒−１）については、Ａｓ原子がクラスター化せずに十分に低いシート抵抗値（３００Ω／ｃｍ２）が得られるプロセス条件を用いて、２次元のプラズマ分布シミュレーションを行って得られた結果から算出されたものである。
この場合、供給するバイアス電力の範囲については、２５０（Ｗ）〜６５０（Ｗ）の範囲とすることが好ましい。
なお、プラズマドーピングにおける処理容器３２内の圧力を１００（ｍＴｏｒｒ）〜１５０（ｍＴｏｒｒ）の範囲内に設定した場合については、被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１について、７．０Ｅ＋１３（ｍ−２・秒−１）＜Ａｓ原子の流束Ｆ１＜９．０Ｅ＋１３（ｍ−２・秒−１）の関係を具備することが好ましい。
すなわち、処理容器内の圧力を１００ｍＴｏｒｒ以上１５０ｍＴｏｒｒ未満とし、かつ、７．０Ｅ＋１３（ｍ−２・秒−１）＜被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１＜９．０Ｅ＋１３（ｍ−２・秒−１）の関係を具備するようにして、被処理基板にプラズマ処理を行うよう構成してもよい。
図１８は、センターガスとエッジガスの流量比を変更した場合における被処理基板Ｗの位置とシート抵抗値との関係を示すグラフである。縦軸は、シート抵抗値（Ω／ｃｍ２）を示し、横軸は、被処理基板Ｗにおける位置（ｍｍ）を示す。横軸については、図１５および図１６の横軸と同じである。縦軸についても、抵抗値の範囲は異なるが、図１５および図１６の縦軸と同じである。図１８中、黒菱形印および実線９７ａは、センターガス／エッジガス＝７０／３０の流量比の場合を示し、黒四角印および実線９７ｂは、センターガス／エッジガス＝５０／５０の流量比の場合を示し、白抜き四角印および実線９７ｃは、センターガス／エッジガス＝３０／７０の流量比の場合を示し、黒三角印および実線９７ｄは、センターガス／エッジガス＝２０／８０の流量比の場合を示し、黒丸印および実線９７ｅは、センターガス／エッジガス＝１０／９０の流量比の場合を示す。
また、図１９は、センターガス／エッジガス＝７０／３０の流量比の場合のシート抵抗値の分布を示す図である。図２０は、センターガス／エッジガス＝５０／５０の流量比の場合のシート抵抗値の分布を示す図である。図２１は、センターガス／エッジガス＝３０／７０の流量比の場合のシート抵抗値の分布を示す図である。図２２は、センターガス／エッジガス＝２０／８０の流量比の場合のシート抵抗値の分布を示す図である。図２３は、センターガス／エッジガス＝１０／９０の流量比の場合のシート抵抗値の分布を示す図である。ここで、シート抵抗値については、大きく４つの領域９８ａ、９８ｂ、９８ｃ、９８ｄで区切っている。領域９８ａ、９８ｂ、９８ｃ、９８ｄの順に、抵抗値が高い状態を示している。なお、その他のプロセス条件、およびアニール条件については、図１５および図１６に示した場合と同様である。また、これらのシート抵抗値については、実験で得られたものを各ドットの位置において４探針測定器（ナプソン株式会社製）で測定し、二次元分布の一部を抜き出して、大きく４つの領域の分布となるよう描画ソフトで描画したものである。
図１８〜図２３を参照して、センターガスとエッジガスとの流量比について、センターガスの割合が少なく、エッジガスの割合が多くなるほど、シート抵抗値が減少すると共に、面内均一性が高くなっていることが把握できる。すなわち、センターガスの割合を少なく、エッジガスの割合を多くして、上記した被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１について、７．０Ｅ＋１３（ｍ−２・秒−１）よりも多く、９．０Ｅ＋１３（ｍ−２・秒−１）よりも少ない範囲に近づけることにより、電気的特性を良好にすることができる。また、面内均一性を高くすることもできる。
なお、Ａｓをドーパントとして注入した際に、良好な電気的特性を図ることができると共に、面内均一性を高く維持するに際し、希釈ガスとして水素を微量添加してもよい。
図２４および図２５は、希釈ガスとして水素（Ｈ２）を添加した場合における被処理基板Ｗの位置とシート抵抗値との関係を示すグラフである。図２４および図２５において、縦軸および横軸は、図１５および図１６に示す場合と同様に、シート抵抗値（Ω／ｃｍ２）を示し、横軸は、被処理基板Ｗにおける位置（ｍｍ）を示す。なお、図２４は、縦軸の範囲が広く、０〜３０００Ω／ｃｍ２の範囲を示すものであり、図２５は、縦軸の範囲が狭く、０〜２００Ω／ｃｍ２の範囲を示すものである。
図２４および図２５中、黒菱形印および実線９９ａは、ガスの総流量を１０００ｓｃｃｍとした場合の水素ガスの流量が１ｓｃｃｍの場合を示し、黒四角印および実線９９ｂは、水素ガスの流量が２．５ｓｃｃｍの場合を示し、白抜き菱形印および実線９９ｃは、水素ガスの流量が５ｓｃｃｍの場合を示し、黒三角印および実線９９ｄは、水素ガスの流量が１０ｓｃｃｍの場合を示し、黒丸印および実線９９ｅは、水素ガスの流量が２５ｓｃｃｍの場合を示す。なお、いずれか一方のグラフのみに具体的に表されているものもある。
図２４および図２５を参照して、水素ガスの流量が１ｓｃｃｍの場合、および２．５ｓｃｃｍの場合、シート抵抗値が低下すると共に、面内均一性が向上する。したがって、全体の総流量を１０００ｓｃｃｍとした場合に、全体の総流量に対し、１ｓｃｃｍ以上２．５ｓｃｃｍ以下の水素を供給することにより、より電気的特性が良好になり、面内均一性も向上する。この場合、被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１については、９．０Ｅ＋１３（ｍ−２・秒−１）＜Ａｓ原子の流束Ｆ１＜４．０Ｅ＋１４（ｍ−２・秒−１）の関係を具備することが好ましい。
すなわち、ドーピングガスおよびプラズマ励起用の不活性ガスの総流量を１０００ｓｃｃｍとしたとき、水素ガスを１ｓｃｃｍ以上２．５ｓｃｃｍ以下の流量で供給し、被処理基板にプラズマ処理を行うよう構成してもよい。
なお、上記の実施の形態においては、被処理基板としてシリコン基板を用いることとしたが、これに限らず、例えば、層間膜におけるドーピングを行う際にも、十分に適用できるものである。
また、上記の実施の形態においては、スロットアンテナ板を用いたラジアルラインスロットアンテナを用いたマイクロ波によりプラズマ処理を行うこととしたが、これに限らず、くし型のアンテナ部を有し、マイクロ波によりプラズマを生成するプラズマドーピング装置やスロットからマイクロ波を放射しプラズマ生成するプラズマドーピング装置を用いてもよい。
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示した実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
１１，６１，７１，７６ ＦｉｎＦＥＴ型半導体素子、１２，６２，７３，７８，８２ シリコン基板、１３，６３ 表面、１４，６４，６５，７２，７７ フィン、１５ ゲート、１６ ソース、１７ ドレイン、２８ 制御部、２９ 温度調整機構、３１ プラズマドーピング装置、３２ 処理容器、３３，４６，４７ ガス供給部、３４ 保持台、３５ マイクロ波発生器、３６ 誘電体窓、３７ スロットアンテナ板、３８ 誘電体部材、３９ プラズマ発生機構、４０ スロット孔、４１ 底部、４２ 側壁、４３ 排気孔、４４ 蓋部、４５ Ｏリング、４８ 下面、４９ ガス供給系、３０，５０ ガス供給孔、５１ 筒状支持部、５２ 冷却ジャケット、５３ マッチング、５４ モード変換器、５５ 導波管、５６ 同軸導波管、５７ 凹部、５８ 高周波電源、５９ マッチングユニット、６０ 循環路、６６，６７，６９ 側壁、６８ 上壁、７０ 領域、７４，７９ フォトレジスト層、７５ 点線、８０ プラズマ拡散領域、８１ ＭＯＳ型半導体素子、８３ 素子分離領域、８４ａ ｐ型ウェル、８４ｂ ｎ型ウェル、８５ａ 高濃度ｎ型不純物拡散領域、８５ｂ 高濃度ｐ型不純物拡散領域、８６ａ ｎ型不純物拡散領域、８６ｂ ｐ型不純物拡散領域、８７ ゲート酸化膜、８８ ゲート電極、８９ ゲート側壁部、９１ 絶縁膜、９２ コンタクトホール、９３ 穴埋め電極、９４ メタル配線層、９５ａ，９５ｂ，９５ｃ，９５ｄ，９５ｅ，９５ｆ，９５ｇ，９６ａ，９６ｂ，９７ａ，９７ｂ，９７ｃ，９７ｄ，９７ｅ，９９ａ，９９ｂ，９９ｃ，９９ｄ，９９ｅ 実線、９８ａ，９８ｂ，９８ｃ，９８ｄ 領域。

Claims (23)

  1. 被処理基板にドーパントを注入してドーピングを行うプラズマドーピング装置であって、
    その内部で被処理基板にドーパントを注入させる処理容器と、
    前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給するガス供給部と、
    前記処理容器内に配置され、その上で前記被処理基板を保持する保持台と、
    マイクロ波を用い、前記処理容器内にプラズマを発生させるプラズマ発生機構と、
    前記処理容器内の圧力を調整する圧力調整機構と、
    前記プラズマドーピング装置を制御する制御部とを備え、
    前記制御部は、前記処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満とするよう前記圧力調整機構を制御して、前記プラズマ発生機構により発生させたプラズマにより前記被処理基板にプラズマ処理を行う、プラズマドーピング装置。
  2. 前記制御部は、前記処理容器内の圧力を４５０ｍＴｏｒｒ以下とするよう前記圧力調整機構を制御する、請求項１に記載のプラズマドーピング装置。
  3. 前記制御部は、前記処理容器内の圧力を１５０ｍＴｏｒｒ以上２５０ｍＴｏｒｒ以下とするよう前記圧力調整機構を制御する、請求項１または２に記載のプラズマドーピング装置。
  4. 前記制御部は、前記被処理基板にプラズマ処理を行った後に、前記処理容器内の圧力を、前記被処理基板にプラズマ処理を行ったときの圧力よりも低い圧力に制御して、発生させた前記プラズマによる前記被処理基板のプラズマ処理を行う、請求項１〜３のいずれかに記載のプラズマドーピング装置。
  5. 前記被処理基板にプラズマ処理を行ったときの圧力よりも低い圧力は、１００ｍＴｏｒｒ未満である、請求項４に記載のプラズマドーピング装置。
  6. 前記ドーピングガスは、Ｂ２Ｈ６、ＰＨ３、ＡｓＨ３、ＧｅＨ４、ＣＨ４、ＮＨ３、ＮＦ３、Ｎ２、ＨＦ、およびＳｉＨ４からなる群から選択される少なくとも一種のガスを含む、請求項１〜５のいずれかに記載のプラズマドーピング装置。
  7. 前記プラズマ励起用の不活性ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅからなる群から選択される少なくとも一種のガスを含む、請求項１〜６のいずれかに記載のプラズマドーピング装置。
  8. 前記プラズマ発生機構は、プラズマ励起用のマイクロ波を発生させるマイクロ波発生器と、前記マイクロ波発生器により発生させたマイクロ波を前記処理容器内へ透過させる誘電体窓と、複数のスロット孔が設けられており、前記マイクロ波を前記誘電体窓に放射するスロットアンテナ板とを含む、請求項１〜７のいずれかに記載のプラズマドーピング装置。
  9. 前記プラズマ発生機構により発生させるプラズマは、ラジアルラインスロットアンテナにより生成される、請求項８に記載のプラズマドーピング装置。
  10. 被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、
    処理容器内に配置された保持台上に被処理基板を保持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、前記処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として、前記被処理基板にプラズマ処理を行う、プラズマドーピング方法。
  11. 前記処理容器内の圧力を４５０ｍＴｏｒｒ以下として、前記被処理基板にプラズマ処理を行う、請求項１０に記載のプラズマドーピング方法。
  12. 前記処理容器内の圧力を１５０ｍＴｏｒｒ以上２５０ｍＴｏｒｒ以下として、前記被処理基板にプラズマ処理を行う、請求項１０または１１に記載のプラズマドーピング方法。
  13. 前記被処理基板にプラズマ処理を行った後に、前記処理容器内の圧力を、前記被処理基板にプラズマ処理を行ったときの圧力よりも低い圧力に制御して、発生させた前記プラズマによる前記被処理基板のプラズマ処理を行う、請求項１０〜１２のいずれかに記載のプラズマドーピング方法。
  14. 前記被処理基板にプラズマ処理を行ったときの圧力よりも低い圧力は、１００ｍＴｏｒｒ未満である、請求項１３に記載のプラズマドーピング方法。
  15. 前記ドーピングガスは、Ｂ２Ｈ６、ＰＨ３、ＡｓＨ３、ＧｅＨ４、ＣＨ４、ＮＨ３、ＮＦ３、Ｎ２、ＨＦ、およびＳｉＨ４からなる群から選択される少なくとも一種のガスを含む、請求項１０〜１４のいずれかに記載のプラズマドーピング方法。
  16. 前記プラズマ励起用の不活性ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅからなる群から選択される少なくとも一種のガスを含む、請求項１０〜１５のいずれかに記載のプラズマドーピング方法。
  17. マイクロ波を用いて発生させるプラズマは、ラジアルラインスロットアンテナにより生成される、請求項１０〜１６のいずれかに記載のプラズマドーピング方法。
  18. 被処理基板にドーパントを注入して製造される半導体素子の製造方法であって、
    処理容器内に配置された保持台上に被処理基板を保持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、前記処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として、前記被処理基板にプラズマ処理を行う工程を含む、半導体素子の製造方法。
  19. 被処理基板にドーパントを注入して製造される半導体素子であって、
    処理容器内に配置された保持台上に被処理基板を保持し、前記処理容器内にドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、前記処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満として、前記被処理基板にプラズマ処理を行って製造される、半導体素子。
  20. シリコンの２ｐスペクトルのＳｉ−Ｈ結合のピーク面積をシリコン基板のピーク面積で規格化した値が、０．１以上である、半導体素子。
  21. 被処理基板にドーパントを注入してドーピングを行うプラズマドーピング方法であって、
    処理容器内に配置された保持台上に被処理基板を保持し、前記処理容器内にＡｓ（ヒ素）を含むドーピングガスおよびプラズマ励起用の不活性ガスを供給し、マイクロ波を用いて前記処理容器内にプラズマを発生させ、前記処理容器内の圧力を１００ｍＴｏｒｒ以上５００ｍＴｏｒｒ未満とし、かつ、５．０Ｅ＋１３（ｍ−２・秒−１）＜被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１＜１．０Ｅ＋１４（ｍ−２・秒−１）の関係を具備するようにして、前記被処理基板にプラズマ処理を行う、プラズマドーピング方法。
  22. 前記処理容器内の圧力を１００ｍＴｏｒｒ以上１５０ｍＴｏｒｒ未満とし、かつ、７．０Ｅ＋１３（ｍ−２・秒−１）＜被処理基板に対して垂直な方向に供給するＡｓ原子の流束Ｆ１＜９．０Ｅ＋１３（ｍ−２・秒−１）の関係を具備するようにして、前記被処理基板にプラズマ処理を行う、請求項２１に記載のプラズマドーピング方法。
  23. 前記ドーピングガスおよび前記プラズマ励起用の不活性ガスの総流量を１０００ｓｃｃｍとしたとき、水素を１ｓｃｃｍ以上２．５ｓｃｃｍ以下の流量で供給し、前記被処理基板にプラズマ処理を行う、請求項２１または２２に記載のプラズマドーピング方法。
JP2012220099A 2012-01-13 2012-10-02 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子 Pending JP2013165254A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012220099A JP2013165254A (ja) 2012-01-13 2012-10-02 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
KR1020147018379A KR20140113663A (ko) 2012-01-13 2012-10-19 플라즈마 도핑 장치, 플라즈마 도핑 방법, 반도체 소자의 제조 방법 및 반도체 소자
PCT/JP2012/077130 WO2013105324A1 (ja) 2012-01-13 2012-10-19 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US14/371,609 US20140357068A1 (en) 2012-01-13 2012-10-19 Plasma doping apparatus, plasma doping method, semiconductor device manufacturing method and semiconductor device
TW102101013A TW201349335A (zh) 2012-01-13 2013-01-11 電漿摻雜裝置、電漿摻雜方法、半導體元件之製造方法、以及半導體元件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012004959 2012-01-13
JP2012004959 2012-01-13
JP2012220099A JP2013165254A (ja) 2012-01-13 2012-10-02 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子

Publications (1)

Publication Number Publication Date
JP2013165254A true JP2013165254A (ja) 2013-08-22

Family

ID=48781288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012220099A Pending JP2013165254A (ja) 2012-01-13 2012-10-02 プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子

Country Status (5)

Country Link
US (1) US20140357068A1 (ja)
JP (1) JP2013165254A (ja)
KR (1) KR20140113663A (ja)
TW (1) TW201349335A (ja)
WO (1) WO2013105324A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128108A (ja) * 2013-12-27 2015-07-09 東京エレクトロン株式会社 ドーピング方法、ドーピング装置及び半導体素子の製造方法
JP2016225356A (ja) * 2015-05-27 2016-12-28 東京エレクトロン株式会社 半導体素子の製造方法
JP2022505881A (ja) * 2018-11-01 2022-01-14 アプライド マテリアルズ インコーポレイテッド イオン注入の生産性向上のためのＧｅＨ４／Ａｒプラズマ化学

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150132929A1 (en) * 2012-05-01 2015-05-14 Tokyo Electron Limited Method for injecting dopant into substrate to be processed, and plasma doping apparatus
US9299564B2 (en) * 2012-12-12 2016-03-29 Varian Semiconductor Equipment Associates, Inc. Ion implant for defect control
KR20170095887A (ko) * 2014-12-24 2017-08-23 도쿄엘렉트론가부시키가이샤 도핑 방법, 도핑 장치 및 반도체 소자의 제조 방법
CN107611000B (zh) * 2017-09-21 2018-07-13 北京大学 一种等离子体激励的非高温扩散掺杂装置及方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002502122A (ja) * 1998-02-02 2002-01-22 エス オー イ テク シリコン オン インシュレータ テクノロジース 原子注入による半導体基板のキャビティ形成法
JP2004128210A (ja) * 2002-10-02 2004-04-22 Matsushita Electric Ind Co Ltd プラズマドーピング方法及び装置
WO2008078636A1 (ja) * 2006-12-25 2008-07-03 National University Corporation Tohoku University イオン注入装置およびイオン注入方法
JP2008532262A (ja) * 2005-01-31 2008-08-14 東京エレクトロン株式会社 半導体装置を製造する方法
JP2010147045A (ja) * 2008-12-16 2010-07-01 Tohoku Univ イオン注入装置、イオン注入方法、及び半導体装置
JP2011142238A (ja) * 2010-01-08 2011-07-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6939434B2 (en) * 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002502122A (ja) * 1998-02-02 2002-01-22 エス オー イ テク シリコン オン インシュレータ テクノロジース 原子注入による半導体基板のキャビティ形成法
JP2004128210A (ja) * 2002-10-02 2004-04-22 Matsushita Electric Ind Co Ltd プラズマドーピング方法及び装置
JP2008532262A (ja) * 2005-01-31 2008-08-14 東京エレクトロン株式会社 半導体装置を製造する方法
WO2008078636A1 (ja) * 2006-12-25 2008-07-03 National University Corporation Tohoku University イオン注入装置およびイオン注入方法
JP2010147045A (ja) * 2008-12-16 2010-07-01 Tohoku Univ イオン注入装置、イオン注入方法、及び半導体装置
JP2011142238A (ja) * 2010-01-08 2011-07-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128108A (ja) * 2013-12-27 2015-07-09 東京エレクトロン株式会社 ドーピング方法、ドーピング装置及び半導体素子の製造方法
JP2016225356A (ja) * 2015-05-27 2016-12-28 東京エレクトロン株式会社 半導体素子の製造方法
JP2022505881A (ja) * 2018-11-01 2022-01-14 アプライド マテリアルズ インコーポレイテッド イオン注入の生産性向上のためのＧｅＨ４／Ａｒプラズマ化学
US11450504B2 (en) 2018-11-01 2022-09-20 Applied Materials, Inc. GeH4/Ar plasma chemistry for ion implant productivity enhancement
JP7144610B2 (ja) 2018-11-01 2022-09-29 アプライド マテリアルズ インコーポレイテッド イオン注入の生産性向上のためのＧｅＨ４／Ａｒプラズマ化学

Also Published As

Publication number Publication date
TW201349335A (zh) 2013-12-01
US20140357068A1 (en) 2014-12-04
KR20140113663A (ko) 2014-09-24
WO2013105324A1 (ja) 2013-07-18

Similar Documents

Publication Publication Date Title
WO2013105324A1 (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US9472404B2 (en) Doping method, doping apparatus and method of manufacturing semiconductor device
KR100945770B1 (ko) 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체
KR101163276B1 (ko) 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
JP2005150637A (ja) 処理方法及び装置
US11264460B2 (en) Vertical transistor fabrication for memory applications
TW201601221A (zh) 針對半導體元件應用之先進３ｄ特徵的製造所用之轉換製程
TWI416627B (zh) A plasma oxidation treatment method and a plasma processing apparatus
JP2012516577A (ja) 半導体デバイス上に共形酸化物層を形成するための方法
JP2013534712A (ja) プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
US9252011B2 (en) Method for forming a layer on a substrate at low temperatures
US9029249B2 (en) Plasma doping apparatus and plasma doping method
JP5097538B2 (ja) プラズマドーピング方法およびこれに用いられる装置
JP5742810B2 (ja) プラズマドーピング装置、プラズマドーピング方法、および半導体素子の製造方法
WO2016104206A1 (ja) ドーピング方法、ドーピング装置および半導体素子の製造方法
JP2015056499A (ja) 基板処理方法及び基板処理装置
US20160189963A1 (en) Doping method and semiconductor element manufacturing method
JP3578345B2 (ja) 半導体装置の製造方法および半導体装置
JP4964736B2 (ja) プラズマ処理装置
JP2016225356A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160223