CN107611000B - 一种等离子体激励的非高温扩散掺杂装置及方法 - Google Patents

一种等离子体激励的非高温扩散掺杂装置及方法 Download PDF

Info

Publication number
CN107611000B
CN107611000B CN201710857667.7A CN201710857667A CN107611000B CN 107611000 B CN107611000 B CN 107611000B CN 201710857667 A CN201710857667 A CN 201710857667A CN 107611000 B CN107611000 B CN 107611000B
Authority
CN
China
Prior art keywords
layer
plate
plasma
high temperature
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710857667.7A
Other languages
English (en)
Other versions
CN107611000A (zh
Inventor
秦国刚
宿世臣
臧之昊
徐万劲
侯瑞祥
李磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201710857667.7A priority Critical patent/CN107611000B/zh
Publication of CN107611000A publication Critical patent/CN107611000A/zh
Application granted granted Critical
Publication of CN107611000B publication Critical patent/CN107611000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Plasma Technology (AREA)

Abstract

本发明公布了一种等离子体激励的非高温扩散掺杂装置及方法。该装置在真空腔室顶部设置等离子体发生单元和等离子体耦合窗口,在紧挨等离子体耦合窗口下设置平行板腔,平行板腔的上下板暴露于真空腔室中的表面均沉积有掺杂杂质层,下板位于可升降支架上的恒温中空盒上;中空盒裸露的表面镀有防沾污层,但与支架通过绝缘层隔开;真空腔室和支架暴露在真空腔室中的表面覆盖双层内衬材料,内层为绝缘层,外层为防沾污层,该防沾污层连接提供正偏压的直流电压源;待掺杂半导体材料或器件置于平行板腔内。本发明装置结构简单、成本低廉,最大限度降低了非掺杂杂质对待掺半导体材料或器件造成的沾污,大大提高了掺杂的纯净度。

Description

一种等离子体激励的非高温扩散掺杂装置及方法
技术领域
本发明涉及半导体掺杂技术,具体涉及一种平行板腔等离子体激励的非高温扩散掺杂的装置及方法。
背景技术
掺杂工艺是将所需杂质掺入到半导体材料或器件的表面附近特定区域内,到达一定的表面浓度和深度,从而改变半导体材料或器件的物理和化学性能。半导体可以是无机半导体,也可以是有机半导体或有机-无机杂化半导体。利用掺杂工艺,可以制作PN结、场效应晶体管的源漏区,也可以大幅度地改善金属/半导体间欧姆接触。掺入半导体的杂质主要有三类:第一类是能决定导电类型并提供载流子的浅受主杂质或施主杂质(如Si中的B、P、As等);第二类是起复合中心和补偿作用的深能级杂质(如Si中的Au、Pt、Cr等);第三类是改变其特殊物理性质的杂质,例如使其出现铁电性或铁磁性。
目前常用的半导体掺杂技术主要有两种,即高温扩散和离子注入。高温扩散是有近八十年历史的掺杂工艺,并沿用至今。而离子注入是20世纪60年代发展起来的一种在很多方面都优于高温扩散的掺杂工艺,是应用最广泛的主流掺杂工艺。但在离子注入后,为了恢复被高能离子损坏的晶格,必须进行高温退火使晶格复原。因此,这两种技术都涉及到高温处理工艺,所须高温达七八百乃至一千多摄氏度,但高温处理对许多半导体材料特别是半导体器件有危害甚至破坏作用,如果半导体材料或器件不能耐受高温,上述掺杂工艺就往往无法应用。
进入80年代,一种被称作等离子体浸没离子注入(Plasma Immersion IonImplantation)的新的离子注入方法被发展出来,在金属、半导体方面得到应用。等离子体浸没离子注入方法使用时,除被掺样品要置于等离子体中,还要在被掺样品上施加几百伏特或更高的偏置电压,正是利用此高电压,将等离子体中的正离子注入到被掺半导体材料中去。正离子注入会在被掺半导体材料中造成大量缺陷。另外,由于等离子体中的离子密度往往很高,等离子体浸没离子注入常在被掺半导体晶体材料中造成非晶层。若要消除上述缺陷和非晶层,必须使用高温退火。此外,由于被掺半导体材料上加载了高偏置电压,等离子体浸没离子注入的一个缺点是对被掺半导体材料表面有明显的刻蚀作用。
近年来涌现出大量纳米半导体材料和二维材料,半导体器件向纳米尺度发展,有机半导体和有机-无机杂化半导体和器件也有了长足进步,高温对这些材料和器件的破坏作用,大大限制了涉及高温处理的掺杂工艺。鉴于上述需求,本发明人此前提出等离子体激活室温扩散掺杂方法,并已经成功对Si、GaN和GaAs三种半导体进行了多种待掺杂质的等离子体激活室温扩散实验(专利申请号CN201610412679.4和CN201610420343.2及论文Appl.Phys.A(2017)123:393和Appl.Phys.A(2016)122:1013),但目前现有的等离子体装置无法避免等离子体激活的扩散掺杂中非掺杂杂质的污染。
发明内容
本发明的目的在于提供一种结构简单、成本低廉的等离子体激励的非高温扩散掺杂装置,能够最大限度降低掺杂设备中非掺杂杂质的污染,例如:腔壁、支撑台、等离子体耦合窗口中各种杂质对被掺半导体材料或器件的沾污。
本发明的技术方案如下:
一种等离子体激励的非高温扩散掺杂装置,包括真空腔室、等离子体发生单元、支撑台和直流电压源,其特征在于,在真空腔室的顶部设有等离子体耦合窗口,所述等离子体发生单元位于等离子体耦合窗口上方;在真空腔室内,等离子体耦合窗口和支撑台之间设有平行板腔,该平行板腔由相互平行的上板和下板构成,其中:上板紧贴等离子体耦合窗口,下板位于支撑台上,上板和下板暴露于真空腔室中的表面均沉积有掺杂杂质层;所述支撑台包括可升降支架及其上的中空盒,所述中空盒与可升降支架之间电绝缘,下板放置在中空盒上;真空腔室的内表面和可升降支架暴露在真空腔室中的表面覆盖有双层内衬材料,内层为绝缘层,外层为防沾污层,该防沾污层与提供正偏压的直流电压源连接,而与真空腔室的腔壁绝缘;中空盒裸露的表面覆盖有防沾污层,但与可升降支架之间由绝缘层隔开;所述中空盒内部充满由液体循环恒温控制器控制温度的循环液体;所述防沾污层的材料是金属(例如钽)或导电非金属,在等离子体作用下难以扩散掺杂到半导体材料或器件中。。
上述等离子体激励的非高温扩散掺杂装置中,所述中空盒和可升降支架的材料通常为金属。所述中空盒和可升降支架既起到支撑被掺杂半导体材料或器件的作用,又起到调节平行板腔上下两板间距的作用,还起到对被掺杂半导体材料或器件进行温度控制的作用。优选的,所述平行板腔上下板的间距可调范围为3mm~50mm。中空盒中的温控循环液体保证了掺杂在非高温(0-300℃间某一特定温度,精度±1℃)下进行。该循环液体由位于真空腔室外的液体循环恒温控制器控制温度,循环液体选用在温控范围(0-300℃)内稳定性和流动性都好的液体,例如硅油。同时,该掺杂装置还设有监测平行板腔下板温度的温度传感器。所述温度传感器可以是温差电偶,与平行板腔下板靠近中部的位置连接。为提高下板的温度响应速度,还可以增加辅助加热和/或制冷单元对其进行加热和/或制冷。
平行板腔的上下板裸露的表面都沉积了掺杂杂质层,它起到杂质源的作用,同时也防止了上下板基片原子逸出所造成的沾污。对于上板,沉积的掺杂杂质层的厚度为30~100nm,优选为50~80nm;对于下板,沉积的掺杂杂质层的厚度为100~1000nm,优选为200~400nm。
上述等离子体激励的非高温扩散掺杂装置中,所述等离子体耦合窗口优选采用高纯石英制作而成。所述真空腔室还设有工作气体进气口和真空抽气口。
优选的,所述双层内衬材料中的绝缘层的厚度为1~2mm,防沾污层的厚度为300~600nm。所述直流电压源对防沾污层施加≤100V的正偏压,优选为50-100V的正偏压。而中空盒表面的防沾污层与所述双层内衬材料的防沾污层电绝缘,中空盒和下板相连,都为零偏压。
利用本发明的装置可以对各种半导体材料或器件进行等离子体激励的非高温扩散掺杂,最大限度地降低非掺杂杂质对被掺半导体材料或器件造成的沾污。具体方法如下:将被掺杂的半导体材料或器件置于平行板腔的下板上,通常位于中央位置;通过可升降支架调节下板高度,设定合适的平行板腔上下板间距;通过直流电压源对双层内衬材料的防沾污层施加正偏压;对真空腔室抽真空后通入惰性气体,通过等离子体发生单元和等离子体耦合窗口形成等离子体,并通过液体循环恒温控制器控制中空盒内的循环液体温度,使被掺半导体正下方下板部位的温度在0-300℃间某一设定温度,在等离子体激励下实现对被掺杂半导体材料或器件的非高温扩散掺杂。
利用本发明的装置进行等离子体激励的非高温扩散掺杂的条件及参数的典型设置是:
1、真空腔室通入1-100sccm的He、Ar等惰性气体,控制腔室压强为0.01-10Pa范围内的指定值;
2、等离子体发生单元的13.56MHz射频波经激励线圈在真空腔室中形成等离子体,激励功率通常设定在5W-1000W之间;
3、平行板腔上下板间距可调范围为3mm-50mm;
4、双层内衬材料的防沾污层加上正偏压50-100V;
5、平行板腔上下板表面掺杂杂质沉积厚度:30-200nm,优选为40-80nm;
6、平行板腔上下板的电阻率:10-2-103Ω·cm;
7、被掺半导体正下方下板部位的温度控制在0℃-300℃之间一个设定值;
8、双层内衬材料的绝缘层的厚度为1-2mm,防沾污层的厚度为300-600nm。
本发明的等离子体激励的非高温扩散掺杂装置具有如下几个特点:
1、平行板腔由互相平行的上下两板构成。两板间距可调,两板通常为圆形或方形,其线度比实际掺杂时两板的间距大一个量级以上。
2、构成平行板腔的上板通常是在平坦基片的向下一面(包括边缘)上沉积掺杂杂质层而成,而下板是在平坦基片的两面及边缘都沉积掺杂杂质层。基片是平整的半导体片(6英寸或更大),例如硅片。要求沉积的掺杂杂质层致密,基片不能暴露出来。等离子体耦合窗口位于平行板腔中央的上方,其直径(4英寸或更大)小于或等于上下两板的直径。
3、上下板基片上所沉积的掺杂杂质层,不仅可以充当杂质源,还可以阻挡上下板基片中原子的逸出。
4、平行板腔的上板上方紧贴射频输入窗口(即等离子体耦合窗口),下板下方紧贴中空盒。被掺半导体材料或器件置于平行板腔内下板上。
5、在真空腔室中暴露在外,与真空接触的表面都覆盖防沾污层(平行板腔除外)。在等离子体作用下,防沾污层的离子很少能进入等离子体;且在防沾污层上施加50-100V的正偏压,进一步降低了等离子体中正离子对它的轰击。
6、构成两板的基片材料和沉积掺杂杂质层厚度的选择的共同标准是:射频输入能在平行板腔中形成密度和温度都适合的等离子体;而在平行板腔的下方,由于两板的存在,射频被消耗,等离子体的密度和温度都已明显下降,甚至等离子体已不能形成,不能将金属或绝缘体表面的原子撞击出来,而达到尽量降低沾污的目的。如果掺杂杂质为金属,则上板基片上掺杂金属杂质层不能太厚,例如<60nm,否则射频会在掺杂金属杂质层中引起大的涡流而在其下方不能形成等离子体;另外,基片的电阻率也不能低,例如>50Ωcm,以免影响平行板腔中等离子体的形成。如果掺杂杂质为非金属,基片电阻率应选得较低,例如≤1Ωcm,使两板的存在,对射频有足够的衰减作用。从电阻率和直径可选范围都很大以及价格低廉等因素考虑,硅片是好的基片材料的候选者。
因紧贴等离子体输入窗口,平行板腔中,特别是其中间部分,等离子体密度较真空腔室其它地方高得多,将被掺杂半导体材料或器件放置在平行板腔中等离子体密度最高地方,如图1所示,为掺杂的纯净度提供了重要保证。平行板腔上下两板表面沉积的掺杂杂质层起杂质源的作用。在等离子体中的正离子的撞击下,掺杂杂质层中杂质进入等离子体。等离子体中的正离子的撞击又在被掺半导体材料或器件表面引入大量缺陷,激励等离子体中待掺杂质原子非高温下就能扩散进入被掺半导体。
调节等离子体输入功率,下板温度,平行板腔两板间距和工作气体的种类和压力等都可以改变掺杂的表面浓度和深度。为了保证掺杂在要求的非高温(0-300℃间,精度±1℃)下进行,对被掺半导体材料或器件进行了温度可控的测温和恒温设计。
本发明提出的平行板腔等离子体激励的非高温扩散掺杂装置,主要优点在于结构简单、成本低廉,特别是最大限度降低了非掺杂杂质对被掺半导体材料或器件造成的沾污,大大提高了掺杂的纯净度,适用于各种半导体材料和部分完工的半导体器件的非高温扩散掺杂。
附图说明
图1为本发明实施例的平行板腔等离子体激励的非高温扩散掺杂装置的整体结构示意图,其中:1-等离子体发生单元,2-等离子体耦合窗口,3-被掺杂半导体材料或器件,4-绝缘层,5-防沾污钽层,6-中空金属盒(充满温控液体),7-直流电压源(提供50-100V正偏压),8-可升降金属支架、9-接工作气体的管路,10-温差电偶,11-液体循环恒温控制器,12-平行板腔上板,13-平行板腔下板,14-真空腔室,15-真空腔室的金属框,16-接真空系统的管路。
具体实施方式
下面结合附图,通过实施例进一步详细说明本发明。
如图1所示,平行板腔等离子体激励的非高温扩散半导体掺杂的装置包括真空腔室14,等离子体耦合窗口2位于真空腔室14的顶部,等离子体发生单元1位于等离子体耦合窗口2上方。平行板腔上板12下表面镀有掺杂杂质沉积层,上方紧贴等离子体耦合窗口2;平行板腔下板13,上下表面都镀有掺杂杂质沉积层,下方紧贴中空金属盒6。该中空金属盒6与其下方的可升降金属支架8相连。中空金属盒6腔内充满温控液体,通过液体循环恒温控制器11控制其温度在0℃-300℃。掺杂时,被掺杂半导体材料或器件3置于下板13上靠近中央的位置,该处背面连有温差电偶10。在真空腔室14中暴露在外,与真空接触的部分表面覆盖有双层内衬材料,外层为防沾污钽层5,内层为绝缘层4,需要注意的是,中空金属盒6与真空接触的表面只覆盖有防沾污钽层而无绝缘层,隔离中空金属盒6和可升降金属支架8的绝缘层上也没有镀钽。双层内衬材料外层的防沾污钽层5与真空腔室腔壁(地电位)绝缘,通过一个直流电压源7对其施加≤100V的正电压(中空金属盒表面钽层为零偏压)。管路9接工作气体,管路16接真空系统。抽真空后,对真空腔室14通入工作气体,在等离子体发生单元的激励下产生等离子体,实现对被掺杂半导体材料或器件的等离子体激励的非高温扩散掺杂。
图1所示装置中,在中空金属盒6下方的绝缘层上没有镀钽,但由于如下原因,很少发生等离子体正离子对其撞击:1、经过上方多层金属,射频已经被大大消耗,能到达此处的射频已很弱;2、此绝缘层上方狭窄空间存在一横向电场,正离子在这一电场中横向运动,而几乎不会垂直运动撞击绝缘层。
最后需要注意的是,公布实施例的目的在于帮助进一步理解本发明,但是本领域的技术人员可以理解:在不脱离本发明及所附的权利要求的精神和范围内,各种替换和修改都是可能的。因此,本发明不应局限于实施例所公开的内容,本发明要求保护的范围以权利要求书界定的范围为准。

Claims (10)

1.一种等离子体激励的非高温扩散掺杂装置,包括真空腔室、等离子体发生单元、支撑台和直流电压源,其特征在于,在真空腔室的顶部设有等离子体耦合窗口,所述等离子体发生单元位于等离子体耦合窗口上方;在真空腔室内,等离子体耦合窗口和支撑台之间设有平行板腔,该平行板腔由相互平行的上板和下板构成,其中:上板紧贴等离子体耦合窗口,下板位于支撑台上,上板和下板暴露于真空腔室中的表面均沉积有掺杂杂质层;所述支撑台包括可升降支架及其上的中空盒,所述中空盒与可升降支架之间电绝缘,下板放置在中空盒上;真空腔室的内表面和可升降支架暴露在真空腔室中的表面覆盖有双层内衬材料,内层为绝缘层,外层为防沾污层,该防沾污层与提供正偏压的直流电压源连接,而与真空腔室的腔壁绝缘;中空盒裸露的表面覆盖有防沾污层,但与可升降支架之间由绝缘层隔开;所述中空盒内部充满由液体循环恒温控制器控制温度的循环液体;所述防沾污层的材料是金属或导电非金属,在等离子体作用下难以扩散掺杂到半导体材料或器件中。
2.如权利要求1所述的非高温扩散掺杂装置,其特征在于,上下板表面沉积的的掺杂杂质层的厚度为30~200nm。
3.如权利要求1所述的非高温扩散掺杂装置,其特征在于,所述平行板腔的上下板间距在3~50mm范围内可调。
4.如权利要求1所述的非高温扩散掺杂装置,其特征在于,所述双层内衬材料中,绝缘层的厚度为1~2mm,防沾污层的厚度为300~600nm。
5.如权利要求1所述的非高温扩散掺杂装置,其特征在于,该掺杂装置还设有监测平行板腔下板温度的温度传感器。
6.如权利要求1所述的非高温扩散掺杂装置,其特征在于,所述直流电压源为双层内衬材料的防沾污层提供≤100V的正偏压。
7.如权利要求1所述的非高温扩散掺杂装置,其特征在于,所述平行板腔的上板是平整的半导体基片,其向下一面及边缘沉积有掺杂杂质层;下板也是平整的半导体基片,其两面及边缘都沉积有掺杂杂质层。
8.利用权利要求1~7任一所述的等离子体激励的非高温扩散掺杂装置对半导体材料或器件进行等离子体激励的非高温扩散掺杂的方法,包括:将待掺杂的半导体材料或器件置于平行板腔的下板上;通过可升降支架调节下板高度,设定合适的平行板腔上下板间距;通过直流电压源对双层内衬材料的防沾污层施加正偏压;对真空腔室抽真空后通入惰性气体,通过等离子体发生单元和等离子体耦合窗口形成等离子体,并通过液体循环恒温控制器控制中空盒内的循环液体温度,使下板的温度在0-300℃间某一设定温度,在等离子体激励下实现对待掺杂半导体材料或器件的非高温扩散掺杂。
9.如权利要求8所述的对半导体材料或器件进行等离子体激励的非高温扩散掺杂的方法,其特征在于,调节平行板腔上下板的间距为3~50mm;将平行板腔下板的温度控制在0~300℃范围内的一个设定值;直流电压源对双层内衬材料的防沾污层施加50~100V的正偏压。
10.如权利要求8所述的对半导体材料或器件进行等离子体激励的非高温扩散掺杂的方法,其特征在于,向真空腔室通入1~100sccm的惰性气体,控制腔室压强为0.01~10Pa范围内的指定值;等离子体发生单元的13.56MHz射频波经激励线圈在真空腔室中形成等离子体,激励功率设定在5~1000W之间。
CN201710857667.7A 2017-09-21 2017-09-21 一种等离子体激励的非高温扩散掺杂装置及方法 Active CN107611000B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710857667.7A CN107611000B (zh) 2017-09-21 2017-09-21 一种等离子体激励的非高温扩散掺杂装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710857667.7A CN107611000B (zh) 2017-09-21 2017-09-21 一种等离子体激励的非高温扩散掺杂装置及方法

Publications (2)

Publication Number Publication Date
CN107611000A CN107611000A (zh) 2018-01-19
CN107611000B true CN107611000B (zh) 2018-07-13

Family

ID=61061430

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710857667.7A Active CN107611000B (zh) 2017-09-21 2017-09-21 一种等离子体激励的非高温扩散掺杂装置及方法

Country Status (1)

Country Link
CN (1) CN107611000B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720531B1 (en) * 2002-12-11 2004-04-13 Asm America, Inc. Light scattering process chamber walls
JP2013165254A (ja) * 2012-01-13 2013-08-22 Tokyo Electron Ltd プラズマドーピング装置、プラズマドーピング方法、半導体素子の製造方法、および半導体素子
JP5925084B2 (ja) * 2012-08-28 2016-05-25 住友重機械イオンテクノロジー株式会社 イオン生成方法およびイオン源
US9745658B2 (en) * 2013-11-25 2017-08-29 Lam Research Corporation Chamber undercoat preparation method for low temperature ALD films

Also Published As

Publication number Publication date
CN107611000A (zh) 2018-01-19

Similar Documents

Publication Publication Date Title
CN201436515U (zh) 基板支撑组件
US7682954B2 (en) Method of impurity introduction, impurity introduction apparatus and semiconductor device produced with use of the method
TW201019399A (en) A microwave activation annealing process
KR102054186B1 (ko) 실리콘 단결정 제조방법
US20150206906A1 (en) Memories and methods of forming thin-film transistors using hydrogen plasma doping
CN107611000B (zh) 一种等离子体激励的非高温扩散掺杂装置及方法
CN101724911B (zh) 一种用于p型硅外延片电阻率测量前的表面热处理工艺
CN103178103B (zh) 半导体器件及其制造方法
JP2014033003A (ja) 被処理体の処理方法
US20140283734A1 (en) Microwave heat treatment method
CN107731649B (zh) 一种多功能半导体掺杂的装置
CN107026097B (zh) 一种非接触无损伤的测量外延soi外延层电阻率的方法
CN107523798B (zh) 一种等离子体浸没离子注入掺杂装置及其应用
CN107230632A (zh) 双栅极石墨烯场效应晶体管及其制造方法
CN107204290B (zh) 一种led晶圆快速退火炉的校温方法
JP2000208524A (ja) 温度モニタ用半導体ウエハの温度測定方法
CN108461373B (zh) 一种等离子体激活掺杂装置
CN108198754B (zh) 一种多晶硅tft基板的制作方法及多晶硅tft基板
Zinchuk et al. Formation of insulating oxygen-containing layer on the silicon wafer surface using low-temperature hydrogenation
US9627212B2 (en) Methods and systems for dopant activation using microwave radiation
JP2008283143A (ja) 処理装置、トランジスタ製造方法
CN109300977A (zh) 一种晶体管及其制作方法
CN112885716A (zh) 半导体结构的形成方法
Pasini et al. Insights in accesses optimization for nFET low temperature fully depleted silicon on insulator devices
CN101736307B (zh) 等离子体气相沉积方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230919

Address after: 100176 Beijing Daxing District Beijing economic and Technological Development Zone Wenchang Road 8

Patentee after: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd.

Address before: 100871 No. 5, the Summer Palace Road, Beijing, Haidian District

Patentee before: Peking University

TR01 Transfer of patent right