CN112885716A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN112885716A CN112885716A CN201911198468.5A CN201911198468A CN112885716A CN 112885716 A CN112885716 A CN 112885716A CN 201911198468 A CN201911198468 A CN 201911198468A CN 112885716 A CN112885716 A CN 112885716A
- Authority
- CN
- China
- Prior art keywords
- ions
- polycrystalline silicon
- ion implantation
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 74
- -1 carbon ions Chemical class 0.000 claims abstract description 70
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 51
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 43
- 230000008569 process Effects 0.000 claims abstract description 31
- 238000000137 annealing Methods 0.000 claims abstract description 21
- 230000008021 deposition Effects 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 78
- 238000005468 ion implantation Methods 0.000 claims description 43
- 238000000151 deposition Methods 0.000 claims description 25
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 238000001816 cooling Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 36
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 238000007669 thermal treatment Methods 0.000 abstract description 10
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000007935 neutral effect Effects 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 description 53
- 239000013078 crystal Substances 0.000 description 26
- 239000002019 doping agent Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 238000000427 thin-film deposition Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000008439 repair process Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
该发明涉及半导体制造领域，公开了一种半导体结构的形成方法。该方法包括：提供半导体衬底，所述半导体衬底表面沉积有栅介质层和多晶硅层；对所述半导体衬底进行预掺杂；再对所述多晶硅层进行碳离子或锗离子注入；进行快速退火后，利用沉积和刻蚀工艺形成栅极。本发明通过在多晶硅沉积和快速热处理之间增加电中性的碳离子、锗离子的注入，在高温退火过程中，晶界处的碳离子、锗离子可以抑制多晶硅晶粒的长大，使多晶硅晶粒尺寸降低，能让掺杂离子P更好的扩散到多晶硅内，降低耗尽区的形成，同时避免形成多晶硅间隙，从而提高半导体器件的性能。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路器件特征尺寸的不断缩小，半导体器件中的栅极特性也变得越来越重要。
现有技术在半导体的生产制造中，通过施加在MOS管栅极的电压来控制源漏极的电流的通过，栅极主要由Gate oxide和Gate poly构成。由于栅极是在单晶硅中掺杂P离子来获得，离子注入时会造成的大尺寸晶粒，因此需要通过快速热处理来修复大尺寸晶粒。快速热处理，一般需要较高的温才能获得较好的晶格修复效果，但是温度越高，会导致多晶硅再结晶尺寸变大。掺杂剂沿晶界扩散的速度比晶内快，因此，在大的晶粒附近，掺杂离子的扩散被阻碍，会在多晶硅的下方形成耗尽区，使有效栅压降低。此外，大的晶粒会使多晶硅层内部形成多晶硅间隙(poly seam)，影响电流的正常通过。因此，如何避免多晶硅晶粒尺寸变大是目前亟待解决的技术问题。
发明内容
本发明的目的在于提供一种半导体结构的形成方法，能够通过控制多晶硅晶粒尺寸来改变阈值电压，进而提高半导体器件的性能。
为解决上述技术问题，本发明中提供了一种半导体结构的形成方法，其特征在于：提供半导体衬底，所述半导体衬底表面沉积有多晶硅层和栅介质层；对所述半导体衬底进行预掺杂；再对所述多晶硅层进行倾斜碳离子和/或锗离子注入；进行快速退火后，利用沉积和刻蚀工艺形成栅极。
可选的，对所述半导体衬底进行预掺杂的步骤进一步包括：对于N型衬底的场效应管，预掺杂的材料为磷；对于P型衬底的场效应管，预掺杂的材料为硼。
可选的，在沿所述半导体衬底平面的法线方向，所述倾斜离子注入的方向与所述法线方向夹角为0-60度。
可选的，所述碳离子注入的能量为5-10千电子伏特，所述碳离子注入的剂量为2-5E15原子/平方厘米。
可选的，所述锗离子注入的能量为8-11千电子伏特，所述碳离子注入的剂量为1-3E16原子/平方厘米。
可选的，所述碳离子注入的能量为1-10千电子伏特，所述碳离子注入的剂量为2-10E14原子/平方厘米。所述锗离子注入的能量为8-20千电子伏特，所述碳离子注入的剂量为1-10E14原子/平方厘米。
可选的，所述快速退火步骤包括：快速加热温度到1000-1100摄氏度后降温处理。
可选的，快速加热到温度900-1000摄氏度后持续10-180秒，再降温处理。
可选的，在进行快速退火后，还包括：在所述多晶硅表面沉积金属层、保护层。
可选的，依次刻蚀所述保护层、金属层、多晶硅层，形成栅极。
本发明的优点在于，相较于现有的半导体技术中掺杂工艺，本发明通过在多晶硅沉积和快速热处理之间增加电中性的碳离子、锗离子的注入，在高温退火过程中，晶界处的碳离子、锗离子可以抑制多晶硅晶粒的长大，使多晶硅晶粒尺寸降低，能让掺杂离子P更好的扩散到多晶硅内，降低耗尽区的形成，同时避免形成多晶硅间隙，从而提高半导体器件的性能。
附图说明
图1-6为本发明的一种具体实施方式中半导体结构的形成方法步骤示意图。
附图摘要
半导体衬底100；
P型掺杂区101；
N型掺杂区102；
栅介质层110；
绝缘隔离区120；
多晶硅层200；
大尺寸晶粒201；
多晶硅间隙202；
金属层300；
保护层400。
具体实施方式
以下结合附图和具体实施方式对本发明提出的一种半导体结构的形成方法，作进一步详细说明。
本发明半导体结构的形成方法的一种实施方式，具体如下：
请参阅图1，提供半导体衬底100，所述半导体衬底表面沉积有栅介质层110和多晶硅层200。
所述半导体衬底100可以包括但不限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底，另外，半导体衬底100为单晶衬底或多晶衬底时，还可以是本征硅衬底。
在本实施方式中，所述半导体衬底100内有绝缘隔离区120，其对后续工艺步骤所述掺杂P离子、As离子或B离子，形成N型衬底或P型衬底，提前做准备。多数绝缘隔离区120的材料可以不限于单晶硅、二氧化硅等，其具有绝缘的作用。
通过热氧化工艺在所述半导体衬底100表面沉积栅介质层110。本实施方式中，所述半导体衬底100上形成栅介质层(氧化硅)110，然后再通过薄膜沉积工艺在所述栅介质层110表面沉积多晶硅层200。
在薄膜沉积工艺中，主要的沉积方式有两种：化学气相沉积，将一种或数种物质的气体，以某种方式激活后，在衬底表面发生化学反应，并沉积出所需固体薄膜的生长技术。物理气相沉积，利用某种物理过程实现物质的转移，即将原子或分子转移到硅衬底表面，并沉积成薄膜的技术。沉积薄膜的技术还有旋涂法、电镀法等。多晶硅层200的具体沉积方式可以是多样的。例如，采用化学气相沉积的方式，在半导体衬底100的表面，可以单独运用控制导入气流的流速、控制导入气流的流量、控制沉积时长或控制沉积温度的控制手段，通过提高对气流和温度的控制精度，可以确保所有原子沉积时排列整齐，最终在所述栅介质层110表面得到一层厚度均匀的栅介质层110和多晶硅层200。
请参阅图2，对所述半导体衬底100进行预掺杂。
具体地说，可以形成N型衬底或P型衬底，所述掺杂离子可以为P离子、As离子或B离子等。
在本实施例中，对所述半导体衬底100进行预掺杂的步骤进一步包括：对于N型衬底的场效应管，预掺杂的材料为磷，在所述半导体衬底100上形成N型掺杂区102。对于P型衬底的场效应管，预掺杂的材料为硼，在所述半导体衬底100上形成P型掺杂区101。
需要说明的是，也可以再形成栅介质层110之前对所述半导体衬底100进行预掺杂。
请参阅图3，再对所述多晶硅层200进行倾斜离子注入。
具体地说，离子注入是一个物理过程，注入动作不依赖于杂质与晶圆材料的化学反应。在本实施例中，沿着箭头的方向，将呈电中性的碳离子、锗离子，注入到所述多晶硅层200。在本实施方式中，可以是单独注入碳离子或锗离子的一种，也可以是碳离子和锗离子一同注入。但是需要注意，同时注入碳离子、锗离子时，需要先注入碳离子再注入锗离子，碳离子注入的深度应该大于锗离子注入的深度。
具体地说，沿所述半导体衬底平面的法线方向，所述倾斜离子注入的方向与所述法线方向夹角为0-60度。在本实施方式中，对所述多晶硅层进行倾斜离子注入，可以优选的角度有7、30、45度。
因此，倾斜掺杂可以避免受多晶硅晶格影响，可以提高离子掺杂在多晶硅中分布的均匀性，从而提高晶粒尺寸大小的均匀性。
由于离子注入工艺中，原子数量(剂量)由束流密度(每平方厘米面积上)和注入时间来决定。晶圆内部离子的具体位置与离子能量、晶圆取向、离子的停止机制有关。前两个是物理因素，入射离子的质量越大和或能量越高，在晶圆中移动的就越深。晶圆取向影响到停止位置是由于不同晶面上原子密度的不同，而离子是被晶圆原子停住的。
因此，在离子注入工艺中，不同的碳离子、锗离子的注入能量和束流密度，决定了多晶硅晶粒尺寸的大小不同，不同的晶粒尺寸又决定了栅极的阻值。
在本实施方式中，根据制造特征尺寸的半导体器件的栅极厚度，依据上述步骤及方法，对所述多晶硅层200进行离子注入。单同时注入碳离子和锗离子时，所述碳离子注入的能量为1-10千电子伏特，所述碳离子注入的剂量为2-10E14原子/平方厘米。所述锗离子注入的能量为8-20千电子伏特，所述碳离子注入的剂量为1-10E14原子/平方厘米。
因此，在本实施方式中，按照此离子注入量及能量，能使后期在相同的退火制程中，晶粒尺寸能有10-20％的改善，即晶粒尺寸能比现有尺寸小10-20％。同时，避免了多晶硅间隙(poly seam)的产生。
由于在离子注入时会造成的大尺寸晶粒，因此需要通过快速热处理来修复大尺寸晶粒201。但是快速热处理，一般需要较高的温才能获得较好的晶格修复效果，但是温度越高，会导致多晶硅再结晶尺寸变大。掺杂剂沿晶界扩散的速度比晶内快，因此，在大的晶粒附近，掺杂离子的扩散被阻碍，会在多晶硅的下方形成耗尽区，使有效栅压降低。同时，大的晶粒会使多晶硅层内部形成多晶硅间隙202，影响电流的正常通过。因此，还需要避免产生多晶硅间隙202。
请参阅图4为现有技术热处理后形成的缺陷。现有技术在未掺杂碳/锗离子进行热处理后产生的大尺寸晶粒201和多晶硅间隙202。
请参阅图5，在进行快速退火后，在所述多晶硅表面沉积金属层300、保护层400。
具体地说，在本实施方式中，所述快速退火方法可以使用：一是快速加热温度到1000-1100摄氏度后降温处理；二是快速加热到温度900-1000摄氏度后持续10-180秒，再降温处理。这两种方法都可以用在本技术方案中。通过高温退火的步骤可以修复离子注入过程带来的晶格损伤。
进一步的，通过薄膜沉积工艺在所述多晶硅层200表面依次沉积金属层300、保护层400。其中，所说保护层400可以为氮化硅。
因此，本发明通过在沉积多晶硅层和快速热处理之间增加电中性的碳离子、锗离子注入，在高温退火过程中，晶界处的碳离子、锗离子可以抑制多晶硅层的形核长大，使多晶硅晶粒尺寸降低，进而较小的晶粒尺寸能让掺杂离子P更好的扩散到多晶硅内，降低耗尽区的形成。
从而可以在不改变多晶硅晶格修复温度条件下，通过控制多晶硅晶粒尺寸来改变阈值电压。
请参阅图6，依次刻蚀所述保护层400、金属层300、多晶硅层200，形成栅极。
利用刻蚀工艺，沿着所述保护层400、金属层300、多晶硅层200的侧壁进行刻蚀，形成栅极。
本实施方式在沉积多晶硅层完成后，通过注入一定剂量的碳离子、锗离子，经快速热处理退火后，多晶硅再结晶后晶粒尺寸相较没有碳离子、锗离子注入的降低大约10～20％。具体多晶硅晶粒尺寸的大小受碳离子、锗离子的注入能量和束流密度的影响，当晶粒尺寸变小时，掺杂P可以更充分的在晶内扩散。载流子迁移率提高，栅极阻值变小，间接影响阈值电压的变化。同时，能避免多晶硅间隙的形成。
本发明半导体结构的形成方法的另一种实施方式，具体如下：
请参阅图1，提供半导体衬底100，所述半导体衬底表面沉积有栅介质层110和多晶硅层200。
所述半导体衬底100可以包括但不限于单晶硅衬底、多晶硅衬底、氮化镓衬底或蓝宝石衬底，另外，半导体衬底100为单晶衬底或多晶衬底时，还可以是本征硅衬底。
在本实施方式中，所述半导体衬底100内有绝缘隔离区120，其对后续工艺步骤所述掺杂P离子、As离子或B离子，形成N型衬底或P型衬底，提前做准备。多数绝缘隔离区120的材料可以不限于单晶硅、二氧化硅等，其具有绝缘的作用。
通过热氧化工艺在所述半导体衬底100表面沉积栅介质层110。本实施方式中，所述半导体衬底100上形成栅介质层(氧化硅)110，然后再通过薄膜沉积工艺在所述栅介质层110表面沉积多晶硅层200。
在薄膜沉积工艺中，主要的沉积方式有两种：化学气相沉积，将一种或数种物质的气体，以某种方式激活后，在衬底表面发生化学反应，并沉积出所需固体薄膜的生长技术。物理气相沉积，利用某种物理过程实现物质的转移，即将原子或分子转移到硅衬底表面，并沉积成薄膜的技术。沉积薄膜的技术还有旋涂法、电镀法等。多晶硅层200的具体沉积方式可以是多样的。例如，采用化学气相沉积的方式，在半导体衬底100的表面，可以单独运用控制导入气流的流速、控制导入气流的流量、控制沉积时长或控制沉积温度的控制手段，通过提高对气流和温度的控制精度，可以确保所有原子沉积时排列整齐，最终在所述栅介质层110表面得到一层厚度均匀的栅介质层110和多晶硅层200。
请参阅图2，对所述半导体衬底100进行预掺杂。
具体地说，可以形成N型衬底或P型衬底，所述掺杂离子可以为P离子、As离子或B离子等。
在本实施例中，对所述半导体衬底100进行预掺杂的步骤进一步包括：对于N型衬底的场效应管，预掺杂的材料为磷，在所述半导体衬底100上形成N型掺杂区102。对于P型衬底的场效应管，预掺杂的材料为硼，在所述半导体衬底100上形成P型掺杂区101。
需要说明的是，也可以再形成栅介质层110之前对所述半导体衬底100进行预掺杂。
请参阅图3，再对所述多晶硅层200进行倾斜离子注入。
具体地说，离子注入是一个物理过程，注入动作不依赖于杂质与晶圆材料的化学反应。在本实施例中，沿着箭头的方向，将呈电中性的碳离子、锗离子，注入到所述多晶硅层200。在本实施方式中，可以是单独注入碳离子或锗离子的一种，也可以是碳离子和锗离子一同注入。但是需要注意，同时注入碳离子、锗离子时，需要先注入碳离子再注入锗离子，碳离子注入的深度应该大于锗离子注入的深度。
具体地说，沿所述半导体衬底平面的法线方向，所述倾斜离子注入的方向与所述法线方向夹角为0-60度。在本实施方式中，对所述多晶硅层进行倾斜离子注入，可以优选的角度有7、30、45度。
因此，倾斜掺杂可以避免受多晶硅晶格影响，可以提高离子掺杂在多晶硅中分布的均匀性，从而提高晶粒尺寸大小的均匀性。
在本实施方式中，根据制造特征尺寸的半导体器件的栅极厚度，依据上述步骤及方法，对所述多晶硅层200进行离子注入。可以只注入一种粒子。
由于离子注入工艺中，原子数量(剂量)由束流密度(每平方厘米面积上)和注入时间来决定。晶圆内部离子的具体位置与离子能量、晶圆取向、离子的停止机制有关。前两个是物理因素，入射离子的质量越大和或能量越高，在晶圆中移动的就越深。晶圆取向影响到停止位置是由于不同晶面上原子密度的不同，而离子是被晶圆原子停住的。
因此，在离子注入工艺中，不同的碳离子、锗离子的注入能量和束流密度，决定了多晶硅晶粒尺寸的大小不同，不同的晶粒尺寸又决定了栅极的阻值。
具体地说，当只注入碳离子时，所述碳离子注入的能量为5-10千电子伏特，所述碳离子注入的剂量为2-5E15原子/平方厘米。
进一步的，当只注入锗离子时，所述锗离子注入的能量为8-11千电子伏特，所述锗离子注入的剂量为1-3E16原子/平方厘米。
因此，在本实施方式中，按照此离子注入量及能量，能使后期在相同的退火制程中，晶粒尺寸能有10-20％的改善，即晶粒尺寸能比现有尺寸小10-20％。同时，避免了多晶硅间隙(poly seam)的产生。
由于在离子注入时会造成的大尺寸晶粒，因此需要通过快速热处理来修复大尺寸晶粒201。但是快速热处理，一般需要较高的温才能获得较好的晶格修复效果，但是温度越高，会导致多晶硅再结晶尺寸变大。掺杂剂沿晶界扩散的速度比晶内快。
因此，在大的晶粒附近，掺杂离子的扩散被阻碍，会在多晶硅的下方形成耗尽区，使有效栅压降低。同时，大的晶粒会使多晶硅层内部形成多晶硅间隙202，影响电流的正常通过。因此，还需要避免产生多晶硅间隙202。
请参阅图4为现有技术热处理后形成的缺陷。现有技术在未掺杂碳/锗离子进行热处理后产生的大尺寸晶粒201和多晶硅间隙202。
请参阅图5，在进行快速退火后，在所述多晶硅表面沉积金属层300、保护层400。
具体地说，在本实施方式中，所述快速退火方法可以使用：一是快速加热温度到1000-1100摄氏度后降温处理；二是快速加热到温度900-1000摄氏度后持续10-180秒，再降温处理。这两种方法都可以用在本技术方案中。通过高温退火的步骤可以修复离子注入过程带来的晶格损伤。
进一步的，通过薄膜沉积工艺在所述多晶硅层200表面依次沉积金属层300、保护层400。其中，所说保护层400可以为氮化硅。
因此，本发明通过在沉积多晶硅层和快速热处理之间增加电中性的碳离子、锗离子注入，在高温退火过程中，晶界处的碳离子、锗离子可以抑制多晶硅层的形核长大，使多晶硅晶粒尺寸降低，进而较小的晶粒尺寸能让掺杂离子P更好的扩散到多晶硅内，降低耗尽区的形成。
从而可以在不改变多晶硅晶格修复温度条件下，通过控制多晶硅晶粒尺寸来改变阈值电压。
请参阅图6，依次刻蚀所述保护层400、金属层300、多晶硅层200，形成栅极。
利用刻蚀工艺，沿着所述保护层400、金属层300、多晶硅层200的侧壁进行刻蚀，形成栅极。
本实施方式在沉积多晶硅层完成后，通过注入一定剂量的碳离子、锗离子，经快速热处理退火后，多晶硅再结晶后晶粒尺寸相较没有碳离子、锗离子注入的降低大约10～20％。具体多晶硅晶粒尺寸的大小受碳离子、锗离子的注入能量和束流密度的影响，当晶粒尺寸变小时，掺杂P可以更充分的在晶内扩散。载流子迁移率提高，栅极阻值变小，间接影响阈值电压的变化。同时，能避免多晶硅间隙的形成。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面沉积有栅介质层和多晶硅层；
对所述半导体衬底进行预掺杂；
再对所述多晶硅层进行倾斜碳离子和/或锗离子注入；
进行快速退火后，利用沉积和刻蚀工艺形成栅极。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，对所述半导体衬底进行预掺杂的步骤进一步包括：对于N型衬底的场效应管，预掺杂的材料为磷；对于P型衬底的场效应管，预掺杂的材料为硼。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，在沿所述半导体衬底平面的法线方向，所述倾斜离子注入的方向与所述法线方向夹角为0-60度。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述碳离子注入的能量为5-10千电子伏特，所述碳离子注入的剂量为2-5E15原子/平方厘米。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述锗离子注入的能量为8-11千电子伏特，所述锗离子注入的剂量为1-3E16原子/平方厘米。
6.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述碳离子注入的能量为1-10千电子伏特，所述碳离子注入的剂量为2-10E14原子/平方厘米；所述锗离子注入的能量为8-20千电子伏特，所述碳离子注入的剂量为1-10E14原子/平方厘米。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述快速退火步骤包括：快速加热温度到1000-1100摄氏度后降温处理。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述快速退火步骤包括：快速加热到温度900-1000摄氏度后持续10-180秒，再降温处理。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，在进行快速退火后，还包括：在所述多晶硅表面沉积金属层、保护层。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，还包括：依次刻蚀所述保护层、金属层、多晶硅层，形成栅极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911198468.5A CN112885716B (zh) | 2019-11-29 | 2019-11-29 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911198468.5A CN112885716B (zh) | 2019-11-29 | 2019-11-29 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112885716A true CN112885716A (zh) | 2021-06-01 |
| CN112885716B CN112885716B (zh) | 2023-01-24 |
Family
ID=76039309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911198468.5A Active CN112885716B (zh) | 2019-11-29 | 2019-11-29 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112885716B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114284432A (zh) * | 2021-12-14 | 2022-04-05 | 武汉新芯集成电路制造有限公司 | 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020002890A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 이중게이트 전극의 형성방법 |
| CN101894749A (zh) * | 2009-05-20 | 2010-11-24 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的栅极掺杂方法 |
| CN106910745A (zh) * | 2017-03-07 | 2017-06-30 | 合肥智聚集成电路有限公司 | 存储器及其制备方法 |
-
2019
- 2019-11-29 CN CN201911198468.5A patent/CN112885716B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020002890A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 이중게이트 전극의 형성방법 |
| CN101894749A (zh) * | 2009-05-20 | 2010-11-24 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件的栅极掺杂方法 |
| CN106910745A (zh) * | 2017-03-07 | 2017-06-30 | 合肥智聚集成电路有限公司 | 存储器及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114284432A (zh) * | 2021-12-14 | 2022-04-05 | 武汉新芯集成电路制造有限公司 | 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112885716B (zh) | 2023-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI721033B (zh) | 對基底進行摻雜與對半導體裝置進行摻雜的方法以及對基底進行摻雜的系統 | |
| US6849516B2 (en) | Methods of forming drain/source extension structures of a field effect transistor using a doped high-k dielectric layer | |
| JP3992211B2 (ja) | Ｃｍｏｓｆｅｔの製造方法 | |
| JP3213357B2 (ja) | シリコンスライス内に白金イオンを導入および拡散する方法 | |
| US20120135578A1 (en) | Doping of planar or three-dimensional structures at elevated temperatures | |
| CN103021849A (zh) | 一种采用应力记忆技术的nmos器件制作方法 | |
| CN102856177A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| TWI531005B (zh) | 根據非晶化製程及熱處理於孔洞中形成有嵌入式應變誘導材料之電晶體 | |
| JP2005056872A (ja) | 半導体装置の製造方法 | |
| US7737012B2 (en) | Manufacturing method of a semiconductor device | |
| US20050098818A1 (en) | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers | |
| CN112885716B (zh) | 半导体结构的形成方法 | |
| US6342423B1 (en) | MOS-type transistor processing utilizing UV-nitride removable spacer and HF etch | |
| KR20060136300A (ko) | 반도체장치의 제조방법 | |
| CN108630535B (zh) | 半导体结构及其形成方法 | |
| JP3578345B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| TW201924060A (zh) | 具有減小的橫向電場之電晶體元件 | |
| CN117410322B (zh) | 一种沟槽型超结硅mosfet及制备方法 | |
| KR100338820B1 (ko) | 모스형 트랜지스터의 소오스/드레인 형성 방법 | |
| WO2023029196A1 (zh) | 场效应晶体管形成方法、电性能参数调节方法及结构 | |
| KR100498607B1 (ko) | 반도체 소자의 폴리실리콘층 형성방법 | |
| JPS61185923A (ja) | 半導体低抵抗層の形成方法 | |
| KR100588783B1 (ko) | 반도체 소자 제조 방법 | |
| KR20030052480A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR20000051983A (ko) | 반도체소자의 코발트 실리사이드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |