CN114284432A - 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法 - Google Patents
多晶硅电阻器件及其制作方法、光子检测器件及其制作方法 Download PDFInfo
- Publication number
- CN114284432A CN114284432A CN202111531964.5A CN202111531964A CN114284432A CN 114284432 A CN114284432 A CN 114284432A CN 202111531964 A CN202111531964 A CN 202111531964A CN 114284432 A CN114284432 A CN 114284432A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- polysilicon resistor
- resistor
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 227
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000001514 detection method Methods 0.000 title claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 179
- 239000002245 particle Substances 0.000 claims abstract description 51
- 230000007935 neutral effect Effects 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 40
- 230000000171 quenching effect Effects 0.000 claims abstract description 32
- 239000013078 crystal Substances 0.000 claims abstract description 28
- 239000000969 carrier Substances 0.000 claims abstract description 22
- 239000002210 silicon-based material Substances 0.000 claims abstract description 18
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 63
- 238000010791 quenching Methods 0.000 claims description 38
- 238000002955 isolation Methods 0.000 claims description 30
- 238000000137 annealing Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 229910052754 neon Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 229910021480 group 4 element Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 16
- 230000008859 change Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000000737 periodic effect Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
本发明提供多晶硅电阻器件及其制作方法、光子检测器件及其制作方法。多晶硅电阻器件的制作方法中，包括：对多晶硅材料层进行中性粒子掺杂；对中性粒子掺杂后的多晶硅材料层进行载流子掺杂；图形化多晶硅材料层，形成多晶硅电阻。工艺简单易操作；中性粒子的引入不会降低多晶硅电阻的阻值，而且通过中性粒子掺杂，多晶硅电阻中原本较大的晶粒被打散，形成更多的晶界，增加对载流子的捕获能力，提高了多晶硅电阻的热稳定性。本发明光子检测器件包括SPAD和多晶硅电阻，多晶硅电阻掺杂有中性粒子和载流子，多晶硅电阻确保高阻同时，提高了温度稳定性，在高温时多晶硅电阻阻值稳定，可以起到预定分压作用，从而达到淬灭的效果。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及一种多晶硅电阻器件及其制作方法、光子检测器件及其制作方法。
背景技术
集成电路器件中电阻常采用多晶硅电阻实现，各种应用场合均对多晶硅电阻的稳定性有很高的要求。例如模拟电路设计中对电阻精度要求越来越高，多晶硅电阻温度特性的偏差对模拟电路的性能和良率有很大影响。再例如飞行时间探测器包括单光子雪崩二极管(SPAD)和对应的淬灭电路，淬灭电路中用到多晶硅电阻，多晶硅电阻在高温时阻值下降，将导致达不到淬灭的效果。
由于多晶硅电阻随着温度的变化其阻值会相应变化，使得集成电路器件的电学特性不稳定，因此提高多晶硅电阻的稳定性对于集成电路器件的可靠性十分重要。
发明内容
本发明提供一种多晶硅电阻器件及其制作方法、光子检测器件及其制作方法，目的在于提高多晶硅电阻的热稳定性。
本发明提供一种多晶硅电阻器件的制作方法，包括：
提供衬底，在所述衬底上形成多晶硅材料层；
对所述多晶硅材料层进行中性粒子掺杂；
对所述中性粒子掺杂后的所述多晶硅材料层进行载流子掺杂；
图形化所述载流子掺杂后的所述多晶硅材料层，形成多晶硅电阻。
进一步的，所述中性粒子为不带极性的杂质，所述中性粒子包括惰性元素和第Ⅳ族元素中的一种或两种以上的组合。
进一步的，在所述衬底上形成所述多晶硅材料层具体包括：
在所述衬底中形成沟槽；
形成隔离层，所述隔离层填充所述沟槽形成STI，所述隔离层还覆盖所述衬底的上表面；
形成多晶硅材料层，所述多晶硅材料层覆盖所述隔离层。
进一步的，形成多晶硅电阻具体包括：
形成位于所述多晶硅材料层上方的图形化的光阻层，所述图形化的光阻层覆盖位于所述STI正上方的所述多晶硅材料层；
以所述图形化的光阻层为掩膜刻蚀所述多晶硅材料层，形成多晶硅电阻，所述多晶硅电阻位于所述STI的正上方。
进一步的，形成多晶硅电阻之后，还包括：进行退火处理，所述退火处理的温度为500℃～1200℃，退火环境气体包括：N2、He、Ar或Ne中的一种或两种以上的组合。
本发明还提供一种光子检测器件的制作方法，包括：
提供衬底，所述衬底包括间隔的第一区和第二区，在所述第一区中形成SPAD，在所述第二区形成淬灭电路的第一部分；
形成绝缘层，所述绝缘层覆盖所述衬底；
形成多晶硅电阻，所述多晶硅电阻采用上述的方法制成，所述多晶硅电阻形成于所述第二区的所述绝缘层上，所述淬灭电路的第二部分包括所述多晶硅电阻。
进一步的，所述载流子掺杂的掺杂浓度≤5×1019/cm3。
本发明还提供一种多晶硅电阻器件，包括：
衬底；
位于所述衬底上的多晶硅电阻，所述多晶硅电阻采用上述多晶硅电阻器件的制作方法制成，所述多晶硅电阻中的晶粒被中性粒子打散以增加晶界数量并掺杂有载流子。
进一步的，还包括：隔离层；所述衬底中形成有沟槽，所述隔离层填充所述沟槽形成STI，所述多晶硅电阻位于所述STI的正上方。
本发明还提供一种光子检测器件，包括：
衬底，所述衬底包括间隔的第一区和第二区，在所述第一区中形成SPAD，在所述第二区形成淬灭电路的第一部分；
绝缘层，所述绝缘层覆盖所述衬底；
多晶硅电阻，所述多晶硅电阻形成于所述第二区的所述绝缘层上，所述淬灭电路的第二部分包括所述多晶硅电阻，所述多晶硅电阻采用上述多晶硅电阻器件的制作方法制成，所述多晶硅电阻中的晶粒被中性粒子打散以增加晶界数量并掺杂有载流子。
进一步的，所述SPAD包括P掺杂层、N掺杂层以及界定于所述P掺杂层和所述N掺杂层之间的雪崩区；所述淬灭电路与所述SPAD耦合。
进一步的，所述多晶硅电阻的阻值大于等于1千欧姆。
与现有技术相比，本发明具有如下有益效果：
本发明提供多晶硅电阻器件及其制作方法中，包括：提供衬底，在所述衬底上形成多晶硅材料层；对所述多晶硅材料层进行中性粒子掺杂；对所述中性粒子掺杂后的所述多晶硅材料层进行载流子掺杂；图形化所述载流子掺杂后的所述多晶硅材料层，形成多晶硅电阻。本发明工艺简单易操作；中性粒子掺杂中，因掺杂的杂质是中性的，所以中性粒子的引入不会降低多晶硅电阻的阻值。而且通过中性粒子掺杂，多晶硅电阻中原本较大的晶粒被打散，形成更多的晶界，增加对载流子的捕获能力，使得最终形成的多晶硅电阻由于温度变化导致的阻值变化小于一预设值，提高了多晶硅电阻的热(温度)稳定性。
本发明的光子检测器件及其制作方法中，光子检测器件包括SPAD和多晶硅电阻，多晶硅电阻掺杂有中性粒子和载流子，多晶硅电阻确保高阻同时，提高了温度稳定性；即随着温度的升高或降低，多晶硅电阻的阻值均稳定在一预设范围内，在高温时多晶硅电阻阻值稳定，可以起到预定分压作用，从而达到淬灭的效果。
附图说明
图1为一种飞行时间探测器电路结构示意图。
图2为本发明实施例的多晶硅电阻器件的制作方法流程示意图。
图3为本发明实施例的多晶硅电阻器件的制作方法提供衬底后的示意图。
图4为本发明实施例的多晶硅电阻器件的制作方法中性粒子掺杂后的示意图。
图5为本发明实施例的多晶硅电阻器件的制作方法载流子掺杂后的示意图。
图6为本发明实施例的多晶硅电阻器件的制作方法形成图形化的光阻层后的示意图。
图7为本发明实施例的多晶硅电阻器件的制作方法形成多晶硅电阻后的示意图。
图8为本发明实施例的光子检测器件示意图。
其中，附图标记如下：
11-衬底；12-隔离层；13-多晶硅材料层；13’-多晶硅电阻；14-氧化硅层；15-光阻层。
21-衬底；22-绝缘层；23-淬灭电路；23a-淬灭电路的第一部分；23b-多晶硅电阻；24-氧化硅层；25-雪崩区。
具体实施方式
如背景技术所述由于多晶硅电阻随着温度的变化其阻值会相应变化，使得集成电路器件的电学特性不稳定。
具体的，图1为飞行时间探测器电路结构示意图，如图1所示，飞行时间探测器包括单光子雪崩二极管(SPAD)和对应的淬灭电路。SPAD自从被提出以来，就以其极快的响应速度和极高的灵敏度等特性，成为弱光探测和高速成像研究领域的一个热点技术。SPAD的简单结构就是一个二极管，其工作电压在二极管PN结反向击穿电压以上，即盖革模式，所以器件中耗尽层电场很高，这个高电场足以使其中的载流子获得足够的能量，通过碰撞离化效应发生雪崩现象，产生很大大电流。SPAD在产生雪崩效应后，如果不进行遏制，二极管长时间处于大电流状态，容易烧毁器件，并且无法进行下一次探测。因此，需要额外的电路将这个大电流抑制下去，并将二极管进行复位，这就是淬灭电路的作用。淬灭电路，有主动淬灭和被动淬灭两种模式，相比于主动模式，被动淬灭不需要复杂的外围电路。被动模式的淬灭电路是在SPAD上串联一个大电阻即多晶硅电阻RL，通过串联分压的原理，在SPAD雪崩状态下，雪崩电流在多晶硅电阻RL上产生一个电压降，使得SPAD两端的电压降低至雪崩击穿电压以下，从而使雪崩现象停止。当电流逐渐减小时，多晶硅电阻RL两端的电压减小，而SPAD两端的电压就逐渐恢复至初始状态，重新进行下一次探测。被动淬灭不需要复杂的外围电路，只需要串联一下大电阻用于分压就能完成，电路简单，易于集成。
被动淬灭电路中串联阻值很大的多晶硅电阻RL，阻值需要达到千欧级，高的电阻值往往就需要多晶硅中较低的掺杂剂量，而较低掺杂剂量(轻掺杂)的多晶硅电阻的阻值会随着温度的升高而下降(负温度特性)，掺杂越少负温度特性越明显，在高温时多晶硅电阻RL的阻值下降造成电阻分压不够，达不到淬灭的效果。因此提高多晶硅电阻的稳定性对于器件的可靠性十分重要。
基于上述研究，本发明实施例提供了一种多晶硅电阻器件的制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种多晶硅电阻器件的制作方法，如图2所示，包括：
S1、提供衬底，在所述衬底上形成多晶硅材料层；
S2、对所述多晶硅材料层进行中性粒子掺杂；
S3、对所述中性粒子掺杂后的所述多晶硅材料层进行载流子掺杂；
S4、图形化所述载流子掺杂后的所述多晶硅材料层，形成多晶硅电阻。
下面结合图3至图7详细介绍本发明实施例的多晶硅电阻器件的制作方法的各步骤。
步骤S1、提供衬底，在所述衬底上形成多晶硅材料层；示例性的，如图3所示，提供衬底11，衬底中形成有沟槽V，在沟槽V中填充隔离层12，形成浅沟槽隔离(STI)结构，隔离层12还覆盖衬底11的上表面，通过化学机械研磨(CMP)工艺研磨所述隔离层，使其平整化。所述隔离层12可为氧化硅或正硅酸乙酯(TEOS)。可采用等离子体增强化学气相沉积(PECVD)或高纵横比工艺(HARP)工艺形成隔离层。本实施例中所述衬底11可以是以下所提到的材料中的至少一种：Si、SiC、SiGe、SiGeC、Ge合金、GeAs、InAs、InP，以及其它Ⅲ-Ⅴ或Ⅱ-Ⅵ族化合物半导体。在此仅是描述了可以形成半导体衬底的几个示例，本领域的技术人员可以根据半导体衬底上形成的半导体器件选择所述半导体衬底的类型，所述半导体衬底的类型不构成对本发明的保护范围的限制。
接着形成多晶硅材料层13，多晶硅材料层13覆盖隔离层12。多晶硅材料层13可通过化学气相沉积(CVD)工艺形成。具体的，所述化学气相沉积工艺采用的反应气体例如为SiH4，所述SiH4的流量为200sccm～2000sccm，辅助气体为N2，N2的流量为500sccm～5000sccm，反应温度为500℃～800℃；形成的所述多晶硅材料层13的厚度例如为10纳米～10微米。多晶硅材料层13的上表面还可形成有氧化硅层14。
衬底11例如为体硅衬底，由于硅衬底中通常掺杂有杂质离子，具有导电性，因此需要在形成多晶硅材料层13之前，在衬底11和多晶硅材料层13之间形成绝缘的隔离层12，避免后续形成的多晶硅电阻发生短路。当所述衬底11为绝缘衬底时，可以不在所述衬底11上形成隔离层。
在一示例中，衬底11中可形成有沟槽V，隔离层12为浅沟槽隔离结构。在另一示例中，衬底中也可没有沟槽，隔离层为位于衬底与多晶硅材料层之间的平面层结构，所述隔离层还可以利用LOCOS(硅的局部氧化)工艺、热氧化工艺或化学气相沉积工艺形成。
步骤S2、如图4所示，对所述多晶硅材料层13进行中性粒子掺杂。可采用离子注入的方式对多晶硅材料层13进行中性粒子掺杂，以将多晶硅材料层13中的晶粒打散，增加晶界数量。所述中性粒子为不带极性的杂质，所述中性粒子包括惰性元素和第Ⅳ族元素中的一种或两种以上的组合，惰性元素例如为氦元素、氖元素、氩元素等，第Ⅳ族元素例如为碳元素、锗元素和硅元素等。中性粒子成本低廉，并且容易获得，非常安全可控。其中，氩元素的原子半径大，对于抑制热载流子碰撞电离(即雪崩倍增效应)非常明显。示例性的，所述中性粒子掺杂的注入能量为10keV～30keV，注入剂量为0.5×1014离子数/cm2～2.5×1014离子数/cm2。
多晶是由许多小晶粒组成，晶粒与晶粒的交界区域称为晶界。在轻掺杂的多晶硅中晶界处的载流子多于晶粒中的载流子，多晶硅电阻值主要取决于晶界处的电阻，晶界处的大量缺陷以及悬挂键会捕获载流子，阻止载流子进一步迁移。当多晶硅晶界较少时，温度升高载流子动能大难以被捕获，多晶硅电阻快速下降。因此，步骤S2在完成载流子掺杂(例如轻掺杂)之前先进行中性粒子掺杂，将多晶硅材料层13中原本较大的晶粒被打散，形成更多的晶界，增加对载流子的捕获能力，提高多晶硅电阻的阻值以及稳定性。
步骤S3、如图5所示，对所述中性粒子掺杂后的所述多晶硅材料层13进行载流子掺杂。载流子掺杂浓度越低，得到的多晶硅电阻的阻值越大。例如通过较低掺杂剂量(轻掺杂)，将绝缘的多晶硅材料层13变成高阻(电阻值较高)的多晶硅材料层。载流子掺杂为带极性的掺杂，载流子掺杂根据掺杂类别分N型和P型两种。N型掺杂粒子为第Ⅴ族元素，例如磷、砷、锑及铋中的一种或两种以上的组合。P型掺杂粒子为第III族元素，例如硼、镓及铟中一种或两种以上的组合。例如所述载流子掺杂的掺杂浓度≤5×1019/cm3。由于多晶硅电阻的阻值与多晶硅材料的电阻率、电阻长度成正比，与多晶硅电阻的剖面面积成反比，且所述多晶硅材料的电阻率与掺杂浓度相关，因此，通过控制所述多晶硅材料层载流子的掺杂浓度，可以控制所述多晶硅电阻的阻值以及电阻温度系数。
步骤S4、如图6和图7所示，图形化所述载流子掺杂后的所述多晶硅材料层，形成多晶硅电阻。具体的，形成位于所述多晶硅材料层13上方的图形化的光阻层15，所述图形化的光阻层15覆盖位于所述STI正上方的所述多晶硅材料层13；以所述图形化的光阻层15为掩膜刻蚀所述氧化硅层14和多晶硅材料层13，形成多晶硅电阻13’，所述多晶硅电阻13’位于所述STI的正上方。所述多晶硅电阻13’的俯视形状可以为长条形、S形、螺旋形等常规形状，且多晶硅电阻13’完全位于所述隔离层12表面，使得所述多晶硅电阻多晶硅电阻13’与衬底11电学隔离，不会发生短路。
接着，进行退火处理，激活多晶硅电阻13’中的掺杂离子。所处退火处理可以采用快速热退火、激光退火或尖峰退火工艺。本实施例中，采用快速热退火工艺行退火处理，所述退火处理的温度为500℃～1200℃，在N2、He、Ar或Ne中的一种或几种气体中进行。采用退火处理，可以激活所述多晶硅电阻13’内的掺杂离子。通过退火处理可以使所述掺杂离子分布均匀，从而多晶硅电阻的电阻率分布更为均匀，性能更好。
本实施例还提供一种多晶硅电阻器件，如图7所示，包括：
衬底11；
位于所述衬底11上的多晶硅电阻13’，所述多晶硅电阻采用上述多晶硅电阻器件的制作方法制成，所述多晶硅电阻中的晶粒被中性粒子打散以增加晶界数量并掺杂有载流子。
具体的，多晶硅电阻器件还包括：隔离层12；所述衬底11中形成有沟槽，所述隔离层12填充所述沟槽形成STI，所述多晶硅电阻13’位于所述STI的正上方。
本发明提供多晶硅电阻器件及其制作方法中，工艺简单易操作；中性粒子的引入不会降低多晶硅电阻的阻值；而且通过中性粒子掺杂，多晶硅电阻中原本较大的晶粒被打散，形成更多的晶界，增加对载流子的捕获能力，使得最终形成的多晶硅电阻由于温度变化导致的阻值变化小于一预设值，提高了多晶硅电阻的热(温度)稳定性。
本实施例还提供一种光子检测器件的制作方法，如图8所示，包括：
提供衬底21，所述衬底21包括间隔的第一区I和第二区II，在所述第一区I中形成SPAD，在所述第二区II形成淬灭电路的第一部分23a；
形成绝缘层22，所述绝缘层22覆盖所述衬底21；
形成多晶硅电阻23b，所述多晶硅电阻23b采用上述多晶硅电阻器件的制作方法制成，所述多晶硅电阻中的晶粒被中性粒子打散以增加晶界数量并掺杂有载流子。所述多晶硅电阻23b形成于所述第二区II的所述绝缘层22上，所述淬灭电路的第二部分包括所述多晶硅电阻23b。
具体的，对多晶硅电阻23b进行中性粒子掺杂，所述中性粒子包括惰性元素和第Ⅳ族元素中中的一种或两种以上的组合，惰性元素例如为氦元素、氖元素、氩元素等，第Ⅳ族元素例如为碳元素、锗元素和硅元素等。对所述中性粒子掺杂后的多晶硅电阻23b进行载流子掺杂。
本实施例还提供一种光子检测器件，如图8所示，包括：
衬底21，所述衬底21包括间隔的第一区I和第二区II，在所述第一区I中形成SPAD，在所述第二区II形成淬灭电路的第一部分23a；
绝缘层22，所述绝缘层22覆盖所述衬底21；
多晶硅电阻23b，所述多晶硅电阻23b形成于所述第二区II的所述绝缘层22上，所述淬灭电路的第二部分包括所述多晶硅电阻23b，所述多晶硅电阻采用上述多晶硅电阻器件的制作方法制成，所述多晶硅电阻中的晶粒被中性粒子打散以增加晶界数量并掺杂有载流子。具体的，所述SPAD包括P掺杂层、N掺杂层以及界定于所述P掺杂层和所述N掺杂层之间的雪崩区25；所述淬灭电路23包括淬灭电路的第一部分23a和淬灭电路的第二部分。淬灭电路的第一部分23a例如可包括反相器和周期性脉冲电路，通过反相器输入端以及输出端电平的变化，判断SPAD探测到光子信号；通过脉冲电路，SPAD周期性的探测，淬灭电路配合随之周期性的淬灭。所述淬灭电路的第二部分包括所述多晶硅电阻23b。所述淬灭电路23与所述SPAD耦合，以限制所述SPAD中的雪崩电流。所述衬底21的第一区I和第二区II可通过深沟槽隔离(DTI)间隔，通过深沟槽隔离(DTI)使SPAD的高场区与所述淬灭电路隔离。
示例性的，光(光子)从衬底21远离述绝缘层22的一侧入射，进入SPAD感光区，光子有一定概率被耗尽区吸收并产生电子-空穴对，该电子-空穴对在耗尽区强电场作用下能通过倍增效应迅速产生大量载流子，在雪崩区25触发雪崩击穿。通过碰撞离化效应发生雪崩现象，产生很大大电流，所述淬灭电路23与所述SPAD耦合，淬灭电路23对大电流抑制，并将SPAD进行复位。
本实施例的光子检测器件中，多晶硅电阻23b中掺杂有中性粒子，多晶硅电阻23b中原本较大的晶粒被打散，形成更多的晶界，增加对载流子的捕获能力，使得最终形成的多晶硅电阻由于温度变化导致的阻值变化小于一预设值，提高了多晶硅电阻23b的温度稳定性。多晶硅电阻23b中掺杂有载流子，载流子掺杂浓度越低，得到的多晶硅电阻的阻值越大。可通过较低掺杂剂量(轻掺杂)，获得高阻值的多晶硅电阻23b，多晶硅电阻23b的阻值可达到千欧级。本实施例的多晶硅电阻23b，具有高阻值且温度稳定性好，随着温度的升高或降低，多晶硅电阻23b的阻值变化均小于一预设值，即多晶硅电阻23b的阻值均稳定在一预设范围内，在高温时多晶硅电阻23b(对应图1中的RL)的阻值稳定，仍然可以达到淬灭的效果。本发明基于SPAD器件工艺，改善多晶硅电阻的掺杂工艺，从而改变多晶硅的晶界数，提高多晶硅电阻值以及电阻的热稳定性，提升器件的可靠性。
综上所述，本发明提供多晶硅电阻器件及其制作方法中，包括：提供衬底，在所述衬底上形成多晶硅材料层；对所述多晶硅材料层进行中性粒子掺杂；对所述中性粒子掺杂后的所述多晶硅材料层进行载流子掺杂；图形化所述载流子掺杂后的所述多晶硅材料层，形成多晶硅电阻。本发明工艺简单易操作；中性粒子掺杂中，因掺杂的杂质是中性的，所以中性粒子的引入不会降低多晶硅电阻的阻值。而且通过中性粒子掺杂，多晶硅电阻中原本较大的晶粒被打散，形成更多的晶界，增加对载流子的捕获能力，使得最终形成的多晶硅电阻由于温度变化导致的阻值变化小于一预设值，提高了多晶硅电阻的热(温度)稳定性。本发明的光子检测器件及其制作方法中，光子检测器件包括SPAD和多晶硅电阻，多晶硅电阻掺杂有中性粒子和载流子，多晶硅电阻确保高阻同时，提高了温度稳定性；即随着温度的升高或降低，多晶硅电阻的阻值均稳定在一预设范围内，在高温时多晶硅电阻阻值稳定，可以起到预定分压作用，从而达到淬灭的效果。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (12)
1.一种多晶硅电阻器件的制作方法，其特征在于，包括：
提供衬底，在所述衬底上形成多晶硅材料层；
对所述多晶硅材料层进行中性粒子掺杂；
对所述中性粒子掺杂后的所述多晶硅材料层进行载流子掺杂；
图形化所述载流子掺杂后的所述多晶硅材料层，形成多晶硅电阻。
2.如权利要求1所述的多晶硅电阻器件的制作方法，其特征在于，所述中性粒子为不带极性的粒子，所述中性粒子包括惰性元素和第Ⅳ族元素中的一种或两种以上的组合。
3.如权利要求1所述的多晶硅电阻器件的制作方法，其特征在于，在所述衬底上形成所述多晶硅材料层具体包括：
在所述衬底中形成沟槽；
形成隔离层，所述隔离层填充所述沟槽形成STI，所述隔离层还覆盖所述衬底的上表面；
形成多晶硅材料层，所述多晶硅材料层覆盖所述隔离层。
4.如权利要求3所述的多晶硅电阻器件的制作方法，其特征在于，形成多晶硅电阻具体包括：
形成位于所述多晶硅材料层上方的图形化的光阻层，所述图形化的光阻层覆盖位于所述STI正上方的所述多晶硅材料层；
以所述图形化的光阻层为掩膜刻蚀所述多晶硅材料层，形成多晶硅电阻，所述多晶硅电阻位于所述STI的正上方。
5.如权利要求1所述的多晶硅电阻器件的制作方法，其特征在于，形成多晶硅电阻之后，还包括：进行退火处理，所述退火处理的温度为500℃～1200℃，退火环境气体包括：N2、He、Ar或Ne中的一种或两种以上的组合。
6.一种光子检测器件的制作方法，其特征在于，包括：
提供衬底，所述衬底包括间隔的第一区和第二区，在所述第一区中形成SPAD，在所述第二区形成淬灭电路的第一部分；
形成绝缘层，所述绝缘层覆盖所述衬底；
形成多晶硅电阻，所述多晶硅电阻采用权利要求1至5任意一项的方法制成，所述多晶硅电阻形成于所述第二区的所述绝缘层上，所述淬灭电路的第二部分包括所述多晶硅电阻。
7.如权利要求6所述的光子检测器件的制作方法，其特征在于，所述载流子掺杂的掺杂浓度≤5×10 19/cm 3。
8.一种多晶硅电阻器件，其特征在于，包括：
衬底；
位于所述衬底上的多晶硅电阻，所述多晶硅电阻采用权利要求1至5任意一项的方法制成，所述多晶硅电阻中的晶粒被中性粒子打散以增加晶界数量并掺杂有载流子。
9.如权利要求8所述的多晶硅电阻器件，其特征在于，还包括：隔离层；所述衬底中形成有沟槽，所述隔离层填充所述沟槽形成STI，所述多晶硅电阻位于所述STI的正上方。
10.一种光子检测器件，其特征在于，包括：
衬底，所述衬底包括间隔的第一区和第二区，在所述第一区中形成SPAD，在所述第二区形成淬灭电路的第一部分；
绝缘层，所述绝缘层覆盖所述衬底；
多晶硅电阻，所述多晶硅电阻形成于所述第二区的所述绝缘层上，所述淬灭电路的第二部分包括所述多晶硅电阻，所述多晶硅电阻采用权利要求1至5任意一项的方法制成，所述多晶硅电阻中的晶粒被中性粒子打散以增加晶界数量并掺杂有载流子。
11.如权利要求10所述的光子检测器件，其特征在于，
所述SPAD包括P掺杂层、N掺杂层以及界定于所述P掺杂层和所述N掺杂层之间的雪崩区；所述淬灭电路与所述SPAD耦合。
12.如权利要求10所述的光子检测器件，其特征在于，所述多晶硅电阻的阻值大于等于1千欧姆。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111531964.5A CN114284432B (zh) | 2021-12-14 | 2021-12-14 | 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111531964.5A CN114284432B (zh) | 2021-12-14 | 2021-12-14 | 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114284432A true CN114284432A (zh) | 2022-04-05 |
| CN114284432B CN114284432B (zh) | 2024-10-18 |
Family
ID=80872315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111531964.5A Active CN114284432B (zh) | 2021-12-14 | 2021-12-14 | 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114284432B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116666404A (zh) * | 2023-07-25 | 2023-08-29 | 深圳市灵明光子科技有限公司 | 一种spad阵列及其制作方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0116702A2 (en) * | 1983-02-18 | 1984-08-29 | International Business Machines Corporation | Method for forming polycrystalline silicon resistors having reproducible and controllable resistivities |
| WO2000024043A1 (de) * | 1998-10-21 | 2000-04-27 | IHP GMBH Innovations for High Performance Microelectronics Institut für innovative Mikroelektronik | Integrierter polykristalliner siliziumwiderstand mit kohlenstoff oder germanium |
| US20020084886A1 (en) * | 2000-08-17 | 2002-07-04 | Bing-Chang Wu | Method for fabricating a thin film resistor |
| US20050070102A1 (en) * | 2003-09-30 | 2005-03-31 | International Business Machines Corporation | Precision polysilicon resistor process |
| EP2040308A1 (en) * | 2006-07-03 | 2009-03-25 | Hamamatsu Photonics K.K. | Photodiode array |
| US20120153423A1 (en) * | 2010-12-21 | 2012-06-21 | Electronics And Telecommunications Research Institute | Silicon photomultiplier with trench isolation |
| CN105336575A (zh) * | 2014-08-11 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 形成多晶硅电阻的方法及半导体器件 |
| CN109326583A (zh) * | 2018-09-20 | 2019-02-12 | 盛世瑶兰（深圳）科技有限公司 | 一种在集成电路中集成复合型多晶硅电阻的方法 |
| CN112885716A (zh) * | 2019-11-29 | 2021-06-01 | 长鑫存储技术有限公司 | 半导体结构的形成方法 |
-
2021
- 2021-12-14 CN CN202111531964.5A patent/CN114284432B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0116702A2 (en) * | 1983-02-18 | 1984-08-29 | International Business Machines Corporation | Method for forming polycrystalline silicon resistors having reproducible and controllable resistivities |
| WO2000024043A1 (de) * | 1998-10-21 | 2000-04-27 | IHP GMBH Innovations for High Performance Microelectronics Institut für innovative Mikroelektronik | Integrierter polykristalliner siliziumwiderstand mit kohlenstoff oder germanium |
| US20020084886A1 (en) * | 2000-08-17 | 2002-07-04 | Bing-Chang Wu | Method for fabricating a thin film resistor |
| US20050070102A1 (en) * | 2003-09-30 | 2005-03-31 | International Business Machines Corporation | Precision polysilicon resistor process |
| EP2040308A1 (en) * | 2006-07-03 | 2009-03-25 | Hamamatsu Photonics K.K. | Photodiode array |
| US20120153423A1 (en) * | 2010-12-21 | 2012-06-21 | Electronics And Telecommunications Research Institute | Silicon photomultiplier with trench isolation |
| CN105336575A (zh) * | 2014-08-11 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 形成多晶硅电阻的方法及半导体器件 |
| CN109326583A (zh) * | 2018-09-20 | 2019-02-12 | 盛世瑶兰（深圳）科技有限公司 | 一种在集成电路中集成复合型多晶硅电阻的方法 |
| CN112885716A (zh) * | 2019-11-29 | 2021-06-01 | 长鑫存储技术有限公司 | 半导体结构的形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116666404A (zh) * | 2023-07-25 | 2023-08-29 | 深圳市灵明光子科技有限公司 | 一种spad阵列及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114284432B (zh) | 2024-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107958944B (zh) | 雪崩二极管及其制造方法 | |
| US8476730B2 (en) | Geiger-mode photodiode with integrated and JFET-effect-adjustable quenching resistor, photodiode array, and corresponding manufacturing method | |
| US8501580B2 (en) | Process of fabricating semiconductor device with low capacitance for high-frequency circuit protection | |
| US7880207B2 (en) | Photo detector device | |
| US7098509B2 (en) | High energy ESD structure and method | |
| JP2012104834A (ja) | 高電圧バイポーラベースｅｓｄ保護構造 | |
| WO2017094277A1 (ja) | アバランシェフォトダイオード | |
| US12015025B2 (en) | Transient voltage suppression device and manufacturing method therefor | |
| CN211150577U (zh) | 光电二极管以及半导体结构 | |
| WO2016160535A1 (en) | Passivation layer for solar cells | |
| CN114284432B (zh) | 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法 | |
| EP3161875A1 (en) | Through silicon via based photovoltaic cell | |
| JPS61252661A (ja) | 光電変換装置 | |
| CN115621352A (zh) | 半导体器件及其制造方法 | |
| US20040169233A1 (en) | Semiconductor device with surge protection circuit | |
| KR100945626B1 (ko) | 과도 전압 억제 회로 | |
| US20120326260A1 (en) | Photodiode that incorporates a charge balanced set of alternating n and p doped semiconductor regions | |
| CN118431316B (zh) | 半导体器件及其制造方法 | |
| Keil et al. | Low-noise oxide passivated p+ n silicon detectors | |
| US11967664B2 (en) | Photodiodes with serpentine shaped electrical junction | |
| JP2001237434A (ja) | ダイオード | |
| CN108922925B (zh) | 一种功率器件保护芯片及其制作方法 | |
| CN109360822B (zh) | 一种瞬态电压抑制器及其制作方法 | |
| JP2763352B2 (ja) | 半導体受光素子 | |
| CN117613132A (zh) | 半导体结构、传感器器件及形成光电探测器的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| GR01 | Patent grant |