CN116666404A - 一种spad阵列及其制作方法 - Google Patents

一种spad阵列及其制作方法 Download PDF

Info

Publication number
CN116666404A
CN116666404A CN202310914212.XA CN202310914212A CN116666404A CN 116666404 A CN116666404 A CN 116666404A CN 202310914212 A CN202310914212 A CN 202310914212A CN 116666404 A CN116666404 A CN 116666404A
Authority
CN
China
Prior art keywords
spad
resistor
metal
polysilicon resistor
quenching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310914212.XA
Other languages
English (en)
Inventor
徐涛
吕京颖
李爽
康杨森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Adaps Photonics Technology Co ltd
Original Assignee
Shenzhen Adaps Photonics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Adaps Photonics Technology Co ltd filed Critical Shenzhen Adaps Photonics Technology Co ltd
Priority to CN202310914212.XA priority Critical patent/CN116666404A/zh
Publication of CN116666404A publication Critical patent/CN116666404A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及SPAD领域，公开了一种SPAD阵列及其制作方法，SPAD阵列包括多个SPAD单元组件；每个SPAD单元与临近的SPAD单元通过多个沟槽隔离区隔开；SPAD单元组件包括：SPAD单元和淬灭电阻；在横截面上，SPAD单元呈现规则形状；淬灭电阻设于SPAD单元的一边或多边；淬灭电阻包括由下至上依次层叠的第一多晶硅电阻、隔离介质层和第二多晶硅电阻；第一多晶硅电阻的第一端作为淬灭电阻的一端；第一多晶硅电阻的第二端通过第二金属与第二多晶硅电阻的第一端连接；第二多晶硅电阻的第二端作为淬灭电阻的另一端；淬灭电阻的一端通过第一金属与SPAD单元的阴极电连接或外接高压；淬灭电阻的另一端通过第三金属外接高压或与SPAD单元的阴极电连接。

Description

一种SPAD阵列及其制作方法
技术领域
本申请涉及SPAD领域，特别是涉及一种SPAD阵列及其制作方法。
背景技术
硅光电倍增管（Si photomultiplier，SiPM）由多个SPAD（Single PhotonAvalanche Diode，单光子雪崩二极管）并联组成，其中单光子雪崩二极管采用多晶硅电阻器（Poly resistor）作为其淬灭电阻（quench resistor）。
当SPAD尺寸缩小到10μm以下时，其表面放置的淬灭电阻电阻值一般来说相对较小（淬灭电阻长度变短，阻值变小），其不足以起到有效的淬灭作用。为了使得小尺寸（10μm及以下）的SPAD实现淬灭的作用，目前采用Digital SiPM（数字硅光电倍增管）的方案，其电路示意图如图1所示。相较于当前的硅光电倍增管，图1中方案对于每一个SPAD31做出以下改进，第一，增加输入输出（input/output，IO）PMOS管32（metal-oxide- semiconductor，金属氧化物半导体场效应晶体管）作为无源猝灭（passive quenching）MOS管；第二，增加反向器（Inverter）33，其由一个PMOS管和一个NMOS管构成；第三，增加带ESD（Electrostaticdischarge，静电保护）的IO PAD。
由于在每个SPAD的Sensor（传感器）区域额外增加了3个晶体管，需要增加5张光罩（mask），导致制作成本增加，同时，在整体面积固定的前提下，增加的晶体管会占用一部分面积，导致SPAD占用面积减小，感光区域变小，进而导致填充因子降低，最终导致光子探测效率（Photon Detection Efficiency，PDE）降低。
因此，如何解决上述技术问题应是本领域技术人员重点关注的。
发明内容
本申请的目的是提供一种SPAD单元组件及制作方法、SPAD阵列，以提升SPAD单元组件的光子探测效率，且降低制作成本。
为解决上述技术问题，本申请提供一种SPAD阵列，所述SPAD阵列包括多个SPAD单元组件；每个SPAD单元与临近的SPAD单元通过多个沟槽隔离区隔开；
所述SPAD单元组件包括：所述SPAD单元和淬灭电阻；
在横截面上，所述SPAD单元呈现规则形状；所述淬灭电阻设于所述SPAD单元的一边或多边；
所述淬灭电阻包括由下至上依次层叠的第一多晶硅电阻、隔离介质层和第二多晶硅电阻；
所述第一多晶硅电阻的第一端作为所述淬灭电阻的一端；所述第一多晶硅电阻的第二端通过第二金属与所述第二多晶硅电阻的第一端连接；所述第二多晶硅电阻的第二端作为所述淬灭电阻的另一端；
所述淬灭电阻的一端通过第一金属与所述SPAD单元的阴极电连接或外接高压；
所述淬灭电阻的另一端通过第三金属外接高压或与所述SPAD单元的阴极电连接。
可选的，所述淬灭电阻的一端通过所述第一金属与所述SPAD单元的阴极电连接；所述淬灭电阻的另一端通过所述第三金属外接高压。
可选的，所述SPAD单元呈矩形，所述淬灭电阻呈L型，且对应设于所述SPAD阵列中所述沟槽隔离区的上方。
可选的，所述第一金属、所述第二金属、所述第三金属处于同一金属层，且相互之间没有电学连接。
可选的，所述SPAD单元呈方形，边长小于10μm。
可选的，所述第一多晶硅电阻和所述第二多晶硅电阻形状上长度、宽度相等。
可选的，所述第二多晶硅电阻的长度为所述第一多晶硅电阻的长度的0.2~1倍。
可选的，所述淬灭电阻还包括：
在所述第二多晶硅电阻上方层叠的又一隔离介质层和第三多晶硅电阻；
所述第一多晶硅电阻的第一端作为所述淬灭电阻的一端；所述第一多晶硅电阻的第二端通过第二金属与所述第二多晶硅电阻的第一端连接；所述第二多晶硅电阻的第二端通过第四金属与所述第三多晶硅电阻的第一端连接；所述第三多晶硅电阻的第二端作为所述淬灭电阻的另一端；
所述淬灭电阻的一端通过第一金属与所述SPAD单元的阴极电连接或外接高压；
所述淬灭电阻的另一端通过第三金属外接高压或与所述SPAD单元的阴极电连接。
可选的，所述第一金属、所述第二金属、所述第三金属、所述第四金属处于同一金属层或不同金属层，且相互之间没有电学连接。
可选的，所述每个SPAD单元组件的所述淬灭电阻外接高压的另一端都连接在一起；每个所述SPAD单元的阳极都连接在一起。
本申请还提供一种SPAD阵列的制作方法，所述SPAD阵列包括多个SPAD单元组件，所述SPAD单元组件包括SPAD单元和淬灭电阻，所述SPAD单元的制作方法包括：
在每个所述SPAD单元组件处，进行N型离子注入和P型离子注入，形成SPAD单元；在横截面上，所述SPAD单元呈现规则形状；每个SPAD单元与临近的SPAD单元通过多个沟槽隔离区隔开；
在每个所述SPAD单元组件上淀积第一多晶硅电阻；
所述淬灭电阻的制作方法包括：
在所述第一多晶硅电阻上淀积隔离介质层；
在所述隔离介质层上淀积第二多晶硅电阻，形成所述淬灭电阻，所述淬灭电阻设于所述SPAD单元的一边或多边；
对所述第一多晶硅电阻、所述隔离介质层和所述第二多晶硅电阻进行第一次光刻和刻蚀，只保留在所述沟槽隔离区上方的所述第一多晶硅电阻、所述隔离介质层和所述第二多晶硅电阻；
对所述隔离介质层和所述第二多晶硅电阻进行第二次光刻和刻蚀，露出所述第一多晶硅电阻的两端；
淀积第一金属、第二金属和第三金属；所述第一金属与所述第一多晶硅电阻的第一端电连接，所述第一金属与所述SPAD单元的阴极电连接或外接高压；所述第二金属与所述第一多晶硅电阻的第二端、所述第二多晶硅电阻的第一端电连接；所述第三金属与第二多晶硅电阻的第二端电连接，所述第三金属外接高压或与所述SPAD单元的阴极电连接。
可选的，所述隔离介质层包括氧化物，或包括氧化物和氮化硅。
本申请所提供的一种SPAD阵列，所述SPAD阵列包括多个SPAD单元组件；每个SPAD单元与临近的SPAD单元通过多个沟槽隔离区隔开；所述SPAD单元组件包括：所述SPAD单元和淬灭电阻；在横截面上，所述SPAD单元呈现规则形状；所述淬灭电阻设于所述SPAD单元的一边或多边；所述淬灭电阻包括由下至上依次层叠的第一多晶硅电阻、隔离介质层和第二多晶硅电阻；所述第一多晶硅电阻的第一端作为所述淬灭电阻的一端；所述第一多晶硅电阻的第二端通过第二金属与所述第二多晶硅电阻的第一端连接；所述第二多晶硅电阻的第二端作为所述淬灭电阻的另一端；所述淬灭电阻的一端通过第一金属与所述SPAD单元的阴极电连接或外接高压；所述淬灭电阻的另一端通过第三金属外接高压或与所述SPAD单元的阴极电连接。
可见，本申请淬灭电阻包括第一多晶硅电阻和第二多晶硅电阻，第一多晶硅电阻和第二多晶硅电阻在垂直方向层叠设置，所以淬灭电阻占用的面积小，可以使得SPAD单元面积变大，感光区变大，从而提升填充因子和光子探测效率。并且，本申请中在制作淬灭电阻时使用两张光罩即可，可以降低制作成本。
此外，本申请还提供一种具有上述优点的SPAD阵列制作方法。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中采用Digital SiPM方案时的电路示意图；
图2为本申请实施例所提供的一种SPAD阵列中单个SPAD单元组件的俯视图一；
图3为图2中P区域的局部放大图；
图4为图2中Q区域的局部放大图；
图5为图4中AA’截面的结构示意图；
图6为图4中BB’截面的结构示意图；
图7为本申请实施例所提供的一种SPAD阵列中单个SPAD单元组件的俯视图二；
图8为本申请实施例所提供的一种SPAD阵列中单个SPAD单元组件的俯视图三；
图9为本申请实施例所提供的一种SPAD阵列中单个SPAD单元组件的俯视图四；
图10为本申请实施例所提供的一种SPAD阵列的制作方法流程图；
图11至图20为本申请实施例所提供的一种SPAD阵列制作工艺流程图；
图中，1、SPAD单元，2、第一多晶硅电阻，3、第二多晶硅电阻，4、隔离介质层，5、第一金属，6、第三金属，7、第二金属，8、接触孔，9、衬底，10、沟槽隔离区，11、N型掺杂区，12、P型掺杂区，13、钉扎层，31、SPAD32、IO PMOS管33、反向器。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，对于小到10μm及其以下的SPAD，当前单层多晶硅形成的淬灭电阻偏小、无法有效的起到淬灭的作用。如果简单的将多晶硅做窄或者离子注入变少而增大poly的电阻，由于工艺问题，其阻值波动会很大。目前为了使得SPAD实现淬灭，在每个SPAD的感应区域额外增加了3个晶体管，需要增加5张光罩，导致制作成本增加，同时导致光子探测效率降低。
有鉴于此，本申请提供了一种SPAD阵列，请参考图2至图9，所述SPAD阵列包括多个SPAD单元组件；每个SPAD单元1与临近的SPAD单元1通过多个沟槽隔离区隔开；
所述SPAD单元组件包括：所述SPAD单元1和淬灭电阻；
在横截面上，所述SPAD单元1呈现规则形状；所述淬灭电阻设于所述SPAD单元1的一边或多边；
所述淬灭电阻包括由下至上依次层叠的第一多晶硅电阻2、隔离介质层4和第二多晶硅电阻3；
所述第一多晶硅电阻2的第一端作为所述淬灭电阻的一端；所述第一多晶硅电阻2的第二端通过第二金属7与所述第二多晶硅电阻3的第一端连接；所述第二多晶硅电阻3的第二端作为所述淬灭电阻的另一端；
所述淬灭电阻的一端通过第一金属5与所述SPAD单元1的阴极电连接或外接高压；
所述淬灭电阻的另一端通过第三金属6外接高压或与所述SPAD单元1的阴极电连接。
需要指出的是，本申请中对隔离介质层4不做限定，可自行设置。例如，隔离介质层4包括氧化物，或包括氧化物和氮化硅。其中，氧化物可以为氧化硅，当隔离介质层4包括氧化物和氮化硅时，隔离介质层4可以包括由下至上依次层叠的氧化物、氮化硅、氧化物。
在横截面上，SPAD单元1呈现的规则形状包括但不限于矩形、正方形、八边形。
当淬灭电阻设于SPAD单元1的多边时，多边为SPAD单元1相连的多边。例如，当SPAD单元1的俯视图形轮廓由边AB、边BC、边CD、边DA形成时，淬灭电阻设置于SPAD单元1的两边时，对应的两边可以为边AB和边BC，或者边BC和边CD等，设于SPAD单元1的三边时，对应的三边可以为边AB、边BC和边CD，或者边BC、边CD和边DA。当淬灭电阻设于SPAD单元1的一边时，可以设于SPAD单元1的任一边。
如图5所示，第一多晶硅电阻2的第二端设有接触孔8，第二多晶硅电阻3的第一端也设有接触孔8，第二金属7与第一多晶硅电阻2的第二端、第二多晶硅电阻3的第一端上的接触孔8电连接，从而实现第一多晶硅电阻2和第二多晶硅电阻3串联。即，总的淬灭电阻由第一多晶硅电阻2和第二多晶硅电阻3串联形成。接触孔8内填充有金属钨。
如图5和图6所示，第一多晶硅电阻2的第二端没有被第二多晶硅电阻3完全覆盖，第一多晶硅电阻2的第二端是外露出来的。
在本申请的一个实施例中，所述淬灭电阻的一端（即第一多晶硅电阻2的第一端）通过所述第一金属5与所述SPAD单元1的阴极电连接；所述淬灭电阻的另一端（即第二多晶硅电阻3的第二端）通过所述第三金属6外接高压，如图2所示。在图2中，电学通路为：高压、第三金属6、第二多晶硅电阻3、第二金属7、第一多晶硅电阻2、第一金属5、SPAD单元1的阴极。当接收到光子时，SPAD单元1发生雪崩，产生雪崩电流，然后淬灭电阻对SPAD单元1进行淬灭，等待下一次光子的触发。
在本申请的另一实施例中，淬灭电阻的一端（即第一多晶硅电阻2的第一端）通过第一金属5外接高压，淬灭电阻的另一端（即第二多晶硅电阻3的第二端）通过第三金属6与SPAD单元1的阴极电连接，如图7所示。
所述第一金属5、所述第二金属7、所述第三金属6处于同一金属层，且相互之间没有电学连接，即第一金属5、第二金属7、第三金属6是彼此断开的，如图2、图7、图8和图9所示。
对于单通道的SiPM，所述每个SPAD单元组件的所述淬灭电阻外接高压的另一端都连接在一起；每个所述SPAD单元1的阳极都连接在一起。对于多通道的SiPM，所述每个SPAD单元组件的所述淬灭电阻外接高压的一端不连接在一起；每个所述SPAD单元1的阳极都连接在一起。
SPAD阵列中包括多个SPAD单元组件，即各个SPAD单元组件中淬灭电阻外接高压的另一端连接在一起，一起实现外接高压。
为了简化淬灭电阻的制作工艺，所述第一多晶硅电阻2和所述第二多晶硅电阻3形状上长度、宽度相等，如图2所示。需要说明的是，第二多晶硅电阻3在两端被刻蚀掉一部分以露出第一多晶硅电阻2连接接触孔8，第二多晶硅电阻3被刻蚀掉的部分很少，长度忽略不计，所以，第一多晶硅电阻2和第二多晶硅电阻3长度相等。
当第一多晶硅电阻2和第二多晶硅电阻3形状上长度相等时，接触孔8可以分别设置在第一多晶硅电阻2和第二多晶硅电阻3的端部，如图2中Q区域所示。或者，与第二多晶硅电阻3连接的接触孔8还可以设置在第二多晶硅电阻3的中部位置，如图8所示。对于图8所示结构，电学通路为：高压、第三金属6、第二多晶硅电阻3的水平部分、第二金属7、第一多晶硅电阻2、第一金属5、SPAD单元1的阴极，但此时第二多晶硅电阻的阻值就只有第一多晶硅电阻的一半。
在本申请的其他实施例中，所述第二多晶硅电阻3的长度为所述第一多晶硅电阻2的长度的0.2~1倍，即第二多晶硅电阻3的长度小于第一多晶硅电阻2的长度。例如，如图9所示，第一多晶硅电阻2设于SPAD单元1的两边，呈L型，第二多晶硅电阻3设于SPAD单元1的一边。
作为一种可实施方式，所述SPAD单元1呈方形，边长小于10μm。对于边长小于10μm的小尺寸SPAD单元1，在SPAD单元组件尺寸不变的前提下，通过本申请中在SPAD单元1的一边或者多边设置淬灭电阻，减小淬灭电阻的平面面积，可以增大SPAD单元1的尺寸，即增大感光区面积，提升填充因子和光子探测效率。
SPAD单元1既可以为前照式SPAD单元1也可以为背照式SPAD单元1，均在本申请的保护范围内。
本实施例中淬灭电阻包括第一多晶硅电阻2和第二多晶硅电阻3，第一多晶硅电阻2和第二多晶硅电阻3在垂直方向层叠设置，在SPAD单元组件尺寸不变的前提下，所以淬灭电阻占用的面积小，可以使得SPAD单元1面积变大，感光区变大，从而提升填充因子和光子探测效率。并且，本申请中在制作淬灭电阻时使用两张光罩即可，可以降低制作成本。
在上述实施例的基础上，在本申请的一个实施例中，所述SPAD单元1呈矩形，所述淬灭电阻呈L型，且对应设于所述SPAD阵列中所述沟槽隔离区的上方。其中，沟槽隔离区可以为浅沟槽隔离区，淬灭电阻呈L型，即淬灭电阻设于SPAD单元1的两边，如图2所示。
淬灭电阻设置在SPAD阵列沟槽隔离区的上方，还可以防止通入的高电压对SPAD性能产生影响。
在上述任一实施例的基础上，在本申请的一个实施例中，所述淬灭电阻还包括：
在所述第二多晶硅电阻上方层叠的又一隔离介质层和第三多晶硅电阻；
所述第一多晶硅电阻的第一端作为所述淬灭电阻的一端；所述第一多晶硅电阻的第二端通过第二金属与所述第二多晶硅电阻的第一端连接；所述第二多晶硅电阻的第二端通过第四金属与所述第三多晶硅电阻的第一端连接；所述第三多晶硅电阻的第二端作为所述淬灭电阻的另一端；
所述淬灭电阻的一端通过第一金属与所述SPAD单元的阴极电连接或外接高压；
所述淬灭电阻的另一端通过第三金属外接高压或与所述SPAD单元的阴极电连接。
在本实施例中，第一多晶硅电阻、第二多晶硅电阻和第三多晶硅电阻由下至上依次分布。
第一多晶硅电阻的第二端设有接触孔，第二多晶硅电阻的第一端也设有接触孔，第二金属与第一多晶硅电阻的第二端、第二多晶硅电阻的第一端上的接触孔电连接，从而实现第一多晶硅电阻和的第二多晶硅电阻串联；第二多晶硅电阻的第一端设有接触孔，第三多晶硅电阻的第一端也设有接触孔，第四金属与第二多晶硅电阻的第一端、第三多晶硅电阻的第一端的接触孔电连接，从而实现第二多晶硅电阻和第三多晶硅电阻串联。即，总的淬灭电阻由第一多晶硅电阻、第二多晶硅电阻和第三多晶硅电阻串联形成。
在本申请的一个实施例中，淬灭电阻的一端（即第一多晶硅电阻的第一端）通过第一金属与所述SPAD单元的阴极电连接，淬灭电阻的另一端（即述第三多晶硅电阻的第二端）通过第三金属外接高压。
在本申请的另一个实施例中，淬灭电阻的一端（即第一多晶硅电阻的第一端）通过第一金属外接高压，淬灭电阻的另一端（即述第三多晶硅电阻的第二端）通过第三金属与所述SPAD单元的阴极电连接。
所述第一金属、所述第二金属、所述第三金属、所述第四金属处于同一金属层或不同金属层，且相互之间没有电学连接。
为了简化制作工艺，第一多晶硅电阻、第二多晶硅电阻和第三多晶硅电阻在形状上长度、宽度相等。
需要指出的是，淬灭电阻还可以根据需要包括更多的多晶硅电阻，例如，还包括第四多晶硅电阻、第五多晶硅电阻等等，且相邻多晶硅电阻之间设置有隔离介质层，
请参考图10，本申请还提供一种SPAD阵列的制作方法，所述SPAD阵列包括多个SPAD单元组件，该方法包括：
步骤S101：在每个所述SPAD单元组件处，进行N型离子注入和P型离子注入，形成SPAD单元；
在横截面上，所述SPAD单元呈现规则形状；每个SPAD单元与临近的SPAD单元通过多个沟槽隔离区隔开。
请参考图11至图12，先对衬底9进行N型掺杂，形成N型掺杂区11，然后进行P形成掺杂，形成P型掺杂区12，形成PN结。一个SPAD单元包括一个PN结。相邻SPAD单元通过多个沟槽隔离区10隔开。
步骤S102：在每个所述SPAD单元组件上淀积第一多晶硅电阻。
请参考图13，第一多晶硅电阻2对应位于SPAD单元和沟槽隔离区上。
在淀积第一多晶硅电阻时，作为一种可实施方式，可以直接淀积掺杂的多晶硅，但是本申请对此并不做限定，作为另一种可实施方式，可以先淀积一层多晶硅，然后再进行离子注入，以调整多晶硅电阻。
步骤S103：在所述第一多晶硅电阻上淀积隔离介质层。
请参考图14，隔离介质层4位于第一多晶硅电阻2上。
需要指出的是，本申请中对隔离介质层不做限定。作为一种可实施方式，隔离介质层包括氧化物，氧化物可以为氧化硅。作为另一种可实施方式，隔离介质层包括氧化物和氮化硅，隔离介质层包括依次层叠的氧化硅、氮化硅和氧化硅。
步骤S104：在所述隔离介质层上淀积第二多晶硅电阻，形成所述淬灭电阻，所述淬灭电阻设于所述SPAD单元的一边或多边。
请参考图15，第二多晶硅电阻3位于隔离介质层4上。作为一种可实施方式，淀积第二多晶硅电阻时，可以先淀积一层多晶硅，然后再进行离子注入。
步骤S105：对所述第一多晶硅电阻、所述隔离介质层和所述第二多晶硅电阻进行第一次光刻和刻蚀，只保留在所述沟槽隔离区上方的所述第一多晶硅电阻、所述隔离介质层和所述第二多晶硅电阻。
刻蚀后横截面示意图请参考图16，俯视图请参考图17，此时，第一多晶硅电阻被隔离介质层和第二多晶硅电阻3覆盖。
步骤S106：对所述隔离介质层和所述第二多晶硅电阻进行第二次光刻和刻蚀，露出所述第一多晶硅电阻的两端。
请参考图18，经过第二次刻蚀，第一多晶硅电阻2的两个端部露出。
为了避免表面的缺陷或悬挂键产生的电子进入SPAD区，第二次光罩刻蚀之后还可以包括：对PN结区域再次进行P型掺杂，形成钉扎层13，如图19所示。
步骤S107：在SPAD的阴极区域、第一多晶硅电阻的两端、第二多晶硅电阻的两端分别形成多个接触孔。
请参考图20，接触孔8设于SPAD单元1的阴极区域、第一多晶硅电阻2的两端、第二多晶硅电阻3的两端。
步骤S108：淀积第一金属、第二金属和第三金属；
所述第一金属与所述第一多晶硅电阻的第一端电连接，所述第一金属与所述SPAD单元的阴极电连接或外接高压；所述第二金属与所述第一多晶硅电阻的第二端、所述第二多晶硅电阻的第一端电连接；所述第三金属与第二多晶硅电阻的第二端电连接，所述第三金属外接高压或与所述SPAD单元的阴极电连接。
请参考图2至图4，第一金属5与第一多晶硅电阻2的第一端电连接，并与SPAD单元1的阴极电连接，第二金属7与第一多晶硅电阻2的第二端、第二多晶硅电阻3的第一端电连接，第三金属6与第二多晶硅电阻3的第二端电连接，并外接高压。
淀积第一金属、第二金属和第三金属之后，根据SPAD单元的类型（前照式SPAD单元或者背照式SPAD单元）继续后续的常规工艺流程，具体工艺可参考相关技术，此处不再详细赘述。
本实施例制作的淬灭电阻包括第一多晶硅电阻和第二多晶硅电阻，第一多晶硅电阻和第二多晶硅电阻在垂直方向层叠设置，所以淬灭电阻占用的面积小，可以使得SPAD单元面积变大，感光区变大，从而提升填充因子和光子探测效率。并且，本申请中在制作淬灭电阻时使用两张 光罩即可，可以降低制作成本。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。
以上对本申请所提供的SPAD阵列及其制作方法进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (12)

1.一种SPAD阵列，其特征在于，所述SPAD阵列包括多个SPAD单元组件；每个SPAD单元与临近的SPAD单元通过多个沟槽隔离区隔开；
所述SPAD单元组件包括：所述SPAD单元和淬灭电阻；
在横截面上，所述SPAD单元呈现规则形状；所述淬灭电阻设于所述SPAD单元的一边或多边；
所述淬灭电阻包括由下至上依次层叠的第一多晶硅电阻、隔离介质层和第二多晶硅电阻；
所述第一多晶硅电阻的第一端作为所述淬灭电阻的一端；所述第一多晶硅电阻的第二端通过第二金属与所述第二多晶硅电阻的第一端连接；所述第二多晶硅电阻的第二端作为所述淬灭电阻的另一端；
所述淬灭电阻的一端通过第一金属与所述SPAD单元的阴极电连接或外接高压；
所述淬灭电阻的另一端通过第三金属外接高压或与所述SPAD单元的阴极电连接。
2.如权利要求1所述的SPAD阵列，其特征在于，所述淬灭电阻的一端通过所述第一金属与所述SPAD单元的阴极电连接；所述淬灭电阻的另一端通过所述第三金属外接高压。
3.如权利要求1所述的SPAD阵列，其特征在于，所述SPAD单元呈矩形，所述淬灭电阻呈L型，且对应设于所述SPAD阵列中所述沟槽隔离区的上方。
4.如权利要求1所述的SPAD阵列，其特征在于，所述第一金属、所述第二金属、所述第三金属处于同一金属层，且相互之间没有电学连接。
5.如权利要求1所述的SPAD阵列，其特征在于，所述SPAD单元呈方形，边长小于10μm。
6.如权利要求1所述的SPAD阵列，其特征在于，所述第一多晶硅电阻和所述第二多晶硅电阻形状上长度、宽度相等。
7.如权利要求1所述的SPAD阵列，其特征在于，所述第二多晶硅电阻的长度为所述第一多晶硅电阻的长度的0.2~1倍。
8.如权利要求1至7任一项所述的SPAD阵列，其特征在于，所述淬灭电阻还包括：
在所述第二多晶硅电阻上方层叠的又一隔离介质层和第三多晶硅电阻；
所述第一多晶硅电阻的第一端作为所述淬灭电阻的一端；所述第一多晶硅电阻的第二端通过第二金属与所述第二多晶硅电阻的第一端连接；所述第二多晶硅电阻的第二端通过第四金属与所述第三多晶硅电阻的第一端连接；所述第三多晶硅电阻的第二端作为所述淬灭电阻的另一端；
所述淬灭电阻的一端通过第一金属与所述SPAD单元的阴极电连接或外接高压；
所述淬灭电阻的另一端通过第三金属外接高压或与所述SPAD单元的阴极电连接。
9.如权利要求8所述的SPAD阵列，其特征在于，所述第一金属、所述第二金属、所述第三金属、所述第四金属处于同一金属层或不同金属层，且相互之间没有电学连接。
10.如权利要求1所述的SPAD阵列，其特征在于，所述每个SPAD单元组件的所述淬灭电阻外接高压的另一端都连接在一起；每个所述SPAD单元的阳极都连接在一起。
11.一种SPAD阵列的制作方法，其特征在于，所述SPAD阵列包括多个SPAD单元组件，所述SPAD单元组件包括SPAD单元和淬灭电阻，所述SPAD单元的制作方法包括：
在每个所述SPAD单元组件处，进行N型离子注入和P型离子注入，形成SPAD单元；在横截面上，所述SPAD单元呈现规则形状；每个SPAD单元与临近的SPAD单元通过多个沟槽隔离区隔开；
在每个所述SPAD单元组件上淀积第一多晶硅电阻；
所述淬灭电阻的制作方法包括：
在所述第一多晶硅电阻上淀积隔离介质层；
在所述隔离介质层上淀积第二多晶硅电阻，形成所述淬灭电阻，所述淬灭电阻设于所述SPAD单元的一边或多边；
对所述第一多晶硅电阻、所述隔离介质层和所述第二多晶硅电阻进行第一次光刻和刻蚀，只保留在所述沟槽隔离区上方的所述第一多晶硅电阻、所述隔离介质层和所述第二多晶硅电阻；
对所述隔离介质层和所述第二多晶硅电阻进行第二次光刻和刻蚀，露出所述第一多晶硅电阻的两端；
淀积第一金属、第二金属和第三金属；所述第一金属与所述第一多晶硅电阻的第一端电连接，所述第一金属与所述SPAD单元的阴极电连接或外接高压；所述第二金属与所述第一多晶硅电阻的第二端、所述第二多晶硅电阻的第一端电连接；所述第三金属与第二多晶硅电阻的第二端电连接，所述第三金属外接高压或与所述SPAD单元的阴极电连接。
12.如权利要求11所述的SPAD阵列的制作方法，其特征在于，所述隔离介质层包括氧化物，或包括氧化物和氮化硅。
CN202310914212.XA 2023-07-25 2023-07-25 一种spad阵列及其制作方法 Pending CN116666404A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310914212.XA CN116666404A (zh) 2023-07-25 2023-07-25 一种spad阵列及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310914212.XA CN116666404A (zh) 2023-07-25 2023-07-25 一种spad阵列及其制作方法

Publications (1)

Publication Number Publication Date
CN116666404A true CN116666404A (zh) 2023-08-29

Family

ID=87722680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310914212.XA Pending CN116666404A (zh) 2023-07-25 2023-07-25 一种spad阵列及其制作方法

Country Status (1)

Country Link
CN (1) CN116666404A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117782314A (zh) * 2024-02-26 2024-03-29 杭州宇称电子技术有限公司 Spad信号传感器的数据优化方法及其应用

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069424A (ko) * 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 집적회로 저항 및 그 제조 방법
KR20120124559A (ko) * 2011-05-04 2012-11-14 한국과학기술원 실리콘 광전자증배관의 트렌치 가드링 형성방법 및 이를 이용하여 제조된 실리콘 광전자증배관
US20140231951A1 (en) * 2013-02-15 2014-08-21 Electronics And Telecommunications Research Institute Silicon photomultiplier and method of manufacturing silicon photomultiplier
US20160005913A1 (en) * 2014-07-01 2016-01-07 Sensl Technologies Ltd. Semiconductor photomultiplier and a process of manufacturing a photomultiplier microcell
US20160079464A1 (en) * 2014-09-16 2016-03-17 Kabushiki Kaisha Toshiba Photodetector
CN112614899A (zh) * 2019-09-18 2021-04-06 株式会社东芝 光检测器、光检测系统、激光雷达装置及车
CN114284432A (zh) * 2021-12-14 2022-04-05 武汉新芯集成电路制造有限公司 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法
CN115084295A (zh) * 2022-05-19 2022-09-20 苏州法夏科技有限公司 应用于辐射及弱光探测的硅光电倍增管结构及制备方法
CN115732575A (zh) * 2022-11-11 2023-03-03 中国电子科技集团公司第四十四研究所 一种低后脉冲硅光电倍增管结构及其制作方法
CN116344665A (zh) * 2021-12-24 2023-06-27 无锡华润上华科技有限公司 集成有淬灭电阻的单光子雪崩二极管及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069424A (ko) * 2005-12-28 2007-07-03 동부일렉트로닉스 주식회사 집적회로 저항 및 그 제조 방법
KR20120124559A (ko) * 2011-05-04 2012-11-14 한국과학기술원 실리콘 광전자증배관의 트렌치 가드링 형성방법 및 이를 이용하여 제조된 실리콘 광전자증배관
US20140231951A1 (en) * 2013-02-15 2014-08-21 Electronics And Telecommunications Research Institute Silicon photomultiplier and method of manufacturing silicon photomultiplier
US20160005913A1 (en) * 2014-07-01 2016-01-07 Sensl Technologies Ltd. Semiconductor photomultiplier and a process of manufacturing a photomultiplier microcell
US20160079464A1 (en) * 2014-09-16 2016-03-17 Kabushiki Kaisha Toshiba Photodetector
CN112614899A (zh) * 2019-09-18 2021-04-06 株式会社东芝 光检测器、光检测系统、激光雷达装置及车
CN114284432A (zh) * 2021-12-14 2022-04-05 武汉新芯集成电路制造有限公司 多晶硅电阻器件及其制作方法、光子检测器件及其制作方法
CN116344665A (zh) * 2021-12-24 2023-06-27 无锡华润上华科技有限公司 集成有淬灭电阻的单光子雪崩二极管及其制造方法
CN115084295A (zh) * 2022-05-19 2022-09-20 苏州法夏科技有限公司 应用于辐射及弱光探测的硅光电倍增管结构及制备方法
CN115732575A (zh) * 2022-11-11 2023-03-03 中国电子科技集团公司第四十四研究所 一种低后脉冲硅光电倍增管结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117782314A (zh) * 2024-02-26 2024-03-29 杭州宇称电子技术有限公司 Spad信号传感器的数据优化方法及其应用
CN117782314B (zh) * 2024-02-26 2024-05-07 杭州宇称电子技术有限公司 Spad信号传感器的数据优化方法及其应用

Similar Documents

Publication Publication Date Title
US7666751B2 (en) Method of forming a high capacitance diode and structure therefor
EP1679749A1 (en) Semiconductor photodiode and method of making
CN110867487B (zh) 硅控整流器及其制造方法
US8901697B2 (en) Integrated circuit having a semiconducting via; an integrated circuit including a sensor, such as a photosensitive device, and a method of making said integrated circuit
CN116666404A (zh) 一种spad阵列及其制作方法
CN110854181B (zh) 硅控整流器及其制造方法
US8828775B2 (en) Image sensor and method for fabricating same
US7928533B2 (en) Nano-multiplication region avalanche photodiodes and arrays
CN111785717B (zh) Scr静电保护结构及其形成方法
CN113035940B (zh) 一种用于esd防护电路的栅极接地场效应管及其制备方法
US11276787B2 (en) Semiconductor device for light detection
US8921973B2 (en) Semiconductor device
US6900504B2 (en) Integrated structure effective to form a MOS component in a dielectrically insulated well
US7436003B2 (en) Vertical thyristor for ESD protection and a method of fabricating a vertical thyristor for ESD protection
KR100790233B1 (ko) 이미지센서 제조 방법
JPH02148852A (ja) 半導体装置およびその製造方法
CN106952903B (zh) 半导体器件及其制造方法
CN117995893B (zh) 一种高压抗核辐射功率晶体管结构及制备方法
JP3254549B2 (ja) 半導体装置及びその製造方法
JP5723135B2 (ja) 半導体装置の製造方法
CN116666375A (zh) 静电保护结构及其形成方法、嵌入式d-TOF芯片、SiPM芯片
WO2000077859A1 (fr) Dispositif a semiconducteur
JPH0799337A (ja) 受光素子
CN113451336A (zh) 受光装置以及半导体装置
CN114551631A (zh) 一种背照式硅基单光子雪崩二极管结构及光电探测器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination