CN110854181B - 硅控整流器及其制造方法 - Google Patents
硅控整流器及其制造方法 Download PDFInfo
- Publication number
- CN110854181B CN110854181B CN201911186720.0A CN201911186720A CN110854181B CN 110854181 B CN110854181 B CN 110854181B CN 201911186720 A CN201911186720 A CN 201911186720A CN 110854181 B CN110854181 B CN 110854181B
- Authority
- CN
- China
- Prior art keywords
- concentration
- type doping
- well
- type
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 53
- 239000010703 silicon Substances 0.000 title claims abstract description 53
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000002457 bidirectional effect Effects 0.000 abstract description 7
- 239000002019 doping agent Substances 0.000 description 17
- 230000000694 effects Effects 0.000 description 17
- 230000001276 controlling effect Effects 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- -1 phosphorus ions Chemical class 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
本发明提供硅控整流器及其制作方法包括半导体衬底；依次相邻的第一N阱、P阱、第二N阱；第一/第二高浓度P型掺杂、第一/第二高浓度N型掺杂位于第一/第二N阱上部；第三高浓度P型掺杂位于P阱上部；第一/第二高浓度N型掺杂和第三高浓度P型掺杂之间的第一/第二N阱上方设有第一/第二栅极；第一/第二高浓度P型掺杂、第一/第二高浓度N型掺杂和第一/第二栅极连接构成第一/第二器件极。据此，第一/第二器件极连接正/负高压的输入输出端，均形成PNPN通道而不存在导通状况，在应用的电路实现了可同时适用于正负高压的双向的防静电保护功能，且具有较好的漏电性能。
Description
技术领域
本发明涉及半导体集成电路器件技术领域，特别涉及一种硅控整流器。
本发明还涉及半导体器件制造技术领域，特别涉及一种硅控整流器的制造方法。
背景技术
在高压集成电路防静电保护(ESD，Electro-Static Discharge)设计领域，现有技术中采用无回滞效应硅控整流器(No-Snapback SCR，No-Snapback Silicon ControlledRectifier)多级串联应用于高压端口的防静电保护电路设计的方案，该技术方案的技术效果是该设计具有节省版图面积的优点，因而该技术方案广受关注。
现有技术中国专利申请公布号CN108183101A公开了一种无回滞效应硅控整流器型ESD保护结构及其实现方法，参阅图1A所示，展示了现有技术的一种无回滞效应硅控整流器结构，在P型衬底06(P-Sub)上设有N阱04(N-Well)和P阱05(P-Well)，上再设有浅沟槽隔离层01(STI，Shallow Trench Isolation)、高浓度P型掺杂02(P+)、高浓度N型掺杂03(N+)。在N阱04区域上方的高浓度P型掺杂02、高浓度N型掺杂03连接后形成阳极071(anode)，在P阱05区域上方的高浓度P型掺杂02、高浓度N型掺杂03连接后形成阴极072(cathode)。但是，现有技术的该无回滞效应硅控整流器是一种单向器件，只适用于正高压端口的防静电保护电路设计，即图1A中所示的PNPN通道081a(PNPN Path)。而该无回滞效应硅控整流器不适用于负高压端口的防静电保护电路设计，原因是，当该硅控整流器的阳极为负高压时，电路功能类似于一个正向偏置二极管(forward biased diode)，即该硅控整流器内部寄生的二极管处于正向导通状态，参阅图1A所示的PN通道082a(PN Path)，从而导致该高压端口的电路功能失效。
参阅图1B所示，展示了现有技术的一种双向无回滞效应硅控整流器结构，与前一个现有技术相比，本现有技术结构是对称结构，前一现有技术的阳极结构(换句话说，将前一个现有技术结构中的阴极结构部分全部去除)对称的分布在上表面全部高浓度P型掺杂02的P阱(P-Well)05两侧，具体的结构参看附图1B，在P型衬底06(P-Sub)上对称设有设有两个N阱04(N-Well)和一个P阱05(P-Well)，在P阱05上部设有高浓度P型掺杂02，在N阱04上部分别设有高浓度P型掺杂02、高浓度N型掺杂03，浅沟槽隔离层01分设于N阱04上部分的高浓度P型掺杂02的外侧。各个N阱04区域上方的高浓度P型掺杂02、高浓度N型掺杂03分别连接后形成第一极071b(anode)和第二极072(cathode)。第二个现有技术的无回滞效应硅控整流器，能够解决第一个现有技术的单向器件的问题。参阅图1B所示，当第一极071b(可以定义为阳极，也可以与第二极072b互换)上施加正高压、负高压的时候，该硅控整流器内部的通道为PNPN通道081b、PNPN通道082b，均能截止，不存在导通情况。
参阅图1A、图1B和图1C所示，漏电性能与关键尺寸之间的关系。图1A中位于N阱041a上部的高浓度N型掺杂031a、与N阱041a、与N阱和P阱交界处上部的高浓度P型掺杂023a构成第一现有技术硅控整流器的内部寄生的反向P-i-N二极管(P-intrinsic-N Diode)。图1B中位于第一N阱041b上部的高浓度N型掺杂031b、与第一N阱041b、与P阱上部的高浓度P型掺杂023b；以及，位于第二N阱042b上部的高浓度N型掺杂032b、与第二N阱042b、与P阱上部的高浓度P型掺杂023b构成二个第二现有技术硅控整流器的内部寄生的反向P-i-N二极管。而内部寄生的反向P-i-N二极管的阳极与阴极之间的距离D02决定了现有技术的硅控整流器的触发电压和漏电性能，因此，在硅控整流器的触发电压和漏电性能这一指标上，第一现有技术和第二现有技术的硅控整流器基本一致。图1A所示的关键尺寸D01、W01，图1B所示的关键尺寸D01、W01、W02，则决定了该硅控整流器是否进入无回滞效应模式。图1C展示了第一现有技术的硅控整流器的漏电性能的相关曲线图。下部横轴为Vdut(V)——被测器件(DUT，device under test)上的电压，上部横轴为Ileak(A)——被测器件漏电电流，竖轴为Idut(A)——被测器件的电流。测试条件：D01＝1微米，D02＝0.4微米，器件整体宽度为30微米。C1、C2、C3分别表示W01＝0.5微米、W01＝1微米、W01＝1.5微米条件下被测器件的电流，C4、C5、C6分别表示W01＝0.5微米、W01＝1微米、W01＝1.5微米条件下被测器件漏电电流。图1C所示，第一现有技术的硅控整流器的漏电性能为5nA/30μm左右，这样的漏电性能可以满足一般的防静电保护电路的设计要求，但是仍有提升空间。
本发明所要解决的技术问题是：如何设计并制造出一种可同时适用于正负高压的双向的无回滞效应硅控整流器的器件结构，并具有较好的漏电性能。
发明内容
为了解决以上技术问题，本发明提供一种硅控整流器，其目的在于在满足能够在正、负高压(双向)的场合下使用该硅控整流器，且不影响该硅控整流器的双向无回滞效应性能的条件下，提升漏电性能。
为了解决以上技术问题，本发明提供了一种硅控整流器的制造方法，其目的在于能够将可同时适用于正负高压的双向且具有较好漏电性能的硅控整流器制造出来。
为了达到上述目的，本发明提供了一种硅控整流器，包括：
半导体衬底；
生成于所述半导体衬底中的第一N阱、第二N阱和P阱；所述第一N阱、所述P阱、所述第二N阱依次相邻布置；
第一高浓度P型掺杂、第一高浓度N型掺杂位于所述第一N阱上部；第二高浓度N型掺杂、第二高浓度P型掺杂位于所述第二N阱上部；第三高浓度P型掺杂位于所述P阱上部；第一高浓度N型掺杂位于第一高浓度P型掺杂和P阱之间；第二高浓度N型掺杂位于第二高浓度P型掺杂和P阱之间；
第一高浓度N型掺杂(31)和第三高浓度P型掺杂(23)之间靠近第一高浓度N型掺杂(31)的第一N阱(41)的区域上方设有第一栅极(71)；
第二高浓度N型掺杂(32)和第三高浓度P型掺杂(23)之间靠近第二高浓度N型掺杂(32)的第二N阱(42)的区域上方设有第二栅极(72)；
所述第一高浓度P型掺杂、和所述第一高浓度N型掺杂、和所述第一栅极连接构成第一器件极；
所述第二高浓度P型掺杂、和所述第二高浓度N型掺杂、和所述第二栅极连接构成第二器件极。
优选地，所述第三高浓度P型掺杂位于所述P阱上部的宽度全部；或，
所述第三高浓度P型掺杂位于所述P阱上部的宽度全部、所述第一N阱与所述P阱交界处上部、和所述P阱与所述第二N阱交界处上部。
优选地，所述第一高浓度P型掺杂远离第三高浓度P型掺杂侧设置第一浅沟槽隔离，所述第二高浓度P型掺杂远离第三高浓度P型掺杂侧设置第二浅沟槽隔离；
所述第一浅沟槽隔离和所述第二浅沟槽隔离关于所述P阱的宽度方向对称轴线对称分布；
所述第一浅沟槽隔离的深度大于所述第一高浓度P型掺杂或第一高浓度N型掺杂的深度；
所述第二浅沟槽隔离的深度大于所述第二高浓度P型掺杂或第二高浓度N型掺杂的深度。
优选地，相对于所述P阱的宽度方向对称轴线，
第一N阱和第二N阱对称分布；
第一高浓度P型掺杂和第二高浓度P型掺杂对称分布；
第一高浓度N型掺杂和第二高浓度N型掺杂对称分布；
第三高浓度P型掺杂自身对称分布；
第一栅极和第二栅极对称分布；
距所述P阱的宽度方向对称轴线由中心向外部依次分布有第三高浓度P型掺杂，第一高浓度N型掺杂和第二高浓度N型掺杂，第一高浓度P型掺杂和第二高浓度P型掺杂；
所述半导体衬底为P型衬底；
所述栅极为N型栅极。
优选地，第一高浓度P型掺杂和第一高浓度N型掺杂之间间距等于第二高浓度N型掺杂和第二高浓度P型之间间距，为第一设定间距；
第一高浓度N型掺杂和第三高浓度P型掺杂之间间距等于第二高浓度N型掺杂和第三高浓度P型之间间距，为第二设定间距；
第一栅极的一侧与第一高浓度N型掺杂的一侧对齐，第二栅极的一侧与第二高浓度N型掺杂的一侧对齐；
第一栅极和第三高浓度P型掺杂之间间距等于第二栅极和第三高浓度P型掺杂之间间距，为第三设定间距；
第一高浓度N型掺杂的宽度等于第二高浓度N型掺杂宽度，为第一设定宽度；
P阱的宽度，为第二设定宽度。
优选地，所述第一设定间距为0～5μm；
所述第二设定间距为0.7～12μm；
所述第三设定间距为0.2～10μm；
所述第一设定宽度为0.1～10μm；
所述第二设定宽度为0.5～10μm。
优选地，所述硅控整流器可多级串联后用于高压防静电保护电路，
所述第一器件极连接高压输入输出端，所述第二器件极接地；
所述高压输入输出端为正高压或负高压。
为了达到上述目的，本发明提供了一种硅控整流器的制造方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底中形成第一N阱、和第二N阱，以及P阱，所述第一N阱、所述P阱、所述第二N阱依次相邻；
在所述P阱、及所述P阱邻接所述第一N阱、和第二N阱处形成横跨所述P阱与第一N阱、和第二N阱的第三高浓度P型掺杂，
在所述第一N阱、和第二N阱中分别形成第一高浓度P型掺杂、和第二高浓度P型掺杂；
在所述第一N阱、和第二N阱中分别形成第一高浓度N型掺杂、和第二高浓度N型掺杂；
第一高浓度N型掺杂位于第一高浓度P型掺杂和P阱之间；第二高浓度N型掺杂位于第二高浓度P型掺杂和P阱之间；
在所述第一N阱、和第二N阱上方分别形成第一栅极、和第二栅极；
连接所述第一高浓度P型掺杂、所述第一高浓度N型掺杂和所述第一栅极，形成第一器件极，
连接所述第二高浓度N型掺杂、所述第二高浓度P型掺杂和所述第二栅极，形成第二器件极。
优选地，所述硅控整流器结构的制造方法，还包括：
在所述第一高浓度P型掺杂或所述第一高浓度N型掺杂合围的整体区域远离所述P阱侧，形成第一浅沟槽隔离，
在所述第二高浓度P型掺杂或所述第二高浓度N型掺杂合围的整体区域远离所述P阱侧，形成第二浅沟槽隔离。
优选地，所述半导体衬底为轻掺杂P型硅晶圆片；
所述第一N阱和第二N阱采用N阱掩膜同时生成，所述P阱采用P阱掩膜生成；
所述第三高浓度P型掺杂、第一高浓度P型掺杂、和第二高浓度P型掺杂采用高浓度P型掺杂区掩膜同时生成，
所述第一高浓度N型掺杂、和第二高浓度N型掺杂采用高浓度N型掺杂区掩膜同时生成；
所述第一浅沟槽隔离、和第二浅沟槽隔离采用氮化硅硬掩膜淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物；
所述第一栅极、和第二栅极制造方法为，先生成多晶硅层，在采用栅极掩膜版刻蚀去除栅极区域以外的多晶硅层；
所述高浓度N型掺杂的浓度范围为1E14cm-2～1E16cm-2；
所述高浓度P型掺杂的浓度范围为1E14cm-2～1E16cm-2；
在所述P阱掩膜上控制P阱的宽度，为第二设定宽度；
在所述高浓度P型掺杂区掩膜和高浓度N型掺杂区掩膜上控制：
第一高浓度P型掺杂和第一高浓度N型掺杂之间间距等于第二高浓度N型掺杂和第二高浓度P型之间间距，为第一设定间距；
第一高浓度N型掺杂和第三高浓度P型掺杂之间间距等于第二高浓度N型掺杂和第三高浓度P型之间间距，为第二设定间距；
第一高浓度N型掺杂的宽度等于第二高浓度N型掺杂宽度，为第一设定宽度；
在所述栅极掩膜版上控制：
第一栅极和第三高浓度P型掺杂之间间距等于第二栅极和第三高浓度P型掺杂之间间距，为第三设定间距；
控制相关参数：
所述第一设定间距为0～5μm；
所述第二设定间距为0.7～12μm；
所述第三设定间距为0.2～10μm；
所述第一设定宽度为0.1～10μm；
所述第二设定宽度为0.5～10μm。
与现有技术相比，本发明提供了半导体衬底；生成于所述半导体衬底中的第一N阱、第二N阱和P阱；所述第一N阱、所述P阱、所述第二N阱依次相邻布置；第一高浓度P型掺杂、第一高浓度N型掺杂位于所述第一N阱上部；第二高浓度N型掺杂、第二高浓度P型掺杂位于所述第二N阱上部；第三高浓度P型掺杂位于所述P阱上部；第一高浓度N型掺杂位于第一高浓度P型掺杂和P阱之间；第二高浓度N型掺杂位于第二高浓度P型掺杂和P阱之间；第一高浓度N型掺杂(31)和第三高浓度P型掺杂(23)之间靠近第一高浓度N型掺杂(31)的第一N阱(41)的区域上方设有第一栅极(71)；第二高浓度N型掺杂(32)和第三高浓度P型掺杂(23)之间靠近第二高浓度N型掺杂(32)的第二N阱(42)的区域上方设有第二栅极(72)；所述第一高浓度P型掺杂、和所述第一高浓度N型掺杂、和所述第一栅极连接构成第一器件极；所述第二高浓度P型掺杂、和所述第二高浓度N型掺杂、和所述第二栅极连接构成第二器件极。据此，采用所述硅控整流器，由于该器件结构特征对称分布，在其第一器件极(或第二器件极)连接正高压的高压输入输出端或负高压的高压输入输出端，均能形成PNPN通道，而不会造成任何一个方向的导通状况，在应用的电路实现了可同时适用于正负高压的双向的无回滞效应的防静电保护功能；并且通过设置第一栅极和第二栅极，使得影响器件的技术参数分开可调控，在不影响该硅控整流器双向无回滞效应性能的同时改善其漏电性能。
与现有技术相比，本发明还提供了本发明提供了一种硅控整流器的制造方法，包括：提供半导体衬底；在所述半导体衬底中形成第一N阱、和第二N阱，以及P阱，所述第一N阱、所述P阱、所述第二N阱依次相邻；在所述P阱、及所述P阱邻接所述第一N阱、和第二N阱处形成横跨所述P阱与第一N阱、和第二N阱的第三高浓度P型掺杂，在所述第一N阱、和第二N阱中分别形成第一高浓度P型掺杂、和第二高浓度P型掺杂；在所述第一N阱、和第二N阱中分别形成第一高浓度N型掺杂、和第二高浓度N型掺杂；在所述第一N阱、和第二N阱上方分别形成第一栅极、和第二栅极；连接所述第一高浓度P型掺杂、所述第一高浓度N型掺杂和所述第一栅极，形成第一器件极，连接所述第二高浓度N型掺杂、所述第二高浓度P型掺杂和所述第二栅极，形成第二器件极。据此，采用本发明所提供的制造方法，能够制造出可同时适用于正负高压的双向的且具有较好漏电性能的无回滞硅控整流器。
附图说明
图1A为现有技术的一种单向无回滞效应硅控整流器结构。
图1B为现有技术的一种双向无回滞效应硅控整流器结构。
图1C为现有技术的一种单向无回滞效应硅控整流器结构的漏电性能曲线图。
图2为本发明的硅控整流器的第一实施例的结构示意图。
图3为本发明的硅控整流器的第二实施例的结构示意图。
图4为本发明的硅控整流器的几个关键尺寸的标注示意图。
图5为本发明的硅控整流器的在静电保护电路应用实例。
图6为本发明的硅控整流器的第一器件极接入正高压的内部通道情形。
图7为本发明的硅控整流器的第一器件极接入负高压的内部通道情形。
附图标记说明
现有技术：
01 浅沟槽隔离层 02 高浓度P型掺杂(P+)
03 高浓度N型掺杂(N+) 04 N阱(N-Well)
05 P阱(P-Well) 06 P型衬底(P-Sub)
071 阳极(anode) 072 阴极(cathode)
081a PNPN通道(PNPN Path) 082a PN通道(PN Path)
081b PNPN通道(PNPN Path) 082b PNPN通道(PNPN Path)本发明：
10 浅沟槽隔离 11 第一浅沟槽隔离
12 第二浅沟槽隔离 20 高浓度P型掺杂
21 第一高浓度P型掺杂 22 第二高浓度P型掺杂
23 第二高浓度P型掺杂 30 高浓度N型掺杂
31 第一高浓度N型掺杂 32 第二高浓度N型掺杂
40 N阱 41 第一N阱
42 第二N阱 50 P阱
51 P阱 511 P阱的宽度方向对称轴线
60 半导体衬底 61 半导体衬底
70 栅极 71 第一栅极
72 第二栅极 80 器件极
81 第一器件极 82 第二器件极
90 防静电保护电路 91 硅控整流器
911 硅控整流器 912 硅控整流器
92 高压输入输出端(IO) 93 地(Vss)
94 普通防静电保护器件 95 电源(Vdd)
96 内部电路
A1 第一器件极区域 A2 第二器件极区域
P1 PNPN通道(PNPN Path) P2 PNPN通道(PNPN Path)
+:+IO 正极连接正高压输入输出 +:-IO 正极连接负高压输入输出
具体实施方式
下面结合附图对本发明一较佳实施例做详细说明。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。
参阅图2所示，本发明提供了一种硅控整流器，包括：浅沟槽隔离10、高浓度P型掺杂20、高浓度N型掺杂30、N阱40、P阱50、半导体衬底60、栅极70、器件极80。
具体地，如图2所示硅控整流器具有半导体衬底61。再具体地，该半导体衬底61为轻掺杂P型硅晶圆片(P-Sub)。生成于半导体衬底61中的第一N阱41、第二N阱42和P阱51，第一N阱41、P阱51、第二N阱42依次相邻布置。第一高浓度P型掺杂21、第一高浓度N型掺杂31位于第一N阱41上部。第二高浓度N型掺杂32、第二高浓度P型掺杂22位于第二N阱42上部。第三高浓度P型掺杂23位于P阱51上部。第一高浓度N型掺杂31位于第一高浓度P型掺杂21和P阱51之间；第二高浓度N型掺杂32位于第二高浓度P型掺杂22和P阱51之间；所述第一高浓度P型掺杂21和所述第一高浓度N型掺杂31所在区域构成第一器件极区域A1；所述第二高浓度N型掺杂32和所述第二高浓度P型掺杂22所在区域构成第二器件极区域A2。在第一器件极区域A1近第三高浓度P型掺杂的一侧A11(也是第一高浓度N型掺杂31的右侧)、第三高浓度P型掺杂近第一器件极区域(或，第一高浓度N型掺杂31)的一侧231之间的第一N阱的区域B1上方设有第一栅极71；在第二器件极区域近P阱的一侧A21(也是第二高浓度N型掺杂32的左侧)、第三高浓度P型掺杂近第二器件极区域(或，第二高浓度N型掺杂32)的一侧232之间的第二N阱的区域B2上方设有第二栅极72。第一高浓度P型掺杂21、和第一高浓度N型掺杂31、和第一栅极71连接构成第一器件极81。进一步的，该连接为通过金属线连接。第二高浓度P型掺杂22、和所述第二高浓度N型掺杂32、和所述第二栅极72连接构成第二器件极82。进一步的，该连接为通过金属线连接。
第一栅极71、第二栅极72的结构包含在金属栅极+高介电常数绝缘层(High-k)栅结构(HKMG)或多晶硅栅+氮氧化碳绝缘层的栅极结构(poly/SiON)中。具体地，图2和3中所示第一栅极71，第二栅极72与第一N阱(41)、第二N阱(42)之间的空白部分(未示部分)为高介电常数绝缘层或氮氧化碳绝缘层等绝缘层结构；在绝缘层结构的上方设有如图2、3中所示的第一栅极71、第二栅极72，为金属栅极(metal gate)或多晶硅栅(poly)。据此，在现有技术的第二硅控整流器的基础上，将原有结构中的左右两侧中决定回滞效应触发电压的寄生的反向P-i-N二极管(第一高浓度N型掺杂31-第一N阱41-第三高浓度P型掺杂23和第二高浓度N型掺杂32-第二N阱42-第三高浓度P型掺杂23)都改造成寄生的栅控反向P-i-N二极管，该寄生的栅控反向P-i-N二极管在不影响该硅控整流器双向无回滞效应性能的同时，改善了该硅控整流器的漏电性能。
参阅图2所示，本发明提供的硅控整流器的第一实施例：第三高浓度P型掺杂23位于P阱51上部的宽度全部。
参阅图3所示，本发明提供的硅控整流器的第二实施例，与第一实施例不同之处在于：第三高浓度P型掺杂23位于P阱51上部的宽度全部、第一N阱41与P阱51交界处上部、和P阱51与第二N阱42交界处上部。形成了一个跨第一第一N阱41与P阱51交界处、P阱51、P阱51与第二N阱42交界处的上部的第三高浓度P型掺杂23。
参阅图2和图3所示，第一器件极区域A1远离第三高浓度P型掺杂23的一侧A12(即，第一高浓度P型掺杂21的外侧/左侧)设置第一浅沟槽隔离11，第二器件极区域A2远离第三高浓度P型掺杂23的一侧A22(即，第二高浓度P型掺杂21的外侧/右侧)设置第二浅沟槽隔离12。第一浅沟槽隔离11和第二浅沟槽隔离12关于所述P阱的宽度方向对称轴线511对称分布。第一浅沟槽隔离11的深度大于第一高浓度P型掺杂21或第一高浓度N型掺杂31的深度。第二浅沟槽隔离12的深度大于第二高浓度P型掺杂22或第二高浓度N型掺杂32的深度。
参阅图2和图3所示，相对于所述P阱的宽度方向对称轴线511：第一N阱41和第二N阱42对称分布；第一高浓度P型掺杂21和第二高浓度P型掺杂22对称分布；第一高浓度N型掺杂31和第二高浓度N型掺杂32对称分布；第一栅极71和第二栅极72对称分布；第三高浓度P型掺杂23自身对称分布(也就是，其对称轴线与P阱的宽度方向对称轴线511重合)。
距所述P阱的宽度方向对称轴线511由中心向外部依次分布有第三高浓度P型掺杂23(中心重合设置)，第一高浓度N型掺杂21和第二高浓度N型掺杂22(分设于两侧)，第一高浓度P型掺杂23和第二高浓度P型掺杂24(分设于两侧)。
第一和第二实施例中，半导体衬底61为P型衬底(P-Sub)。栅极(71、72)为N型栅极。N型栅极，就是在多晶硅栅极(Poly)进行N型掺杂。
参阅图4所示，展示了本发明的硅控整流器的一实施例的几个关键尺寸。
本申请中所述距离是指，两个平行长方体在宽度方向上具有四个相互平行的面(图示中横轴方向上布置有四条平行线)，其中相互平行的最近的面，即图示横截面上两条最近的平行线之间的距离。本申请中所述宽度是指，平行长方体的宽度，即图示横截面上横轴方向的器件的宽度。结合图示和说明进一步理解上述概念。
第一高浓度P型掺杂21和第一高浓度N型31掺杂之间间距等于第二高浓度N型掺杂32和第二高浓度P型23之间间距，为第一设定间距D1。
第一高浓度N型掺杂31和第三高浓度P型掺杂23之间间距等于第二高浓度N型掺杂32和第三高浓度P型22之间间距，为第二设定间距D2。
描述“左”、“右”、“上”、“下”表示图中相对位置，不应作限制。所指称的“上”为通常描述半导体衬底定义为“下”的相对立的另一个方向。
第一栅极71的一侧(图2和图3中所示，左侧)与第一器件极区域的一侧A11(图2和图3所示，右侧，也是第一高浓度N型掺杂31的右侧)对齐，第二栅极72的一侧(图2和图3中所示，右侧)与第二器件极区域的一侧A21(图2和图3所示，左侧，也是第二高浓度N型掺杂32的左侧)对齐；第一栅极71和第三高浓度P型掺杂23之间间距等于第二栅极72和第三高浓度P型23之间间距，为第三设定间距D3。还可以设定：第一栅极71的宽度等于第二栅极72的宽度，为第三设定宽度W3。存在下述关系：W3+D3＝D2。在制造中，可以控制各个版图中，第三设定宽度W3，及栅极位置(对齐关系)，以及第二设定间距D2来控制D3。
第一高浓度N型掺杂31的宽度等于第二高浓度N型掺杂32宽度，为第一设定宽度W1。
P阱51的宽度，为第二设定宽度W2。
第三设定间距D3决定了硅控整流器的回滞效应的触发电压。进一步的设定第三设定间距D3为0.2～10μm。而，第二设定间距D2则决定了本发明提供的硅控整流器的漏电性能。进一步的设定第二设定间距D2为0.7～12μm。
第一设定间距D1、第一设定宽度W1、第二设定宽度W2则决定了硅控整流器是否进入无回滞效应模式。进一步的设定第一设定间距D1为0～5μm；第一设定宽度W1为0.1～10μm；第二设定宽度W2为0.5～10μm。
参阅图5所示，展示了本发明提供的硅控整流器在防静电保护电路应用的情形。硅控整流器91用于防静电保护电路90，第一器件极91连接高压输入输出端(IO)92，第二器件极92接地(Vss)93。特别地，高压输入输出端(IO)92为正高压或负高压。
防静电保护电路90中还连接有普通防静电保护器件94、电源(Vdd)95、内部电路96。连接关系为，并联两条支路：
在电源(Vdd)95和地(Vss)93之间连接一个本发明提供的硅控整流器912；
在电源(Vdd)95和地(Vss)93之间，普通防静电保护器件94的第一端连接电源(Vdd)95，第二端连接本发明提供的硅控整流器911；内部电路96连接有高压输入输出端(IO)92且与普通防静电保护器件94的第二端、和本发明提供的硅控整流器911连接。
特别地，硅控整流器91可以由本发明提供的数个硅控整流器串联而成，本发明提供的硅控整流器串联后，即依次地前一个硅控整流器的第二极连接后一个硅控整流器的第一极，首个硅控整流器的第一器件极连接高压输入输出端，末个硅控整流器的第二器件极接地。如果单个硅控整流器应用在该电路，就相当于一个硅控整流器连入电路中，而首个、末个、该个硅控整流器均是同一个，其第一器件极和第二器件极，就是接进电路的。而且，该串联可以在半导体器件上通过金属线互连的方式实现，就是在器件设计中，布置多个硅控整流器，而前一个硅控整流器的第二器件极和后一个硅控整流器的第二器件极互连，首个硅控整流器的第一器件极接出为整个器件的第一器件极，末个硅控整流器的第二器件极接出为整个器件的第二器件极。
以上所述即为本发明提供的硅控整流器的结构特征关系和结构参数设置。下面结合图5和图6来描述本发明的提供器件结构的技术方案所达到的有益的技术效果。
参阅图6所示，展示了本发明提供的硅控整流器的第一器件极连接正高压的PNPN通道情形。图7所示，展示了本发明提供的硅控整流器的第一器件极连接负高压的PNPN通道情形。本发明提供的硅控整流器，在结构上或尺寸上是对称布置的，在应用的电路实现了双向的防静电保护功能。
为了制造出本发明提供的硅控整流器，本发明还提供下面的半导体制造方法。
第一步：提供半导体衬底。一实施例，半导体衬底为轻掺杂P型硅晶圆片(P-Sub)。
第二步：在所述半导体衬底中形成第一N阱、和第二N阱，以及P阱，所述第一N阱、所述P阱、所述第二N阱依次相邻。
一实施例，所述第一N阱和第二N阱采用N阱掩膜同时生成。在轻掺杂P型硅晶圆片先生成第一氧化层，将N阱区域(含第一N阱和第二N阱区域)在N阱掩膜上留空白出来，用N阱掩膜板遮盖将注入窗口处的第一氧化层刻蚀去除，以剩余的第一氧化层为硬掩模进行N阱杂质的掺杂，N阱杂质为磷离子。再将剩余第一氧化层刻蚀去除。
所述P阱采用P阱掩膜生成；在轻掺杂P型硅晶圆片先生成第一氧化层，将P阱区域在N阱掩膜上留空白出来，用P阱掩膜板遮盖将注入窗口处的第一氧化层刻蚀去除，以剩余的第一氧化层为硬掩模进行P阱杂质的掺杂，N阱杂质为硼离子。再将剩余第一氧化层刻蚀去除。
第三步：在所述P阱、及所述P阱邻接所述第一N阱、和第二N阱处形成横跨所述P阱与第一N阱、和第二N阱的第三高浓度P型掺杂；
在所述第一N阱、和第二N阱中分别形成第一高浓度P型掺杂、和第二高浓度P型掺杂。
在所述第一N阱、和第二N阱中分别形成第一高浓度N型掺杂、和第二高浓度N型掺杂。
一实施例，所述第三高浓度P型掺杂、第一高浓度P型掺杂、和第二高浓度P型掺杂采用高浓度P型掺杂区掩膜同时生成，
所述第一高浓度N型掺杂、和第二高浓度N型掺杂采用高浓度N型掺杂区掩膜同时生成。
具体的，高浓度P型掺杂区掩膜形成的一种方法是，在第二步的器件上生长第一多晶硅层，将需要进行高浓度P型掺杂的所有区域留白做成一个P型掺杂区硬掩模板，采用该P型掺杂区硬掩模板遮掩，对第一多晶硅层进行刻蚀，利用剩余的多晶硅层作为硬掩膜，同时对第三高浓度P型掺杂、第一高浓度P型掺杂、和第二高浓度P型掺杂区域进行高浓度P型掺杂。控制P型掺杂能量和P型掺杂密度，控制工艺时间，能够控制掺杂深度等技术参数。
具体的，需要控制下列技术参数。
所述高浓度N型掺杂的浓度范围为1E14cm-2～1E16cm-2；
所述高浓度P型掺杂的浓度范围为；1E14cm-2～1E16cm-2；
在所述P阱掩膜上控制P阱的宽度，为第二设定宽度；控制第二设定宽度为0.5～10μm
在所述高浓度P型掺杂区掩膜和高浓度N型掺杂区掩膜上控制：
第一高浓度P型掺杂和第一高浓度N型掺杂之间间距等于第二高浓度N型掺杂和第二高浓度P型之间间距，为第一设定间距；控制第一设定间距为0～5μm；
第一高浓度N型掺杂和第三高浓度P型掺杂之间间距等于第二高浓度N型掺杂和第三高浓度P型之间间距，为第二设定间距；控制第二设定间距为0.7～12μm
第一高浓度N型掺杂的宽度等于第二高浓度N型掺杂宽度，为第一设定宽度；控制第一设定宽度为0.1～10μm。
第四步，在所述第一N阱、和第二N阱上方分别形成第一栅极、和第二栅极。
第一栅极、和第二栅极为多晶硅栅+氮氧化碳绝缘层的栅极结构(poly/SiON)。其制造方法为，在前述步骤生成的结构基础上，先覆盖一层氮氧化碳绝缘层，再生成多晶硅层，在采用栅极掩膜版刻蚀去除栅极区域以外的多晶硅层。
第一栅极、和第二栅极为金属栅极+高介电常数绝缘层(High-k)栅结构(HKMG)。其制造方法为，采用经典Gate-first工艺或Gate-last工艺制成。
在所述栅极掩膜版上控制：
第一栅极和第三高浓度P型掺杂之间间距等于第二栅极和第三高浓度P型之间间距，为第三设定间距；控制第三设定间距为0.2～10μm。
还可以设定：第一栅极71的宽度等于第二栅极72的宽度，为第三设定宽度W3。存在下述关系：W3+D3＝D2。在制造中，在所述栅极掩模版上控制，第三设定宽度W3，及栅极位置(对齐关系)；结合前述的版图上第二设定间距D2控制来控制D3
第五步，连接所述第一高浓度P型掺杂、所述第一高浓度N型掺杂和所述第一栅极，形成第一器件极，连接所述第二高浓度N型掺杂、所述第二高浓度P型掺杂和所述第二栅极，形成第二器件极。
利用金属掩膜，进行第一高浓度P型掺杂、第一高浓度N型掺杂和第一栅极的金属线互连，并且引出为器件电极的第一器件极；同时地，进行第二高浓度P型掺杂、第二高浓度N型掺杂和第二栅极的金属线互连，并且引出为器件电极的第二器件极。
附加步骤：制作浅沟槽隔离区域。该附加步骤可以在第三步完成之后进行。
在所述第一高浓度P型掺杂或所述第一高浓度N型掺杂合围的整体区域远离所述P阱侧，形成第一浅沟槽隔离，
在所述第二高浓度P型掺杂或所述第二高浓度N型掺杂合围的整体区域远离所述P阱侧，形成第二浅沟槽隔离。
一实施例，第一浅沟槽隔离、和第二浅沟槽隔离采用氮化硅硬掩膜淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物形成。
以上所述，即为本发明提供的硅控整流器的制造方法。据此，能够制造出本发明前述提供的双向无回滞的高静电保护性能的硅控整流器，并且能够将相关步骤合并，减少制造成本。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (6)
1.一种硅控整流器，其特征在于，包括：
半导体衬底(61)；
生成于所述半导体衬底(61)中的第一N阱(41)、第二N阱(42)和P阱(51)；所述第一N阱(41)、所述P阱(51)、所述第二N阱(42)依次相邻布置；
第一高浓度P型掺杂(21)、第一高浓度N型掺杂(31)位于所述第一N阱(41)上部；第二高浓度N型掺杂(32)、第二高浓度P型掺杂(22)位于所述第二N阱(42)上部；第三高浓度P型掺杂(23)位于所述P阱(51)上部；第一高浓度N型掺杂(31)位于第一高浓度P型掺杂(21)和P阱(51)之间；第二高浓度N型掺杂(32)位于第二高浓度P型掺杂(22)和P阱(51)之间；
第一高浓度N型掺杂(31)和第三高浓度P型掺杂(23)之间靠近第一高浓度N型掺杂(31)的第一N阱(41)的区域上方设有第一栅极(71)；
第二高浓度N型掺杂(32)和第三高浓度P型掺杂(23)之间靠近第二高浓度N型掺杂(32)的第二N阱(42)的区域上方设有第二栅极(72)；
所述第一高浓度P型掺杂(21)、和所述第一高浓度N型掺杂(31)、和所述第一栅极(71)连接构成第一器件极(81)；
所述第二高浓度P型掺杂(22)、和所述第二高浓度N型掺杂(32)、和所述第二栅极(72)连接构成第二器件极(82)；
第一高浓度P型掺杂(21)和第一高浓度N型掺杂(31)之间间距等于第二高浓度N型掺杂(32)和第二高浓度P型掺杂(22)之间间距，为第一设定间距；
第一高浓度N型掺杂(31)和第三高浓度P型掺杂(23)之间间距等于第二高浓度N型掺杂(32)和第三高浓度P型掺杂(23)之间间距，为第二设定间距；
第一栅极(71)的一侧与第一高浓度N型掺杂(31)的一侧对齐，第二栅极(72)的一侧与第二高浓度N型掺杂(32)的一侧对齐；
第一栅极(71)和第三高浓度P型掺杂(23)之间间距等于第二栅极(72)和第三高浓度P型掺杂(23)之间间距，为第三设定间距；
第一高浓度N型掺杂(31)的宽度等于第二高浓度N型掺杂(32)宽度，为第一设定宽度；
P阱(51)的宽度，为第二设定宽度；
所述第一设定间距为0～5μm；
所述第二设定间距为0.7～12μm；
所述第三设定间距为0.2～10μm；
所述第一设定宽度为0.1～10μm；
所述第二设定宽度为0.5～10μm。
2.根据权利要求1所述的硅控整流器，其特征在于，
所述第三高浓度P型掺杂(23)位于所述P阱(51)上部的宽度全部；或，
所述第三高浓度P型掺杂(23)位于所述P阱(51)上部的宽度全部、所述第一N阱(41)与所述P阱(51)交界处上部、和所述P阱(51)与所述第二N阱(42)交界处上部。
3.根据权利要求1所述的硅控整流器，其特征在于，
第一高浓度P型掺杂(21)远离第三高浓度P型掺杂(23)侧设置第一浅沟槽隔离(11)，第二高浓度P型掺杂(22)远离第三高浓度P型掺杂(23)侧设置第二浅沟槽隔离(12)；
所述第一浅沟槽隔离(11)和所述第二浅沟槽隔离(12)关于所述P阱(51)的宽度方向对称轴线(511)对称分布；
所述第一浅沟槽隔离(11)的深度大于所述第一高浓度P型掺杂(21)或第一高浓度N型掺杂(31)的深度；
所述第二浅沟槽隔离(12)的深度大于所述第二高浓度P型掺杂(22)或第二高浓度N型掺杂(32)的深度。
4.根据权利要求1至3之一所述的硅控整流器，其特征在于，相对于所述P阱的宽度方向对称轴线(511)，
第一N阱(41)和第二N阱(42)对称分布；
第一高浓度P型掺杂(21)和第二高浓度P型掺杂(22)对称分布；
第一高浓度N型掺杂(31)和第二高浓度N型掺杂(32)对称分布；
第三高浓度P型掺杂(23)自身对称分布；
第一栅极(71)和第二栅极(72)对称分布；
距所述P阱的宽度方向对称轴线(511)由中心向外部依次分布有第三高浓度P型掺杂(23)，第一高浓度N型掺杂(31)和第二高浓度N型掺杂(32)，第一高浓度P型掺杂(21)和第二高浓度P型掺杂(22)；
所述半导体衬底(61)为P型衬底；
所述栅极(70)为N型栅极。
5.根据权利要求1所述的硅控整流器，其特征在于，所述硅控整流器(91)多级串联后用于高压防静电保护电路(90)，
所述第一器件极连接高压输入输出端(92)，所述第二器件极接地(93)；
所述高压输入输出端(92)为正高压或负高压。
6.一种硅控整流器的制造方法，其特征在于，包括：
提供半导体衬底(61)；
在所述半导体衬底中形成第一N阱(41)、和第二N阱(42)，以及P阱(51)，所述第一N阱(41)、所述P阱(51)、所述第二N阱(42)依次相邻；
在所述P阱(51)、及所述P阱(51)邻接所述第一N阱(41)和第二N阱(42)处形成横跨所述P阱(51)与第一N阱(41)、和第二N阱(42)的第三高浓度P型掺杂(23)，
在所述第一N阱(41)、和第二N阱(42)中分别形成第一高浓度P型掺杂(21)、和第二高浓度P型掺杂(22)；
在所述第一N阱(41)、和第二N阱(42)中分别形成第一高浓度N型掺杂(31)、和第二高浓度N型掺杂(32)；
第一高浓度N型掺杂(31)位于第一高浓度P型掺杂(21)和P阱(51)之间；第二高浓度N型掺杂(32)位于第二高浓度P型掺杂(22)和P阱(51)之间；
在所述第一N阱(41)、和第二N阱(42)上方分别形成第一栅极(71)、和第二栅极(72)；
连接所述第一高浓度P型掺杂(21)、所述第一高浓度N型掺杂(31)和所述第一栅极(71)，形成第一器件极(81)，
连接所述第二高浓度N型掺杂(32)、所述第二高浓度P型掺杂(22)和所述第二栅极(72)，形成第二器件极(82)；
在所述第一高浓度P型掺杂(21)或所述第一高浓度N型掺杂(31)合围的整体区域远离所述P阱(51)侧，形成第一浅沟槽隔离(11)，
在所述第二高浓度P型掺杂(22)或所述第二高浓度N型掺杂(32)合围的整体区域远离所述P阱(51)侧，形成第二浅沟槽隔离(12)；
所述半导体衬底(61)为轻掺杂P型硅晶圆片；
所述第一N阱(41)和第二N阱(42)采用N阱掩膜同时生成，所述P阱(51)采用P阱掩膜生成；
所述第三高浓度P型掺杂(23)、第一高浓度P型掺杂(21)、和第二高浓度P型掺杂(22)采用高浓度P型掺杂区掩膜同时生成，
所述第一高浓度N型掺杂(31)、和第二高浓度N型掺杂(32)采用高浓度N型掺杂区掩膜同时生成；
所述第一浅沟槽隔离(11)、和第二浅沟槽隔离(12)采用氮化硅硬掩膜淀积、图形化、刻蚀硅后形成槽，并在槽中填充淀积氧化物；
所述第一栅极(71)、和第二栅极(72)制造方法为，先生成多晶硅层，再采用栅极掩膜版刻蚀去除栅极区域以外的多晶硅层；
所述高浓度N型掺杂(30)的浓度范围为1E14cm-2～1E16cm-2；
所述高浓度P型掺杂(20)的浓度范围为1E14cm-2～1E16cm-2；
在所述P阱掩膜上控制P阱的宽度，为第二设定宽度；
在所述高浓度P型掺杂区掩膜和高浓度N型掺杂区掩膜上控制：
第一高浓度P型掺杂(21)和第一高浓度N型掺杂(31)之间间距等于第二高浓度N型掺杂(32)和第二高浓度P型(22)之间间距，为第一设定间距；
第一高浓度N型掺杂(31)和第三高浓度P型掺杂(23)之间间距等于第二高浓度N型掺杂(32)和第三高浓度P型(23)之间间距，为第二设定间距；
第一高浓度N型掺杂(31)的宽度等于第二高浓度N型掺杂(32)宽度，为第一设定宽度；
在所述栅极掩膜版上控制：
第一栅极(71)和第三高浓度P型掺杂(23)之间间距等于第二栅极(72)和第三高浓度P型掺杂(23)之间间距，为第三设定间距；
控制相关参数：
所述第一设定间距为0～5μm；
所述第二设定间距为0.7～12μm；
所述第三设定间距为0.2～10μm；
所述第一设定宽度为0.1～10μm；
所述第二设定宽度为0.5～10μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911186720.0A CN110854181B (zh) | 2019-11-28 | 2019-11-28 | 硅控整流器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911186720.0A CN110854181B (zh) | 2019-11-28 | 2019-11-28 | 硅控整流器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110854181A CN110854181A (zh) | 2020-02-28 |
| CN110854181B true CN110854181B (zh) | 2023-09-19 |
Family
ID=69605716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911186720.0A Active CN110854181B (zh) | 2019-11-28 | 2019-11-28 | 硅控整流器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110854181B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111354724A (zh) * | 2020-04-27 | 2020-06-30 | 上海华力微电子有限公司 | 一种硅控整流器及其制造方法 |
| CN113013158B (zh) * | 2021-02-24 | 2024-05-10 | 上海华力微电子有限公司 | 一种栅约束npn三极管型esd器件及其实现方法 |
| CN113035862B (zh) * | 2021-02-24 | 2024-03-08 | 上海华力微电子有限公司 | 一种栅约束npn三极管型esd器件及其实现方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054861A (zh) * | 2009-11-05 | 2011-05-11 | 上海宏力半导体制造有限公司 | 双向晶闸管以及静电保护电路 |
| CN109037203A (zh) * | 2018-07-13 | 2018-12-18 | 上海华力微电子有限公司 | 硅控整流器型esd保护结构及实现方法 |
| CN110504325A (zh) * | 2019-08-29 | 2019-11-26 | 上海华力微电子有限公司 | 一种新型栅控P-i-N二极管ESD器件及其实现方法 |
-
2019
- 2019-11-28 CN CN201911186720.0A patent/CN110854181B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054861A (zh) * | 2009-11-05 | 2011-05-11 | 上海宏力半导体制造有限公司 | 双向晶闸管以及静电保护电路 |
| CN109037203A (zh) * | 2018-07-13 | 2018-12-18 | 上海华力微电子有限公司 | 硅控整流器型esd保护结构及实现方法 |
| CN110504325A (zh) * | 2019-08-29 | 2019-11-26 | 上海华力微电子有限公司 | 一种新型栅控P-i-N二极管ESD器件及其实现方法 |
Non-Patent Citations (1)
| Title |
|---|
| CMOS集成电路片上静电放电防护器件的设计与分析;朱科翰;《中国优秀硕士学位论文全文数据库》;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110854181A (zh) | 2020-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110867487B (zh) | 硅控整流器及其制造方法 | |
| US8222115B2 (en) | Method of forming a high capacitance diode | |
| KR100638456B1 (ko) | 이에스디 보호회로 및 그 제조방법 | |
| CN110854181B (zh) | 硅控整流器及其制造方法 | |
| US20150187749A1 (en) | Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same | |
| TWI441335B (zh) | 溝渠式半導體元件及其製作方法 | |
| US8013393B2 (en) | Electrostatic discharge protection devices | |
| CN111524884B (zh) | 一种用于高压esd保护的改进型ldmos-scr器件 | |
| CN110504325B (zh) | 一种新型栅控P-i-N二极管ESD器件及其实现方法 | |
| US20230207556A1 (en) | Electrostatic protection device including scr and manufacturing method thereof | |
| CN116666404A (zh) | 一种spad阵列及其制作方法 | |
| CN111785717B (zh) | Scr静电保护结构及其形成方法 | |
| CN112071835B (zh) | 一种栅约束硅控整流器及其实现方法 | |
| CN110444585B (zh) | 一种栅控P-i-N二极管及其制造方法 | |
| CN115881716A (zh) | 功率器件 | |
| CN111199970A (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN113035862B (zh) | 一种栅约束npn三极管型esd器件及其实现方法 | |
| CN111180421B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN218769530U (zh) | 一种静电保护器件和电子设备 | |
| CN111816650B (zh) | Scr静电保护结构及其形成方法 | |
| CN216054705U (zh) | 功率器件 | |
| CN106952903B (zh) | 半导体器件及其制造方法 | |
| CN112071836A (zh) | 一种栅约束硅控整流器及其实现方法 | |
| KR100271090B1 (ko) | 반도체 장치의 정전기 보호소자 및 그의 형성방법 | |
| CN112466940A (zh) | 一种可控硅器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |