CN116344665A - 集成有淬灭电阻的单光子雪崩二极管及其制造方法 - Google Patents
集成有淬灭电阻的单光子雪崩二极管及其制造方法 Download PDFInfo
- Publication number
- CN116344665A CN116344665A CN202111599112.XA CN202111599112A CN116344665A CN 116344665 A CN116344665 A CN 116344665A CN 202111599112 A CN202111599112 A CN 202111599112A CN 116344665 A CN116344665 A CN 116344665A
- Authority
- CN
- China
- Prior art keywords
- quenching resistor
- groove
- quenching
- substrate
- avalanche photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010791 quenching Methods 0.000 title claims abstract description 220
- 230000000171 quenching effect Effects 0.000 title claims abstract description 199
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000002955 isolation Methods 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 76
- 229920005591 polysilicon Polymers 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 45
- 239000004020 conductor Substances 0.000 claims abstract description 43
- 238000005530 etching Methods 0.000 claims abstract description 39
- 238000011049 filling Methods 0.000 claims abstract description 11
- 230000001590 oxidative effect Effects 0.000 claims abstract description 10
- 238000000059 patterning Methods 0.000 claims abstract description 10
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000002834 transmittance Methods 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 28
- 238000007789 sealing Methods 0.000 abstract description 4
- 229910052721 tungsten Inorganic materials 0.000 description 25
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 24
- 239000010937 tungsten Substances 0.000 description 24
- 230000000694 effects Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 2
- 206010063385 Intellectualisation Diseases 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明涉及一种集成有淬灭电阻的单光子雪崩二极管及其制造方法，所述方法包括：获取晶圆；图案化并刻蚀基的正面，形成淬灭电阻沟槽和隔离沟槽；隔离沟槽的宽度大于淬灭电阻沟槽的宽度；在淬灭电阻沟槽的内表面形成绝缘层；在基底正面淀积多晶硅，多晶硅填入淬灭电阻沟槽中并将其封口，填入隔离沟槽中且不将其封口；氧化隔离沟槽中的多晶硅；向所述隔离沟槽中填充遮光导电材料。本发明能够与CMOS工艺兼容。并且由于淬灭电阻沟槽可以与隔离沟槽共用一张光刻版，因此淬灭电阻的制造无需单独使用一张光刻版，降低了生产成本。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种集成有淬灭电阻的单光子雪崩二极管，还涉及一种集成有淬灭电阻的单光子雪崩二极管的制造方法。
背景技术
目前汽车的智能化是大势所趋，辅助驾驶和自动驾驶技术越来越多地被装备到新的车型上。而与此相关的核心硬件便是LiDAR(激光雷达)，构成LiDAR的信号收集部分的器件则是APD(Avalanche Photon Diode，雪崩光电二极管)，SPAD(Single Photon AvalancheDiode，单光子雪崩二极管)等光电分立器件。与APD技术相比较，SPAD技术就像是数字电路之于模拟电路。其相比APD具有增益高，易集成，功耗低，受温度影响小等优点，使其应用前景更加广泛。
为了能够进行连续探测，及时对下一个光子信号产生响应，SPAD需要配置淬灭电路在雪崩发生后迅速将雪崩淬灭，使SPAD恢复到接受光子的状态。在众多淬灭方式中，被动式淬灭电路是最简单的一种。其原理参见图4，在SPAD的阴极接有淬灭电阻RL。
示例性的SPAD工艺因为需要对APD子元胞进行隔离，因此要引入钨塞DTI(深沟槽隔离)工艺，但是又因为需要形成淬灭电阻，导致其需要在钨塞DTI金属工艺后进行淬灭电阻多晶硅沉积，这与传统半导体工厂的金属工艺管控规则相悖，导致其工艺无法与传统半导体工艺生产线兼容。
发明内容
基于此，有必要提供一种能够兼容CMOS(Complementary Metal OxideSemiconductor，互补金属氧化物半导体)工艺的集成有淬灭电阻的单光子雪崩二极管的制造方法。
一种集成有淬灭电阻的单光子雪崩二极管的制造方法，包括：获取晶圆；所述晶圆包括基底和形成在基底中的雪崩光电二极管元胞；图案化，并刻蚀所述基底的第一面，形成淬灭电阻沟槽和隔离沟槽；所述隔离沟槽的宽度大于所述淬灭电阻沟槽的宽度；在所述淬灭电阻沟槽的内表面形成绝缘层；在所述基底的第一面淀积多晶硅，多晶硅填入所述淬灭电阻沟槽中并将所述淬灭电阻沟槽封口，且多晶硅填入所述隔离沟槽中而不将所述隔离沟槽封口；对所述隔离沟槽中的外露结构进行氧化处理；向所述隔离沟槽中填充遮光导电材料；其中，所述隔离沟槽位于所述雪崩光电二极管元胞和淬灭电阻沟槽的外侧，用于对所述雪崩光电二极管元胞和淬灭电阻进行隔离。
上述集成有淬灭电阻的单光子雪崩二极管的制造方法，在淬灭电阻沟槽中形成多晶硅淬灭电阻。由于隔离沟槽的宽度大于淬灭电阻沟槽的宽度，因此在淬灭电阻沟槽中填满多晶硅的情况下，隔离沟槽中仍可以留出后续填充遮光导电材料的空间。隔离沟槽中的多晶硅会在对隔离沟槽进行氧化处理时被氧化作为绝缘层，而由于淬灭电阻沟槽中填满多晶硅，因此氧化隔离沟槽中的多晶硅时淬灭电阻沟槽中的多晶硅只有表面会被氧化，淬灭电阻沟槽中的多晶硅能够保留下来作为多晶硅淬灭电阻。综上所述，上述集成有淬灭电阻的单光子雪崩二极管的制造方法可以实现先淀积多晶硅淬灭电阻，再淀积遮光导电材料，与CMOS工艺兼容。
在其中一个实施例中，所述雪崩光电二极管元胞包括雪崩光电二极管阴极区，所述制造方法还包括：在所述基底的第一面形成覆盖所述遮光导电材料的介质层；形成阴极接触孔和淬灭电阻接触孔；所述阴极接触孔的底部延伸至所述雪崩光电二极管阴极区，所述淬灭电阻接触孔的底部延伸至所述淬灭电阻沟槽中的多晶硅，所述阴极接触孔和淬灭电阻接触孔中填充有第一导电材料；在所述介质层上形成金属层，所述金属层的部分结构电性连接所述阴极接触孔和所述淬灭电阻接触孔中的第一导电材料；通过去除所述雪崩光电二极管阴极区的部分区域上方的所述介质层，在所述基底的第一面形成光线入射窗口，以使外界的光线能够通过所述光线入射窗口入射所述雪崩光电二极管阴极区。
在其中一个实施例中，第一导电材料包括金属钨。
在其中一个实施例中，所述形成阴极接触孔和淬灭电阻接触孔的步骤中，阴极接触孔包括位于所述光线入射窗口一侧的第一接触孔和另一侧的第二接触孔。
在其中一个实施例中，所述图案化，并刻蚀所述基底的第一面，形成淬灭电阻沟槽和隔离沟槽的步骤包括：通过第一光刻版光刻，在所述基底的第一面上的光刻胶中形成淬灭电阻沟槽刻蚀窗口和隔离沟槽刻蚀窗口，所述隔离沟槽刻蚀窗口的宽度大于所述淬灭电阻沟槽刻蚀窗口的宽度；通过所述淬灭电阻沟槽刻蚀窗口和隔离沟槽刻蚀窗口刻蚀所述基底，形成所述淬灭电阻沟槽和隔离沟槽；其中，所述隔离沟槽的深度大于所述淬灭电阻沟槽的深度。
在其中一个实施例中，所述遮光导电材料的透光率低于硅和二氧化硅的透光率。
在其中一个实施例中，遮光导电材料包括金属钨。
在其中一个实施例中，所述获取晶圆的步骤中，获取的晶圆的基底包括第二导电类型的衬底和衬底上的外延层，所述外延层具有第二导电类型，所述雪崩光电二极管阴极区位于所述外延层中并具有第一导电类型；所述第一导电类型和第二导电类型为相反的导电类型。
在其中一个实施例中，所述获取晶圆的步骤中，获取的晶圆的雪崩光电二极管元胞还包括：第二导电类型阱区，位于所述雪崩光电二极管阴极区两侧；第二导电类型埋层，位于所述外延层中、所述雪崩光电二极管阴极区的下方；其中，所述外延层的掺杂浓度小于所述衬底和第二导电类型埋层的掺杂浓度。
在其中一个实施例中，所述获取晶圆的步骤中，获取的晶圆的雪崩光电二极管元胞还包括位于所述外延层中的环形掺杂区，所述环形掺杂区位于所述雪崩光电二极管阴极区两侧的第二导电类型阱区的内侧，所述环形掺杂区具有第一导电类型。
在其中一个实施例中，所述图案化并刻蚀所述基底的第一面的步骤之前，还包括在所述基底的第一面形成透光氮化硅层的步骤，以及在所述透光氮化硅层上形成硬掩膜的步骤；所述图案化并刻蚀所述基底的第一面，形成淬灭电阻沟槽和隔离沟槽的步骤包括：在所述硬掩膜上光刻，并刻蚀所述硬掩膜、透光氮化硅层及基底，形成所述淬灭电阻沟槽和隔离沟槽。
在其中一个实施例中，所述硬掩膜的材料包括硅氧化物；所述形成淬灭电阻沟槽和隔离沟槽的步骤之后、所述在所述淬灭电阻沟槽的内表面形成绝缘层的步骤之前，还包括：对所述淬灭电阻沟槽的内表面和隔离沟槽的内表面进行氧化处理；湿法去除所述淬灭电阻沟槽的内表面和隔离沟槽的内表面的氧化层，同时去除所述硬掩膜。
在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
在其中一个实施例中，所述在所述淬灭电阻沟槽的内表面形成绝缘层的步骤包括在所述淬灭电阻沟槽的内表面和隔离沟槽的内表面热氧化生长氧化层。
在其中一个实施例中，所述氧化所述隔离沟槽中的多晶硅的步骤之前，还包括对所述淬灭电阻沟槽中的多晶硅进行掺杂以调整电阻率的步骤。
在其中一个实施例中，所述氧化所述隔离沟槽中的多晶硅的步骤同时会将所述基底的第一面的多晶硅氧化。
一种集成有淬灭电阻的单光子雪崩二极管，包括：基底；雪崩光电二极管元胞，设于所述基底中；所述基底中还形成有淬灭电阻沟槽和位于所述雪崩光电二极管元胞和淬灭电阻沟槽外侧的隔离沟槽，所述隔离沟槽的宽度大于所述淬灭电阻沟槽的宽度，所述淬灭电阻沟槽的内表面和隔离沟槽的内表面形成有绝缘层；所述集成有淬灭电阻的单光子雪崩二极管还包括位于所述淬灭电阻沟槽内的多晶硅淬灭电阻，以及位于所述隔离沟槽内的遮光导电材料；所述隔离沟槽用于对所述雪崩光电二极管元胞和淬灭电阻进行隔离。
上述集成有淬灭电阻的单光子雪崩二极管，多晶硅淬灭电阻形成于淬灭电阻沟槽中，且淬灭电阻沟槽的宽度小于隔离沟槽的宽度，因此淬灭电阻的制造无需单独使用一张光刻版(淬灭电阻沟槽与隔离沟槽共用一张光刻版)，降低了生产成本。
在其中一个实施例中，所述基底包括第二导电类型的衬底和衬底上的第二导电类型的外延层，所述雪崩光电二极管元胞包括位于所述外延层中的雪崩光电二极管阴极区，所述雪崩光电二极管阴极区具有第一导电类型；所述第一导电类型和第二导电类型为相反的导电类型；所述集成有淬灭电阻的单光子雪崩二极管还包括：介质层，位于所述外延层上并覆盖所述遮光导电材料；金属层，位于所述介质层上；其中，所述金属层和雪崩光电二极管阴极区之间形成有阴极接触孔，所述金属层和多晶硅淬灭电阻之间形成有淬灭电阻接触孔，所述阴极接触孔和淬灭电阻接触孔中填充有第一导电材料，所述金属层的部分结构电性连接所述阴极接触孔和所述淬灭电阻接触孔中的第一导电材料；所述雪崩光电二极管阴极区的上方形成有光线入射窗口，用于使外界的光线能够通过所述光线入射窗口入射所述雪崩光电二极管阴极区。
在其中一个实施例中，阴极接触孔包括位于所述光线入射窗口一侧的第一接触孔和另一侧的第二接触孔。
在其中一个实施例中，所述雪崩光电二极管元胞还包括：第二导电类型阱区，位于所述雪崩光电二极管阴极区两侧；第二导电类型埋层，位于所述外延层中、所述雪崩光电二极管阴极区的下方；其中，所述外延层的掺杂浓度小于所述衬底和第二导电类型埋层的掺杂浓度。
在其中一个实施例中，雪崩光电二极管元胞还包括位于所述外延层中的环形掺杂区，所述环形掺杂区位于所述雪崩光电二极管阴极区两侧的第二导电类型阱区的内侧，所述环形掺杂区具有第一导电类型。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一实施例中集成有淬灭电阻的单光子雪崩二极管的制造方法的流程图；
图2a～图2n是一实施例采用图1所示的方法制造集成有淬灭电阻的单光子雪崩二极管的过程中器件结构的剖面示意图；
图3是一示例性的集成有淬灭电阻的SPAD的结构示意图；
图4是一示例性的SPAD和淬灭电阻的电路原理图；
图5是另一实施例中集成有淬灭电阻的单光子雪崩二极管的制造方法的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
示例性的SPAD工艺因为需要对APD子元胞进行隔离，因此要引入钨塞DTI工艺。而如果先制备多晶硅淬灭电阻，则多晶硅会先填入DTI中，导致后续步骤中钨无法填入DTI。因此，示例性的SPAD采用先金属钨后多晶硅的制程工艺。而半导体fab在CMOS工艺等的生产线中，多晶硅淀积属于前段制程，钨塞等金属工艺属于后段制程，进行钨塞工艺后，晶圆将难以返回前段的多晶硅淀积制程段进行作业，因此示例性的SPAD工艺与传统的CMOS工艺的管控规则相悖，即与CMOS工艺不兼容。
图3是一种示例性的SPAD器件的结构示意图，整个APD元胞周围使用DTI隔离钨塞与其他元胞实现隔离。其中在器件阴极处会制备一浮于介质氧化层上的多晶硅长条电阻(淬灭电阻)，并通过金属层与淬灭电阻相接，而器件的阴极引线则在此淬灭电阻另一端通过金属层进行连接。该器件结构在DTI沟槽形成后，立即进行沟槽内侧壁氧化层的制备，与此同时完成淬灭电阻所在表面隔离介质的制备，然后必须先完成DTI内钨塞的制备。这是因为如果先制备淬灭电阻多晶硅，则多晶硅会先填入DTI中，导致后继钨无法填入。因此，该SPAD器件采用先金属后多晶的制程工艺，与CMOS工艺不兼容。
本申请主要面向通用半导体工厂的产线运作方式，对传统的集成淬灭电阻的SPAD器件的结构和制造方法进行了优化，使其能够适应通用半导体工厂的生产线。
图1是一实施例中集成有淬灭电阻的单光子雪崩二极管的制造方法的流程图，包括下列步骤：
S110，获取晶圆。
晶圆包括基底210和形成在基底210中的雪崩光电二极管元胞，即在步骤S120之前可以先完成APD的基本结构制备。在图2a所示的实施例中，雪崩光电二极管元胞包括第二导电类型埋层222、第二导电类型阱区224、雪崩光电二极管阴极区232、环形掺杂区234。在本申请的一个实施例中，基底210包括衬底和衬底上的外延层；基底为硅衬底，外延层为硅外延层。第二导电类型埋层222、第二导电类型阱区224、雪崩光电二极管阴极区232及环形掺杂区234设于外延层中，第二导电类型阱区224位于雪崩光电二极管阴极区232两侧，第二导电类型埋层222位于雪崩光电二极管阴极区232下方，环形掺杂区234位于雪崩光电二极管阴极区232两侧的第二导电类型阱区224的内侧。衬底和外延层具有第二导电类型，雪崩光电二极管阴极区232及环形掺杂区234具有第一导电类型。在本申请的一个实施例中，第一导电类型为N型，第二导电类型为P型。在本申请的其他实施例中，也可以是第一导电类型为P型，第二导电类型为N型。
S120，图案化，并刻蚀基底的正面，形成淬灭电阻沟槽和隔离沟槽。
隔离沟槽213的宽度大于淬灭电阻沟槽211的宽度。在本申请的一个实施例中，步骤S120之前还包括在基底210的正面形成透光氮化硅层240(即在外延层上形成透光氮化硅层240)的步骤，以及在透光氮化硅层240上形成硬掩膜252的步骤。
参见图2b和图2c，在本申请的一个实施例中，采用第一光刻版在硬掩膜252上光刻，在硬掩膜252上的光刻胶292中形成淬灭电阻沟槽刻蚀窗口291和隔离沟槽刻蚀窗口293。其中隔离沟槽刻蚀窗口293的宽度大于淬灭电阻沟槽刻蚀窗口291的宽度，然后通过淬灭电阻沟槽刻蚀窗口291和隔离沟槽刻蚀窗口293刻蚀硬掩膜252、透光氮化硅层240及基底210，形成淬灭电阻沟槽211和隔离沟槽213，即淬灭电阻沟槽211和隔离沟槽213是在同一步工艺中形成的。由于隔离沟槽刻蚀窗口293的宽度大于淬灭电阻沟槽刻蚀窗口291的宽度，根据刻蚀的负载效应(loading effect)，隔离沟槽213的刻蚀速度会大于淬灭电阻沟槽211的刻蚀速度，因此隔离沟槽213的深度大于淬灭电阻沟槽211的深度。可以通过控制淬灭电阻沟槽211的宽度和深度来调整淬灭电阻的电阻值，但同时必须保证隔离沟槽213的深度以获得所需的隔离效果。在本申请的一个实施例中，隔离沟槽213的深度不小于外延层的厚度，即隔离沟槽213的底部延伸至衬底。硬掩膜252采用与衬底、外延层及透光氮化硅层240均不同的材质，在本申请的一个实施例中，硬掩膜252的材质为硅的氧化物，例如二氧化硅。步骤S120完成后去除光刻胶292。
S130，在淬灭电阻沟槽的内表面形成绝缘层。
在本申请的一个实施例中，步骤S130之前还包括对淬灭电阻沟槽211的内表面和隔离沟槽213的内表面进行氧化处理的步骤。该氧化处理即形成牺牲氧化层。之后湿法去除该牺牲氧化层，同时去除硬掩膜252，得到图2d所示结构。之后，在淬灭电阻沟槽211的内表面和隔离沟槽213的内表面低温热氧化生长氧化层作为绝缘层254，如图2e所示。
S140，在基底的正面淀积多晶硅，多晶硅填入淬灭电阻沟槽和隔离沟槽中。
多晶硅填入淬灭电阻沟槽211中并将淬灭电阻沟槽211封口，同时，多晶硅填入隔离沟槽213中而不将隔离沟槽213封口。由于后续步骤需要在隔离沟槽213中填入遮光导电材料，因此隔离沟槽213的宽度要显著地大于淬灭电阻沟槽211的宽度，以保证在多晶硅将淬灭电阻沟槽211封口(或将淬灭电阻沟槽211填满)的前提下隔离沟槽213不会被多晶硅封口。参见图2f，多晶硅淀积在外延层上并填入淬灭电阻沟槽211(图2f中未标示)和隔离沟槽213(图2f中未标示)中，将淬灭电阻沟槽211填满，而隔离沟槽213较宽，多晶硅形成在隔离沟槽213内表面而不会将隔离沟槽213封口。淬灭电阻沟槽211中的多晶硅260后续作为多晶硅淬灭电阻。将隔离沟槽213的深度设计为远深于淬灭电阻沟槽211的深度，可以屏蔽淬灭电阻沟槽对雪崩区电场的影响。
在本申请的一个实施例中，可以通过对多晶硅260进行掺杂，来调整多晶硅淬灭电阻的电阻率。多晶硅淬灭电阻的电阻值的主要调整方式是通过离子注入调整电阻率以及版图规划淬灭电阻沟槽211的宽度和总长度。
S150，对隔离沟槽中的外露结构进行氧化处理。
参见图2g，由于隔离沟槽213的外露结构为多晶硅260，因此多晶硅260被氧化。氧化隔离沟槽213(图2g中未标示)中的多晶硅的同时，外延层上的多晶硅(即基底正面的多晶硅)也会被氧化，得到绝缘层256。而由于淬灭电阻沟槽211中填满多晶硅，因此淬灭电阻沟槽211中的多晶硅260只有表面会被氧化，其余能够保留下来作为多晶硅淬灭电阻。如果隔离沟槽213的内表面有衬底210的材料露出，则衬底210的硅会在步骤S150中被氧化成绝缘材料。
S160，向隔离沟槽中填充遮光导电材料。
遮光导电材料需要对光子进行隔离，因此其透光率应低于衬底、外延层及绝缘层256的透光率。在本申请的一个实施例中，遮光导电材料的透光率低于硅和二氧化硅的透光率。在图2h所示的实施例中，遮光导电材料为钨塞270。在本申请的一个实施例中，可以通过在基底正面淀积金属钨，然后对钨进行回刻的方法来形成钨塞270。
在本申请的一个实施例中，绝缘层254、绝缘层256及钨塞270共同组成DTI结构，其中钨塞270可以将所需的电位(例如低电位)引入DTI，更好地阻止元胞(例如雪崩光电二极管元胞)间的串扰。
上述集成有淬灭电阻的单光子雪崩二极管的制造方法，在淬灭电阻沟槽211中形成多晶硅淬灭电阻。由于隔离沟槽213的宽度大于淬灭电阻沟槽211的宽度，因此在淬灭电阻沟槽211中填满多晶硅260的情况下，隔离沟槽213中仍可以留出后续填充遮光导电材料的空间。隔离沟槽213中的多晶硅会在步骤S150被氧化作为绝缘层256，而由于淬灭电阻沟槽211中填满多晶硅260，因此氧化隔离沟槽213中的多晶硅时淬灭电阻沟槽211中的多晶硅260只有表面会被氧化，淬灭电阻沟槽211中的多晶硅260能够保留下来作为多晶硅淬灭电阻。综上所述，上述集成有淬灭电阻的单光子雪崩二极管的制造方法可以实现先淀积多晶硅淬灭电阻，再淀积遮光导电材料，与CMOS工艺兼容，适用于大部分的半导体工厂制程。另一方面，由于淬灭电阻沟槽211与隔离沟槽213共用一张光刻版，因此淬灭电阻的制造无需单独使用一张光刻版，降低了生产成本。
参见图5，在本申请的一个实施例中，步骤S160之后还包括以下步骤：
S170，在基底正面形成覆盖遮光导电材料的介质层。
参见图2i，介质层258可为氧化硅层，例如利用热化学气相淀积(thermal CVD)制造工艺或高密度等离子体化学气相淀积(HDPCVD)制造工艺形成的有掺杂或未掺杂的氧化硅的材料层，例如未经掺杂的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。
S180，形成阴极接触孔和淬灭电阻接触孔。
通过光刻和刻蚀形成阴极接触孔(包括第一接触孔264和第二接触孔266)和淬灭电阻接触孔262，参见图2j。具体地，可以在介质层258上涂覆光刻胶，然后采用接触孔光刻版对光刻胶进行曝光，然后显影得到第一接触孔264、第二接触孔266及淬灭电阻接触孔262的刻蚀窗口，再通过这些刻蚀窗口腐蚀介质层258、绝缘层256及透光氮化硅层240，得到第一接触孔264、第二接触孔266及淬灭电阻接触孔262。阴极接触孔的底部延伸至雪崩光电二极管阴极区232，淬灭电阻接触孔262的底部延伸至多晶硅260。之后向第一接触孔264、第二接触孔266及淬灭电阻接触孔262中填充导电材料，参见图2k。导电材料可以为本领域技术人员熟知的任何适合的导电材料，包括但不限于金属材料；其中，所述金属材料可以包括Ag、Au、Cu、Pd、Pt、Cr、Mo、Ti、Ta、W和Al中的一种或几种。在本申请的一个实施例中，导电材料包括金属钨。可以用化学机械抛光(CMP)工艺去除介质层258上多余的导电材料。
S190，在介质层上形成金属层。
通过表面金属互联工艺(即在介质层258上淀积金属，然后光刻并刻蚀)形成金属层280。参见图2l，金属层280的部分结构电性连接阴极接触孔(第一接触孔264)中的导电材料和淬灭电阻接触孔262中的导电材料。
在本申请的一个实施例中，步骤S190之后还包括在介质层258和金属层280上淀积钝化层282的步骤，参见图2m。之后进行钝化层开孔腐蚀，并去除雪崩光电二极管阴极区232的部分区域上方的绝缘层256和介质层258，在透光氮化硅层240上形成光线入射窗口201，以使外界的光线能够通过光线入射窗口201入射雪崩光电二极管阴极区232。第一接触孔264和第二接触孔266位于入射窗口201的两侧。
在本申请的一个实施例中，还包括在衬底背面形成金属电极层的步骤。该金属电极层作为P+衬底的金属接触。
本申请相应提供一种集成有淬灭电阻的单光子雪崩二极管，其可以采用前述任一实施例所述的集成有淬灭电阻的单光子雪崩二极管的制造方法制造形成。参见图2n，在本申请的一个实施例中，集成有淬灭电阻的单光子雪崩二极管包括基底210和基底210中的雪崩光电二极管元胞。基底210中还形成有淬灭电阻沟槽和位于雪崩光电二极管元胞和淬灭电阻沟槽外侧的隔离沟槽，隔离沟槽的宽度大于淬灭电阻沟槽的宽度。淬灭电阻沟槽的内表面和隔离沟槽的内表面形成有绝缘层254。集成有淬灭电阻的单光子雪崩二极管还包括位于淬灭电阻沟槽内的多晶硅淬灭电阻(即多晶硅260)，以及位于隔离沟槽内的遮光导电材料(在图2n所示的实施例中，遮光导电材料是钨塞270)。在图2n所示的实施例中，钨塞270和隔离沟槽中的绝缘层254之间还形成有绝缘层256，隔离沟槽中的绝缘层254、绝缘层256及钨塞270共同组成深沟槽隔离(DTI)结构，对雪崩光电二极管元胞和淬灭电阻进行隔离。其中钨塞270可以将所需的电位(例如低电位)引入DTI，更好地阻止元胞(例如雪崩光电二极管元胞)间的串扰。
上述集成有淬灭电阻的单光子雪崩二极管，多晶硅淬灭电阻形成于淬灭电阻沟槽中，且淬灭电阻沟槽的宽度小于隔离沟槽的宽度，因此淬灭电阻的制造无需单独使用一张光刻版(淬灭电阻沟槽与隔离沟槽共用一张光刻版)，降低了生产成本。并且上述集成有淬灭电阻的单光子雪崩二极管的制造可以与CMOS工艺兼容。
在本申请的一个实施例中，基底210包括第二导电类型的衬底和衬底上的第二导电类型的外延层。雪崩光电二极管元胞包括位于外延层中的雪崩光电二极管阴极区232，雪崩光电二极管阴极区232具有第一导电类型。在本申请的一个实施例中，第一导电类型为N型，第二导电类型为P型。在本申请的一个实施例中，集成有淬灭电阻的单光子雪崩二极管还包括介质层258和金属层280，介质层258位于外延层上并覆盖遮光导电材料(即钨塞270)，金属层280位于介质层258上。金属层280和雪崩光电二极管阴极区232之间形成有阴极接触孔(包括第一接触孔264和第二接触孔266)，金属层280和多晶硅淬灭电阻(即多晶硅260)之间形成有淬灭电阻接触孔262。阴极接触孔和淬灭电阻接触孔262中填充有导电材料，金属层280的部分结构电性连接阴极接触孔和淬灭电阻接触孔262中的导电材料。雪崩光电二极管阴极区232的上方形成有光线入射窗口201，外界的光线能够通过光线入射窗口201入射雪崩光电二极管阴极区232。第一接触孔264和第二接触孔266形成于入射窗口201的两侧。
在本申请的一个实施例中，集成有淬灭电阻的单光子雪崩二极管还包括第二导电类型阱区224和第二导电类型埋层222。第二导电类型阱区224位于雪崩光电二极管阴极区232两侧，第二导电类型埋层222位于外延层中、雪崩光电二极管阴极区232的下方。在本申请的一个实施例中，外延层的掺杂浓度小于衬底和第二导电类型埋层222的掺杂浓度。
在本申请的一个实施例中，雪崩光电二极管元胞还包括位于外延层中的环形掺杂区234。环形掺杂区位于雪崩光电二极管阴极区232两侧的第二导电类型阱区224的内侧，环形掺杂区234具有第一导电类型。
在本申请的一个实施例中，外延层和绝缘层256之间还设有透光氮化硅层240。
在本申请的一个实施例中，隔离沟槽的深度大于淬灭电阻沟槽的深度。
在本申请的一个实施例中，衬底的背面还形成有金属电极层，作为P+衬底的金属接触。
应该理解的是，虽然本申请的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，本申请的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (11)
1.一种集成有淬灭电阻的单光子雪崩二极管的制造方法，包括：
获取晶圆；所述晶圆包括基底和形成在基底中的雪崩光电二极管元胞；
图案化，并刻蚀所述基底的第一面，形成淬灭电阻沟槽和隔离沟槽；所述隔离沟槽的宽度大于所述淬灭电阻沟槽的宽度；
在所述淬灭电阻沟槽的内表面形成绝缘层；
在所述基底的第一面淀积多晶硅，多晶硅填入所述淬灭电阻沟槽中并将所述淬灭电阻沟槽封口，且多晶硅填入所述隔离沟槽中而不将所述隔离沟槽封口；
对所述隔离沟槽中的外露结构进行氧化处理；
向所述隔离沟槽中填充遮光导电材料；
其中，所述隔离沟槽位于所述雪崩光电二极管元胞和淬灭电阻沟槽的外侧，用于对所述雪崩光电二极管元胞和淬灭电阻进行隔离。
2.根据权利要求1所述的集成有淬灭电阻的单光子雪崩二极管的制造方法，其特征在于，所述获取晶圆的步骤中，获取的晶圆的雪崩光电二极管元胞包括雪崩光电二极管阴极区，所述制造方法还包括：
在所述基底的第一面形成覆盖所述遮光导电材料的介质层；
形成阴极接触孔和淬灭电阻接触孔；所述阴极接触孔的底部延伸至所述雪崩光电二极管阴极区，所述淬灭电阻接触孔的底部延伸至所述淬灭电阻沟槽中的多晶硅，所述阴极接触孔和淬灭电阻接触孔中填充有第一导电材料；
在所述介质层上形成金属层，所述金属层的部分结构电性连接所述阴极接触孔和所述淬灭电阻接触孔中的第一导电材料；
通过去除所述雪崩光电二极管阴极区的部分区域上方的所述介质层，在所述基底的第一面形成光线入射窗口，以使外界的光线能够通过所述光线入射窗口入射所述雪崩光电二极管阴极区。
3.根据权利要求1所述的集成有淬灭电阻的单光子雪崩二极管的制造方法，其特征在于，所述图案化，并刻蚀所述基底的第一面，形成淬灭电阻沟槽和隔离沟槽的步骤包括：
通过第一光刻版光刻，在所述基底的第一面上的光刻胶中形成淬灭电阻沟槽刻蚀窗口和隔离沟槽刻蚀窗口，所述隔离沟槽刻蚀窗口的宽度大于所述淬灭电阻沟槽刻蚀窗口的宽度；
通过所述淬灭电阻沟槽刻蚀窗口和隔离沟槽刻蚀窗口刻蚀所述基底，形成所述淬灭电阻沟槽和隔离沟槽；
其中，所述隔离沟槽的深度大于所述淬灭电阻沟槽的深度。
4.根据权利要求1所述的集成有淬灭电阻的单光子雪崩二极管的制造方法，其特征在于，所述遮光导电材料的透光率低于硅和二氧化硅的透光率。
5.根据权利要求2所述的集成有淬灭电阻的单光子雪崩二极管的制造方法，其特征在于，所述获取晶圆的步骤中，获取的晶圆的基底包括第二导电类型的衬底和衬底上的外延层，所述外延层具有第二导电类型，所述雪崩光电二极管阴极区位于所述外延层中并具有第一导电类型；所述第一导电类型和第二导电类型为相反的导电类型。
6.根据权利要求5所述的集成有淬灭电阻的单光子雪崩二极管的制造方法，其特征在于，所述获取晶圆的步骤中，获取的晶圆的雪崩光电二极管元胞还包括：
第二导电类型阱区，位于所述雪崩光电二极管阴极区两侧；
第二导电类型埋层，位于所述外延层中、所述雪崩光电二极管阴极区的下方；
其中，所述外延层的掺杂浓度小于所述衬底和第二导电类型埋层的掺杂浓度。
7.根据权利要求1所述的集成有淬灭电阻的单光子雪崩二极管的制造方法，其特征在于，所述图案化并刻蚀所述基底的第一面的步骤之前，还包括在所述基底的第一面形成透光氮化硅层的步骤，以及在所述透光氮化硅层上形成硬掩膜的步骤；
所述图案化并刻蚀所述基底的第一面，形成淬灭电阻沟槽和隔离沟槽的步骤包括：在所述硬掩膜上光刻，并刻蚀所述硬掩膜、透光氮化硅层及基底，形成所述淬灭电阻沟槽和隔离沟槽。
8.根据权利要求7所述的集成有淬灭电阻的单光子雪崩二极管的制造方法，其特征在于，所述硬掩膜的材料包括硅氧化物；
所述形成淬灭电阻沟槽和隔离沟槽的步骤之后、所述在所述淬灭电阻沟槽的内表面形成绝缘层的步骤之前，还包括：
对所述淬灭电阻沟槽的内表面和隔离沟槽的内表面进行氧化处理；
湿法去除所述淬灭电阻沟槽的内表面和隔离沟槽的内表面的氧化层，同时去除所述硬掩膜。
9.一种集成有淬灭电阻的单光子雪崩二极管，包括：
基底；
雪崩光电二极管元胞，设于所述基底中；
其特征在于，所述基底中还形成有淬灭电阻沟槽和位于所述雪崩光电二极管元胞和淬灭电阻沟槽外侧的隔离沟槽，所述隔离沟槽的宽度大于所述淬灭电阻沟槽的宽度，所述淬灭电阻沟槽的内表面和隔离沟槽的内表面形成有绝缘层；所述集成有淬灭电阻的单光子雪崩二极管还包括位于所述淬灭电阻沟槽内的多晶硅淬灭电阻，以及位于所述隔离沟槽内的遮光导电材料；所述隔离沟槽用于对所述雪崩光电二极管元胞和淬灭电阻进行隔离。
10.根据权利要求9所述的集成有淬灭电阻的单光子雪崩二极管，其特征在于，所述基底包括第二导电类型的衬底和衬底上的第二导电类型的外延层，所述雪崩光电二极管元胞包括位于所述外延层中的雪崩光电二极管阴极区，所述雪崩光电二极管阴极区具有第一导电类型；所述第一导电类型和第二导电类型为相反的导电类型；
所述集成有淬灭电阻的单光子雪崩二极管还包括：
介质层，位于所述外延层上并覆盖所述遮光导电材料；
金属层，位于所述介质层上；
其中，所述金属层和雪崩光电二极管阴极区之间形成有阴极接触孔，所述金属层和多晶硅淬灭电阻之间形成有淬灭电阻接触孔，所述阴极接触孔和淬灭电阻接触孔中填充有第一导电材料，所述金属层的部分结构电性连接所述阴极接触孔和所述淬灭电阻接触孔中的第一导电材料；所述雪崩光电二极管阴极区的上方形成有光线入射窗口，用于使外界的光线能够通过所述光线入射窗口入射所述雪崩光电二极管阴极区。
11.根据权利要求10所述的集成有淬灭电阻的单光子雪崩二极管，其特征在于，所述雪崩光电二极管元胞还包括：
第二导电类型阱区，位于所述雪崩光电二极管阴极区两侧；
第二导电类型埋层，位于所述外延层中、所述雪崩光电二极管阴极区的下方；
其中，所述外延层的掺杂浓度小于所述衬底和第二导电类型埋层的掺杂浓度。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111599112.XA CN116344665A (zh) | 2021-12-24 | 2021-12-24 | 集成有淬灭电阻的单光子雪崩二极管及其制造方法 |
| PCT/CN2022/138575 WO2023116501A1 (zh) | 2021-12-24 | 2022-12-13 | 集成有淬灭电阻的单光子雪崩二极管及其制造方法 |
| JP2024500165A JP2024525075A (ja) | 2021-12-24 | 2022-12-13 | クエンチング抵抗を組み込んだ単一光子アバランシェダイオードおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111599112.XA CN116344665A (zh) | 2021-12-24 | 2021-12-24 | 集成有淬灭电阻的单光子雪崩二极管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116344665A true CN116344665A (zh) | 2023-06-27 |
Family
ID=86890218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111599112.XA Pending CN116344665A (zh) | 2021-12-24 | 2021-12-24 | 集成有淬灭电阻的单光子雪崩二极管及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2024525075A (zh) |
| CN (1) | CN116344665A (zh) |
| WO (1) | WO2023116501A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116666404A (zh) * | 2023-07-25 | 2023-08-29 | 深圳市灵明光子科技有限公司 | 一种spad阵列及其制作方法 |
| CN117673187A (zh) * | 2024-02-01 | 2024-03-08 | 云南大学 | 高温自淬灭单光子探测器及制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9673084B2 (en) * | 2014-12-04 | 2017-06-06 | Globalfoundries Singapore Pte. Ltd. | Isolation scheme for high voltage device |
| ITUB20154111A1 (it) * | 2015-10-06 | 2017-04-06 | St Microelectronics Srl | Fotodiodo a valanga in carburo di silicio per la rilevazione di radiazione ultravioletta e relativo procedimento di fabbricazione |
| CN113299786B (zh) * | 2021-05-21 | 2023-05-23 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN113299787B (zh) * | 2021-05-21 | 2022-04-29 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
-
2021
- 2021-12-24 CN CN202111599112.XA patent/CN116344665A/zh active Pending
-
2022
- 2022-12-13 JP JP2024500165A patent/JP2024525075A/ja active Pending
- 2022-12-13 WO PCT/CN2022/138575 patent/WO2023116501A1/zh active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116666404A (zh) * | 2023-07-25 | 2023-08-29 | 深圳市灵明光子科技有限公司 | 一种spad阵列及其制作方法 |
| CN117673187A (zh) * | 2024-02-01 | 2024-03-08 | 云南大学 | 高温自淬灭单光子探测器及制备方法 |
| CN117673187B (zh) * | 2024-02-01 | 2024-05-03 | 云南大学 | 高温自淬灭单光子探测器及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023116501A1 (zh) | 2023-06-29 |
| JP2024525075A (ja) | 2024-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI683430B (zh) | 具有吸收增強半導體層的影像感測器 | |
| TWI608600B (zh) | 影像感測器及其製作方法 | |
| TWI520319B (zh) | 半導體裝置及其製造方法 | |
| WO2023116501A1 (zh) | 集成有淬灭电阻的单光子雪崩二极管及其制造方法 | |
| US20060273355A1 (en) | CMOS image sensor and method for manufacturing the same | |
| US20070045642A1 (en) | Solid-state imager and formation method using anti-reflective film for optical crosstalk reduction | |
| KR100479208B1 (ko) | 살리사이드 공정을 이용한 이미지센서의 제조 방법 | |
| TWI613816B (zh) | 半導體裝置及其製造方法 | |
| CN114664873A (zh) | 具有钝化全深沟槽隔离的半导体基板及相关联的制造方法 | |
| JP2003264311A (ja) | ホトダイオードを有する集積回路の製造方法 | |
| CN103441133A (zh) | 背照式图像传感器及降低背照式图像传感器暗电流的方法 | |
| CN111415950B (zh) | 影像传感器及其制造方法 | |
| CN116013940B (zh) | 形成图像传感器装置的方法及半导体器件 | |
| CN110875339B (zh) | 影像传感器及其制造方法 | |
| JP2003264243A (ja) | ２つのタイプのホトダイオードを包含する集積回路装置 | |
| TWI476911B (zh) | 半導體裝置及其製造方法 | |
| US6140156A (en) | Fabrication method of isolation structure photodiode | |
| US7902621B2 (en) | Integrated circuit comprising mirrors buried at different depths | |
| CN116153951A (zh) | 背照式图像传感器的形成方法 | |
| CN113809103A (zh) | 背照式图像传感器芯片及其制造方法 | |
| TWI244202B (en) | Semiconductor light receiving device and manufacturing method for the same | |
| JP2005286093A (ja) | 光半導体集積回路装置 | |
| CN220021113U (zh) | 影像传感器 | |
| CN117393502B (zh) | 一种半导体结构及其制造方法 | |
| CN113224095B (zh) | Cmos图像传感器的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |