CN108461373B - 一种等离子体激活掺杂装置 - Google Patents

一种等离子体激活掺杂装置 Download PDF

Info

Publication number
CN108461373B
CN108461373B CN201710093637.3A CN201710093637A CN108461373B CN 108461373 B CN108461373 B CN 108461373B CN 201710093637 A CN201710093637 A CN 201710093637A CN 108461373 B CN108461373 B CN 108461373B
Authority
CN
China
Prior art keywords
plasma
platform
doped semiconductor
doper
vacuum chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710093637.3A
Other languages
English (en)
Other versions
CN108461373A (zh
Inventor
徐万劲
秦国刚
肖池阶
侯瑞祥
杨肖易
李艳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201710093637.3A priority Critical patent/CN108461373B/zh
Publication of CN108461373A publication Critical patent/CN108461373A/zh
Application granted granted Critical
Publication of CN108461373B publication Critical patent/CN108461373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Abstract

本发明公布了一种等离子体激活掺杂装置，在0‑300℃的非高温下实现对半导体材料或器件进行掺杂。所述等离子体激活掺杂装置包括真空腔室和等离子体发生单元，等离子体耦合窗口设置在底面，其上为杂质源台，被掺半导体台设置在腔室顶部，被掺半导体台和杂质源台的台面均为与被掺半导体片同种材料的掩盖用半导体片；靠近真空腔室内壁设置金属内衬，该金属内衬与腔壁绝缘，并施加≤200V的正偏压；被掺半导体台的温度控制在0～300℃范围内。该装置能在非高温下对半导体材料或器件进行掺杂，不涉及高温处理、高能粒子轰击，损伤少，工艺简单，时间短，效率高，而且可消除或大幅度减少沾污，实现多种杂质一次掺杂完成。

Description

一种等离子体激活掺杂装置
技术领域
本发明涉及半导体掺杂技术，具体涉及一种利用等离子体激活杂质扩散，在0-300℃的非高温下实现对半导体材料或器件进行掺杂的装置。
背景技术
掺杂工艺是将可控数量的所需杂质掺入到半导体材料或器件的表面附近特定区域内，从而改变半导体材料或器件的物理和化学性能。半导体可以是无机半导体，也可以是有机半导体或有机-无机杂化半导体。利用掺杂工艺，可以制作PN结、场效应晶体管的源漏区，也可以很大程度地改善金属/半导体间欧姆接触。掺入半导体的杂质主要有两类：第一类是能决定导电类型并提供载流子的浅受主杂质或施主杂质(如Si中的B、P、As等)；第二类是起复合中心和补偿作用的深能级杂质(如Si中的Au、Pt、Cr等)。
目前常用的半导体掺杂技术主要有两种，即高温扩散和离子注入。高温扩散是有近八十年历史的掺杂工艺，并沿用至今。而离子注入是20世纪60年代发展起来的一种在很多方面都优于高温扩散的掺杂工艺，是应用最广泛的主流掺杂工艺。但在离子注入后，为了恢复被高能离子损坏的晶格，必须进行高温退火使晶格复原。因此，这两种技术都涉及到高温处理工艺，所须高温达六七百乃至一千多摄氏度，但高温处理对许多半导体材料特别是半导体器件有危害甚至破坏作用，如果半导体材料或器件不能耐受高温，上述掺杂工艺就往往无法应用。
进入80年代，一种新的离子注入方法称作等离子体浸没离子注入(PlasmaImmersion Ion Implantation)被发展出来，在金属、半导体方面得到应用。等离子体浸没离子注入方法使用时，除被掺样品要置于等离子体中，还要在被掺样品上施加上百伏特或更高的射频偏置电压，正是利用样品表面附近高达数百伏特的鞘层电压，将等离子体中的正离子注入到被掺半导体材料中去。正离子注入会在被掺半导体材料中造成缺陷。另外，由于等离子体中的离子密度往往很高，等离子体浸没离子注入常在被掺半导体晶体材料中造成非晶层。若要消除上述缺陷和非晶层，还须使用高温退火。此外，由于被掺半导体材料上加载了高的射频偏置电压，等离子体浸没离子注入的一个严重缺点是对被掺半导体材料表面有很强的刻蚀作用。
近年来涌现出大量纳米半导体材料和二维材料，半导体器件向纳米尺度发展，有机半导体和有机-无机杂化半导体和器件也有了长足进步，高温对这些材料和器件的破坏作用，大大限制了涉及高温处理的掺杂工艺。鉴于上述需求，本发明人此前提出等离子体激活室温扩散掺杂方法的专利，申请号CN201610412679.4和CN201610420343.2(公告号：CN106098543 A和CN105931951 A)。根据这些方法，原则上可对半导体进行等离子体激活下的非高温扩散掺杂，但我们在实际工作中发现，如利用现成的等离子体装置进行室温掺杂，往往难以避免以下严重困难，导致掺杂失败。1.系统中除所需的要特意引入的掺杂杂质离子或原子外，还存在许多其它种类的离子或原子，如：等离子体装置中等离子体耦合窗口的绝缘材料、样品台材料及等离子体腔壁材料等，它们在等离子体的轰击下都会产生各自的离子或原子。由于这些材料大部分是复合材料，如陶瓷和合金，因而产生的离子或原子种类繁多，所有这些离子或原子与所需掺杂离子或原子一样都会“一视同仁”地扩散到被掺半导体材料中去。这些我们不希望掺入的离子或原子不仅种类繁多，数量上也可能远远超过所需掺杂离子或原子，不仅达不到原定掺杂目的，还会导致半导体样品被严重沾污。2.一般等离子体设备中只有一个等离子体源和一个样品台。被掺半导体材料和固体掺杂源都放置在样品台上进行掺杂。实际上，从固体掺杂源中轰击出足够数量的杂质离子或原子与等离子体激活杂质在被掺半导体非高温扩散所需等离子体轰击强度差异很大。一般来说，等离子体对固体掺杂源中轰击应尽量强些，而对被掺半导体来说等离子体的轰击不能太强，否则会破坏被掺半导体的表面。单一样品台无法满足分别控制对固体掺杂源和被掺半导体的等离子体轰击强度的要求。3.放置被掺半导体的样品台一般无控温，被掺半导体样品温度一般会随掺杂过程的延续而升高，因此非高温掺杂的保证有可能被破坏。同时，想在允许的温度范围(例如0-300℃)，通过改变样品温度来调整掺杂深度也不可能实现。
发明内容
本发明的目的在于克服利用现成的装置进行非高温(特指0-300℃，下同)等离子体激活扩散掺杂所遇到的严重困难，设计一个专门适用等离子体激活非高温扩散半导体掺杂的装置。该装置要实现的技术目标包括：除了要求的掺杂杂质外，避免或尽可能减少其他杂质对被掺半导体的沾污；为使被掺半导体表面掺杂浓度和掺杂深度达到预期目标，该装置中等离子体对杂质源和被掺半导体表面的轰击强度可以独立调控；为了保证掺杂在指定的某个温度下(0-300℃间)进行，对被掺半导体台进行了温度可控的恒温和测温设计。
为实现上述技术目的，本发明采用的技术方案如下：
一种等离子体激活掺杂装置，包括真空腔室和等离子体发生单元，其特征在于，所述真空腔室底面设有等离子体耦合窗口，等离子体发生单元位于等离子体耦合窗口下方；在真空腔室的顶部设置用于固定被掺半导体片的被掺半导体台，而在等离子体耦合窗口上设置用于放置固体杂质源的杂质源台，被掺半导体台和杂质源台的台面均为与被掺半导体片同一种类的半导体材料片(由于这两个台面的作用都是用于掩盖其背后的材料，避免被掺半导体片沾污，这些台面半导体片可称为掩盖用半导体片，简称掩盖片)；在真空腔室内靠近腔壁设置金属内衬，该金属内衬与腔壁绝缘，在金属内衬上施加大于0但小于等于200V的正偏压，以避免或大大降低正离子对腔壁的轰击；被掺半导体台由温度控制与测量系统控制其温度在0～300℃范围内。
上述等离子体激活掺杂装置中，优选的，所述杂质源台为掩盖用半导体片，并且覆盖整个等离子体耦合窗口。通常的，杂质源台可采用6吋或更大直径的掩盖用半导体片，紧挨等离子体耦合窗口(即射频输入窗口，通常为石英窗)，等离子体发生单元产生的射频波经等离子体耦合窗口输入真空腔室。进行等离子体激活扩散掺杂操作时，固体杂质源放置在杂质源台上。固体杂质源可以是块、片、丝、颗粒等。
上述等离子体激活掺杂装置中，杂质源台和被掺半导体台是相互独立的。所述被掺半导体台位于真空腔室上部，优选为可以上下移动的位置可调样品台，这样位于真空腔室顶部的被掺半导体片与底部的固体杂质源之间的距离可以调节。被掺半导体台的下表面覆盖掩盖用半导体片，被掺半导体片放置于掩盖用半导体片下方，可以用钨针或其他很难在被掺半导体片中扩散的金属针加以固定。实验证明，即使在等离子体激活条件下，钨在硅、砷化镓和氮化镓中的扩散还是观察不到。
所述被掺半导体台的温度控制系统优选为液体循环温度控制系统，温度控制范围0～300℃，精度±1℃。中空的被掺半导体台内部为液体循环通道，循环液体选用在温控范围内稳定性和流动性都好的液体，例如硅油。为提高被掺半导体台的温度相应速度，还可以增加辅助加热和/或制冷单元对被掺半导体台进行加热和/或制冷。
进一步的，在真空腔室的侧面可以设置观察窗。本发明的等离子体激活掺杂装置尽量保证只引入所需的掺杂杂质元素，避免或尽量减少装置中其它杂质沾污，其它杂质沾污的可能来源为真空腔室内壁、样品台、等离子体耦合窗口材料，它们在受到等离子体轰击而产生各自的离子。于是，本发明装置采取了如下技术手段避免非掺杂杂质造成的沾污：
1.为避免真空腔室内壁受到等离子体轰击而产生其它杂质离子沾污，真空腔室内靠近腔壁设置金属内衬，金属内衬与腔壁(地电位)绝缘，对金属内衬施加高于地电位但≤200V的正电压，利用其高电位对等离子体鞘层中正离子的排斥作用，大大减弱等离子体对腔室内壁的轰击。
2.对于被掺半导体台、等离子体耦合窗口，等离子体的轰击在掺杂过程是不可避免的，对于这些表面，采用与被掺半导体同种材料的薄片(即掩盖片)加以覆盖以大幅度降低沾污。
3.鉴于等离子体耦合窗口附近等离子体功率密度最高，覆盖其的掩盖片如用夹具固定，存在夹具材料被轰击导致沾污的可能，为此将等离子体发生单元(包括激励线圈、阻抗匹配器和射频电源)设置在真空腔室下方，这样，掩盖片可直接放置在等离子体耦合窗口(石英板)上，无需夹具固定。这里，与被掺半导体同种材料的掩盖片起了杂质源台的作用，还大大降低了等离子体耦合窗口材料的沾污。固体杂质源可直接放在该掩盖片上面，固体杂质源处具有高的等离子体功率密度。
4.被掺半导体台设计在真空腔室的顶部。顶部的被掺半导体台与底部的杂质源台之间的距离可在相当大范围内调节。被掺半导体台设置在真空腔室的顶部，除了通过改变等离子体发生单元的输出功率来控制被掺半导体台处的等离子体功率密度外，还可通过移动被掺半导体台与杂质源台的距离来实现。上移被掺半导体台，拉大其与等离子体源的间距，降低被掺半导体台附近等离子体功率密度，反之则提高，满足了等离子体轰击固体杂质源和激活扩散所需不同的等离子体功率密度以及可以独立调节的要求。
5.真空腔室顶部的被掺杂半导体台采用温度可控(0-300℃间)的恒温设计：中空的被掺半导体台配置液体循环的温度控制系统，温控范围0℃-300℃精度±1℃，循环液体选用在温控范围内稳定性、流动性都较好的液体，如硅油。为提高被掺半导体台温控响应速度，还可增加被掺半导体台的辅助电加热或半导体制冷设计。
利用本发明的装置进行等离子体激活非高温扩散掺杂的条件及参数的典型设置是：真空腔室通入1-100sccm的He、Ar等惰性气体，控制腔室压强为0.01-10Pa范围内的指定值，13.56MHz射频波经激励线圈在真空腔室中形成等离子体，激励功率通常设定在5W-3000W之间。被掺半导体台上下调节以控制被掺半导体片轰击强度，被掺半导体台与固体杂质源台间距可调范围50mm-250mm。降低等离子体轰击产生的热效应以及调节掺杂的温度，被掺半导体台温度可控在0℃-300℃之间一个设定值，掺杂处理时间在1-60min之间。
本发明装置的主要优点在于非高温(本文中特指0℃-300℃)下进行掺杂，不涉及高温处理，对被掺半导体材料或器件没有刻蚀作用、损伤少，工艺简单。同时使用多种掺杂源可实现多种杂质一次掺杂完成，掺杂处理时间短，通过调整掺杂源的量、等离子体激励功率、扩散时间，半导体材料或器件温度等条件改变掺杂的表面浓度和深度。通过电场减少等离子体鞘层离子通量，以及被掺半导体同样材料的薄片掩盖等措施，消除或大幅度减少沾污。
附图说明
图1为实施例所述等离子体激活掺杂装置的整体结构示意图，其中：1-液体循环恒温控温器、2-被掺半导体台、3-直流电压源、4-被掺半导体台上的掩盖用半导体片、5-被掺半导体片、6-金属内衬、7-真空腔室、8-固体杂质源、9-接真空系统管路、10-接工作气体管路、11-杂质源台、12-等离子体耦合窗口、13-等离子体发生单元。
图2为采用二次离子质谱测量的实施例1中Si片掺Au样品，沿深度方向杂质Au的浓度分布图，以未掺杂的对比样品为对照。
图3为采用二次离子质谱测量的实施例2中GaAs片掺Cr、Mn、Al和Sn样品，沿深度方向各种杂质的浓度分布图，以未掺杂的对比样品为对照。
图4为采用二次离子质谱测量的实施例3中GaN片掺Si、Mg和Ca样品，沿深度方向各种杂质的浓度分布图，以未掺杂的对比样品为对照。
具体实施方式
下面结合附图，通过实施例进一步详细说明本发明，但不以任何方式限制本发明的范围。
如图1所示，等离子体激活掺杂装置包括真空腔室7，等离子体耦合窗口12位于真空腔室7的底部，等离子体发生单元13位于等离子体耦合窗口12下方。等离子体耦合窗口12上覆盖与被掺半导体片同一种类材料的掩盖片作为杂质源台11，其上放置固体杂质源8。在真空腔室7的顶部设有可升降的被掺半导体台2，其下表面覆盖掩盖用半导体片4，被掺半导体片5用钨针固定在掩盖用半导体片4表面。被掺半导体台2为中空结构，并配置液体循环的温度控制系统，通过液体循环恒温控制器1控制其温度在0℃-300℃。真空腔室7内靠近腔壁设置金属内衬6，金属内衬6与腔壁(地电位)绝缘，通过一个直流电压源3对金属内衬6施加≤200V的正电压。管路10接工作气体，管路9接真空系统。抽真空后，对真空腔室7通入工作气体，在等离子体发生单元的激励下产生等离子体。
以下是几个利用上述等离子体激活掺杂装置对半导体片进行掺杂的具体实例。
实施例1：室温Si半导体晶片掺Au
被掺半导体台2表面覆盖Si圆片(掩盖用半导体片4)用钨针固定，10mm×10mm被掺杂的Si样品同样以钨针固定在掩盖用Si圆片表面，被掺半导体台2保持在室温，与等离子体源的间距为150mm。等离子体耦合窗口12表面覆盖同直径大小的Si高阻片(杂质源台11)，上面放Au箔为掺杂源。真空腔室7通入He气，流量22sccm，压力控制在3E-2Pa至6E-2Pa之间，等离子体发生单元的激励射频电源输出功率设置750W，扩散掺杂持续时间2min。图2为采用二次离子质谱测量的Si片掺Au样品，沿深度方向的杂质Au浓度分布。扩散深度150nm，采用余误差函数拟合求得扩散系数为9.9E-14cm2/s，Au表面浓度为1.8E18cm-3。
实施例2：室温GaAs半导体晶片掺Cr、Mn、Al和Sn
被掺半导体台2表面覆盖GaAs圆片(掩盖用半导体片4)用钨针固定，10mm×10mm被掺杂的n型GaAs样品同样以钨针固定在覆盖用GaAs圆片表面，等离子体耦合窗口12表面覆盖同直径大小GaAs高阻片(杂质源台11)，上面放片状或颗粒状的Cr、Mn、Al和Sn为掺杂源。其它的掺杂条件与实例1相同。图3为采用二次离子质谱测量的GaAs片掺Cr、Mn、Al和Sn样品，沿深度方向的杂质浓度分布。Cr、Mn、Al和Sn的扩散深度约为20nm，采用余误差函数拟合求得扩散系数分别为2.3E-15、3.0E-15、4.3E-15和3.7E-15cm2/s，表面浓度分别为3.3E19、3.45E18、1.46E21和6.8E20cm-3。
实施例3：室温GaN半导体晶片掺Si、Mg和Ca
被掺半导体台2表面覆盖在蓝宝石衬底上MOCVD生长的GaN圆片(掩盖用半导体片4)，用钨针固定，被掺杂的GaN样品同样以钨针固定在覆盖用GaN圆片表面，等离子体耦合窗口12表面覆盖同样在蓝宝石衬底上MOCVD生长的GaN圆片(杂质源台11)，直径与等离子体耦合窗口12大小相同，上面放Si片、Mg和Ca颗粒为掺杂源。其它的掺杂实验条件与实例1相同。图4为采用二次离子质谱测量的GaN片掺Si、Mg和Ca样品，沿深度方向的杂质浓度分布。Si、Mg和Ca的扩散深度分别20、10、7nm，采用余误差函数拟合求得扩散系数分别为1.3E-15、1.9E-16和1.2E-16cm2/s，表面浓度分别为2.08E19、8.7E18和2.6E18cm-3。

Claims (8)

1.一种等离子体激活掺杂装置，包括真空腔室和等离子体发生单元，其特征在于，所述真空腔室底面设有等离子体耦合窗口，等离子体发生单元位于等离子体耦合窗口下方；在真空腔室的顶部设置用于固定被掺半导体片的被掺半导体台，而在等离子体耦合窗口上设置用于放置固体杂质源的杂质源台，被掺半导体台和杂质源台的台面均为与被掺半导体片同种材料的掩盖用半导体片；在真空腔室内靠近腔壁设置金属内衬，该金属内衬与腔壁绝缘，腔壁为地电位，在金属内衬上施加高于地电位但≤200V的正偏压；被掺半导体台由温度控制系统控制其温度在0～300℃范围内。
2.如权利要求1所述的等离子体激活掺杂装置，其特征在于，所述杂质源台为与被掺半导体片同种材料的掩盖用半导体片，该掩盖用半导体片覆盖整个等离子体耦合窗口。
3.如权利要求1所述的等离子体激活掺杂装置，其特征在于，所述被掺半导体台为可上下移动的位置可调样品台。
4.如权利要求1所述的等离子体激活掺杂装置，其特征在于，所述被掺半导体台的下表面覆盖与被掺半导体片同种材料的掩盖用半导体片，通过钨针固定。
5.如权利要求1所述的等离子体激活掺杂装置，其特征在于，所述温度控制系统为液体循环温度控制系统，所述被掺半导体台为中空结构，内部为液体循环通道。
6.如权利要求5所述的等离子体激活掺杂装置，其特征在于，所述液体循环管道中的循环液体为硅油。
7.如权利要求1所述的等离子体激活掺杂装置，其特征在于，所述被掺半导体台设有辅助加热和/或制冷单元。
8.如权利要求1所述的等离子体激活掺杂装置，其特征在于，所述真空腔室的侧面设置有观察窗。
CN201710093637.3A 2017-02-21 2017-02-21 一种等离子体激活掺杂装置 Active CN108461373B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710093637.3A CN108461373B (zh) 2017-02-21 2017-02-21 一种等离子体激活掺杂装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710093637.3A CN108461373B (zh) 2017-02-21 2017-02-21 一种等离子体激活掺杂装置

Publications (2)

Publication Number Publication Date
CN108461373A CN108461373A (zh) 2018-08-28
CN108461373B true CN108461373B (zh) 2019-09-13

Family

ID=63221696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710093637.3A Active CN108461373B (zh) 2017-02-21 2017-02-21 一种等离子体激活掺杂装置

Country Status (1)

Country Link
CN (1) CN108461373B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116133225B (zh) * 2022-09-08 2023-08-04 中国科学院近代物理研究所 超薄壁金属内衬真空腔室的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101151710A (zh) * 2005-03-28 2008-03-26 松下电器产业株式会社 等离子体掺杂方法及用于其的设备
CN105931951A (zh) * 2016-06-13 2016-09-07 北京大学 一种在室温环境下向砷化镓材料引入杂质的方法
CN106098543A (zh) * 2016-06-13 2016-11-09 北京大学 一种在室温环境下向硅材料中引入固态杂质的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101151710A (zh) * 2005-03-28 2008-03-26 松下电器产业株式会社 等离子体掺杂方法及用于其的设备
CN105931951A (zh) * 2016-06-13 2016-09-07 北京大学 一种在室温环境下向砷化镓材料引入杂质的方法
CN106098543A (zh) * 2016-06-13 2016-11-09 北京大学 一种在室温环境下向硅材料中引入固态杂质的方法

Also Published As

Publication number Publication date
CN108461373A (zh) 2018-08-28

Similar Documents

Publication Publication Date Title
JP5102495B2 (ja) プラズマドーピング方法
KR102239634B1 (ko) 실리콘 시료의 탄소 농도 평가 방법, 실리콘 웨이퍼 제조 공정의 평가 방법, 실리콘 웨이퍼의 제조 방법, 실리콘 단결정 잉곳의 제조 방법, 실리콘 단결정 잉곳 및, 실리콘 웨이퍼
JP2010016319A (ja) プラズマ処理装置のチャンバー内部材の温度制御方法、チャンバー内部材及び基板載置台、並びにそれを備えたプラズマ処理装置
CN101847573B (zh) 用于加热设备的温度控制方法
US20110121317A1 (en) Annealing method for semiconductor device with silicon carbide substrate and semiconductor device
JP5237820B2 (ja) プラズマドーピング方法
KR20150016388A (ko) 불활성 대기 압력 예냉 및 후열처리
US20080277768A1 (en) Silicon member and method of manufacturing the same
KR102584747B1 (ko) 높은 처리량을 갖는 저온의 이온 주입 시스템 및 이온 주입 방법
JP6971622B2 (ja) 半導体ウェハの製造方法及び半導体ウェハ
TW399269B (en) Method for forming shallow junctions in semiconductor wafers using controlled, low level oxygen ambients during annealing
CN108461373B (zh) 一种等离子体激活掺杂装置
WO2010019699A2 (en) Usj techniques with helium-treated substrates
KR101544938B1 (ko) 플라즈마 도핑 장치 및 플라즈마 도핑 방법
US7994016B2 (en) Method for obtaining quality ultra-shallow doped regions and device having same
JP5097538B2 (ja) プラズマドーピング方法およびこれに用いられる装置
McMahon et al. Electron beam system for rapid isothermal annealing of semiconductor materials and devices
KR20010040444A (ko) 이온 주입된 실리콘의 급속 열 처리(ｒｔｐ) 방법
US20180151397A1 (en) Method for controlling temperature of furnace in semiconductor fabrication process
JP2008283143A (ja) 処理装置、トランジスタ製造方法
CN107611000B (zh) 一种等离子体激励的非高温扩散掺杂装置及方法
TW201603140A (zh) 半導體製造方法及半導體製造裝置
JPWO2013164940A1 (ja) 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
TWI805618B (zh) 具有藉由考慮射束功率輸入的晶圓溫度控制的離子植入系統和方法
CN107731649B (zh) 一种多功能半导体掺杂的装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230918

Address after: 100176 Beijing Daxing District Beijing economic and Technological Development Zone Wenchang Road 8

Patentee after: BEIJING NAURA MICROELECTRONICS EQUIPMENT Co.,Ltd.

Address before: 100871 No. 5, the Summer Palace Road, Beijing, Haidian District

Patentee before: Peking University

TR01 Transfer of patent right