JP5102495B2 - プラズマドーピング方法 - Google Patents

プラズマドーピング方法 Download PDF

Info

Publication number
JP5102495B2
JP5102495B2 JP2006548833A JP2006548833A JP5102495B2 JP 5102495 B2 JP5102495 B2 JP 5102495B2 JP 2006548833 A JP2006548833 A JP 2006548833A JP 2006548833 A JP2006548833 A JP 2006548833A JP 5102495 B2 JP5102495 B2 JP 5102495B2
Authority
JP
Japan
Prior art keywords
plasma
plasma doping
time
substrate
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006548833A
Other languages
English (en)
Other versions
JPWO2006064772A1 (ja
Inventor
雄一朗 佐々木
勝己 岡下
裕之 伊藤
文二 水野
智洋 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2006548833A priority Critical patent/JP5102495B2/ja
Publication of JPWO2006064772A1 publication Critical patent/JPWO2006064772A1/ja
Application granted granted Critical
Publication of JP5102495B2 publication Critical patent/JP5102495B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412Plasma immersion ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、プラズマドーピング方法に係り、特に不純物を半導体基板等の固体試料の表面に導入するプラズマドーピング方法に関する。
不純物を固体試料の表面に導入する技術としては、不純物をイオン化して低エネルギーで固体中に導入するプラズマドーピング(PD)法が知られている(例えば、特許文献1参照)。
一方、不純物を導入する方法として、現在最も広く用いられている方法はイオン注入法である。プラズマドーピング法は、非特許文献1の欄に記載され、非特許文献2でも引き続きイオン注入の次世代の不純物導入技術として記載され、イオン注入法とは異なる不純物導入技術である。なお、ITRSは半導体業界では広範囲の技術者に参照されている文献である。以下にイオン注入とプラズマドーピングの技術的相違点を少し詳細に説明する。
イオン注入法においては、ガスからプラズマを発生させるイオン源と、イオン源から引き出したイオンから所望のイオンだけを選別するために質量分離する分析磁石と、所望のイオンを加速する電極と、加速した所望のイオンをシリコン基板に注入するプロセスチャンバーとを有する装置構成が用いられる。イオン注入において不純物を浅く注入するためには、イオン源からイオンを引き出すエネルギーと加速エネルギーとを小さくすれば良い。しかし、引き出しエネルギーを小さくすると引き出されるイオンの数が減少してしまう。さらに、加速エネルギーが小さくなるとイオンビームをイオン源からウェハに輸送する間にイオン同士の電荷による反発力でビーム径が広がってしまい、ビームライン内壁に衝突するなどして多数のイオンが失われてしまう。そのため、注入処理のスループットが低下してしまう。例えばB+イオンを注入する場合では、加速エネルギーが2keV以下になるとスループットが低下し始め、0.5keV以下になるとビームの輸送自体が困難になる。しかし、0.5keVまで低エネルギー化しても20nm程度の深さまでBが注入されてしまう。つまり、これよりも薄いエクステンション電極を作りたい場合には生産性が極端に低下してしまうという課題がある。
これに対してプラズマドーピング法においては、シリコン基板を内部に配置できるような円柱形状の真空容器にプラズマを誘起するプラズマ発生源と、シリコン基板を配置するバイアス電極と、バイアス電極の電位を調整するバイアス電源を有する装置構成が用いられる。分析磁石も加速電極も有しない、イオン注入と全く異なる装置構成である。真空容器にプラズマ源とウェハホールダを兼ねたバイアス電極を設置し、プラズマとウェハの間に発生するポテンシャルでイオンを加速して導入する。これにより、低エネルギーのプラズマを直接使用することができるので、イオン注入と比較して大量の低エネルギーイオンをウェハに照射できる。つまりドーズレートが桁違いに大きいという特徴がある。この特徴により低エネルギーのB注入でも高いスループットを維持できる。
さらに、本発明者らは、プラズマドーピング法を応用して、極めて浅くて且つ低抵抗のソース・ドレインエクステンション電極を形成するプロセス技術を開発した。この新規プロセス技術は、2004年6月に半導体分野で最も権威がある国際学会の一つである VLSI Symposiumに論文が採択され、新規で特段の効果があるプロセス技術として認知されている(非特許文献3.)。
この方法では、ガス導入口から導入されたドーピング原料ガス、例えばBを、マイクロ波導波管及び電磁石から成るプラズマ発生手段によってプラズマ化し、プラズマ中のボロンイオンを高周波電源によって試料の表面に供給するという方法がとられる。
半導体装置の小型化、高集積化に伴い、不純物導入領域における特性は極めて重要である。なかでも、ドーズ量(不純物導入量)は、素子特性を決定する重要な要素のひとつである比抵抗を決定するため、ドーズ量の制御はきわめて重要なポイントである。
しかしながら、プラズマドーピング法を用いると、極浅で低抵抗のソース・ドレインエクステンション電極が形成できることはわかったにも係らず、その特性を制御するドーズ量の制御方法は開発されていなかった。これまでにはプラズマドーピングする時間を変化させることで、ドーズ量を変化させる方法が採られていたが、これでは制御の精度が不十分であり、実用的ではなかった。
このような状況の中で、本発明者らは、人体に対してきわめて危険性の高い毒性をもつBをできるだけ希釈して安全性を高め、ドーピング効率を低下させることなく、安定してプラズマの発生や維持を行なうとともに、ドーパント注入量の制御を容易に行なうことのできる方法として、ドーピングする不純物を含む物質としてのBガスを、電離エネルギーの小さいHeガスで希釈し、Heのプラズマを先行して発生させ、しかる後にBを放電させるようにする方法を提案した(特許文献2)。この方法において、Bガスの濃度が0.05%未満となるようにするのが望ましいとの提案もある。
しかしながら、0.05%程度の低濃度にしたとき、ドーズ量を制御しやすいとの報告はなされているものの、これはガス濃度を一定にしつつ、時間を変化させてドーズ量を変えるものであった。Bガス濃度を低濃度にした方が、時間変化に対するボロンのドーズ量変化が小さくなるのでドーズ量を制御し易いという内容のものであった。ドーズ量の制御精度を高める上で進歩したものであったが、基本的にはプラズマドーピングする時間を変化させることで、ドーズ量を変化させる従来の方法を進歩させたものであった。ここで、ドーズ量の変化とガス濃度との関係についての考察については何らなされていなかった。
米国特許第4912065号明細書 特開2004−179592号公報 International Technology Roadmap for Semiconductors 2001 Edition(ITRS2001)のFront End ProcessのFigure 30のShallow Junction Ion Doping International Technology Roadmap for Semiconductors 2003 Edition(ITRS2003) Y. Sasaki, et al., Symp. on VLSI Tech. p180 (2004)
上述したように、不純物導入領域を形成するにあたり、ドーズ量の制御はきわめて重要な課題となっていた。そしてさらに当然ながら、面内均一性は素子形成に当たり極めて重要な課題となっていた。そしてさらに当然ながら、面内均一性は素子形成に当たり極めて重要な課題となっている。特に、近年ウェハの大口径化は進む一方であり、面内で均一なドーズ量を得ようとすると極めて困難であった。
本発明は前記実情に鑑みてなされたもので、高精度にドーズ量を制御することができ、浅い不純物領域を形成することのできるプラズマドーピング方法を提供することを目的とする。
さらにまた、本発明は、ドーズ量の面内均一性が高く、高精度にドーズ量を制御することができるプラズマドーピング方法を提供することを目的とする。
そこで本発明のプラズマドーピング方法は、試料に不純物を含むガスプラズマを所定時間、所定濃度で供給し、前記試料表面に不純物導入層を形成する方法であって、ドーズ量が時間依存性を持たず一定となるように、ドーピング時間と、不純物を含むガスプラズマの濃度を設定したことを特徴とする。
本発明者らは種々の実験を重ねた結果、例えばB/Heプラズマをシリコン基板に照射してバイアスをかけると、ボロンのドーズ量がほとんど一定となる時間があることを発見した。また、その飽和する時間が装置制御の繰り返し性が確保できる時間と比べて比較的長く安定して使用し易いことがわかった。すなわち、プラズマ照射を開始すると、最初はドーズ量が増加するが、その後、時間の変化によらずドーズ量はほとんど一定となる時間が続き、さらに時間を増加させるとドーズ量は減少する。時間の変化に依存することなく、ドーズ量がほとんど一定となる時間をプロセスウインドウとすることでドーズ量を正確に制御できるということを発見した。本発明は、これに着目してなされたものである。
そこで本発明は、基板に不純物を含むガスのプラズマを照射し、前記基板の表面に不純物領域を形成するプラズマドーピング方法であって、前記基板に導入される前記不純物のドーズ量がプラズマドーピング時間の変化によらずほぼ一定となるプラズマドーピング時間範囲を決定する工程と、前記プラズマドーピング時間範囲を決定する工程の後に、前記プラズマドーピング時間範囲に含まれる所定のプラズマドーピング時間を用いて、前記不純物を前記基板にプラズマドーピングする工程と、を備えるとともに、前記プラズマドーピングする工程の前に、前記不純物を含むガスの濃度と前記一定となるドーズ量との関係を複数の前記濃度に対して求めることにより、前記プラズマドーピングする工程に用いる前記不純物を含むガスの濃度を決定する工程を備えたことを特徴とする。
また本発明は、上記プラズマドーピング方法において、前記プラズマドーピングする工程は、前記不純物を含むガスを第1の濃度に設定してプラズマドーピングする第1のドーピング工程と、前記第1のドーピング工程の後に、前記不純物を含むガスを前記第1の濃度よりも低い第2の濃度に設定してプラズマドーピングする第2のドーピング工程と、
を含むことを特徴とする。
また本発明は、基板に不純物を含むガスのプラズマを照射し、前記基板の表面に不純物領域を形成するプラズマドーピング方法であって、前記基板に導入される前記不純物のドーズ量がプラズマドーピング時間の変化によらずほぼ一定となるプラズマドーピング時間範囲を決定する工程と、前記プラズマドーピング時間範囲を決定する工程の後に、前記プラズマドーピング時間範囲に含まれる所定のプラズマドーピング時間を用いて、前記不純物を前記基板にプラズマドーピングする工程と、を備え、前記プラズマドーピングする工程は、前記不純物を含むガスを第1の濃度に設定してプラズマドーピングする第1のドーピング工程と、前記第1のドーピング工程の後に、前記不純物を含むガスを前記第1の濃度よりも低い第2の濃度に設定してプラズマドーピングする第2のドーピング工程と、を含むことを特徴とする。
また本発明は、上記プラズマドーピング方法において、前記不純物を含むガスのプラズマは、ボロン原子と水素原子からなる分子(BnHm)とHeの混合ガスプラズマよりなることを特徴とする。
また本発明は、上記プラズマドーピング方法において、前記不純物を含むガスのプラズマは、B2H6とHeの混合ガスプラズマよりなることを特徴とする。
また本発明は、上記プラズマドーピング方法において、前記B とHeの混合ガスプラズマ中のB ガス濃度は、0.01%以上且つ1%以下であることを特徴とする。
また本発明は、上記プラズマドーピング方法において、前記B とHeの混合ガスプラズマ中のB ガス濃度は、0.025%以上且つ0.6%以下であることを特徴とする。
また本発明は、上記プラズマドーピング方法において、前記不純物を含むガスのプラズマは、BF とHeの混合ガスプラズマよりなることを特徴とする。
また本発明は、基板に不純物を含むガスのプラズマを照射し、前記基板の表面に不純物領域を形成するプラズマドーピング方法であって、前記基板に導入される前記不純物のドーズ量がプラズマドーピング時間の変化によらずほぼ一定となるプラズマドーピング時間範囲を決定する工程と、前記プラズマドーピング時間範囲を決定する工程の後に、前記プラズマドーピング時間範囲に含まれる所定のプラズマドーピング時間を用いて、前記不純物を前記基板にプラズマドーピングする工程と、を備え、前記不純物を含むガスのプラズマは、BF とHeの混合ガスプラズマよりなることを特徴とする。
また本発明は、上記プラズマドーピング方法において、前記プラズマドーピング時間範囲を決定する工程は、前記基板における面内の複数の箇所において、前記基板に導入される前記不純物のドーズ量がプラズマドーピング時間の変化によらずほぼ一定となるプラズマドーピング時間範囲をそれぞれ求める工程を含み、前記それぞれのプラズマドーピング時間範囲の内で一番遅いプラズマドーピング時間範囲に合わせて、前記所定のプラズマドーピング時間を決定することを特徴とする。
また本発明は、上記プラズマドーピング方法において、前記基板の直径は200mm以上であり、前記基板の面内における前記不純物のドーズ量の1σで表される均一性が2.5%以下となるように、前記所定のプラズマドーピング時間を決定することを特徴とする。
また本発明は、上記プラズマドーピング方法において、前記基板の直径は300mm以上であることを特徴とする。
また本発明は、上記プラズマドーピング方法において、前記基板は、シリコン基板であることを特徴とする。
この構成によれば、不純物イオンを含むガスプラズマの濃度が、時間依存性を持たずドーズ量が一定となる時間範囲に設定されているため、ドーズ量を正確に制御することができる。つまり、時間が少しずれたとしてもドーズ量がほとんど変わらないので安定してドーズ量を制御できる。これに対して、時間でドーズ量を制御する従来の方法の場合には、時間が少しずれただけでもドーズ量が大幅に変化してしまう。
また、実験を重ねた結果、ある所定のバイアスに対してB/He濃度を変化させることで、ドーズ量がほとんど変化しない飽和する時間帯を得ることができた。さらにその時間帯の中でもアニール後のシート抵抗(Rs)の面内均一性、すなわちドーズ量の面内均一性が極めて良好となる時間帯があることを発見し、この結果にもとづいてなされたものである。これにより、プラズマドーピングを実用化するうえで、最も大きな課題とされていたドーズ量の制御と面内均一性の課題を一挙に解決できる。
また、本発明のプラズマドーピング方法は、不純物の基板表面へのドーピングと、基板表面からのスパッタリングとが飽和状態となるようにドーピング時間と、不純物を含むガスプラズマの濃度を設定するようにしたものを含む。
本発明者らは種々の実験を重ねた結果、例えばB/Heプラズマをシリコン基板に照射してバイアスをかけると、ボロンのドーピングと、プラズマに含まれるイオン、ラジカル、ガスの照射による基板表面からのボロンのスパッタリングが飽和する(釣り合う)時間があることを発見した。また、その飽和する時間が装置制御の繰り返し性が確保できる時間と比べて比較的長く安定して使用し易いことがわかった。
また本発明のプラズマドーピング方法は、ドーピング時間を、基板面内のドーズ量が少ない部分のドーズ量が、ドーズ量が飽和した部分のドーズ量に追いつく程度に設定されているものを含む。
この構成によれば、不純物イオンを含むガスプラズマの濃度が、時間依存性を持たずドーズ量が一定となる時間範囲に設定されており、さらにドーピング時間が、基板面内のドーズ量が少ない部分のドーズ量が、ドーズ量が飽和した部分のドーズ量に追いつく程度に設定されているため、面内均一性を高めるように、ドーズ量を正確に制御することができる。実際には、面内の各ポイントで、飽和する時間帯を測定し、ドーピング終了点をその時間帯の開始点のうちもっとも遅い時間に設定するようにしている。これにより、基板面内のドーズ量が少ない部分のドーズ量は、ドーズ量が飽和した部分のドーズ量に追いつくことにより、良好な面内均一性を得ることができる。
また、本発明のプラズマドーピング方法は、前記不純物イオンを含むガスプラズマの濃度を変化させることで時間依存性を持たず一定となるドーズ量の水準を変化させるものを含む。
この構成により、前記不純物イオンの前記基板表面へのドーピングと、前記基板表面からのスパッタリングとが飽和状態となるようにガスプラズマの濃度を設定することにより、一定となるドーズ量の水準を変化させることができるため、安定して高精度に不純物濃度が制御された不純物領域を形成することができる。
また、本発明のプラズマドーピング方法は、不純物原子を含むガスの濃度、圧力、ソースパワーを変化させることで前記不純物イオンを含むガスプラズマの濃度を変化させるものを含む。
この構成により、ガスプラズマの濃度を所望の範囲に設定することができる。
特に、不純物原子を含むガスの濃度を変えることで前記不純物イオンを含むガスプラズマの濃度を簡単に且つ正確に変えることができるという利点がある。具体的な手段は、不純物原子を含むガスと希釈ガスを混合して用いるようにしておき、マスフローコントローラを用いてそれぞれのガスの流量を変えてそれぞれのガスの混合比を変えることで前記不純物イオンを含むガスプラズマの濃度を簡単に且つ正確に変えることができる。
また、本発明のプラズマドーピング方法は、前記ガスプラズマ中のイオンとラジカルとガスの濃度が、前記不純物イオンの前記基板表面へのドーピングと、前記基板表面からのスパッタリングとが時間の増加に対して飽和状態となるように、前記ガスプラズマの濃度が設定されるものを含む。
この構成により、前記不純物イオンの前記基板表面へのドーピングと、前記基板表面からのスパッタリングとが飽和状態となるようにガスプラズマの濃度を設定することにより、時間変化によらずドーズ量を正確に制御することができるため、安定して高精度に不純物濃度が制御された不純物領域を形成することができる。
また、本発明のプラズマドーピング方法は、前記不純物イオンを含むガスプラズマが、ボロン原子と水素原子からなる分子(B)とHeの混合ガスプラズマであるものを含む。
種々の実験を重ねた結果、Bガス濃度を小さくしていった際、時間の変化によらずドーズ量がほぼ一定となる領域が存在することを発見した。ボロンの基板表面へのドーピングと、基板表面からのスパッタリングとが飽和状態となるようにBガス濃度を設定することにより、時間変化によらずドーズ量を正確に制御することができるため、安定して高精度に不純物のドーズ量を制御された不純物領域を形成することができる。
また、本発明のプラズマドーピング方法は、前記不純物イオンを含むガスプラズマが、BとHeの混合ガスプラズマであるものを含む。
種々の実験の結果、BとHeの混合ガスプラズマを用いた場合に、Bガス濃度を小さくしていった際、時間の変化によらずドーズ量がほぼ一定となる領域が存在することを発見し、この事実に着目してなされたものである。ボロンの基板表面へのドーピングと、基板表面からのスパッタリングとが飽和状態となるようにBガスの濃度を設定することにより、時間変化によらずドーズ量を正確に制御することができるため、安定して高精度に不純物濃度が制御された不純物領域を形成することができる。
また、本発明のプラズマドーピング方法は、前記BとHeの混合ガスプラズマのBガス濃度が0.01%以上、1%以下であるものを含む。0.01%以下では、Bガス濃度を変化させたときに、時間変化に対して飽和するボロンのドーズ量の変化が小さ過ぎる。よって、時間変化に対して飽和するボロンのドーズ量をBガス濃度の変化で制御することが困難である。また、1%以上では、Bガス濃度を変化させたときに、時間変化に対して飽和するボロンのドーズ量の変化が大き過ぎる。よって、この場合も制御性が劣る。同様の理由から、Bガス濃度は、さらに望ましくは0.025%以上、0.6%以下である。
実験結果から、BとHeの混合ガスプラズマのBガス濃度を0.1%程度としたとき、時間変化に依存することなくドーズ量がほぼ一定となる領域が存在することを発見した。
また、本発明のプラズマドーピング方法は、バイアス電圧VDCが60V以下であるものを含む。
実験結果から、バイアス電圧VDCが60V以下であるとき、時間変化に依存することなくドーズ量がほぼ一定となる領域が存在することを発見した。
また、本発明のプラズマドーピング方法は、ソースパワーが1500W程度であるものを含む。
実験結果から、ソースパワーが1500W程度であるとき、時間変化に依存することなくドーズ量がほぼ一定となる領域が存在することを発見した。
また、本発明のプラズマドーピング方法は、前記不純物イオンを含むガスプラズマは、BFとHeの混合ガスプラズマであるものを含む。
実験結果から、BとHeの混合ガスプラズマを用いた場合だけでなく、BFとHeの混合ガスプラズマを用いた場合も同様に、実験の結果、BFガス濃度を小さくしていった際、時間の変化によらずドーズ量がほぼ一定となる領域が存在する。従って、安定して高精度に不純物のドーズ量を制御された不純物領域を形成することができる。
また、本発明のプラズマドーピング方法は、前記試料がシリコン基板であるものを含む。
種々の実験の結果、シリコン基板へのドーピングに際し、BとHeの混合ガスプラズマを用いた場合に、Bガス濃度を小さくしていった際、時間の変化によらずドーズ量がほぼ一定となる領域が存在することを発見した。またBmHnとHeの混合ガスプラズマを用いた場合にも同様の結果を得ることができた。
このように、本発明は、ボロンの基板表面へのドーピングと、基板表面からのスパッタリングとが飽和状態となるようにドーピング時間とボロンを含むガスプラズマの濃度を設定したことに本質的な工夫がある。
また、本発明は、ドーズ量が時間依存性を持たず一定となる時間領域でプラズマドーピングを行なうことにより、安定して高精度に不純物のドーズ量を制御された不純物領域を形成することができる。
この構成により、時間の変化に依存することなく、ドーズ量が一定となる時間をプロセスウインドウとすることでドーズ量を正確に制御することができる。
さらにまた、望ましくは、前記活性化する工程としては、レーザー光を照射する工程を含む。
レーザー光は光のエネルギー密度が高いため、高効率の活性化が可能となる。
さらにまた、前記活性化する工程としては、フラッシュランプの放射光を照射する工程を含むようにしてもよい。
フラッシュランプは安価であるため、低コスト化が可能となる。
さらにまた、前記活性化する工程としては、タングステンハロゲンランプの放射光を照射する工程を含むようにしてもよい。
タングステンハロゲンランプを用いた熱処理は、すでに実用化されており、信頼性良く活性化できる。
また、上記プラズマドーピングにおいて、プラズマが接している反応容器の内壁の温度をほぼ一定とした状態でプラズマドーピングを行うようにしている。
また、上記プラズマドーピングにおいて、プラズマが接している反応容器の内壁を加熱した状態でプラズマドーピングを行う。
また、上記プラズマドーピングにおいて、プラズマが接している反応容器の内壁を冷却した状態でプラズマドーピングを行う。
また、上記プラズマドーピングにおいて、不純物元素を含むガスの濃度を、処理の途中で低下させるようにしたプものを含む。
以上説明してきたように、本発明のプラズマドーピング方法によれば、不純物導入量を精密に制御することができ、安定して高精度にドーズ量制御のなされた不純物領域を形成することが可能となる。
また面内均一性に優れた不純物領域を形成することができる。
以下本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
以下、本発明の実施の形態1について、図面を参照しつつ詳細に説明する。
図1に記載の装置をプラズマドーピング装置A(PD装置―A)とする。
本実施の形態では、不純物の導入に際し、導入すべき不純物イオンを含むガスプラズマの濃度が、前記不純物イオンのドーピングと、シリコン基板(シリコンウェハ)表面のスパッタリングとが飽和状態となるように設定する。これにより、時間変化によらずドーズ量を正確に制御することができ、安定して高精度に不純物濃度を制御された不純物領域を形成することができる。また面内均一性に優れた不純物領域を形成することができる。
ここでは、前記不純物イオンのドーピングと、基板表面のスパッタリングとが飽和状態となるようにガスプラズマの濃度を設定する。これにより、時間変化によらずドーズ量を正確に制御することができるため、安定して高精度に不純物のドーズ量を制御された不純物領域を形成することができる。
これは以下のようにも表現できる。前記不純物イオンのドーピングと、基板表面のスパッタリングとが飽和状態となってドーズ量が時間変化によらず一定となる時間範囲でプラズマドーピングを行なうことで安定して高精度に不純物のドーズ量を制御された不純物領域を形成することができる。
さらにまた、面内均一性を得るためには、面内の各ポイントで、飽和する時間帯を測定し、ドーピング終了点をその時間帯の開始点のうちもっとも遅い時間に設定する。これにより、基板面内のドーズ量が少ない部分のドーズ量は、ドーズ量が飽和した部分のドーズ量に追いつくことにより、面内均一性を得ることができる。
図1に本発明の実施の形態1において用いられる不純物導入装置の断面図を示す。
この不純物導入装置すなわちプロセスチャンバーは、反応容器15と、反応容器15内を排気する排気装置としてのターボ分子ポンプ6と、反応容器15内の圧力を制御する圧力制御装置としての調圧弁7と、下部電極14に対向した誘電体窓の近傍に設けられたプラズマ源としてのコイルおよびアンテナ3と、このコイルまたはアンテナ3に13.56MHzの高周波電力を供給する高周波電源12と、下部電極14に電圧を供給する電圧源としての高周波電源1とで構成されており、試料台を兼ねる下部電極14上に被処理基板(基板)13を設置し、プラズマ照射を行なうものである。
ここでは、プラズマを発生させるための高周波電源1と放電の調整を行なうマッチングボックス2を介して、コイル及びアンテナ3から高周波が供給される。必要なガスはマスフローコントローラMFC4及び5を介して供給される。反応容器15内の真空度は前記マスフローコントローラ4及び5、ターボ分子ポンプ6、調圧弁7、ドライポンプ8によって制御される。反応容器15に対しては、高周波電源12から、マッチングボックス11を介して電力が供給される。反応容器15内に設置した、被処理基板13は試料台14に載置され、前記電力が供給される。
次に、プラズマドーピング工程について述べる。
このプロセスチャンバーの反応容器15内にガス供給装置からマスフローコントローラ4、5を介して所定のガスを導入しつつ、排気装置としてのターボ分子ポンプ8により排気を行い、圧力制御装置としての調圧弁9により反応容器15内を所定の圧力に保つ。そして高周波電源1により、プラズマ源としてのコイル3に13.56MHzの高周波電力を供給することにより、反応容器15内に誘導結合型プラズマを発生させる。この状態で下部電極14上に、試料としてのシリコン基板13を載置する。また、下部電極14には高周波電源12によって高周波電力が供給されており、試料としてのシリコン基板(被処理基板)13がプラズマに対して負の電位をもつように、下部電極14の電位を制御することができるようになっている。
なお、ここではコイルを用いて誘導結合型プラズマを発生させる場合を示したが、コイルに代えてアンテナを用いてもよく、ヘリコン波プラズマ、表面波プラズマ、電子サイクロトロン共鳴プラズマなどを発生させてもよい。
シリコン基板13を下部電極としての試料台14に載置した後、反応容器15内を排気しつつ、マスフローコントローラ4により反応容器15内にヘリウムガスを、またマスフローコントローラ5により反応容器15内にドーピング原料ガスとしてのジボラン(B)ガスを供給し、調圧弁9を制御して反応容器15内の圧力を0.9Paに保つ。次に、プラズマ源としてのコイル3に高周波電力を1500W供給することにより、反応容器15内にプラズマを発生させるとともに、下部電極14に200Wの高周波電力を供給することにより、ボロンをシリコン基板13の表面近傍に打ち込むことができる。ここでシリコン基板13に曝されているプラズマは、BとHeの混合ガスプラズマ(B/Heプラズマ)である。なお、BとHeの混合の割合は、マスフローコントローラ4と5に流すHeガスとBガスの流量の比を変えることで変化させることができる。
とHeの混合ガスプラズマ(B/Heプラズマ)をシリコン基板に照射してバイアスをかけると、ボロンのドーピングとスパッタリングが飽和する(釣り合う)時間があることがわかった。さらに、本実施の形態では、その飽和する時間が比較的長く安定して使用し易いことがわかった。すなわち、プラズマ照射を開始すると、最初はドーズ量が増加するが、その後、時間の変化によらずドーズ量はほとんど一定となる時間が続き、さらに時間を増加させるとドーズ量は減少する。時間の変化によらずドーズ量がほとんど一定となる時間をプロセスウインドウとすることでドーズ量を正確に制御できる。また、このシリコン基板面内で、ドーズ量が一定となる時間をあらかじめ測定し、その一番遅いものの開始時間に合わせてドーピング時間を設定することにより、面内均一性も得ることができた。
(実施の形態2)
以下、本発明の実施の形態2について、図2を参照して説明する。
図2に記載の装置をプラズマドーピング装置B(PD装置―B)とする。
図2に、本発明の実施の形態2において用いる不純物導入装置の概略平面図を示す。図2において、不純物導入装置は、ヘリコンプラズマ装置を用いたもので、この装置においてもマスフローコントローラ(図示せず)を介してB/HeガスおよびHeガスが供給されるようになっている。
ここでも反応容器(石英ベルジャー)35内の試料台(電極)34に載置されたシリコン基板(試料)33に対し、不純物を導入するもので、高周波電源21によってコイル23に高周波が供給され、 マスフローコントローラを介して供給されるB/HeガスおよびHeガスが、プラズマ化されるようになっている。
そしてこの装置でも、マスフローコントローラを高精度に制御することにより、B/Heの混合比が制御され、時間依存性なしにドーズ量が一定となるように、ガスプラズマ濃度を制御できるようになっている。
<実施例1>
図2で示した実施の形態2で説明したPD装置―Bを用いて200mmのシリコン基板について、ボロンのドーズ量とプラズマドーピング時間とを変化させプラズマドーピングを行った。
図3に、このときのボロンのドーズ量とプラズマドーピング時間との関係を測定した結果を示す。縦軸はドーズ量、横軸はプラズマドーピング時間である。
とHeの混合ガスプラズマ(B/Heプラズマ)をシリコン基板に照射してバイアスをかけると、ボロンのドーピングとスパッタリングが飽和する(釣り合う)時間があることがわかった。さらに、本実施の形態では、その飽和する時間が比較的長く安定して使用し易いことがわかった。すなわち、プラズマ照射を開始すると、最初はドーズ量が増加するが、その後、時間の変化によらずドーズ量はほとんど一定となる時間が続き、さらに時間を増加させるとドーズ量は減少する。時間の変化によらずドーズ量がほとんど一定となる時間をプロセスウインドウとすることでドーズ量を正確に制御できる。また、面内均一性も得ることができた。
この現象を利用すると、例えば、ボロンのドーズ量を1σ=1%以内の精度で2.62E15cm−2に設定できることを実証した。B/Heガス濃度を0.2%/99.8%としてVDC60V、ソースパワー1500W、圧力0.9Paでプラズマドーピングすると45秒から60秒の間のドーズ量の変化は、図3曲線bに示すように、45秒で2.62E15cm−2であり、60秒で2.63E15cm−2であることから、わずかに0.01E15cm−2であった。この間は、単位時間当たりわずかずつドーズ量は増加する。そのレートは、(2.63E15−2.62E15)/(60−45)=6.7E11cm−2/秒と非常にゆっくりであり、時間変化に対して非常に安定である。
2.62E15cm−2を狙った場合に1σ=1%となるように許容できるドーズ量の最大値と最小値の差(±3σ)は、2.52−2.68E15cm−2であるため、その差は約1.5E14cm−2である。ドーピング時間が45秒から60秒までの間では、ドーズ量は6.7E11cm−2/秒とゆっくりの割合でしか変化しないので、2.62E15cm−2を狙った1σ=1%のドーズ量制御ができる見通しが立つ。なぜなら、装置によって決まるドーピング時間の制御は100ミリ秒オーダーであり、大きく見積もってもドーピング時間が1秒以上ずれることはないからである。
ここで、ドーズ量は、1100℃、3分の条件でアニールした後のシート抵抗から推定したものであるが、ドーピング時間が45秒から60秒の間のサンプルのシート抵抗の差はわずかに107.4〜107.0ohm/sqと0.4ohm/sqであった。15秒の長い時間にわたってドーズ量の変化が小さいことは注目すべき新たな発見である。前述したが、装置制御の観点から、プラズマドーピングを繰り返し50秒行なうことに対する時間のずれは、せいぜい数百マイクロ秒である。これにより、実際には、例えば50秒±0.5秒程度のずれを気にすればよいので、非常に安定した制御性の高いドーズ量の制御方法と言うことができる。
図3から、B/Heガス濃度を0.025%/99.975%とした場合は60秒付近にボロンのドーピングとスパッタリングが釣り合う時間範囲があることがわかる。また、B/Heガス濃度が0.1%/99.9%の場合は60秒付近、0.2%/99.8%の場合は45〜60秒付近、0.5%/99.5%の場合は60〜70秒付近、0.6%/99.5%の場合は60秒〜100秒付近にボロンのドーピングとスパッタリングが釣り合う時間範囲がある。この付近では、装置制御の観点からのドーピング時間の制御に比べて、ドーズ量の時間変化が非常に小さく、ドーズ量の高精度の制御が可能であることは、B/Heガス濃度を0.2%/99.8%とした場合と同様の理論で説明可能である。
また、図3の実験結果から時間変化に対してその変化が飽和したときのドーズ量とBガス濃度との関係をまとめた結果を図4に示す。縦軸は飽和したドーズ量、横軸はBガス濃度である。この結果、Bガス濃度と飽和したドーズ量は1対1の対応にあることがわかった。以上のことから、Bガス濃度を変化させることで、時間変化に対してドーズ量変化がほとんど一定となるドーズ量の水準を変化させることができ、時間変化に対してドーズ量変化がほとんど一定となるドーズ量の水準が所望のドーズ量になるようにBガス濃度を調整して、且つ、時間変化に対してドーズ量変化がほとんど一定となる時間領域にプラズマドーピング時間を調整することで、ドーズ量を所望の値に正確に制御できることを実証した。
これに対して、Bガス濃度を調整しただけでは時間のずれに対して安定性を欠く。また、時間変化に対してドーズ量変化がほとんど一定となる時間領域以外で、プラズマドーピング時間を調整しただけでも時間のずれに対して安定性を欠く。さらに時間変化に対してドーズ量変化がほとんど一定となる時間領域は、Bガス濃度によって違うので、各Bガス濃度にあった時間領域に調整しなければならない。これを行わなかった場合には、あるBガス濃度では正確にドーズ量を調整できても、違うBガス濃度では時間のずれに対して安定性を欠く。
図5、図6はこのドーズ量制御の方法を用いて試作したプラズマドーピング後の基板を1075℃、20秒でアニールした結果である。シート抵抗は、200mm基板の端部5mmを除いた面内の81箇所を測定した。ドーズ量が時間の変化に対して一定となるプラズマドーピング時間とB/Heガス濃度を用いたことが特徴である。ここでは図3と図4を参照しながら簡単に説明する。ある所定のバイアスに対してB/Heガス濃度を適切に設定すると、図3のようにプラズマドーピング時間の変化に対してBドーズ量がほとんど変化しない飽和する時間帯をつくることができる。飽和するBドーズ量は、B/Heガス濃度を変化させることで図4のように変化させることができる。すなわち、ドーズ量を制御することができる。ここで図5と図6で用いたプラズマドーピング条件は、図3と図8の図面上に矢印a、bで示したプラズマドーピング条件である。aは図5、bは図6の条件を示す。
図5は、ドーズ量制御の方法を用いて、B/Heガス濃度を0.1%/99.9%としプラズマドーピング時間を60秒とすることでBドーズ量を1.63E15cm-2に調整した場合のRs均一性の結果である。Rsの平均は194.0 ohm/sqで、均一性は1σで2.25%であった。ドーズ量が飽和しない時間で試作したサンプルでは、均一性は1σで5%から10%程度であり、このように均一なものはできておらず、ドーズ量が飽和する時間を選択したことによる有効な効果のひとつである。
図6は、ドーズ量制御の方法を用いて、B/Heガス濃度を0.2%/99.8%としプラズマドーピング時間を45秒とすることでBドーズ量を2.62E15cm-2に調整した場合のガス濃度と時間との関係を測定した結果を示す図である。Rsの平均は147.9 ohm/sqで、均一性は1σで2.42%であった。このように、図5と異なるドーズ量でも2.5%以下の良い水準の均一性を再現できることがわかる。
一般的に、均一性は、1σの値が小さくなればなるほど均一性を良くする技術的難易度は飛躍的に増大する。つまり、10%のものを5%に改善する難易度と5%のものを2.5%に改善する難易度は大幅に後者の方が難しい。本発明を用いない場合には5%以上であった均一性が、本発明を用いることで2.5%以下の均一性を容易に得られることは本発明の有効性を示すものである。
<実施例2>
次に、本発明の実施例2として前記図1で示したPD装置―Aを用いて300mmのシリコン基板に対してボロンのドーズ量とプラズマドーピング時間とを変化させプラズマドーピングを行った。
図7は、プラズマドーピング時間とボロンドーズ量、面内均一性の関係を測定した結果を示す図である。ボロンのドーズ量は、30秒程度で時間の変化に対して飽和を始めていることがわかる。また、ボロンドーズ量の面内均一性は、ドーズ量が飽和してさらに30秒程度経過した時間、すなわちプラズマドーピング時間が60秒のときにもっとも良好な値を示した。
図8は、図7で示した300mm基板にボロンをプラズマドーピングした後、1075℃、20秒でアニールした後のシート抵抗の面内分布である。シート抵抗は、300mm基板の端部3mmを除いた面内の121箇所を測定した。図9は、図8の各面内分布で基板中央を通る縦軸上のシート抵抗の分布を示したものである。また、図10は、同様の図であるが、シート抵抗をそれぞれの基板面内の平均値で除して規格化して表した図である。
このように、ドーズ量がプラズマドーピング時間の変化に対して変化しないようになって、さらにしばらくすると面内均一性も良いものが得られるようになる。これはドーズ量が、プラズマドーピング時間の変化に対して変化しないようになってしばらくすると、シリコン基板面内のドーズ量が少ない部分のドーズ量が、ドーズ量が飽和した部分のドーズ量に追いつくためと考えられる。
一方、ドーズ量が、プラズマドーピング時間の変化に対して変化しないようになった直後の時間をプラズマドーピング時間に設定すると、基板面内のドーズ量が少ない部分のドーズ量が、ドーズ量が飽和した部分のドーズ量に追いつかないために、面内均一性は十分とはいえない場合がある。
つまり、ドーズ量制御について十分であっても、さらに面内均一性を確保しようとすると、プラズマドーピング時間をより最適に設定する必要がある場合もある。
次に、本発明のメカニズムを図9、図10を参照して説明する。図9、図10においては、それぞれ7秒(7sec)後、30秒(30sec)後、60秒(60sec)後のシート抵抗を示す。最初にボロンが多数ドーピングされた部分(図9、図10の横軸-150mmから0mmの部分)は、時間が経過するに従ってドーズ量が相対的に早く飽和する。逆に、最初にボロンがあまりドーピングされなかった部分(図9、図10の横軸75mmから150mmの部分)は、ドーズ量が飽和するまでに相対的に多くの時間が掛かる。
ただし、ドーズ量が飽和しはじめてしばらく時間が経過すると、最初にボロンが多数ドーピングされた部分はそれ以上なかなかボロンが注入されず、一方で最初にボロンがあまりドーピングされなかった部分はドーズ量が飽和に達するので、その差が小さくなる。図9、図10で60秒ドーピングした場合に、縦軸のシート抵抗のばらつき幅が小さいのはそのためである。これによりシート抵抗の面内均一性を改善することができる。本発明の方法は、プラズマドーピングで面内均一性を確保する非常に有効な手段である。同時にドーズ量の制御ができることは前述の通りである。
なお、実施例1と実施例2で採用した1075℃、20秒のアニール条件では、シート抵抗の分布は、ドーズ量の分布と考えて差し支えない。ドーズ量とシート抵抗は1対1の関係にあるからである。このような高温で比較的長い時間のアニール条件では、不純物はほぼ完全に電気的に活性化されていると推測でき、そのことが1対1で対応する理由として考えられる。
次に、活性化工程について述べる。これはPD装置に依存することなく共通である。アニールに際しては、アニ―ル装置の試料台上に、不純物イオンの供給されたシリコン基板を載置し、赤外線レーザーからミラーで反射させたレーザー光をシリコン基板の表面に照射することにより、シリコン基板の表面を加熱して活性化することができる。
なお、活性化工程においては、活性化処理室として、フラッシュランプ処理室を用いることも可能である。フラッシュランプ処理室は、容器と、試料台と、窓と、フラッシュランプとからなる。試料台上に、不純物イオンが供給されたシリコン基板を載置し、フラッシュランプからの放射光をシリコン基板の表面に照射することにより、シリコン基板の表面を加熱して活性化することができる。
なお、前記実施の形態では、活性化工程においては、活性化処理室としてフラッシュランプ処理室を用いたが、現在半導体の量産工場で用いられているようなタングステンハロゲンランプ処理室を用いることも可能である。
以上述べた本発明の実施の形態においては、本発明の適用範囲のうち、処理室の構成、形状、配置等に関して様々なバリエーションのうちの一部を例示したに過ぎない。本発明の適用にあたり、ここで例示した以外にも様々なバリエーションが考えられることは、いうまでもない。
また、試料がシリコン基板よりなる半導体基板である場合を例示したが、他の様々な材質の試料を処理するに際して、本発明を適用することができる。例えば、歪みシリコン基板やSOI基板にも有効である。これらはプラズマから見える表面形状だけを考えた場合、シリコン基板と同様だからである。さらに、Fin FETの場合でも有効である。Fin FETの場合でも、一般的に、その構造は1μm、或いはそれ以下のオーダーの寸法である。プラズマのシースの幅は1mm以上のオーダーである。よって、プラズマから見える表面形状だけを考えた場合、Fin FETの構造は無視できる程度に小さく、シリコン基板と同様だからである。
また、不純物がボロンである場合について例示したが、試料がシリコンよりなる半導体基板である場合、特に不純物が砒素、燐、ボロン、アルミニウムまたはアンチモンである場合に本発明は有効である。これは、トランジスタ部分に浅い接合を形成することができるからである。
また、本発明は、不純物を含むガス濃度が低濃度である場合に有効であり、特に、高精度にドーズ量のコントロールの必要なプラズマドーピング方法として有効である。
また、プラズマドーピング工程において、反応容器内に供給するガスがドーピング原料を含むガスである場合を例示したが、反応容器内に供給するガスがドーピング原料を含まず、固体状の不純物からドーピング原料を発生させる場合にも本発明は有効である。つまり、不純物原子を含む固体を反応容器内に配置し、Heなどのプラズマを励起させて不純物原子をプラズマ化してプラズマドーピングさせるなどの場合にも本発明は有効である。
また、プラズマドーピングを行うに際して、プラズマが接している反応容器の内壁の温度をほぼ一定とした状態で処理を行うことが好ましい。これは、反応容器の内壁の温度が処理の途中で変化すると内壁の温度における不純物原子の付着確率が変化し、また、内壁に付着した不純物元素を含む薄膜からプラズマ内に放出される不純物原子の数が変化するため、単位時間当たりのドーズ量が変化してしまうためである。反応容器内壁の温度を一定に保つ方法としては、ヒーターによって加熱する方法や、冷媒を循環させることによって冷却する方法などから適宜選択することができる。
また、反応容器中の不純物を含むガスの濃度を調整するに際し、ガスの供給量を調整して濃度そのものを直接調整する方法だけでなく、反応容器内壁の温度を下げて、所定の不純物を析出させることにより、当該不純物の濃度を低下させたり、反応容器内壁の温度を上げて、所定の不純物の析出を抑制することにより、当該不純物の濃度を維持したり、反応容器内壁温度の調整により、ドーズ量を調整することも可能である。また、フィードバック機能を備えることにより、反応容器内壁の温度制御をしながら濃度制御を行うことも可能である。
また、プラズマドーピングを行うに際して不純物元素を含むガスの濃度を処理の途中で下げても良い。この場合の適切な処理方法について説明する。
まず、不純物元素を含むガスの濃度が高い状態でプラズマドーピングを行うことにより、処理の初期における単位時間当たりのドーズ量を高くする。
次いで不純物元素を含むガスの濃度が低い状態でプラズマドーピングを行う。そして、ドーズ量が時間依存性を持たず一定となる時間範囲でプラズマドーピング処理を停止する。このような手順で処理することにより、初期から不純物元素を含むガスの濃度が低い状態で処理した場合と比較して、総処理時間の短縮を図ることが可能となる。
この場合も、反応容器内壁の温度を最初上げておき、最大限に不純物を含むガスの濃度を高めておき、続いて反応容器内壁の温度を下げ、不純物の内壁への析出を促進し、ガスの濃度を下げる方法も有効である。
本発明のプラズマドーピング方法は、経済的で、不純物導入量を精密に制御でき、浅い不純物拡散領域を形成するプラズマドーピング方法を実現することが可能であり、半導体の不純物導入工程をはじめ、液晶などで用いられる薄膜トランジスタの製造等の用途にも適用できる。
本発明の実施の形態1で用いられる不純物導入装置の断面図 本発明の実施の形態2で用いられる不純物導入装置の断面図 本発明の実施例1の方法におけるドーズ量と時間との関係を示す図 本発明の実施例1の方法におけるドーズ量とガス濃度との関係を示す図 本発明の実施例1の方法で得られたサンプルのRs分布を示す図 本発明の実施例1の方法で得られたサンプルのRs分布を示す図 本発明の実施例2の方法におけるドーズ量と時間との関係を示す図 本発明の実施例2の方法におけるドーズ量の面内均一性を示す比較図 本発明の実施例2の方法におけるY軸上のシート抵抗分布を示す図 本発明の実施例2の方法におけるY軸上のシート抵抗規格値の分布を示す図
符号の説明
1 高周波電源
2 マッチングボックス
3 コイル
4 マスフローコントローラ
5 マスフローコントローラ
6 ターボ分子ポンプ
7 調圧弁
8 ドライポンプ
9 冷却水供給ユニット
10 VDCモニター
11 マッチングボックス
12 高周波電源
13 試料(被処理基板)
14 下部電極
15 反応容器
21 高周波電源
23 コイル
33 試料
34 試料台
35 反応容器

Claims (13)

  1. 基板に不純物を含むガスのプラズマを照射し、前記基板の表面に不純物領域を形成する
    プラズマドーピング方法であって、
    前記基板に導入される前記不純物のドーズ量がプラズマドーピング時間の変化によらずほぼ一定となるプラズマドーピング時間範囲を決定する工程と、
    前記プラズマドーピング時間範囲を決定する工程の後に、前記プラズマドーピング時間範囲に含まれる所定のプラズマドーピング時間を用いて、前記不純物を前記基板にプラズマドーピングする工程と、を備えるとともに、
    前記プラズマドーピングする工程の前に、前記不純物を含むガスの濃度と前記一定となるドーズ量との関係を複数の前記濃度に対して求めることにより、前記プラズマドーピングする工程に用いる前記不純物を含むガスの濃度を決定する工程を備えたことを特徴とするプラズマドーピング方法。
  2. 前記プラズマドーピングする工程は、前記不純物を含むガスを第1の濃度に設定してプラズマドーピングする第1のドーピング工程と、前記第1のドーピング工程の後に、前記不純物を含むガスを前記第1の濃度よりも低い第2の濃度に設定してプラズマドーピングする第2のドーピング工程と、
    を含むことを特徴とする請求項1に記載のプラズマドーピング方法。
  3. 基板に不純物を含むガスのプラズマを照射し、前記基板の表面に不純物領域を形成する
    プラズマドーピング方法であって、
    前記基板に導入される前記不純物のドーズ量がプラズマドーピング時間の変化によらずほぼ一定となるプラズマドーピング時間範囲を決定する工程と、
    前記プラズマドーピング時間範囲を決定する工程の後に、前記プラズマドーピング時間範囲に含まれる所定のプラズマドーピング時間を用いて、前記不純物を前記基板にプラズマドーピングする工程と、を備え、
    前記プラズマドーピングする工程は、前記不純物を含むガスを第1の濃度に設定してプラズマドーピングする第1のドーピング工程と、前記第1のドーピング工程の後に、前記不純物を含むガスを前記第1の濃度よりも低い第2の濃度に設定してプラズマドーピングする第2のドーピング工程と、
    を含むことを特徴とするプラズマドーピング方法。
  4. 前記不純物を含むガスのプラズマは、ボロン原子と水素原子からなる分子(BnHm)とHeの混合ガスプラズマよりなることを特徴とする請求項1から3のいずれか1項に記載のプラズマドーピング方法。
  5. 前記不純物を含むガスのプラズマは、B とHeの混合ガスプラズマよりなることを特徴とする請求項4に記載のプラズマドーピング方法。
  6. 前記B とHeの混合ガスプラズマ中のB ガス濃度は、0.01%以上且つ1%以下であることを特徴とする請求項5に記載のプラズマドーピング方法。
  7. 前記B とHeの混合ガスプラズマ中のB ガス濃度は、0.025%以上且つ0.6%以下であることを特徴とする請求項6に記載のプラズマドーピング方法。
  8. 前記不純物を含むガスのプラズマは、BF とHeの混合ガスプラズマよりなることを特徴とする請求項1から3のいずれか1項に記載のプラズマドーピング方法。
  9. 基板に不純物を含むガスのプラズマを照射し、前記基板の表面に不純物領域を形成する
    プラズマドーピング方法であって、
    前記基板に導入される前記不純物のドーズ量がプラズマドーピング時間の変化によらずほぼ一定となるプラズマドーピング時間範囲を決定する工程と、
    前記プラズマドーピング時間範囲を決定する工程の後に、前記プラズマドーピング時間範囲に含まれる所定のプラズマドーピング時間を用いて、前記不純物を前記基板にプラズマドーピングする工程と、を備え、
    前記不純物を含むガスのプラズマは、BF とHeの混合ガスプラズマよりなることを特徴とするプラズマドーピング方法。
  10. 前記プラズマドーピング時間範囲を決定する工程は、前記基板における面内の複数の箇所において、前記基板に導入される前記不純物のドーズ量がプラズマドーピング時間の変化によらずほぼ一定となるプラズマドーピング時間範囲をそれぞれ求める工程を含み、
    前記それぞれのプラズマドーピング時間範囲の内で一番遅いプラズマドーピング時間範囲に合わせて、前記所定のプラズマドーピング時間を決定することを特徴とする請求項1から9のいずれか1項に記載のプラズマドーピング方法。
  11. 前記基板の直径は200mm以上であり、
    前記基板の面内における前記不純物のドーズ量の1σで表される均一性が2.5%以下となるように、前記所定のプラズマドーピング時間を決定することを特徴とする請求項1から10のいずれか1項に記載のプラズマドーピング方法。
  12. 前記基板の直径は300mm以上であることを特徴とする請求項1から11のいずれか1項に記載のプラズマドーピング方法。
  13. 前記基板は、シリコン基板であることを特徴とする請求項1から12のいずれか1項に記載のプラズマドーピング方法。
JP2006548833A 2004-12-13 2005-12-12 プラズマドーピング方法 Expired - Fee Related JP5102495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006548833A JP5102495B2 (ja) 2004-12-13 2005-12-12 プラズマドーピング方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2004360122 2004-12-13
JP2004360122 2004-12-13
JP2005128301 2005-04-26
JP2005128301 2005-04-26
JP2006548833A JP5102495B2 (ja) 2004-12-13 2005-12-12 プラズマドーピング方法
PCT/JP2005/022799 WO2006064772A1 (ja) 2004-12-13 2005-12-12 プラズマドーピング方法

Publications (2)

Publication Number Publication Date
JPWO2006064772A1 JPWO2006064772A1 (ja) 2008-06-12
JP5102495B2 true JP5102495B2 (ja) 2012-12-19

Family

ID=36587827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006548833A Expired - Fee Related JP5102495B2 (ja) 2004-12-13 2005-12-12 プラズマドーピング方法

Country Status (8)

Country Link
US (3) US7407874B2 (ja)
EP (1) EP1826814B8 (ja)
JP (1) JP5102495B2 (ja)
KR (1) KR101123788B1 (ja)
DE (1) DE602005025015D1 (ja)
SG (1) SG144152A1 (ja)
TW (1) TWI390610B (ja)
WO (1) WO2006064772A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527124A (ja) * 2008-07-06 2011-10-20 アイメック 半導体構造のドープ方法およびその半導体デバイス

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423185A (en) 2003-02-19 2004-11-01 Matsushita Electric Ind Co Ltd Method of introducing impurity
KR101107766B1 (ko) * 2003-10-09 2012-01-20 파나소닉 주식회사 접합 형성 방법 및 이를 이용하여 형성된 피처리물
JPWO2005119745A1 (ja) * 2004-06-04 2008-04-03 松下電器産業株式会社 不純物導入方法
KR101123788B1 (ko) * 2004-12-13 2012-03-12 파나소닉 주식회사 플라즈마 도핑 방법
SG163544A1 (en) 2005-03-30 2010-08-30 Panasonic Corp Impurity introducing apparatus and impurity introducing method
KR20070115907A (ko) * 2005-03-31 2007-12-06 마쯔시다덴기산교 가부시키가이샤 플라즈마 도핑 방법 및 장치
US7588990B2 (en) * 2006-08-31 2009-09-15 Applied Materials, Inc. Dynamic surface annealing of implanted dopants with low temperature HDPCVD process for depositing a high extinction coefficient optical absorber layer
US20080075880A1 (en) * 2006-09-26 2008-03-27 Anthony Renau Non-doping implantation process utilizing a plasma ion implantation system
WO2008041702A1 (fr) * 2006-10-03 2008-04-10 Panasonic Corporation Procédé et appareil de dopage de plasma
WO2008059827A1 (fr) * 2006-11-15 2008-05-22 Panasonic Corporation Procédé de dopage de plasma
JP4866918B2 (ja) 2007-01-22 2012-02-01 パナソニック株式会社 半導体装置
US7820533B2 (en) * 2007-02-16 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Multi-step plasma doping with improved dose control
WO2008156040A1 (en) * 2007-06-20 2008-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8063437B2 (en) 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
KR20100048954A (ko) 2007-07-27 2010-05-11 파나소닉 주식회사 반도체장치 및 그 제조방법
US8004045B2 (en) 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
US20090104719A1 (en) * 2007-10-23 2009-04-23 Varian Semiconductor Equipment Associates, Inc. Plasma Doping System with In-Situ Chamber Condition Monitoring
KR100908820B1 (ko) * 2007-11-01 2009-07-21 주식회사 하이닉스반도체 플라즈마 도핑 방법 및 그를 이용한 반도체 소자의제조방법
US8030187B2 (en) 2007-12-28 2011-10-04 Panasonic Corporation Method for manufacturing semiconductor device
CN102124543B (zh) * 2008-08-15 2013-03-13 株式会社爱发科 等离子体掺杂方法及半导体装置的制造方法
JP5457045B2 (ja) 2009-02-12 2014-04-02 パナソニック株式会社 半導体装置及びその製造方法
US7994016B2 (en) * 2009-11-11 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for obtaining quality ultra-shallow doped regions and device having same
JP2011129678A (ja) 2009-12-17 2011-06-30 Panasonic Corp 半導体装置及びその製造方法
JP2013051221A (ja) 2009-12-28 2013-03-14 Panasonic Corp 半導体装置の製造方法及びプラズマドーピング装置
US8796124B2 (en) 2011-10-25 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Doping method in 3D semiconductor device
US8574995B2 (en) 2011-11-10 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain doping method in 3D devices
GB201202128D0 (en) * 2012-02-08 2012-03-21 Univ Leeds Novel material
US9224644B2 (en) 2012-12-26 2015-12-29 Intermolecular, Inc. Method to control depth profiles of dopants using a remote plasma source
US9558946B2 (en) * 2014-10-03 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179592A (ja) * 2002-11-29 2004-06-24 Matsushita Electric Ind Co Ltd プラズマドーピング方法およびデバイス

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912065A (en) * 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
KR930003857B1 (ko) * 1987-08-05 1993-05-14 마쯔시다덴기산교 가부시기가이샤 플라즈마 도우핑방법
JPH04368763A (ja) 1991-06-17 1992-12-21 Matsushita Electric Ind Co Ltd イオン照射処理装置
JPH0536620A (ja) 1991-07-25 1993-02-12 Canon Inc 半導体表面処理方法及び装置
US5572038A (en) * 1993-05-07 1996-11-05 Varian Associates, Inc. Charge monitor for high potential pulse current dose measurement apparatus and method
US5711812A (en) * 1995-06-06 1998-01-27 Varian Associates, Inc. Apparatus for obtaining dose uniformity in plasma doping (PLAD) ion implantation processes
US5851906A (en) * 1995-08-10 1998-12-22 Matsushita Electric Industrial Co., Ltd. Impurity doping method
JP3340318B2 (ja) 1995-08-10 2002-11-05 松下電器産業株式会社 不純物導入装置及び不純物導入方法
US7118996B1 (en) * 1996-05-15 2006-10-10 Semiconductor Energy Laboratory Co., Ltd. Apparatus and method for doping
JPH1154451A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2000114198A (ja) 1998-10-05 2000-04-21 Matsushita Electric Ind Co Ltd 表面処理方法および装置
US6383901B1 (en) * 2001-01-25 2002-05-07 Macronix International Co., Ltd. Method for forming the ultra-shallow junction by using the arsenic plasma
US6531367B2 (en) * 2001-03-20 2003-03-11 Macronix International Co., Ltd. Method for forming ultra-shallow junction by boron plasma doping
CN1509494A (zh) * 2001-04-09 2004-06-30 ���µ�����ҵ��ʽ���� 表面处理方法和半导体装置的制造装置
US20020187614A1 (en) * 2001-04-16 2002-12-12 Downey Daniel F. Methods for forming ultrashallow junctions with low sheet resistance
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
KR100827670B1 (ko) * 2002-06-26 2008-05-07 세미이큅, 인코포레이티드 이온 소스
JP4013674B2 (ja) 2002-07-11 2007-11-28 松下電器産業株式会社 プラズマドーピング方法及び装置
US7238597B2 (en) * 2002-09-27 2007-07-03 Brontek Delta Corporation Boron ion delivery system
FR2847383B1 (fr) * 2002-11-14 2005-04-15 St Microelectronics Sa Procede de fabrication d'un transistor mos de longueur de grille reduite, et circuit integre comportant un tel transistor
US20040147070A1 (en) * 2003-01-24 2004-07-29 National Chiao-Tung University Ultra-shallow junction formation for nano MOS devices using amorphous-si capping layer
TW200423185A (en) * 2003-02-19 2004-11-01 Matsushita Electric Ind Co Ltd Method of introducing impurity
JP2005005328A (ja) 2003-06-09 2005-01-06 Matsushita Electric Ind Co Ltd 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
WO2005020306A1 (ja) 2003-08-25 2005-03-03 Matsushita Electric Industrial Co., Ltd. 不純物導入層の形成方法及び被処理物の洗浄方法並びに不純物導入装置及びデバイスの製造方法
US20050045507A1 (en) * 2003-08-29 2005-03-03 Meyer Scott Edward Storage box for HotWheelsR or MatchboxR die-cast model vehicles
KR101076516B1 (ko) * 2003-09-08 2011-10-24 파나소닉 주식회사 플라즈마 처리방법 및 장치
JP4303662B2 (ja) 2003-09-08 2009-07-29 パナソニック株式会社 プラズマ処理方法
KR101123788B1 (ko) * 2004-12-13 2012-03-12 파나소닉 주식회사 플라즈마 도핑 방법
CN101203933B (zh) * 2005-03-15 2010-05-19 瓦里安半导体设备公司 等离子体离子植入中的轮廓调整
US7601404B2 (en) * 2005-06-09 2009-10-13 United Microelectronics Corp. Method for switching decoupled plasma nitridation processes of different doses
US7879701B2 (en) * 2005-06-30 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179592A (ja) * 2002-11-29 2004-06-24 Matsushita Electric Ind Co Ltd プラズマドーピング方法およびデバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011527124A (ja) * 2008-07-06 2011-10-20 アイメック 半導体構造のドープ方法およびその半導体デバイス

Also Published As

Publication number Publication date
EP1826814A1 (en) 2007-08-29
EP1826814A4 (en) 2008-07-02
KR20070086048A (ko) 2007-08-27
WO2006064772A1 (ja) 2006-06-22
DE602005025015D1 (de) 2011-01-05
US20080318399A1 (en) 2008-12-25
US7348264B2 (en) 2008-03-25
US20070190759A1 (en) 2007-08-16
US7407874B2 (en) 2008-08-05
TW200633025A (en) 2006-09-16
SG144152A1 (en) 2008-07-29
KR101123788B1 (ko) 2012-03-12
US20070166846A1 (en) 2007-07-19
EP1826814B1 (en) 2010-11-24
JPWO2006064772A1 (ja) 2008-06-12
EP1826814B8 (en) 2011-04-13
TWI390610B (zh) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5102495B2 (ja) プラズマドーピング方法
US7682954B2 (en) Method of impurity introduction, impurity introduction apparatus and semiconductor device produced with use of the method
US8889534B1 (en) Solid state source introduction of dopants and additives for a plasma doping process
JP4979580B2 (ja) プラズマドーピング方法
JP5237820B2 (ja) プラズマドーピング方法
JP4544447B2 (ja) プラズマドーピング方法
JP2005524988A (ja) ダメージと抵抗の小さいウルトラシャロージャンクションを形成する方法
JP5826524B2 (ja) プラズマドーピング装置及びプラズマドーピング方法
JP2016512395A5 (ja)
CN101053066B (zh) 等离子体处理方法和等离子体处理设备
US20030186519A1 (en) Dopant diffusion and activation control with athermal annealing
JP5097538B2 (ja) プラズマドーピング方法およびこれに用いられる装置
JP2005005328A (ja) 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
KR101544938B1 (ko) 플라즈마 도핑 장치 및 플라즈마 도핑 방법
WO2013164940A1 (ja) 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
JP2006066686A (ja) 不純物導入方法および不純物導入装置
JP2008218824A (ja) ドーピング装置及びドーピング方法

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under section 34 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20070517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070517

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees