TWI390610B - 電漿摻雜方法 - Google Patents

電漿摻雜方法 Download PDF

Info

Publication number
TWI390610B
TWI390610B TW094144014A TW94144014A TWI390610B TW I390610 B TWI390610 B TW I390610B TW 094144014 A TW094144014 A TW 094144014A TW 94144014 A TW94144014 A TW 94144014A TW I390610 B TWI390610 B TW I390610B
Authority
TW
Taiwan
Prior art keywords
plasma
doping
substrate
time
impurity
Prior art date
Application number
TW094144014A
Other languages
English (en)
Other versions
TW200633025A (en
Inventor
Sasaki Yuichiro
Okashita Katsumi
Ito Hiroyuki
Mizuno Bunji
Okumura Tomohiro
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Publication of TW200633025A publication Critical patent/TW200633025A/zh
Application granted granted Critical
Publication of TWI390610B publication Critical patent/TWI390610B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32412—Plasma immersion ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

電漿摻雜方法
本發明係關於電漿摻雜方法，特別係關於將雜質導入於半導體基板等固體試料表面中的電漿摻雜方法。
將雜質導入固體試料表面的技術，已知有將雜質離子化，再以低能量導入於固體中的電漿摻雜(PD)法(例如參照專利文獻1)。
另一方面，將雜質導入的方法目前最廣為使用的方法有離子植入法。電漿摻雜法在非專利文獻1中已有所記載，而在非專利文獻2中也將之作為離子植入的新一代雜質導入技術，係不同於離子植入法的雜質導入技術。ITRS係半導體業界廣受各界技術者參照的文獻。以下針對離子植入與電漿摻雜的技術差異點稍微進行詳細説明。
離子植入法使用具有：離子源(其從氣體產聲電漿)、分析磁石(其從離子源所抽出的離子中，僅篩選出所需離子而施行質量分離)、電極(其將所需之離子加速)、以及處理室(其將經加速的所需離子植入於矽基板中)的裝置構造。在離子植入時為能將雜質施行淺植入，只要將從離子源抽出離子的能量與加速能量減小便可。但是，若將抽出能量減小，所抽出的離子數將減少。況且，若加速能量變小，在將離子束從離子源輸送給晶圓的期間，將因離子間的電荷所產生排斥力，導致離子束直徑變大，造成衝撞到波束線內壁等狀況，而喪失多數離子。因而，植入處理的產能將降低。例如當將B＋ 離子植入，若加速能量在2keV以下，產能便開始降低，若達0.5keV以下，離子束的輸送本身將趨於困難。但是，即便低能量化至0.5keV，仍可將B植入達20nm左右的深度。即，當欲製作較其更薄的延伸電極時，將出現生產性極端降低的問題。
相對於此，電漿摻雜法，使用具備有：電漿產生源(其在內部可配置矽基板的圓柱形狀真空容器中誘發電漿)、偏壓電極(其配置有矽基板)、以及偏壓電源(其調整偏壓電極的電位)的裝置構造。未具有分析磁石，亦未具有加速電極，為完全不同於離子植入的裝置構造。在真空容器中設置兼具電漿源與晶圓載具用的偏壓電極，並利用電漿與晶圓間所產生的電位差將離子加速並導入。藉此，因為可直接使用低能量的電漿，因而相較於離子植入，可將大量的低能量離子照射於晶圓。即，具有摻雜比例可高出位數級之大差異的特徵。藉此特徴即便施行低能量的B植入仍可維持高產能。
再者，本發明者等應用電漿摻雜法，開發出形成極淺且低電阻之源極．汲極延伸電極的製程技術。此新穎製程技術的論文於2004年6月在半導體領域最具權威的國際學會之一的VLSI Symposium中已被採用，被認定為新穎且具特別效果的製程技術(非專利文獻3)。
該方法採取將從氣體導入口所導入的摻雜原料氣體(例如B2 H6 )，利用由微波導波管與電磁石所構成的電漿產生手段電漿化，並將電漿中的硼離子利用高頻電源供應給試料表面的方法。
隨半導體裝置的小型化、高集聚化，雜質導入區域的特性極為重要。其中，摻雜量(雜質導入量)將決定屬於決定元件特性重要要件之一的比電阻(resisitivity)，因而摻雜量的控制為極其重要的關鍵。
然而，若採用電漿摻雜法，儘管可形成極淺且低電阻的源極．汲極延伸電極，但是相關控制其特性的摻雜量控制方法則尚未被開發出。截至目前為止，均採取藉由使電漿摻雜的時間變化而改變摻雜量的方法，但是控制精度尚嫌不足，並不具實用性。
在此種狀況下，本發明者等就對人體具有極高危險性毒性的B2 H6 ，儘可能稀釋俾提高安全性，並在不致降低摻雜效率的情況下，安定地產生與維持電漿，且可輕易執行摻質植入量控制的方法，提案將含有摻雜雜質之物質的B2 H6 氣體，利用電離能量較小的He氣體稀釋，而先行產生He的電漿，然後再使B2 H6 放電的方法(專利文獻2)。在該方法中亦提案最好使B2 H6 氣體濃度低於0.05%。
然而，當設為0.05%左右的低濃度時，雖有報告指出較容易控制摻雜量，但是其係在將氣體濃度維持一定的情況下，隨時間變化而改變摻雜量。因為將B2 H6 氣體濃度設為低濃度的情況下，較可將硼摻雜量對時間的變化縮小，而具有容易控制摻雜量的內容。在摻雜量的控制精度提升方面雖有進步，但是基本上係改良藉由施行電漿摻雜的時間變化，而改變摻雜量的習知方法。其中，就摻雜量變化與氣體濃度間之關係的考察則無任何教示。
專利文獻1：美國專利第4912065號說明書專利文獻2：日本專利特開2004－179592號公報非專利文獻1：International Technology Roadmap for Semiconductors 2001 Edition(ITRS2001)之Front End Process的圖30所示淺接面離子摻雜非專利文獻2；International Technology Roadmap for Semiconductors 2003 Edition(ITRS2003)非專利文獻2；Y.Sasaki,et al.Symp.on VLSI Tech.p180(2004)
如上述，當形成雜質導入區域之際，摻雜量的控制為極重要的問題。而，理所當然地面內均勻性在元件形成時亦為極重要的問題。特別近年隨晶圓的大口徑化的演進，頗難在面內獲得均勻的摻雜量。
本發明有鑑於上述實情而完成，其目的在於提供一種可高精度控制摻雜量，能形成淺雜質區域的電漿摻雜方法。
再者，本發明之目的在於提供一種提高摻雜量的面內均勻性，可高精度控制摻雜量的電漿摻雜方法。
緣是，本發明的電漿摻雜方法，係將含雜質離子的氣體電漿，依既定時間、既定濃度供應給試料，而在上述試料表面上形成雜質導入層的方法，其特徵在於：將摻雜時間與含雜質的氣體電漿濃度，設定成摻雜量不具時間依存性而呈一定的狀態。
本發明者等經重複各種實驗，結果發現若將例如B2 H6 /He電漿照射於矽基板並施加偏壓，存在有硼摻雜量幾乎呈一定的時間。此外，得知該飽和的時間相較於可確保裝置控制重複性的時間，不但較長且容易安定使用。換言之，發現開始電漿照射後，最初摻雜量增加，之後，便持續摻雜量不會隨時間變化而幾乎呈一定的時間，然後再隨時間的增加而減少摻雜量。將未依存於時間變化，摻雜量幾乎呈一定的時間設定為「製程範圍」(process window)，藉此便可正確地控制摻雜量。本發明著眼於此項發現而完成。
在此，本發明的電漿摻雜方法係將含雜質離子的氣體電漿依既定時間、既定濃度供應給試料，而在上述試料表面上形成雜質導入層的方法，其特徵在於：在將摻雜時間、與含雜質的氣體電漿濃度，設定成摻雜量不具時間依存性而呈一定狀態下，於摻雜量不具時間依存性而呈一定的時間範圍內施行電漿摻雜。
根據此項構造，因為設定在含雜質離子的氣體電漿濃度不具時間依存性而使摻雜量呈一定的時間範圍內，因而將可正確地控制摻雜量。即，即便時間稍有偏離，摻雜量仍幾乎無改變，因而可安定地控制摻雜量。相對於此，在依時間進行摻雜量控制的習知方法之下，若時間稍有偏差，摻雜量將產生大幅的變化。
再者，經重複實驗的結果，發現就某既定偏壓使B2 H6 /He濃度產生變化，便可獲得摻雜量幾乎無變化的飽和時間帶。且，在該時間帶中，發現存在有經回火後的片電阻(Sheet Resistance)(Rs)之面內均勻性(換言之，摻雜量的面內均勻性)極佳的時間帶，便根據此項結果而完成本發明。藉此，除可將電漿摻雜實用化，更可一舉解決問題最大的摻雜量控制與面內均勻性。
再者，本發明的電漿摻雜方法包含有設定：雜質對基板表面的摻雜、與從基板表面所施行的濺鍍達飽和狀態之摻雜時間；以及含雜質的氣體電漿濃度。
本發明者等經重複各種實驗的結果，發現若將例如B2 H6 /He電漿照射於矽基板並施加偏壓，便存在有硼的摻雜，與利用電漿中所含離子、自由基、氣體的照射，而從基板表面的硼濺鍍達飽和(均衡)的時間。此外，得知該飽和的時間較之於可確保裝置控制重複性的時間，不但較長且安定並可輕易使用。
再者，本發明的電漿摻雜方法係包含有將摻雜時間設定成可使基板面內摻雜量較少部分的摻雜量，追平摻雜量飽和部分之摻雜量的程度。
根據此項構造，設定在含雜質離子的氣體電漿濃度未具時間依存性而使摻雜量呈一定狀態的時間範圍內，且摻雜時間設定為可使基板面內摻雜量較少部分的摻雜量，追平摻雜量飽和部分之摻雜量的程度，因而可正確地控制摻雜量，俾提高面內均勻性。實際上，在面內各處測量飽和的時間帶，並將摻雜結束的時間點設定為該時間帶開始的時間點中最晚的時間。藉此，藉由使基板面內摻雜量較少部分的摻雜量，追平摻雜量已達飽和部分的摻雜量，便可獲得良好的面內均勻性。
再者，本發明的電漿摻雜方法包含有藉由改變上述含雜質離子的氣體電漿濃度，俾使未具時間依存性而呈一定的摻雜量水準產生變化。
藉由此項構造，依上述雜質離子對上述基板表面的摻雜、以及從上述基板表面所施行的濺鍍，達飽和狀態之方式設定氣體電漿的濃度，可使呈一定的摻雜量水準產生變化，因而可形成安定且高精度控制雜質濃度的雜質區域。
再者，本發明的電漿摻雜方法包含有：藉由改變含雜質原子氣體的濃度、壓力、源極功率，而使上述含雜質離子的氣體電漿濃度產生變化。
藉由此項構造，可將氣體電漿的濃度設定在所需範圍內。
特別係藉由改變含雜質原子氣體的濃度，具有簡單且正確改變上述含雜質離子之氣體電漿濃度的優點。具體的手段係將含雜質原子氣體與稀釋氣體進行混合後再使用，並使用流量控制器改變各氣體的流量，藉由改變各氣體的混合比，可簡單且正確地改變上述含雜質離子之氣體電漿的濃度。
再者，本發明的電漿摻雜方法包含有：將上述氣體電漿的濃度設定成上述氣體電漿中的離子、自由基、及氣體的濃度，形成上述雜質離子對上述基板表面的摻雜、以及從上述基板表面所施行的濺鍍，對時間的增加呈飽和狀態。
藉由此項構造，依上述雜質離子對上述基板表面的摻雜、以及從上述基板表面所施行濺鍍達飽和狀態之方式，設定氣體電漿的濃度，藉此可在不受時間變化影響的情況下正確地控制摻雜量，因而可形成安定且經高精度控制雜質濃度的雜質區域。
再者，本發明的電漿摻雜方法包含有：上述含雜質離子的氣體電漿由硼原子與氫原子所構成分子(Bn Hm )與He的混合氣體電漿。
經重複各種實驗的結果發現，當Bn Hm 氣體濃度降低之際，會存在有不受時間變化的影響，摻雜量幾乎呈一定的區域。藉由將硼對基板表面的摻雜、與從基板表面所施行濺鍍達飽和狀態之方式設定Bn Hm 氣體濃度，可在不受時間變化的影響下，正確地控制摻雜量，因而可形成安定且經高精度控制雜質摻雜量的雜質區域。
再者，本發明的電漿摻雜方法包含有：上述含雜質離子的氣體電漿係B2 H6 與He的混合氣體電漿。
經各種實驗的結果發現，當使用B2 H6 與He的混合氣體電漿時，於B2 H6 氣體濃度降低之際，存在有不受時間變化的影響，摻雜量幾乎呈一定的區域，遂著眼於此項事實而完成本發明。依硼對基板表面的摻雜、以及從基板表面所施行的濺鍍達飽和狀態之方式，設定B2 H6 氣體的濃度，可在不受時間變化的影響下正確地控制摻雜量，因而可形成安定且經高精度控制雜質濃度的雜質區域。
再者，本發明的電漿摻雜方法包含有：上述B2 H6 與He的混合氣體電漿中，B2 H6 氣體濃度係在0.01%以上、1%以下。當在0.01%以下改變B2 H6 氣體濃度時，將使對時間變化達飽和的硼摻雜量變化過小。因而，頗難利用B2 H6 氣體濃度的變化，抑制對時間變化達飽和的硼摻雜量。且，當在1%以上改變B2 H6 氣體濃度時，將使對時間變化達飽和的硼摻雜量變化過大。因而，此情況下亦將導致控制性惡化。依同樣的理由，B2 H6 氣體濃度最好為0.025%以上、0.6%以下。
由實驗結果發現，當B2 H6 與He的混合氣體電漿中，將B2 H6 氣體濃度設定為0.1%左右時，便存在有未依存於時間變化，摻雜量幾乎呈一定的區域。
再者，本發明的電漿摻雜方法包含有：偏壓電壓VD C 在60V以下。
由實驗結果發現，當偏壓電壓VD C 在60V以下時，存在有未依存於時間變化，摻雜量幾乎呈一定的區域。
再者，本發明的電漿摻雜方法包含有：源極功率係1500W左右。
由實驗結果發現，當源極功率為1500W左右時，存在有未依存於時間變化，摻雜量幾乎呈一定的區域。
再者，本發明的電漿摻雜方法包含有：上述含雜質離子的氣體電漿係BF3 與He的混合氣體電漿。
由實驗結果發現，不僅使用B2 H6 與He混合氣體電漿的情況，即便使用BF3 與He混合氣體電漿的情況時，由實驗結果得知同樣地當BF3 氣體濃度降低之際，仍存在有不受時間變化的影響，摻雜量幾乎呈一定的區域。所以，可形成安定且經高精度控制雜質摻雜量的雜質區域。
再者，本發明的電漿摻雜方法包含有：上述試料係矽基板。
經實施各種實驗的結果，發現當對矽基板施行摻雜之際，於使用B2 H6 與He混合氣體電漿的情況下，在B2 H6 氣體濃度降低之際，存在有不受時間變化的影響，摻雜量幾乎呈一定的區域。且，當使用Bm Hn 與He混合氣體電漿的情況時，亦可獲得同樣的結果。
依此，本發明便真正地努力致力於依硼對基板表面的摻雜、以及依從基板表面所施行濺鍍達飽和狀態之方式，設定摻雜時間、與含硼氣體電漿的濃度。
再者，本發明藉由在摻雜量不具時間依存性而呈一定的時間區域中施行電漿摻雜，可形成安定且經高精度控制雜質摻雜量的雜質區域。
藉由此項構造，將未依存於時間變化，摻雜量呈一定的時間設定為製程範圍，可正確地控制摻雜量。
再者，上述活化步驟最好包含有照射雷射光的步驟。
因為雷射光的光能量密度較高，因而可高效率地活化。
再者，上述活化步驟亦可包含有：照射閃光燈放射光的步驟。
因為閃光燈廉價，因而可降低成本。
再者，上述活化步驟亦可包含有照射鹵鎢燈放射光的步驟。
使用鹵鎢燈的熱處理已然達實用化，可進行可靠度佳的活化。
再者，上述電漿摻雜中，係在電漿所銜接之反應容器內壁溫度，幾乎呈一定的狀態下施行電漿摻雜。
再者，上述電漿摻雜中，係在對電漿所銜接之反應容器內壁施行加熱的狀態下，執行電漿摻雜。
再者，上述電漿摻雜中，係在對電漿所銜接之反應容器內壁施行冷卻的狀態下，執行電漿摻雜。
再者，上述電漿摻雜中，包含有：使含雜質元素的氣體濃度在處理途中便降低。
如上述説明，根據本發明的電漿摻雜方法，可精密地控制雜質導入量，可形成安定且經高精度控制摻雜量的雜質區域。
再者，可形成面內均勻性優越的雜質區域。
以下，針對本發明的實施形態，參照圖式進行説明。
(實施形態1)
以下，針對本發明的實施形態1，參照圖式進行詳細説明。將圖1所示裝置設定為「電漿摻雜裝置A」(PD裝置－A)。
本實施形態中，在雜質導入之際，含有待導入雜質離子的氣體電漿濃度，係設定成使上述雜質離子的摻雜、與矽基板(矽晶圓)表面的濺鍍達飽和狀態。藉此，可不受時間變化的影響，可正確地控制摻雜量，可形成安定且經高精度控制雜質濃度的雜質區域，且可形成面內均勻性優越的雜質區域。
在此依上述雜質離子的摻雜、與基板表面的濺鍍達飽和狀態之方式，設定氣體電漿的濃度。藉此，可不受時間變化的影響，可正確地控制摻雜量，因而可形成安定且經高精度控制雜質摻雜量的雜質區域。
此現象亦可依如下描述：在上述雜質離子的摻雜、與基板表面的濺鍍達飽和狀態，摻雜量不受時間變化的影響而呈一定的時間範圍內，施行電漿摻雜，可形成安定且經高精度控制雜質摻雜量的雜質區域。
再者，為能獲得面內均勻性，在面內各處測量飽和的時間帶，並將摻雜結束點設定為該時間帶的開始點中最晚的時間。依此，基板面內摻雜量較少部分的摻雜量，將追平摻雜量已飽和部分的摻雜量，藉此便可獲得面內均勻性。
圖1所示係本發明實施形態1所使用雜質導入裝置的剖視圖。
該雜質導入裝置(即，處理室)由：反應容器15、渦輪分子泵6、調壓閥7、線圈及天線3、高頻電源12、以及高頻電源1所構成；其中，該渦輪分子泵6係對反應容器15內進行排氣的排氣裝置；調壓閥7係控制反應容器15內之壓力的壓力控制裝置；該線圈及天線3設置於下電極14相對向的介電質窗口附近，並當作電漿源用；該高頻電源12對該線圈或天線3供應13.56MHz的高頻電力；該高頻電源1係對下電極14供應電壓的電壓源。在兼用為試料台的下電極14上設置被處理基板(基板)13，並施行電漿照射。
在此經由供產生電漿用的高頻電源1、以及執行放電調整的匹配器2，從線圈及天線3供應高頻。必要的氣體由流量控制器(Mass flow Controller)MFC4與5供應。反應容器15內的真空度利用上述流量控制器4與5、渦輪分子泵6、調壓閥7、乾式泵8控制。從高頻電源12經由匹配器11對反應容器15供應電力。設置在反應容器15內的被處理基板13，載置於試料台14上，被供應上述電力。
其次，針對電漿摻雜步驟進行說明。
對該處理室的反應容器15內，從氣體供應裝置經由流量控制器4、5導入既定氣體，並利用排氣裝置的渦輪分子泵8排氣，且利用壓力控制裝置的調壓閥9將反應容器15內保持於既定壓力狀態。然後，利用高頻電線1，對電漿源的線圈3供應13.56MHz的高頻電力，藉此在反應容器15內產生電感耦合式電漿。在此狀態下，於下電極14上載置作為試料的矽基板13。此外，對下電極14利用高頻電源12供應高頻電力，控制下電極14的電位，俾使試料的矽基板(被處理基板)13相對於電漿呈負電位。
另外，此處雖例示使用線圈產生電感耦合式電漿的情況，但是亦可不用線圈而改用天線，亦可產生諸如：螺旋波電漿、表面波電漿、電子迴旋共振電漿等。
將矽基板13載置於下電極的試料台14之後，再對反應容器15內排氣，並利用流量控制器4對反應容器15內供應氦氣，且利用流量控制器5對反應容器15內供應作為摻雜原料氣體的二硼烷(B2 H6 )氣體，同時控制調壓閥9，將反應容器15內的壓力保持於0.9Pa。接著，對電漿源的線圈3供應1500W的高頻電力，而使反應容器15內產生電漿，且對下電極14供應200W的高頻電力，便可將硼植入矽基板13的表面附近。在此，矽基板13所曝曬的電漿係B2 H6 與He的混合氣體電漿(B2 H6 /He電漿)。另外，B2 H6 與He的混合比例可改變在流量控制器4與5中，所流通的He氣體與B2 H6 氣體流量比例，而進行變化。
若將B2 H6 與He的混合氣體電漿(B2 H6 /He電漿)照射於矽基板並施加偏壓，可知硼摻雜與濺鍍將有達飽和(均衡)的時間。此外，在本實施形態中，得知該飽和的時間將較長且安定並容易使用。換言之，若開始施行電漿照射，剛開始時摻雜量增加，然後持續不受時間變化的影響，摻雜量幾乎呈一定狀態的時間，然後再隨時間的增加，摻雜量減少。藉由將不受時間變化的影響，摻雜量幾乎呈一定狀態的時間設定為製程範圍，可正確地控制摻雜量。此外，在該矽基板面內預先測量摻雜量達一定的時間，並將配合該時間中最晚的開始時間設定為摻雜時間，亦可獲得面內均勻性。
(實施形態2)
以下，針對本發明實施形態2參照圖2進行説明。
將圖2所示裝置設定為「電漿摻雜裝置B」(PD裝置－B)。
圖2所示係本發明實施形態2所使用雜質導入裝置的概略剖視圖。圖2中，雜質導入裝置係使用螺旋電漿裝置，該裝置亦是經由流量控制器24、25供應B2 H6 /He氣體及He氣體。
在此亦對反應容器35內的試料台34上所載置矽基板(試料)33導入雜質，並利用高頻電源21對線圈23供應高頻，俾使經由流量控制器24、25所供應的B2 H6 /He氣體及He氣體電漿化。
然後，該裝置亦藉由高精度地控制流量控制器24、25，而控制B2 H6 /He的混合比，依不具時間依存性，摻雜量呈一定之方式，控制氣體電漿濃度。
<實施例1>
使用圖2所示實施形態2中説明的PD裝置－B，對200mm的矽基板，改變硼摻雜量與電漿摻雜時間，而施行電漿摻雜。
圖3所示係此時的硼摻雜量與電漿摻雜時間之關係測量結果。縱軸係摻雜量，橫軸係電漿摻雜時間。
若將B2 H6 與He的混合氣體電漿(B2 H6 /He電漿)照射於矽基板並施加偏壓，得知將有硼的摻雜與濺鍍達飽和(均衡)的時間。此外，本實施形態中，得知該飽和的時間較長且安定並容易使用。換言之，若開始施行電漿照射，剛開始摻雜量將增加，然後便持續不受時間變化影響，摻雜量幾乎呈一定的時間，若再隨時間的增加，摻雜量便將減少。藉由將不受時間變化影響，摻雜量幾乎呈一定的時間設定為「製程範圍」，便可正確地控制摻雜量。此外，亦可獲得面內均勻性。
若利用該現象，驗證到例如將硼摻雜量依1 σ＝1%以內的精度設定於2.62E15cm－ 2 。若將B2 H6 /He氣體濃度設定為0.2%/99.8%，並依VD C 60V、源極功率1500W、壓力0.9Pa的條件施行電漿摻雜，從第45秒至第60秒間的摻雜量變化將如圖3曲線b所示，在第45秒時為2.62E15cm－ 2 ，而在第60秒時則為2.63E15cm－ 2 ，因而僅有0.01E15cm－ 2 的差值而已。在此期間中，平均單位時間的摻雜量僅些微增加而已。其比例係為(2.63E15－2.62E15)/(60－45)＝6.7E11cm－ 2 /秒的非常緩慢程度，對時間變化呈非常安定之狀態。
當將2.62E15cm－ 2 設為目標的情況時，能容許1 σ＝1%的摻雜量最大值與最小值之差(±3 σ)，將為2.52－2.68E15m－ 2 ，而差則約1.5E14cm－ 2 。在摻雜時間從第45秒起至第60秒的期間中，摻雜量將依6.7E11cm－ 2 /秒的緩慢比例變化，因而預估可進行目標2.62E15cm－ 2 的1 σ＝1%之摻雜量控制。理由係依裝置所決定的摻雜時間控制係為100毫秒等級，即便放大對誤差的預估，摻雜時間亦不會偏離1秒以上。
在此，摻雜量係從依1100℃、3分鐘的條件施行回火後的片電阻中進行推估，摻雜時間從第45秒起至第60秒間的樣本片電阻差僅為107.4~107.0ohm/sq與0.4ohm/sq。應注意在經過15秒的長時間之間，摻雜量變化極小的新發現。雖前已有述，就從裝置控制的觀點，重複施行電漿摻雜50秒的時間偏差，最大亦僅為數百微秒而已。藉此，實際上只要控制在例如50秒±0.5秒左右的偏差便可，因而可謂非常安定且控制性高的摻雜量之控制方法。
由圖3得知，當將B2 H6 /He氣體濃度設定為0.025%/99.975%的情況時，在第60秒附近將出現硼摻雜與濺鍍達均衡的時間範圍。此外，當B2 H6 /He氣體濃度為0.1%/99.9%的情況時，在第60秒附近將有硼摻雜與濺鍍達均衡的時間範圍，而該時間範圍在0.2%/99.8%的情況時則在45~60秒附近出現，當0.5%/99.5%的情況時在60~70秒附近出現，當0.6%/99.5%的情況時在60秒~100秒附近出現。在此時間範圍附近，相較於從裝置控制觀點所施行的摻雜時間控制之下，摻雜量對時間的變化非常小，可高精度控制摻雜量，可依將B2 H6 /He氣體濃度設定為0.2%/99.8%的情況時之相同理論説明。
再者，從圖3的實驗結果，將相對於時間變化的變化達飽和時的摻雜量、與B2 H6 氣體濃度間之關係進行整理，結果如圖4所示。縱軸係飽和的摻雜量，橫軸係B2 H6 氣體濃度。由結果得知，B2 H6 氣體濃度與達飽和的摻雜量具有1對1的對應關係。由上述驗證到，藉由改變B2 H6 氣體濃度，可使摻雜量變化相對於時間變化呈幾乎一定的摻雜量水準產生變化，依摻雜量變化相對於時間變化呈幾乎一定的摻雜量水準，成為所需摻雜量之方式調整B2 H6 氣體濃度，且在摻雜量變化相對於時間變化呈幾乎一定的時間區域中，調整電漿摻雜時間，便可將摻雜量正確地控制於所需值。
相對於此，僅調整B2 H6 氣體濃度的情況時，對時間偏差將欠缺安定性。況且，即便僅在摻雜量變化相對於時間變化呈幾乎一定的時間區域以外，調整電漿摻雜時間，仍對時間偏差欠缺安定性。此外，因為摻雜量變化相對於時間變化呈幾乎一定的時間區域隨B2 H6 氣體濃度而異，因而必須調整於各B2 H6 氣體濃度所屬的時間區域中。當施行此項調整，即便某B2 H6 氣體濃度能正確地調整摻雜量，但是不同的B2 H6 氣體濃度仍然對時間偏差欠缺安定性。
圖5、圖6所示係將採用此摻雜量控制方法所試作經電漿摻雜後的基板，依1075℃、20秒施行回火的結果。片電阻在除200mm基板的端部5mm以外面內區域中，測量81個地方。特徵在於採用：摻雜量相對於時間變化呈一定的電漿摻雜時間、與B2 H6 /He氣體濃度。在此參照圖3與圖4進行簡單説明。若相對於某既定偏壓適當地設定B2 H6 /He氣體濃度，可如圖3所示出現B摻雜量相對於電漿摻雜時間變化，呈幾乎無變化的達飽和時間帶。達飽和的B摻雜量藉由改變B2 H6 /He氣體濃度，可如圖4所示地產生變化。換言之，可對摻雜量進行控制。在此，圖5與圖6中所使用的電漿摻雜條件，係圖3與圖8中，箭頭a、b所示之電漿摻雜條件。a係圖5的條件，b係圖6的條件。
圖5所示係採用摻雜量控制方法，利用將B2 H6 /He氣體濃度設定為0.1%/99.9%，並將電漿摻雜時間設定為60秒，而將B摻雜量調整為1.63E15cm－ 2 時的Rs均勻性結果。Rs的平均係194.0ohm/sq，均勻性係1 σ為2.25%。依摻雜量未達飽和的時間所試作的樣本，均勻性係1 σ為5%至10%左右，依此並無法出現均勻的結果，因而選擇摻雜量達飽和的時間為有效的效果之一。
圖6所示係採用摻雜量控制方法，利用將B2 H6 /He氣體濃度設定為0.2%/99.8%，將電漿摻雜時間設定為45秒，而將B摻雜量調整為2.62E15cm－ 2 時的氣體濃度、與時間關係的測量結果圖。Rs的平均為147.9 ohm/sq，均勻性係1 σ為2.42%。依此得知即便不同於圖5的摻雜量，仍可重現2.5%以下的良好水準均勻性。
一般而言，均勻性係1 σ值越小，均勻性越佳，但技術層面的難易度將大幅增加。即，將10%改善為5%的難易度、與將5%改善為2.5%的難易度，二者相較之下，後者將大幅趨於困難。當未採用本發明的情況時，均勻性在5%以上，但是藉由採用本發明，便可輕易獲得2.5%以下的均勻性，由此顯示出本發明的有效性。
<實施例2>
其次，本發明的實施例2使用上述圖1所示PD裝置－A，針對300mm矽基板，改變硼摻雜量與電漿摻雜時間而施行電漿摻雜。
圖7所示係電漿摻雜時間、硼摻雜量、及面內均勻性間之關係測定結果圖。得知硼的摻雜量在30秒左右開始出現對時間變化呈飽和。此外，硼摻雜量的面內均勻性在摻雜量達飽和之後，再經30秒左右的時間(換言之電漿摻雜時間為60秒時)，呈現最良好的數值。
圖8所示係對圖7所示300mm基板施行硼的電漿摻雜之後，再依1075℃、20秒施行回火後的片電阻之面內分佈。片電阻在除300mm基板端部3mm以外的面內測量121個地方。圖9所示係圖8所示各面內分佈，通過基板中央的縱軸上之片電阻分佈。此外，圖10所示係相同情況的圖，但是將片電阻分別除以各自基板面內平均值而規格化的圖。
由圖得知，摻雜量相對於電漿摻雜時間變化呈無變化狀態，且稍後面內均勻性亦獲得良好狀態。此現象可認為在摻雜量相對於電漿摻雜時間變化呈無變化狀態下，矽基板面內摻雜量較少部分的摻雜量，追平摻雜量已達飽和部分的摻雜量之緣故。
另一方面，若將摻雜量剛形成相對於電漿摻雜時間的變化呈無變化狀態後的時間，設定為「電漿摻雜時間」，基板面內摻雜量較少部分的摻雜量將無法追平摻雜量已達飽和部分的摻雜量，因而將有面內均勻性不足的情況發生。
即，即使摻雜量充分控制，若欲更進一步確保面內均勻性的話，有需要將電漿摻雜時間設定為更恰當的情況出現。
其次，針對本發明的機制參照圖9、圖10進行説明。圖9、圖10中，分別圖示7秒(7sec)後、30秒(30sec)後、60秒(60sec)後的片電阻。剛開始時硼多數摻雜的部分(圖9、圖10中的橫軸－150mm起至0mm的部分)，隨時間的經過，摻雜量相對地及早飽和。反之，剛開始硼並未如何摻雜的部分(圖9、圖10中的橫軸75mm起至150mm的部分)，截至摻雜量達飽和為止需要耗費相對較多的時間。
但是，在摻雜量開始達飽和之後再經過短暫時間，最先經硼多數摻雜的部分無法再植入更多的硼，反而是最先硼未如何摻雜的部分其摻雜量將達飽和，因而便縮小差異。在圖9、圖10中當施行60秒摻雜時，縱軸的片電阻不均勻幅度較小亦是此原因所致。藉此，可改善片電阻的面內均勻性。本發明的方法係電漿摻雜且確保面內均勻性非常有效的手段。同時，如前述，可控制摻雜量。
另外，在實施例1與實施例2所採用1075℃、20秒的回火條件下，片電阻的分佈亦可認為係摻雜量的分佈。因為摻雜量與片電阻具有1對1的關係。此種高溫且較長時間的回火條件下，推測雜質可幾乎完全被電氣活化，此現象可認係成為1對1的理由。
其次，相關活化步驟進行說明。此步驟並不依存於PD裝置，而是屬於共通。當施行回火之際，在回火裝置的試料台上，載置有經供應過雜質離子的矽基板，並將從紅外線雷射利用鏡子反射的雷射光，照射於矽基板表面上，藉此可加熱矽基板表面而活化。
另外，活化步驟中，活化處理室亦可使用閃光燈處理室。閃光燈處理室由：容器、試料台、窗口、及閃光燈所構成。在試料台上，載置有經供應雜質離子的矽基板，再將來自閃光燈的放射光照射於矽基板表面，便可加熱矽基板表面而活化。
另外，上述實施形態於活化步驟中，活化處理室雖使用閃光燈處理室，但是亦可使用目前半導體量產工廠中所採用的鹵鎢燈處理室。
如上述的本發明實施形態中，在本發明的適用範圍中，相關處理室的構造、形狀、配置等均僅例示各種變化中的一部分而已。在使用本發明之際，當然亦可考慮所例示以外的其他各種變化。
再者，雖例示試料由矽基板所構成的半導體基板，但是當處理其他各種材質的試料時，仍可使用本發明。例如，對畸變矽基板、SOI基板亦屬有效。理由係當僅由電漿考慮該等的表面形狀時，和矽基板相同所致。此外，當Fin FET的情況時亦屬有效。即使Fin FET的情況時，一般其構造為1 μ m、或在此等級以下的尺寸。電漿鞘的寬度係1mm以上的等級。所以，當僅由電漿考慮該等表面形狀時，Fin FET的構造將小至可以忽視的程度，因而和矽基板相同。
再者，雖例示雜質為硼的情況，但是當試料為由矽所構成的半導體基板之情況時，特別當雜質為砷、磷、硼、鋁或銻時，本發明仍屬有效。理由係可在電晶體部分形成淺接面所致。
再者，本發明對含雜質的氣體濃度為低濃度之情況時仍為有效，特別可有效成為需要高精度控制摻雜量的電漿摻雜方法。
再者，在電漿摻雜步驟中，雖例示對反應容器內所供應的氣體為含摻雜原料的氣體，但是即便對反應容器內所供應的氣體未含摻雜原料，而是從固態狀雜質產生摻雜原料的情況，本發明仍屬有效。即，將含雜質原子的固體配置於反應容器內，再激發出He等電漿而將雜質原子電漿化，然後再施行電漿摻雜等的情況，本發明仍屬有效。
再者，當施行電漿摻雜之際，最好在電漿所銜接之反應容器的內壁溫度幾乎呈一定之狀態下施行處理。理由係若反應容器的內壁溫度在處理途中產生變化，在該內壁溫度下的雜質原子附著機率將產生變化，且從內壁上所附著含雜質元素的薄膜，將使電漿內所釋放出的雜質原子數量產生變化，因而單位時間的平均摻雜量將產生變化。將反應容器內壁的溫度保持一定的方法，可從諸如：利用加熱器施行加熱的方法、或利用使冷媒循環而進行冷卻的方法等之中適當選擇。
再者，當對反應容器中含雜質的氣體濃度進行調整之際，不僅有調整氣體的供應量而直接調整濃度的方法，尚有如：利用降低反應容器內壁的溫度而析出既定雜質，俾使該雜質的濃度降低，或利用升高反應容器內壁的溫度而抑制既定雜質的析出，俾維持該雜質的濃度，或利用反應容器內壁溫度的調整，亦可進行摻雜量的調整。此外，亦可利用具備回饋功能，在一邊執行反應容器內壁之溫度控制的情況下，執行濃度控制。
再者，當執行電漿摻雜之際，亦可使含雜質元素的氣體濃度在處理途中便降低。針對此情況時的適當處理方法進行説明。
首先，依含雜質元素的氣體濃度較高的狀態執行電漿摻雜，而提高處理初期的單位時間平均摻雜量。
接著，在含雜質元素的氣體濃度較低之狀態下執行電漿摻雜。然後，在摻雜量不具時間依存性而呈一定的時間範圍內便停止電漿摻雜處理。藉由依此種順序施行處理，相較於從初期起便依含雜質元素的氣體濃度呈較低狀態，施行處理之情況下，可縮短總處理時間。
此情況下，開始時先提升反應容器內壁的溫度，而將含雜質的氣體濃度提高至最大極限，接著便降低反應容器內壁的溫度，而促進雜質對內壁的析出，俾降低氣體濃度的方法亦為有效方法。
(產業上之可利用性)
本發明的電漿摻雜方法可實現具經濟性，並可精密控制雜質導入量，且形成淺雜質擴散區域的電漿摻雜方法，可適用於半導體的雜質導入步驟，亦可適用於諸如液晶等所使用的薄膜電晶體製造等用途方面。
1．．．高頻電源
2．．．匹配器
3．．．線圈
4．．．流量控制器
5．．．流量控制器
6．．．渦輪分子泵
7．．．調壓閥
8．．．乾式泵
9．．．冷卻水供應單元
10．．．VD C 監視器
11．．．匹配器
12．．．高頻電源
13．．．試料(被處理基板)
14．．．下電極
15．．．反應容器
21．．．高頻電源
23．．．線圈
24．．．流量控制器
25．．．流量控制器
33．．．試料
34．．．試料台
35．．．反應容器
圖1為本發明實施形態1所使用雜質導入裝置的剖視圖。
圖2為本發明實施形態2所使用雜質導入裝置的剖視圖。
圖3為本發明實施例1之方法中，摻雜量與時間的關係圖。
圖4為本發明實施例1之方法中，摻雜量與氣體濃度的關係圖。
圖5為本發明實施例1之方法所獲得樣本的Rs分佈圖。
圖6為本發明實施例1之方法所獲得樣本的Rs分佈圖。
圖7為本發明實施例2之方法中，摻雜量與時間的關係圖。
圖8為本發明實施例2之方法中，摻雜量的面內均勻性比較圖。
圖9為本發明實施例2之方法中，Y軸上的片電阻分佈圖。
圖10為本發明實施例2之方法中，Y軸上的片電阻規格值分佈。

Claims (11)

  1. 一種電漿摻雜方法，用於將含雜質之氣體電漿照射至一基板上，而在該基板之表面形成一雜質摻雜區域，包含以下步驟：設定電漿摻雜時間範圍，使欲摻雜至一第1基板的雜質摻雜量實質上均勻而與電漿摻雜時間之變動不具依存性；在設定電漿摻雜時間範圍之步驟後，以該電漿摻雜時間範圍內的一既定之電漿摻雜時間，將雜質電漿摻雜至一第2基板；設定電漿摻雜時間範圍之步驟包含個別計算在該第1基板之表面的複數個部位的電漿摻雜時間範圍之步驟，使欲摻雜至該第1基板的雜質摻雜量實質上均勻而與電漿摻雜時間之變動不具依存性；以及該既定之電漿摻雜時間係根據該等個別電漿摻雜時間範圍中最新的電漿摻雜時間範圍而設定。
  2. 如申請專利範圍第1項之電漿摻雜方法，其中，更包含以下步驟：在電漿摻雜之步驟前，藉由計算含雜質之氣體的濃度與該實質上均勻而與電漿摻雜時間之變動不具依存性的均勻摻雜量之間的關係，而針對複數個濃度，設定電漿摻雜之步驟中所使用的含雜質之氣體的濃度。
  3. 如申請專利範圍第1項之電漿摻雜方法，其中，該第1基板和第2基板之直徑為200mm或以上；以及該既定之電漿摻雜時間係設定成使得由該第1基板和 第2基板之表面上的雜質摻雜量的1 σ所表示之均勻性為2.5%或以下。
  4. 如申請專利範圍第3項之電漿摻雜方法，其中，該第1基板和第2基板之直徑為300mm或以上。
  5. 如申請專利範圍第1項之電漿摻雜方法，其中，該含雜質之氣體電漿係含有硼原子和氫原子之分子(Bn Hm )的混合氣體電漿。
  6. 如申請專利範圍第1項之電漿摻雜方法，其中，該含雜質之氣體電漿係B2 H6 和氦的混合氣體電漿。
  7. 如申請專利範圍第6項之電漿摻雜方法，其中，該B2 H6 和氦的混合氣體電漿中的B2 H6 氣體濃度係在0.01%(含)至1%(含)之範圍內。
  8. 如申請專利範圍第6項之電漿摻雜方法，其中，該B2 H6 和氦的混合氣體電漿中的B2 H6 氣體濃度係在0.025%(含)至0.6%(含)之範圍內。
  9. 如申請專利範圍第1項之電漿摻雜方法，其中，該含雜質之氣體電漿係BF3 和氦的混合氣體電漿。
  10. 如申請專利範圍第1項之電漿摻雜方法，其中，該第1基板和第2基板係矽基板。
  11. 如申請專利範圍第1項之電漿摻雜方法，其中，電漿摻雜之步驟包含：將該含有雜質之氣體設定於一第1濃度而進行電漿摻雜的第1摻雜步驟；以及在第1摻雜步驟後，將該含有雜質之氣體設定於一第2 濃度而進行電漿摻雜的第2摻雜步驟，該第2濃度係小於該第1濃度。
TW094144014A 2004-12-13 2005-12-13 電漿摻雜方法 TWI390610B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004360122 2004-12-13
JP2005128301 2005-04-26

Publications (2)

Publication Number Publication Date
TW200633025A TW200633025A (en) 2006-09-16
TWI390610B true TWI390610B (zh) 2013-03-21

Family

ID=36587827

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094144014A TWI390610B (zh) 2004-12-13 2005-12-13 電漿摻雜方法

Country Status (8)

Country Link
US (3) US7407874B2 (zh)
EP (1) EP1826814B8 (zh)
JP (1) JP5102495B2 (zh)
KR (1) KR101123788B1 (zh)
DE (1) DE602005025015D1 (zh)
SG (1) SG144152A1 (zh)
TW (1) TWI390610B (zh)
WO (1) WO2006064772A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200423185A (en) * 2003-02-19 2004-11-01 Matsushita Electric Ind Co Ltd Method of introducing impurity
JP4979234B2 (ja) * 2003-10-09 2012-07-18 パナソニック株式会社 接合の形成方法およびこれを用いて形成された被処理物
WO2005119745A1 (ja) * 2004-06-04 2005-12-15 Matsushita Electric Industrial Co., Ltd. 不純物導入方法
EP1826814B8 (en) * 2004-12-13 2011-04-13 Panasonic Corporation Plasma doping method
EP1865537A1 (en) 2005-03-30 2007-12-12 Matsushita Electric Industrial Co., Ltd. Impurity introduction apparatus and method of impurity introduction
KR20070115907A (ko) * 2005-03-31 2007-12-06 마쯔시다덴기산교 가부시키가이샤 플라즈마 도핑 방법 및 장치
US7588990B2 (en) * 2006-08-31 2009-09-15 Applied Materials, Inc. Dynamic surface annealing of implanted dopants with low temperature HDPCVD process for depositing a high extinction coefficient optical absorber layer
US20080075880A1 (en) * 2006-09-26 2008-03-27 Anthony Renau Non-doping implantation process utilizing a plasma ion implantation system
KR100955144B1 (ko) * 2006-10-03 2010-04-28 파나소닉 주식회사 플라즈마 도핑 방법 및 장치
US7790586B2 (en) 2006-11-15 2010-09-07 Panasonic Corporation Plasma doping method
CN101601138B (zh) * 2007-01-22 2012-07-25 松下电器产业株式会社 半导体装置及其制造方法
US7820533B2 (en) 2007-02-16 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Multi-step plasma doping with improved dose control
CN102592977B (zh) * 2007-06-20 2015-03-25 株式会社半导体能源研究所 半导体装置的制造方法
KR20100048954A (ko) 2007-07-27 2010-05-11 파나소닉 주식회사 반도체장치 및 그 제조방법
US8063437B2 (en) 2007-07-27 2011-11-22 Panasonic Corporation Semiconductor device and method for producing the same
US8004045B2 (en) 2007-07-27 2011-08-23 Panasonic Corporation Semiconductor device and method for producing the same
US20090104719A1 (en) * 2007-10-23 2009-04-23 Varian Semiconductor Equipment Associates, Inc. Plasma Doping System with In-Situ Chamber Condition Monitoring
KR100908820B1 (ko) * 2007-11-01 2009-07-21 주식회사 하이닉스반도체 플라즈마 도핑 방법 및 그를 이용한 반도체 소자의제조방법
US8030187B2 (en) 2007-12-28 2011-10-04 Panasonic Corporation Method for manufacturing semiconductor device
JP2011527124A (ja) * 2008-07-06 2011-10-20 アイメック 半導体構造のドープ方法およびその半導体デバイス
CN102124543B (zh) * 2008-08-15 2013-03-13 株式会社爱发科 等离子体掺杂方法及半导体装置的制造方法
JP5457045B2 (ja) 2009-02-12 2014-04-02 パナソニック株式会社 半導体装置及びその製造方法
US7994016B2 (en) * 2009-11-11 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for obtaining quality ultra-shallow doped regions and device having same
JP2011129678A (ja) 2009-12-17 2011-06-30 Panasonic Corp 半導体装置及びその製造方法
JP2013051221A (ja) 2009-12-28 2013-03-14 Panasonic Corp 半導体装置の製造方法及びプラズマドーピング装置
US8796124B2 (en) 2011-10-25 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Doping method in 3D semiconductor device
US8574995B2 (en) 2011-11-10 2013-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain doping method in 3D devices
GB201202128D0 (en) * 2012-02-08 2012-03-21 Univ Leeds Novel material
US9224644B2 (en) 2012-12-26 2015-12-29 Intermolecular, Inc. Method to control depth profiles of dopants using a remote plasma source
US9558946B2 (en) * 2014-10-03 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods of forming FinFETs

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912065A (en) 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
KR930003857B1 (ko) 1987-08-05 1993-05-14 마쯔시다덴기산교 가부시기가이샤 플라즈마 도우핑방법
JPH04368763A (ja) 1991-06-17 1992-12-21 Matsushita Electric Ind Co Ltd イオン照射処理装置
JPH0536620A (ja) 1991-07-25 1993-02-12 Canon Inc 半導体表面処理方法及び装置
US5572038A (en) 1993-05-07 1996-11-05 Varian Associates, Inc. Charge monitor for high potential pulse current dose measurement apparatus and method
US5711812A (en) 1995-06-06 1998-01-27 Varian Associates, Inc. Apparatus for obtaining dose uniformity in plasma doping (PLAD) ion implantation processes
US5851906A (en) 1995-08-10 1998-12-22 Matsushita Electric Industrial Co., Ltd. Impurity doping method
JP3340318B2 (ja) 1995-08-10 2002-11-05 松下電器産業株式会社 不純物導入装置及び不純物導入方法
US7118996B1 (en) 1996-05-15 2006-10-10 Semiconductor Energy Laboratory Co., Ltd. Apparatus and method for doping
JPH1154451A (ja) 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2000114198A (ja) 1998-10-05 2000-04-21 Matsushita Electric Ind Co Ltd 表面処理方法および装置
US6383901B1 (en) 2001-01-25 2002-05-07 Macronix International Co., Ltd. Method for forming the ultra-shallow junction by using the arsenic plasma
US6531367B2 (en) 2001-03-20 2003-03-11 Macronix International Co., Ltd. Method for forming ultra-shallow junction by boron plasma doping
US20030153101A1 (en) * 2001-04-09 2003-08-14 Michihiko Takase Method for surface treatment and system for fabricating semiconductor device
US20020187614A1 (en) * 2001-04-16 2002-12-12 Downey Daniel F. Methods for forming ultrashallow junctions with low sheet resistance
US7135423B2 (en) 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
KR100788472B1 (ko) 2002-06-26 2007-12-24 세미이큅, 인코포레이티드 이온 소스용 증기 소스
JP4013674B2 (ja) 2002-07-11 2007-11-28 松下電器産業株式会社 プラズマドーピング方法及び装置
US7238597B2 (en) 2002-09-27 2007-07-03 Brontek Delta Corporation Boron ion delivery system
FR2847383B1 (fr) * 2002-11-14 2005-04-15 St Microelectronics Sa Procede de fabrication d'un transistor mos de longueur de grille reduite, et circuit integre comportant un tel transistor
JP4544447B2 (ja) * 2002-11-29 2010-09-15 パナソニック株式会社 プラズマドーピング方法
US20040147070A1 (en) * 2003-01-24 2004-07-29 National Chiao-Tung University Ultra-shallow junction formation for nano MOS devices using amorphous-si capping layer
TW200423185A (en) 2003-02-19 2004-11-01 Matsushita Electric Ind Co Ltd Method of introducing impurity
JP2005005328A (ja) 2003-06-09 2005-01-06 Matsushita Electric Ind Co Ltd 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
JP4619951B2 (ja) 2003-08-25 2011-01-26 パナソニック株式会社 不純物導入層の形成方法
US20050045507A1 (en) * 2003-08-29 2005-03-03 Meyer Scott Edward Storage box for HotWheelsR or MatchboxR die-cast model vehicles
JP4303662B2 (ja) 2003-09-08 2009-07-29 パナソニック株式会社 プラズマ処理方法
US7199064B2 (en) 2003-09-08 2007-04-03 Matsushita Electric Industrial Co., Ltd. Plasma processing method and apparatus
EP1826814B8 (en) * 2004-12-13 2011-04-13 Panasonic Corporation Plasma doping method
KR101246869B1 (ko) 2005-03-15 2013-03-25 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. 플라즈마 이온 주입에서 프로파일 조정
US7601404B2 (en) * 2005-06-09 2009-10-13 United Microelectronics Corp. Method for switching decoupled plasma nitridation processes of different doses
US7879701B2 (en) 2005-06-30 2011-02-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR101123788B1 (ko) 2012-03-12
WO2006064772A1 (ja) 2006-06-22
EP1826814A4 (en) 2008-07-02
US20070166846A1 (en) 2007-07-19
US20080318399A1 (en) 2008-12-25
EP1826814A1 (en) 2007-08-29
EP1826814B8 (en) 2011-04-13
SG144152A1 (en) 2008-07-29
US20070190759A1 (en) 2007-08-16
TW200633025A (en) 2006-09-16
KR20070086048A (ko) 2007-08-27
US7407874B2 (en) 2008-08-05
JPWO2006064772A1 (ja) 2008-06-12
JP5102495B2 (ja) 2012-12-19
US7348264B2 (en) 2008-03-25
EP1826814B1 (en) 2010-11-24
DE602005025015D1 (de) 2011-01-05

Similar Documents

Publication Publication Date Title
TWI390610B (zh) 電漿摻雜方法
JP5237820B2 (ja) プラズマドーピング方法
KR930003857B1 (ko) 플라즈마 도우핑방법
JP4544447B2 (ja) プラズマドーピング方法
US7682954B2 (en) Method of impurity introduction, impurity introduction apparatus and semiconductor device produced with use of the method
US20090035878A1 (en) Plasma Doping Method and Apparatus
JP5826524B2 (ja) プラズマドーピング装置及びプラズマドーピング方法
JP2008533740A (ja) プラズマイオン注入におけるプロフィール調整
JPWO2006098109A1 (ja) プラズマドーピング方法及び装置
JP5080810B2 (ja) プラズマ処理方法およびプラズマ処理装置
US6207537B1 (en) Method for formation of impurity region in semiconductor layer and apparatus for introducing impurity to semiconductor layer
JP2005005328A (ja) 不純物導入方法、不純物導入装置およびこれを用いて形成された半導体装置
JP5097538B2 (ja) プラズマドーピング方法およびこれに用いられる装置
KR20140083882A (ko) 플라즈마 도핑 장치 및 플라즈마 도핑 방법
WO2013164940A1 (ja) 被処理基体にドーパントを注入する方法、及びプラズマドーピング装置
JP3018627B2 (ja) 絶縁膜の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees