JP3340318B2 - 不純物導入装置及び不純物導入方法 - Google Patents
不純物導入装置及び不純物導入方法Info
- Publication number
- JP3340318B2 JP3340318B2 JP17119196A JP17119196A JP3340318B2 JP 3340318 B2 JP3340318 B2 JP 3340318B2 JP 17119196 A JP17119196 A JP 17119196A JP 17119196 A JP17119196 A JP 17119196A JP 3340318 B2 JP3340318 B2 JP 3340318B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- plasma
- impurity
- introducing
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Physical Vapour Deposition (AREA)
Description
の試料に不純物を導入するための不純物導入装置及び不
純物導入方法に関する。
小に伴って、ショートチャネル効果を防止すると共にデ
バイスの高速化のために、トランジスタの拡散層の接合
深さを浅くする必要性が生じている。このため、MOS
FETにおいては、例えば、0.1μmルールのデバイ
スでは接合深さが80nm以下のものが要求されてお
り、また、バイポーラトランジスタにおいても、高速化
のためにベース領域の拡散層の深さが50nm以下のも
のが求められており、より浅い接合を得るための不純物
導入技術が検討されている。
つとして、導入しようとする不純物よりなるガスを真空
チャンバー内に供給し、供給された不純物ガスを励起し
てイオン状態にし、不純物イオンを加速してシリコン基
板等の試料の表面部に打ち込むイオン注入法が知られて
いる。
うな、チャンバー内に導入された不純物ガスをイオン化
し、イオン化された不純物を加速してシリコン基板に打
ち込む不純物導入方法により、浅い接合(例えば30n
m以下)を得ようと思えば、不純物イオンの加速エネル
ギーを小さくしなければならない。
と、イオン電流が低下して注入時間が長くなり、スルー
プットが悪くなるという問題、及び、加速エネルギをも
っと小さくすると、イオン電流が取れなくなってイオン
注入そのものができなくなるという問題がある。
keV程度という高いエネルギーを持った不純物イオン
を打ち込むために、Rp(投影飛程:イオン注入時に注
入される不純物イオンの表面からの平均的な深さ)がシ
リコン基板等の試料の内部に達してしまい、シリコン基
板等の表面部の不純物濃度が1×1020(/cm3 )以
上の高い接合が得られないという問題も有している。
スとしては、一般的にアルシン、ジボラン、ホスフィン
といった猛毒ガスを用いているため、不純物導入作業を
安全に行なうためには、かなり高額の設備が必要になる
ので、装置コストが莫大になるという問題も有してい
る。尚、前記の高額の設備としては、猛毒ガスが流れる
高品質な配管やバルブ、猛毒ガスのセンサー、猛毒ガス
の処理設備等が挙げられる。
の試料の表面部における浅い位置に高濃度の不純物を導
入できると共に、不純物導入作業が安全に行なわれるよ
うにすることを目的とする。
め、本発明は、不純物を含む固体状のターゲットにスパ
ッタリング用のガスをプラズマ状態で衝突させてターゲ
ットから不純物を飛び出させ、飛び出した不純物を試料
の表面部に導入するものである。
入装置は、半導体基板等の試料に不純物を導入するため
の不純物導入装置を対象とし、内部が真空状態に保持さ
れる真空チャンバーと、前記真空チャンバー内に設けら
れており前記試料を保持する試料台と、前記チャンバー
内に設けられており前記不純物を含む固体状のターゲッ
トと、前記チャンバー内にスパッタリング用のガスを導
入するガス導入手段と、前記チャンバー内に導入された
前記ガスを励起して該ガスよりなるプラズマを発生させ
ることにより、プラズマ状態のガスを前記ターゲットに
衝突させて該ターゲットに含まれる不純物をスパッタリ
ングさせるプラズマ発生手段と、前記プラズマ発生手段
により発生したプラズマと前記試料台との間に自己バイ
アスを形成することにより、前記ターゲットからスパッ
タリングされた不純物を前記試料台に保持された試料に
導入する高周波電源とを備えている。
り、チャンバー内に導入され励起されてプラズマ状態に
なったガスを不純物を含むターゲットに衝突させると、
該ターゲットに含まれる不純物はスパッタリングされ
る。高周波電源によりプラズマと試料台との間に自己バ
イアスを形成すると、ターゲットからスパッタリングさ
れた不純物は試料台に保持された試料の表面部に導入さ
れる。
ットにプラズマを衝突させて不純物をスパッタリングす
るため、イオン注入法のように猛毒ガスを用いる必要が
ないので、不純物導入作業を安全に行なうことができ
る。
試料台に印加して低いエネルギーで不純物を導入するた
め、試料の表面部に集中的に不純物が導入される結果、
試料の表面部における浅い領域に高濃度の不純物を導入
することができる。
に保持することなく、低温例えば23〜160℃程度の
温度で保持しても不純物を導入することができる。
て、前記プラズマ発生手段は、前記真空チャンバーの外
部に設けられ、前記真空チャンバー内に1GHz以上の
周波数を持つプラズマ発生波を導入する手段であること
が好ましい。
装置は、前記真空チャンバー内に発生したプラズマの密
度を上げる磁界を発生させる磁界発生手段をさらに備え
ていることが好ましい。
いて、前記ターゲットは、前記不純物としてボロン及び
窒素を含んでいることが好ましい。
チャネル型トランジスタとでゲートの導電型が異なるデ
ュアルゲートのCMOSトランジスタにおいては、デバ
イス特性に悪影響を及ぼすゲート電極から基板へのボロ
ンのしみだしを防止する必要がある。そこで、ゲート電
極から基板へのボロンのしみだしを防止するべく、ゲー
ト絶縁膜に窒素を導入することが提案されている。とこ
ろが、イオン注入法によりゲート絶縁膜に窒素を導入す
るためには、窒素ガスを真空チャンバーに導入し、窒素
イオンを加速してゲート電極に注入する必要があるが、
この方法によると、トランジスタを構成する不純物層を
形成するためのイオン注入工程の前又は後に、窒素イオ
ンを注入する工程が必要になる。
ボロン及び窒素を含んでいると、プラズマ状態になった
ガスをターゲットに衝突させると、ターゲットに含まれ
るボロン及び窒素がスパッタリングされ、ボロンが半導
体基板のn型半導体領域及びゲート電極に導入され、p
型のソース・ドレイン領域及びp型ゲート電極が形成さ
れると共に、窒素原子はゲート絶縁膜に導入される。
て、前記ターゲットはボロンナイトライドを含むことが
好ましい。
て、前記ガス導入手段により導入される前記ガスはアル
ゴンガス及び窒素ガスを含むことが好ましい。
導体基板等の試料に第1の不純物及び第2の不純物を導
入するための不純物導入装置を対象とし、内部が真空状
態に保持される第1の真空チャンバーと、前記第1の真
空チャンバー内に設けられており前記試料を保持する第
1の試料台と、前記第1のチャンバー内に設けられてお
り前記第1の不純物を含む固体状の第1のターゲット
と、前記第1のチャンバー内にスパッタリング用のガス
を導入する第1のガス導入手段と、前記第1のチャンバ
ー内に導入された前記ガスを励起して該ガスよりなるプ
ラズマを発生させることにより、プラズマ状態のガスを
前記第1のターゲットに衝突させて該第1のターゲット
に含まれる第1の不純物をスパッタリングさせる第1の
プラズマ発生手段と、前記第1のプラズマ発生手段によ
り発生したプラズマと前記第1の試料台との間に自己バ
イアスを形成することにより、前記第1のターゲットか
らスパッタリングされた前記第1の不純物を前記第1の
試料台に保持された試料に導入する第1の高周波電源
と、内部が真空状態に保持される第2の真空チャンバー
と、前記第2の真空チャンバー内に設けられており前記
試料を保持する第2の試料台と、前記第2のチャンバー
内に設けられており前記第2の不純物を含む固体状の第
2のターゲットと、前記第2のチャンバー内にスパッタ
リング用のガスを導入する第2のガス導入手段と、前記
第2のチャンバー内に導入された前記ガスを励起して該
ガスよりなるプラズマを発生させることにより、該プラ
ズマ状態のガスを前記第2のターゲットに衝突させて該
第2のターゲットに含まれる第2の不純物をスパッタリ
ングさせる第2のプラズマ発生手段と、前記第2のプラ
ズマ発生手段により発生したプラズマと前記第2の試料
台との間に自己バイアスを形成することにより、前記第
2のターゲットからスパッタリングされた第2の不純物
を前記第2の試料台に保持された試料に導入する第2の
高周波電源と、内部が真空状態に保持され、前記第1の
真空チャンバー及び第2の真空チャンバーのそれぞれと
シャッターを介して連通しており、前記試料を前記第1
の試料台上から前記第2の試料台上に搬送する搬送手段
を有する搬送室とを備えている。
り、第1の不純物導入装置と同様、第1の真空チャンバ
ー及び第2の真空チャンバーのそれぞれにおいて、第1
又は第2のターゲットからスパッタリングされた第1又
は第2の不純物は試料台に保持された試料の表面部にそ
れぞれ導入される。この場合、不純物を含む固体状のタ
ーゲットにプラズマを衝突させて不純物をスパッタリン
グするため、イオン注入法のように猛毒ガスを用いる必
要がないので、不純物導入作業を安全に行なうことがで
きると共に、数10V〜2kV程度の低い電圧を試料台
に印加して低いエネルギーで不純物を導入できるので、
試料の表面部における浅い領域に高濃度の不純物を導入
することができる。また、試料を低温に保持して不純物
を導入できるので、通常のレジストを用いて不純物の導
入処理を行なうことができる。
真空チャンバー及び第2の真空チャンバーのそれぞれと
シャッターを介して連通しており、試料を第1の試料台
上から第2の試料台上に搬送する搬送手段を有する搬送
室を備えているため、第1の真空チャンバーにおいて第
1の不純物が導入された試料を真空状態に保持したまま
第2の真空チャンバーに搬入し、第2の真空チャンバー
において第2の不純物を導入することができる。
板等の試料に不純物を導入する不純物導入方法を対象と
し、内部が真空状態に保持された真空チャンバー内に設
けられた試料台に前記試料を保持させると共に、前記真
空チャンバー内に前記不純物を含む固体状のターゲット
を保持する保持工程と、前記チャンバー内にスパッタリ
ング用のガスを導入するガス導入工程と、前記ガス導入
工程において導入された前記ガスよりなるプラズマを発
生させることにより、プラズマ状態のガスを前記ターゲ
ットに衝突させて該ターゲットに含まれる不純物をスパ
ッタリングさせるプラズマ発生工程と、前記試料台に高
周波電力を印加して、前記プラズマ発生工程において発
生したプラズマと前記試料台との間に自己バイアスを形
成することにより、前記ターゲットからスパッタリング
された不純物を前記試料台に保持された試料に導入する
不純物導入工程とを備えている。
の不純物導入装置と同様、真空チャンバーにおいて、タ
ーゲットからスパッタリングされた不純物は試料台に保
持された試料の表面部に導入される。この場合、不純物
を含む固体状のターゲットにプラズマを衝突させて不純
物をスパッタリングするため、イオン注入法のように猛
毒ガスを用いる必要がないので、不純物導入作業を安全
に行なうことができると共に、数10V〜2kV程度の
低い電圧を試料台に印加して低いエネルギーで不純物を
導入できるので、試料の表面部における浅い領域に高濃
度の不純物を導入することができる。また、試料を低温
に保持して不純物を導入できるので、通常のレジストを
用いて不純物の導入処理を行なうことができる。
記プラズマ発生工程は、前記真空チャンバー内に1GH
z以上の周波数を持つプラズマ発生波を導入して前記ガ
スよりなるプラズマを発生させる工程を含むことが好ま
しい。
おいて、前記プラズマ発生工程は、前記真空チャンバー
内に発生したプラズマの密度を上げる工程を含むことが
好ましい。
記ターゲットに含まれる不純物はボロン及び窒素である
ことが好ましい。
記ターゲットはボロンナイトライドを含むことが好まし
い。
記ガス導入工程において導入される前記ガスはアルゴン
ガス及び窒素ガスを含むことが好ましい。
及びその装置並びに半導体装置の製造方法について図面
を参照しながら説明する。
の実施形態に係る不純物導入装置の断面構造を示してお
り、図1に示すように、縦型円筒状の真空チャンバー1
0の下部には、不純物の被導入体であるLSI用半導体
ウエハ等の試料、例えばシリコン基板11を保持する試
料台12が設けられている。試料台12にはカップリン
グコンデンサ13を介して800kHz〜100MHz
の高周波電力例えば13.56MHzの高周波電力を印
加する高周波電源14が接続されており、該高周波電源
14の自己バイアスは例えば500Vである。また、真
空チャンバー10の底部には、アルゴンガス等のスパッ
タリングガスを導入するためのガス導入手段15が設け
られている。尚、スパッタリングガスとしては、アルゴ
ンガスのほかに、ヘリウムガス又は窒素ガス等を用いる
ことができる。
は、真空チャンバー10内に磁界を発生させる磁界発生
手段としての例えば3〜4枚の板状の永久磁石17が適
当な間隔をおいて配置されていると共に、真空チャンバ
ー10の外部には、真空チャンバー10内に例えば2.
45GHzのマイクロ波を導入するプラズマの発生手段
としてのECR(Electron Cyclotro
n Resonance)18が永久磁石17同士の間
から延びて真空チャンバー10に接続されるように設け
られている。尚、磁界発生手段としては、板状の永久磁
石17に代えて、ソレノイドコイルを設けてもよい。ま
た、プラズマ発生手段としては、ECR18に代えて、
ICP、ヘリコン、マグネトロン、2周波、トライオー
ド又はLEP等を適宜用いることができるが、後述する
理由により、1GHz以上の周波数のプラズマ発生波を
導入できる装置が好ましい。
バー10の上部には、導入される不純物(例えばボロ
ン)を含有する固体状のターゲット16が配置されてい
る。尚、ターゲット16に含まれる不純物としては、ボ
ロンのほかに、ひ素、燐、インジウム、アンチモン、窒
素、アルミニウム又はシリコン等のように半導体のドー
ピングに通常用いられる元素が挙げられる。
入装置を用いて行なう、シリコン基板11への不純物の
導入方法について説明する。
ー10内にスパッタリング用ガス(例えばアルゴン)を
導入すると共に、ECR18から真空チャンバー10内
にマイクロ波を導入すると、真空チャンバー10内に導
入されたスパッタリング用ガスはマイクロ波により電離
されてプラズマ状態になる。プラズマ状態のアルゴン原
子は、真空チャンバー10内に形成されたプラズマポテ
ンシャルにより加速されて、不純物を含有するターゲッ
ト16の表面に衝突し、この衝突によってターゲット1
6から不純物が弾き飛ばされる。ターゲット16から弾
き飛ばされた不純物は、試料台12に印加された高周波
電力により試料台12とプラズマ状態のアルゴン原子と
の間に発生した自己バイアスによって試料台12の方に
向かうアルゴン原子からエネルギー伝達されて、ターゲ
ット16と対向するように設けられたシリコン基板11
の表面部に打ち込まれる。
いては、ターゲットを構成する材料が金属であるため、
ECR等のプラズマ発生手段を有しない平行平板型プラ
ズマ発生装置でもプラズマは発生する。しかしながら、
第1の実施形態のように、ボロンを含有するターゲット
16を用いる場合には、ボロンは絶縁性が高いため、発
生した電界を発散させてしまうので、プラズマは発生し
難い。そこで、第1の実施形態においては、ECR18
を設けて1GHz以上のマイクロ波を真空チャンバー1
0内に導入する。このように1GHz以上のマイクロ波
を真空チャンバー10内に導入すると、平行平板型プラ
ズマ発生装置の約1000倍の高密度のプラズマが発生
するので、短時間でボロン等の不純物をシリコン基板1
1の表面部に打ち込むことができる。このため、シリコ
ン基板11の温度が300℃以上に上昇しないので、シ
リコン基板11の上に形成されたレジストパターンが焦
げる事態を回避できる。
波数を1GHz以上にすることも考慮されるが、このよ
うにすると、試料台12とプラズマとの間に発生する自
己バイアスの効果が減少するため、不純物がシリコン基
板11の表面部に打ち込まれ難くなると共に、1GHz
以上のマイクロ波を遮蔽する電磁波遮蔽手段を真空チャ
ンバー10に設けることが難しいので安全上の問題も発
生する。
ャンバー10内に磁界を発生させる永久磁石18を設け
ているため、ECR18により導入されるマイクロ波と
永久磁石18により発生する磁界との共働作用により、
アルゴンガスのイオン化効率が向上する。このため、一
層短時間でボロン等の不純物をシリコン基板11の表面
部に打ち込むことができるので、シリコン基板11の温
度上昇を一層抑制することができる。
方法により不純物が導入されたシリコン基板及び従来の
イオン注入装置により不純物が導入されたシリコン基板
のSIMSプロファイルを示している。
係る不純物導入方法によると、シリコン基板の表面部に
導入された不純物の濃度は1×1021(/cm3 )とな
り、且つ不純物濃度が1×1018(/cm3 )となる接
合深さは18nmである。これに対して、従来のイオン
注入法(加速電圧2KeV)によると、シリコン基板の
表面部に導入された不純物の濃度は3×1020(/cm
3 )となり、且つ不純物濃度が1×1018(/cm3 )
となる接合深さは32nmである。
される不純物元素を含有するガスを真空チャンバー内に
供給し、不純物ガスを励起してシリコン基板に導入する
従来のイオン注入法に対して、第1の実施形態のよう
に、固体よりなるターゲット16にシリコン基板11に
導入すべき不純物を含有させ、スパッタリングによりシ
リコン基板16に不純物をドーピングする方法による
と、プラズマとシリコン基板11との電位差(数10V
〜2kV程度)による低いエネルギーによってプラズマ
ドーピングが行なわれ、シリコン基板11の表面部に不
純物を導入される。このように、従来のイオン注入法に
用いられる電位差(通常、30kV程度)に比べて極め
て低いエネルギーで不純物を導入できるので、シリコン
基板11の表面部に浅く且つ高濃度の不純物層を表面付
近の不純物濃度が高くなるように形成することができ
る。このため、設計ルールが小さいデバイスにおいて、
ショートチャネル効果が小さくて且つ駆動力が大きいト
ランジスタ素子を容易に得ることができる。
基板11にドーピングされる不純物として固体よりなる
ターゲット16を用いており、従来のようにガス状の不
純物を取り扱っていないので、極めて安全であると共
に、不純物導入装置を簡略化することが可能となる。
置を用いて行なう半導体装置の製造方法について、図5
を参照しながら説明する。
導体基板100上に素子分離領域101を形成する。そ
の後、半導体基板100を真空度が数m〜数十mtor
rに保たれた真空チャンバー10内において基板温度3
00℃以下で保持した状態で、ガス導入手段15からア
ルゴンガスを導入すると共に、ECR18から1GHz
以上の周波数を持つマイクロ波を導入し、また、試料台
12に高周波電源14から高周波電力を印加する。この
ようにして、真空チャンバー10内でプラズマ状態にな
ったアルゴンを不純物例えばボロンを含むターゲット1
6に5keV以下の自己バイアスで数秒〜10分間程度
衝突させることにより、ターゲット16から不純物原子
を放出させる。ターゲット16から放出された不純物原
子例えばボロンは半導体基板100の表面部に導入され
る。
不純物を拡散させることにより、図5(b)に示すよう
に、半導体基板100の表面部に、表面濃度が1×10
20(/cm3 )以上で且つ拡散層の深さが100nm以
下の高濃度拡散層102を形成する。
て層間絶縁膜103を堆積した後、層間絶縁膜103に
対してフォトリソグラフィ及びエッチングを行なうこと
により、図5(c)に示すように、層間絶縁膜103に
コンタクトホール104を形成する。
トホール104を含む層間絶縁膜103の上に電極10
5を形成すると、ダイオードが得られる。
1の実施形態に係る不純物導入装置を用いてnチャネル
型又はpチャネル型のMOSトランジスタを製造するこ
ともできる。
の実施形態に係る不純物導入装置の平面構造を示してお
り、図3に示すように、第1の真空チャンバー21と第
2の真空チャンバー22とが真空に保たれる搬送室23
を介して連通しており、第1の真空チャンバー21と搬
送室23との間には第1のシャッター24が設けられ、
第2の真空チャンバー22と搬送室23との間には第2
のシャッター25が設けられている。また、搬送室23
には試料の搬入及び搬出を行なうための第3のシャッタ
ー26が設けられている。
施形態と同様、例えばボロンよりなるp型不純物を含む
固体状の第1のターゲット27、半導体基板28を保持
する第1の試料台29が設けられ、第1の試料台29に
は第1のカップリングコンデンサ30を介して例えば8
00kHz〜100MHzの周波数を持つ高周波電力を
印加する第1の高周波電源31が接続されている。ま
た、第1の真空チャンバー21には、プラズマ発生波を
導入する第1のマイクロ波発生装置32及びアルゴン等
のスパッタリングガスを導入する第1のガス供給装置3
3が設けられている。
素やリンよりなるn型不純物を含む固体状の第2のター
ゲット35、半導体基板36を保持する第2の試料台3
7が設けられ、第2の試料台37には第2のカップリン
グコンデンサ38を介して例えば800kHz〜100
MHzの周波数を持つ高周波電力を印加する第2の高周
波電源39が接続されている。また、第2の真空チャン
バー22には、プラズマ発生波を導入する第2のマイク
ロ波発生装置41及びアルゴン等のスパッタリングガス
を導入する第2のガス供給装置42が設けられている。
装置45が設けられており、該搬送装置45により、半
導体基板28,36は第1のチャンバー21に搬入又は
搬出されたり、第2のチャンバー22に搬入又は搬出さ
れたりする。これにより、第1のチャンバー21内にお
いてp型の不純物が導入された半導体基板を真空状態で
第2のチャンバー22に搬入し、該第2のチャンバー2
2内においてn型の不純物を導入することができる。
尚、第2の実施形態に係る不純物導入装置を用いて行な
う半導体基板への不純物導入方法については第1の実施
形態と同様であるので、説明は省略する。
置を用いて行なう半導体装置の製造方法について、図6
を参照しながら説明する。
よりなるp型の半導体基板200の上に、nチャネル型
MOSトランジスタ形成領域であるp型半導体領域20
1、pチャネル型MOSトランジスタ形成領域であるn
型半導体領域202、及びp型半導体領域201とn型
半導体領域202とを分離する素子分離層203を形成
する。その後、p型半導体領域201の上に、厚さが4
〜10nmのシリコン酸化膜よりなる第1のゲート絶縁
膜204及び厚さが100〜300nmのポリシリコン
膜よりなる第1のゲート電極205Aを順次形成すると
共に、n型半導体領域202の上に、厚さが4〜10n
mのシリコン酸化膜よりなる第2のゲート絶縁膜206
及び厚さが100〜300nmのポリシリコン膜よりな
る第2のゲート電極207Aを順次形成する。
上に全面に亘って厚さが100〜200nmのシリコン
酸化膜を堆積した後、該シリコン酸化膜に対して異方性
エッチングを行なってシリコン酸化膜をエッチバックす
ることにより、図6(b)に示すように、第1及び第2
のゲート電極205A,207Aの側面にサイドウォー
ル208を形成する。
ンバー22内に搬入した後、第2の真空チャンバー22
内を数m〜数十mtorrの真空度に保つと共に半導体
基板200の温度を160℃以下に保った状態で、プラ
ズマ状態のアルゴンをn型不純物例えばAs(砒素)を
含む第2のターゲット35に5keV以下の自己バイア
スで数秒〜10分間程度衝突させる。このようにする
と、第2のターゲット35からスパッタリングされたn
型不純物例えばAsが、サイドウォール208をマスク
としてp型半導体領域201及び第1のゲート電極20
5Aに導入されて、図6(b)に示すように、p型半導
体領域201にn型のソース・ドレイン領域209が形
成されると共に、第1のゲート電極205Aが低抵抗化
されたn型ゲート電極205Bに変わり、これにより、
n型MOSトランジスタが形成される。その後、搬送手
段45により、半導体基板200を第2の真空チャンバ
ー22から第1の真空チャンバー21に移送した後、第
1の真空チャンバー21内を数m〜数十mtorrの真
空度に保つと共に半導体基板200の温度を160℃以
下に保った状態で、プラズマ状態のアルゴンをp型不純
物例えばB(ボロン)を含む第1のターゲット27に5
keV以下の自己バイアスで数秒〜10分間程度衝突さ
せる。このようにすると、第1のターゲット27からス
パッタリングされたp型不純物例えばBがサイドウォー
ル208をマスクとしてn型半導体領域202及び第2
のゲート電極207Aに導入されて、n型半導体領域2
02にp型のソース・ドレイン領域210が形成される
と共に、第2のゲート電極207Aが低抵抗化されたp
型ゲート電極207Bに変わり、これにより、p型MO
Sトランジスタが形成される。
〜1050℃の温度下において1〜60秒程度の熱処理
を行なうことにより、n型及びp型のソース・ドレイン
領域209,210に導入された不純物イオンを活性化
させる。これにより、n型及びp型のソース・ドレイン
領域209,210は、表面不純物濃度が1×10
20(/cm3 )以上で且つ拡散層の深さが100nm以
下の高濃度不純物拡散層になる。その後、図示は省略し
ているが、半導体基板200の上に層間絶縁膜を介して
何層かの金属配線層を形成すると、CMOSトランジス
タを有する半導体装置が得られる。
の実施形態に係る不純物導入装置の断面構造を示してお
り、図4に示すように、真空チャンバー50内には、例
えばシリコン基板51を保持する試料台52が設けられ
ており、該試料台52にはカップリングコンデンサ53
を介して800kHz〜100MHzの周波数を持つ高
周波電力を印加する高周波電源54が接続されており、
該高周波電源54の自己バイアスは例えば500Vであ
る。また、真空チャンバー50内には、導入される不純
物(例えばボロン)を含有する固体状のターゲット55
が配置されている。
バー50内には、アルゴン等のスパッタリングガスを導
入するための第1のガス導入手段56及び窒素等の不活
性ガスを導入するための第2のガス導入手段57が設け
られている。
態に係る不純物導入装置に、ECR、ICP、ヘリコ
ン、マグネトロン、2周波、トライオード又はLEP等
のプラズマ発生波を供給するプラズマの発生手段を設け
ると、第1の実施形態と同様の理由により、高密度なプ
ラズマを発生させることができる。
入装置を用いて行なう、シリコン基板51への不純物導
入方法について説明する。
ス導入手段56からアルゴンガスを導入すると共に第2
のガス導入手段57から窒素ガスを導入すると、アルゴ
ンガス及び窒素ガスは、高周波電源54により印加され
る高周波電力によって電離されてプラズマ状態になる。
プラズマ状態のアルゴン原子及び窒素原子は、真空チャ
ンバー50内にプラズマポテンシャルによって加速され
てターゲット55に衝突し、ターゲット55から不純物
例えばボロンが弾き飛ばされる。ターゲット55から弾
き飛ばされた不純物とプラズマ状態の窒素原子は、プラ
ズマとシリコン基板51との間の自己バイアスによっ
て、シリコン基板51の表面部に導入される。
を、図6に基づき説明したような半導体装置の製造方法
におけるp型MOSトランジスタの形成工程に適用する
と、ターゲット55から弾き飛ばされたボロンがn型半
導体領域202及び第2のゲート電極207Aに導入さ
れ、p型のソース・ドレイン領域210及びp型ゲート
電極207Bが形成されると共に、窒素原子は第2の絶
縁膜206に導入される。このため、第2の絶縁膜20
6に導入された窒素原子は、後に行なわれる熱処理工程
においてp型ゲート電極207Bに導入されたボロンが
n型半導体領域202のチャネル領域にしみ出すことを
阻止するするので、p型MOSトランジスタの特性が向
上する。図7は、窒素原子を導入しない場合と導入した
場合とにおけるゲート電圧とドレイン電流との関係を示
しており、図7から分かるように、窒素原子を導入する
と、ドレイン電流が増大してトランジスタの特性が向上
する。
を導入する第1のガス導入手段56及び窒素ガスを導入
する第2のガス導入手段57を設ける代わりに、ターゲ
ット55として、半導体基板51に導入される不純物の
ほかに窒素を含むものを用いたり、又は、ボロンナイト
ライドを含むものを用いても、第3の実施形態と同様の
効果を得ることができる。
ると、イオン注入法のように猛毒ガスを用いることなく
不純物の導入ができるため、不純物導入作業を安全に行
なうことができるので、高品質な配管やバルブ、猛毒ガ
スのセンサー、猛毒ガスの処理設備等の高額の設備が不
要になり、装置の小型化を図ることができると共に装置
コストが低減する。
濃度の不純物を導入することができ、接合深さが30n
m以下の極めて浅い接合を実現できるため、デザインル
ールの小さいMOSFETにおいて、ショートチャネル
効果を防止することができると共にデバイスの高速化を
図ることができ、また、バイポーラトランジスタにおい
て、ベース領域の拡散層の深さを浅くできるので、デバ
イスの高速化を図ることができる。
程度の温度で保持しても不純物を導入できるので、通常
のレジストを用いて不純物の導入処理を行なうことがで
きる。
空チャンバーの外部に設けられ、真空チャンバー内に1
GHz以上の周波数を持つプラズマ発生波を導入するプ
ラズマ発生手段を備えていると、真空チャンバー内に高
密度のプラズマを発生させることができるので、短時間
で所定濃度の不純物を半導体基板の表面部に導入するこ
とができる。このため、半導体基板の温度がレジストパ
ターンを焦がす程度の温度に上昇する事態を回避できる
ので、半導体基板における所定の領域に不純物を確実に
導入することができる。
空チャンバー内に発生したプラズマの密度を上げる磁界
を発生させる磁界発生手段を備えていると、真空チャン
バー内に1GHz以上の周波数を持つプラズマ発生波を
導入するプラズマ発生手段との共働作用により、導入さ
れたガスのイオン化効率が向上してプラズマ密度が一層
高くなるので、より一層短時間で所定濃度の不純物を半
導体基板の表面部に導入することができる。
て、ターゲットが不純物としてボロン及び窒素を含んで
いると、ボロンが半導体基板のn型半導体領域及びゲー
ト電極に導入されて、p型のソース・ドレイン領域及び
p型ゲート電極が形成されると共に、窒素原子がゲート
絶縁膜に導入され、ゲート絶縁膜に導入された窒素原子
は、後に行なわれる熱処理工程においてp型ゲート電極
に導入されたボロンがn型半導体領域のチャネル領域に
しみ出すことを阻止するので、p型MOSトランジスタ
の特性が向上する。
て、ターゲットがボロンナイトライドを含んでいると、
ターゲットにプラズマ状のガスを衝突させると、ターゲ
ットからボロン原子及び窒素原子がスパッタリングされ
るので、請求項3の発明と同様、ゲート絶縁膜に窒素原
子が導入されて、p型ゲート電極に導入されたボロンが
n型半導体領域のチャネル領域にしみ出すことを阻止で
きる。
て、ガス導入手段により導入されるガスがアルゴンガス
及び窒素ガスを含んでいると、ゲート絶縁膜に窒素原子
が導入されて、p型ゲート電極に導入されたボロンがn
型半導体領域のチャネル領域にしみ出すことを阻止でき
る。
と、第1の不純物導入装置と同様、不純物導入作業を安
全に行なうことができると共に、試料の表面部における
浅い領域に高濃度の不純物を導入することができ、ま
た、通常のレジストを用いて不純物の導入処理を行なう
ことができる。
1の不純物が導入された試料を真空状態に保持したまま
第2の真空チャンバーに搬入し、第2の真空チャンバー
において第2の不純物を導入できるので、例えばCMO
Sトランジスタのように2種類の不純物を導入する必要
がある半導体装置を簡易に且つ特性を低下させることな
く製造することが可能になる。
1の不純物導入装置と同様、イオン注入法のように猛毒
ガスを用いることなく不純物の導入ができるため、不純
物導入作業を安全に行なうことができ、また、デザイン
ルールの小さいMOSFETにおいてショートチャネル
効果を防止することができる且つデバイスの高速化を図
ることができると共に、バイポーラトランジスタの高速
化を図ることができ、さらに、試料を低温例えば23〜
160℃程度の温度で保持しても不純物を導入できるの
で、通常のレジストを用いて不純物の導入処理を行なう
ことができる。
ラズマ発生工程が、真空チャンバー内に1GHz以上の
周波数を持つプラズマ発生波を導入して前記ガスよりな
るプラズマを発生させる工程を含むと、真空チャンバー
内に高密度のプラズマを発生させることができるので、
短時間で所定の濃度の不純物を半導体基板の表面部に導
入することができる。
ラズマ発生工程が、真空チャンバー内に発生したプラズ
マの密度を磁界によって上げる工程を含むと、導入され
たガスのイオン化効率が向上してプラズマ密度が一層高
くなるので、より一層短時間で所定の濃度の不純物を半
導体基板の表面部に導入することができる。
ーゲットに含まれる不純物がボロン及び窒素であると、
ゲート絶縁膜に導入された窒素原子が、後に行なわれる
熱処理工程においてp型ゲート電極に導入されたボロン
がn型半導体領域のチャネル領域にしみ出すことを阻止
するので、p型MOSトランジスタの特性が向上する。
ーゲットがボロンナイトライドを含むと、ゲート絶縁膜
に窒素原子が導入されて、p型ゲート電極に導入された
ボロンがn型半導体領域のチャネル領域にしみ出すこと
を阻止できる。
ス導入工程において導入されるガスがアルゴンガス及び
窒素ガスを含むと、ゲート絶縁膜に窒素原子が導入され
て、p型ゲート電極に導入されたボロンがn型半導体領
域のチャネル領域にしみ出すことを阻止できる。
の断面図である。
従来のイオン注入装置を用いて不純物を導入した場合の
試料の深さ方向の不純物プロファイルを示す図である。
の平面図である。
の断面図である。
純物の導入装置を用いる半導体装置の製造方法の各工程
を示す断面図である。
純物の導入装置を用いる半導体装置の製造方法の各工程
を示す断面図である。
を導入しない場合と導入した場合とにおけるゲート電圧
とドレイン電流との関係を示す図である。
Claims (11)
- 【請求項1】 半導体基板等の試料に不純物を導入する
ための不純物導入装置であって、 内部が真空状態に保持される真空チャンバーと、 前記真空チャンバー内に設けられており前記試料を保持
する試料台と、 前記チャンバー内に設けられており前記不純物を含む固
体状のターゲットと、 前記チャンバー内にスパッタリング用のガスを導入する
ガス導入手段と、 前記チャンバー内に導入された前記ガスを励起して該ガ
スよりなるプラズマを発生させることにより、プラズマ
状態のガスを前記ターゲットに衝突させて該ターゲット
に含まれる不純物をスパッタリングさせるプラズマ発生
手段と、 前記プラズマ発生手段により発生したプラズマと前記試
料台との間に自己バイアスを形成することにより、前記
ターゲットからスパッタリングされた不純物を前記試料
台に保持された試料の表面部に導入する高周波電源とを
備え、 前記プラズマ発生手段は、前記真空チャンバーの外部に
設けられ、前記真空チャンバー内に1GHz以上の周波
数を持つプラズマ発生波を導入する手段であることを 特
徴とする不純物導入装置。 - 【請求項2】 前記真空チャンバー内に発生したプラズ
マの密度を上げる磁界を発生させる磁界発生手段をさら
に備えていることを特徴とする請求項1に記載の不純物
導入装置。 - 【請求項3】 前記ターゲットは、前記不純物としてボ
ロン及び窒素を含んでいることを特徴とする請求項1又
は2に記載の不純物導入装置。 - 【請求項4】 前記ターゲットはボロンナイトライドを
含むことを特徴とする請求項1又は2に記載の不純物導
入装置。 - 【請求項5】 前記ガス導入手段により導入される前記
ガスはアルゴンガス及び窒素ガスを含むことを特徴とす
る請求項1又は2に記載の不純物導入装置。 - 【請求項6】 半導体基板等の試料に第1の不純物及び
第2の不純物を導入するための不純物導入装置であっ
て、 内部が真空状態に保持される第1の真空チャンバーと、 前記第1の真空チャンバー内に設けられており前記試料
を保持する第1の試料台と、 前記第1のチャンバー内に設けられており前記第1の不
純物を含む固体状の第1のターゲットと、 前記第1のチャンバー内にスパッタリング用のガスを導
入する第1のガス導入手段と、 前記第1のチャンバー内に導入された前記ガスを励起し
て該ガスよりなるプラズマを発生させることにより、プ
ラズマ状態のガスを前記第1のターゲットに衝突させて
該第1のターゲットに含まれる第1の不純物をスパッタ
リングさせる第1のプラズマ発生手段と、 前記第1のプラズマ発生手段により発生したプラズマと
前記第1の試料台との間に自己バイアスを形成すること
により、前記第1のターゲットからスパッタリングされ
た前記第1の不純物を前記第1の試料台に保持された試
料に導入する第1の高周波電源と、 内部が真空状態に保持される第2の真空チャンバーと、 前記第2の真空チャンバー内に設けられており前記試料
を保持する第2の試料台と、 前記第2のチャンバー内に設けられており前記第2の不
純物を含む固体状の第2のターゲットと、 前記第2のチャンバー内にスパッタリング用のガスを導
入する第2のガス導入手段と、 前記第2のチャンバー内に導入された前記ガスを励起し
て該ガスよりなるプラズマを発生させることにより、該
プラズマ状態のガスを前記第2のターゲットに衝突させ
て該第2のターゲットに含まれる第2の不純物をスパッ
タリングさせる第2のプラズマ発生手段と、 前記第2のプラズマ発生手段により発生したプラズマと
前記第2の試料台との間に自己バイアスを形成すること
により、前記第2のターゲットからスパッタリングされ
た第2の不純物を前記第2の試料台に保持された試料に
導入する第2の高周波電源と、 内部が真空状態に保持され、前記第1の真空チャンバー
及び第2の真空チャンバーのそれぞれとシャッターを介
して連通しており、前記試料を前記第1の試料台上から
前記第2の試料台上に搬送する搬送手段を有する搬送室
とを備え、 前記第1のプラズマ発生手段は、前記第1のチャンバー
の外部に設けられ、前記第1のチャンバー内に1GHz
以上の周波数を持つプラズマ発生波を導入する手段であ
り、 前記第2のプラズマ発生手段は、前記第2のチャンバー
の外部に設けられ、前記第2のチャンバー内に1GHz
以上の周波数を持つプラズマ発生波を導入する手段であ
る ことを特徴とする不純物導入装置。 - 【請求項7】 半導体基板等の試料に不純物を導入する
不純物導入方法であって、 内部が真空状態に保持された真空チャンバー内に設けら
れた試料台に前記試料を保持させると共に、前記真空チ
ャンバー内に前記不純物を含む固体状のターゲットを保
持する保持工程と、 前記チャンバー内にスパッタリング用のガスを導入する
ガス導入工程と、 前記ガス導入工程において導入された前記ガスよりなる
プラズマを発生させることにより、プラズマ状態のガス
を前記ターゲットに衝突させて該ターゲットに含まれる
不純物をスパッタリングさせるプラズマ発生工程と、 前記試料台に高周波電力を印加して、前記プラズマ発生
工程において発生したプラズマと前記試料台との間に自
己バイアスを形成することにより、前記ターゲットから
スパッタリングされた不純物を前記試料台に保持された
試料に導入する不純物導入工程とを備え、 前記プラズマ発生工程は、前記真空チャンバー内に1G
Hz以上の周波数を持つプラズマ発生波を導入して前記
ガスよりなるプラズマを発生させる工程を含む ことを特
徴とする不純物導入方法。 - 【請求項8】 前記プラズマ発生工程は、前記真空チャ
ンバー内に発生したプラズマの密度を上げる工程を含む
ことを特徴とする請求項7に記載の不純物導入方法。 - 【請求項9】 前記ターゲットに含まれる不純物はボロ
ン及び窒素であることを特徴とする請求項7又は8に記
載の不純物導入方法。 - 【請求項10】 前記ターゲットはボロンナイトライド
を含むことを特徴とする請求項7又は8に記載の不純物
導入方法。 - 【請求項11】 前記ガス導入工程において導入される
前記ガスはアルゴンガス及び窒素ガスを含むことを特徴
とする請求項7又8に記載の不純物導入方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17119196A JP3340318B2 (ja) | 1995-08-10 | 1996-07-01 | 不純物導入装置及び不純物導入方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7-204253 | 1995-08-10 | ||
JP20425395 | 1995-08-10 | ||
JP17119196A JP3340318B2 (ja) | 1995-08-10 | 1996-07-01 | 不純物導入装置及び不純物導入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09115852A JPH09115852A (ja) | 1997-05-02 |
JP3340318B2 true JP3340318B2 (ja) | 2002-11-05 |
Family
ID=26493990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17119196A Expired - Fee Related JP3340318B2 (ja) | 1995-08-10 | 1996-07-01 | 不純物導入装置及び不純物導入方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3340318B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7348264B2 (en) | 2004-12-13 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method |
US7358511B2 (en) | 2005-05-12 | 2008-04-15 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method and plasma doping apparatus |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5134223B2 (ja) * | 2006-09-06 | 2013-01-30 | 株式会社日立国際電気 | 半導体装置の製造方法及び基板処理装置 |
JP5263266B2 (ja) * | 2010-11-09 | 2013-08-14 | パナソニック株式会社 | プラズマドーピング方法及び装置 |
-
1996
- 1996-07-01 JP JP17119196A patent/JP3340318B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7348264B2 (en) | 2004-12-13 | 2008-03-25 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method |
US7407874B2 (en) | 2004-12-13 | 2008-08-05 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method |
US7358511B2 (en) | 2005-05-12 | 2008-04-15 | Matsushita Electric Industrial Co., Ltd. | Plasma doping method and plasma doping apparatus |
Also Published As
Publication number | Publication date |
---|---|
JPH09115852A (ja) | 1997-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5661043A (en) | Forming a buried insulator layer using plasma source ion implantation | |
US6138606A (en) | Ion implanters for implanting shallow regions with ion dopant compounds containing elements of high solid solubility | |
US5628871A (en) | Method of removing resist mask and a method of manufacturing semiconductor device | |
US6982196B2 (en) | Oxidation method for altering a film structure and CMOS transistor structure formed therewith | |
US3852120A (en) | Method for manufacturing ion implanted insulated gate field effect semiconductor transistor devices | |
US5397718A (en) | Method of manufacturing thin film transistor | |
US20020050573A1 (en) | Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes | |
KR100439558B1 (ko) | 불순물도입방법및그장치와반도체장치의제조방법 | |
WO2003107382A2 (en) | Plasma method and apparatus for processing a substrate | |
JPH0439967A (ja) | 薄膜トランジスターの製造方法 | |
US7547584B2 (en) | Method of reducing charging damage to integrated circuits during semiconductor manufacturing | |
JP3340318B2 (ja) | 不純物導入装置及び不純物導入方法 | |
Min et al. | Buried oxide formation by plasma immersion ion implantation | |
JPH0758695B2 (ja) | プラズマドーピング方法 | |
KR100306689B1 (ko) | 스퍼터링장치및이것을이용한엠오에스트랜지스터를갖는반도체장치의제조방법 | |
US5851906A (en) | Impurity doping method | |
JPS63299328A (ja) | 不純物導入方法 | |
KR100699290B1 (ko) | 반도체 장치의 제조 방법 및 제조 장치 | |
Yamada et al. | Range and damage distribution in cluster ion implantation | |
US20010037939A1 (en) | Impurity introducing apparatus and method | |
KR20080033561A (ko) | 기판 도핑 방법 | |
WO2000048245A1 (en) | Patterned silicon-on-insulator devices | |
US20030166328A1 (en) | Method of manufacturing semiconductor devices by sputter-doping | |
US6982215B1 (en) | N type impurity doping using implantation of P2+ ions or As2+ Ions | |
JP4964736B2 (ja) | プラズマ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020730 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090816 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100816 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110816 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120816 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |