JPH0758695B2

JPH0758695B2 - プラズマドーピング方法

Info

Publication number: JPH0758695B2
Application number: JP63130621A
Authority: JP
Inventors: 文二水野; 一郎中山; 正文久保田; 益男丹野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-05-28
Filing date: 1988-05-27
Publication date: 1995-06-21
Anticipated expiration: 2010-06-21
Also published as: JPH01295416A

Description

【発明の詳細な説明】産業上の利用分野本発明は不純物のドーピング方法に関し、特に試料表面
にプラズマを照射する事によりその試料内に不純物をド
ープするプラズマドーピング方法に関するものであり、
更に、LSI製造工程に於いては、レジストをマスクとし
て不純物をドープする事のできるプラズマドーピング方
法に関する。

従来の技術シリコン集積回路製造工程においては、ホウ素等のアク
セプタ不純物や、ヒ素，リン等のドナー不純物ドープす
る工程がくり返し必要となる。その際、不純物をイオン
化し、数10KVから数MVまで加速してイオン打込みするこ
とが一般的であるが、MOSトランジスタのゲートに用い
る多結晶シリコン等へのドーピングにはリンガラスやヒ
素ガラス，ホウ素ガラスからの拡散が通常用いられてい
る。これは多結晶シリコンへのドープ量が極めて多いた
め、イオン打込み法ではスループットが悪く、コストが
高くなりすぎるためである。リンガラス等を用いる方法
では、ガラスの堆積、熱処理、ガラスの除法、と
いう３ステップを必要とし、しかもシリコン基板全面に
リンガラスを堆積することになるため、局所領域のみに
ドープすることは難しい。一方、CMOSLSIのゲート材料
として従来からn⁺多結晶シリコンが用いられてきたが、
チャネル長の縮小にともない、チャネルしきい値制御の
面からｎチャネル側にはn⁺多結晶シリコンを、ｐチャネ
ル側にはp⁺多結晶シリコンを使用する必要性が高まって
きた。

ｎ型及びｐ型シリコンゲートを１チップ上に造り込む為
には、従来技術ではイオン注入技術を用いなければなら
ない。第８図Ａは例えばＰ型ポリシリコンゲートを形成
する場合の説明図である。シリコン基板２上のゲート酸
化膜４上に形成したポリシリコン膜６上に、ホウ素イオ
ンを数10KeV程度のエネルギーで矢印Ｘのごとくイオン
注入するＰ型領域のみに注入する為、レジスト7aにより
選択的に開口されている。８は周辺酸化膜であるＮ型ポ
リシリコンゲートを作成するには、ポリシリコン膜６に
リンやヒ素イオンをイオン注入する。

この方法はゲート酸化膜が厚く、また、ポリシリコン膜
が厚い場合には有効な手法であるが、高密度化，高性能
化のためにトランジスタの寸法が縮小され、ゲート酸化
膜が薄くなり、またポリシリコンが薄くなると使用でき
なくなる。つまり第7A図でゲート酸化膜４の下部に、空
き抜けて注入されて層９が形成される。第９図はゲート
酸化膜13μm,その上のポリシリコン膜63の膜厚0.1μｍ
の場合に、加速エネルギー10KeVで１×10¹⁶／cm²のホウ
素をイオン注入した場合のホウ素の表面からの濃度分布
を示した図（シミュレーション）である。10KeVという
通常のイオン注入法では、最も低エネルギーであるにも
かかわらず、ゲート酸化膜４をつき抜けてシリコン基板
にまでホウ素が侵入していることがわかる。この様な、
シリコン基板へのホウ素の突き抜けは、MOSトランジス
タのしきい値電圧を変化させるため、許容できないもの
である。又第８図Ｂにある様に、一般にソース・ドレイ
ン電極領域10の形成にはＰ型領域とｎ型領域とレジスト
7bで分離して夫々局所的に高濃度の不純物をドープする
事が必要である為、高価なイオン注入機を使用させるを
得ない。しかし、ソース・ドレイン電極も，トランジス
タ寸法の縮小に伴って接合深さx_jの浅いものが要求され
る。先に示した様に、特にＰチャネルMOSでは比較的軽
量のボロンイオンを用いる為現状のイオン注入機で最も
低いエネルギーである10KeVで注入しても先に示した第
８図の様に接合深さは0.3μｍにも達する。この問題を
解決する為にBF₂ ⁺イオンの様な分子イオンが用いられて
いるが、ふっ素不純物はシリコンと酸化膜及び金属シリ
サイド膜等との“界面”に於いて欠陥を形成する等の問
題がある。このため、安価にしかも局所的にドーピング
する方法が必要となってきた。

この様なニーズに対処できる方法として、プラズマドー
プ装置がある（例えば月刊セミコンダクターワールド,
P.158,1986.2号）。

従来のプラズマドープ装置の第１例について第10図を用
いて説明する。接地された真空チェンバー14内は、ガス
導入口16を通してドープする不純物を含むガス、例えば
ジボラン（B₂H₆）やアルシン（AsH₃）等が導入されると
ともに排気口18から真空排気装置（図示せず）により排
気され、1Torrから数Torrに保たれる。チェンバー14内
に設置された金属製試料台、20はDC電源22に接続され、
また試料台20上にはシリコン基板ウェハ2Aが置かれる。
DC電源22に数100Vの直流電圧を印加するとチェンバー14
中のガスはグロー放電によりプラズマ化し、ドープした
い不純物イオン等は陰極となる試料台20,ウェハ2Aの周
囲にできるイオンシース26内電界により加速されウェハ
2Aにドープされる。一般にはウェハ2Aはプラズマに直接
さらされるため200℃から300℃になるが、DCもしくはＲ
下放電領域の真空度（10^-2Torr以下）では基板がたとえ
ば200℃程度位温だと、ドープしたい不純物の薄膜が堆
積される為、更に積極的に試料台４内のヒーター28で基
板を加熱している。

この様な装置は、シリコン集積回路製造工程において
は、コンタクト孔形成工程の後にアルミニウム電極とシ
リコン拡散層とのコンタクト抵抗を低減するために、コ
ンタクト孔から不純物を高濃度にドープする際に一部適
用されている。

ここでコンタクト孔へのドーピングについて第11図を用
いて説明する。これは、MOSトランジスタのソース・ド
レイン電極にアルミニュームを接合した例である。シリ
コン基板２の表面を周辺酸化物８で分離し、ゲート酸化
膜4,ゲート電極６を形成してから、ソースドレイン電極
10形成の為にイオンビームを照射する（Ａ）。900℃程
度で熱処理した後、絶縁膜５を形成し、接合部17を開口
し、アルミニューム配線９を設ける。第12図は接合部の
不純物の深さ分布を示す。二次イオン質量分析特性図で
ある。表面から200nmまで次第に減少し、更に所謂接合
部で急激に濃度が低下している。この様に、非常に高濃
度に不純物導入を行った後電気的に活性化し、アルミニ
ューム９との間にオーミック特性の金属・半導体接触部
を形成する。

ところで、コンタクト抵抗は低い方が望ましい。例えば
Asイオンを80KeVで４×10¹⁵cm^-2注入し、900℃での熱処
理を70分経験させると、２％Si−Al合金との１μｍ角開
口部でのコンタクト抵抗は100Ω弱となる。この値を小
さくする為には、Asの表面濃度を高める必要がある。そ
の為には、注入ドーズ量を増やして全体的に濃度を上昇
させるか、注入エネルギーを低くして高濃度の部分を表
面に近づける等の工夫をしている。例えばドーズを増や
し８×10¹⁵cm^-2注入するとコンタクト抵抗は約1/5にな
り又エネルギーを下げて40KeVにすると、約1/3になる。

ところが、イオン注入機の特性として、ドーズ量を増や
す為にはそれに比例して時間が増大するし、又エネルギ
ー低くしてゆくと指数関数的にイオン電流が低下し、従
って所要時間は急増する。どちらもスループットを大き
く低下させる。又、ドーズを増やせば接合深さが深くな
り、デバイススケールの縮小化に反するし、エネルギー
を下げればシート抵抗が増大するという問題もある。そ
こで、先程述べたプラズマドープ方法の、特長を生かし
て、コンタクト孔部分の表面Si層に極めて高濃度の不純
物ドープを行うものである。

尚、プラズマドープ方法の第２例として真空度が7.5×1
0^-4Torrから7.5×10^-1Torrの範囲では基板の板面に沿う
方向の磁界をかけ、高真空ながら高密度のプラズマを発
生させる方法がある（特開昭61−26219号公報）。

又、通常レジストをマスクとしてイオン注入した後のレ
ジスト除法工程は、別途レジストエッチング装置を用い
て行う。

発明が解決しようとする課題従来のプラズマ装置の第１例では、同一通電性の拡散層
に設けたコンタクト孔の様な酸化膜等の高温に耐える材
料をマスクとして不純物ドープする際には安価で局所的
にドープできるために有効であるが、フォトレジストを
マスクとして用いなければならない場合ウェハ温度が高
くなりすぎるため不適当であった。例えばCOMS LSIの高
性能化のためゲート材料としてp⁺多結晶シリコンとn⁺多
結晶シリコンの両方を使用する場合工程数をできる限り
少なくするためにレジストドープしたい領域のみを開口
してノンドープ多結晶シリコンにそれぞれｐ型不純物,n
型不純物を10¹⁶／cm³以上の高濃度に導入するが、従来
のプラズマドープ装置ではフォトレジストの耐熱限界
（約200℃）を超えてしまうため、高価なイオン打込装
置を長時間使用せざるを得なかった。

又、コンタクト孔へのドープも同様で、N⁺領域でp⁺領域
を分離する場合には、レジストの耐熱限界を越えてしま
す。

又、第２の例（特開昭61−26219号公報）の方法でも、
基板の最近傍が最も高密度のプラズマに曝される為、基
板温度は極短時間の内に上昇し、レジストの耐熱限界を
越えてしまう。この短時間の内にドープする事も可能だ
が、ドープされる不純物の濃度をコントロールする事は
困難である、つまり放電の立ち上がりは不安定な場合が
あるので、充分な時間をかけた方が濃度コントロールは
再現性が高くなる。又、プラズマ密度が非常に高濃度な
ので適当に濃度の低いドープ層を形成しようとするとド
ープ時間を例えば１秒以内にいう様に極端な短時間にせ
ざるを得ない。この対応策として、導入ガス（例えばB₂
H₆，PH₃AsH₂）をベースガス（He,H₂等）によって希釈
し、充分な時間をかけてドープする事が必要であるから
結局レジストの耐熱限界以下に温度を保って、再現性よ
く濃度制御されたドーピングを行う事は困難である。
又、この方法に関する説明の中には、レジストをマスク
として用いる工程に関しては一切触れられていない。

尚、現状レジストマスクでのドーピングにはイオン注入
法を用いるが、ドープ後のレジスト後のレジスト除法に
は別途レジストエッチング装置が必要で、装置台数，工
程数を増大させている。

課題を解決するための手段本発明はこの様な従来の問題点を解決することのできる
プラズマドーピング方法を提供する事を目的としてい
る。本発明はプラズマドープ時に、チェンバー内の真空
度を５×10^-2Torr以上，特に５×10^-3Torrにする事によ
ってレジストの受けるダメージを減少させた方法であ
り、高真空度でドープする事により、基板冷却下でのプ
ラズマドーピングを可能にし、レジストを耐熱限界温度
以下に保つ事を可能にした方法である。

又、電子サイクロトロン共鳴る条件及び高周波放電を併
用する事によって、基板上のプラズマ密室を適当に保ち
レジストの受けるダメージを減少させた方法である。更
に、レジストをマスクとして使用できるので、基板極表
面に高濃度層を作り得るプラズマドープの特徴を生かし
て、同一基板上に異なる導電性の拡散層を形成できる方
法である。又、レジスト除去工程をドーピング装置で行
う様にした方法である。

作用本発明はプラズマドープ時に、真空チェンバー内の真空
度を５×10^-2Torr以上特に、５×10^-3Torr以上にする事
によってプラズマの密度を充分低くする事により、ウェ
ハー表面温度の上昇を防ぎ、レジストの受けるダメージ
を大幅に減少させる事ができレジストを残したままドー
ピングが可能となる。又、高真空度でドーピングする
為、基板を水冷する事が可能で、試料温度をレジストの
変質温度以下に保ちつつ高温度の不純物ドープを短時間
で可能としたプラズマドーピング方法ある。更に、プラ
ズマ中のイオンが低エネルギーである為に、0.数μｍの
厚さの薄膜内に不純物をドープでき、かつ基板に於いて
は浅い接合を形成できる方法である。又、上述の様にレ
ジストをマスクとして用いる事が可能なため局所的に浅
いプロファイルで不純物をドープできる簡単で安価な方
法である。

又、コンタクト孔に関しては、プラズマ中に置かれた基
板の表面には極めて短時間にプラズマ中の成分が導入さ
れるため、適当なガスを選べば所望の不純物を導入する
事が出来る。不純物のプロファイルは表面の濃度が最も
高く、内部に向かってほぼ指数関数的に低化するプロフ
ァイルをとるので、イオン注入によっては達成する事に
困難を伴う表面濃度の上昇が容易にかつ短時間に行え
る。

更に同一の装置で、ドーピングとレジスト除法を行う事
により、従来イオイン注入機とレジストエッチング装置
が必要であったところが、レジストエッチング装置と同
規模のドーピング装置一台で済む様になる。

実施例（実施例１）以下本発明の第１実施例のプラズマドーピング方法につ
いて、図面を参照しながら説明する。台１図に於いて14
は真空チェンバー、20は電極、30はたとえばシリコン半
導体基板である。16はガス導入口である。32は13.56MHz
の高周波電源であり、34は陰極降下電圧測定用の電圧計
（以下Vdcメーターと称す）である。第２図（Ａ）はド
ーピングの対象となる基板30の構造断面図であり、第２
図（Ｂ）は少し構造の異なるCMOSトランジスタを含む基
板30の構造断面図である。基板の構造は第８図，第11図
で説明したものと同様である。Ｙはプラズマ中のイオン
を示している。又この基板には第２図の様にトレンチ31
を含んでいる場合もある（30B）。

次に、第１図を用いて説明する。基板30にドーピングす
るための不純物ガスとしてB₂H₆（Heベース５％）を使用
し、真空チェンバー14内へガス導入口16より10sccmを導
入した。真空チェンバー14内は、２×10^-3Torrの真空に
保ち、高周波電源32よりVdcメーター34が−700Vとなる
ように電力を100秒供給してドーピングを行った。

次に真空度を２×10^-2Torrで同様の実験を行っても同様
に10²¹cm^-3オーダーのボロンの存在が確認できたが、５
×10^-2Torr以上の真空度でドーピングを行うと、基板30
の表面にボロン膜が成長しはじめ、濃度コントロールが
できにくくなることがわかった。また、この領域では、
レジスト７が変質することも確認した。逆に１×10^-3以
下ではプラズマが発生しにくくなりドーピングが出来な
かった。

尚、ｎ型不純物をドープする場合にはAsH₃,PH₃等のガス
を用いれば良い。

（実施例２）第３図は本発明の一実施例方法に用いる装置の断面模式
図を示す図である。第３図において、14は真空チェンバ
ー、36は石英チェンバー、16はドーピングガス導入口、
18は排気口、38は冷却機構を備えた試料台、対象とする
基板は第２図で説明した30,30Aもしくは30Bを用いる、4
0は磁界を発生するためのコイル、42はマイクロ波導入
口、44は試料冷却機構への冷却水入口、45は冷却水出口
である。ホウ素をドーピングする場合には、ホウ素を含
むガスたとえばジボランB₂H₆ガスを導入口16よりチャン
バ14中に導入する。プラズマ発生チェンバ14の内側は石
英となっており、チェンバ側壁のスパッタリングによる
試料の汚染を防止すると共に、プラズマやラジカルの壁
面での消滅を極力小さくすることに役立っている。チェ
ンバ14内は排気口18につながる排気系へのコンダクタン
スバルブ（図になし）の開口量とB₂H₆の流量を制御する
ことにより、真空度を５×10^-3Torr以上に保った。周波
数2.45GHzで数10から数100ワットのマイクロ波が導入口
42より導入され、コイル40により作られる磁場（最大約
900Gauss）とプラズマ中の電子は電子サイクルトロン共
鳴（ECR）に近い状況を生じることになり、高真空にも
かかわらず、比較的高密度のプラズマを生じる。試料台
38は０℃から30℃程度に冷却された循環水により冷却さ
れている。試料台38の冷却には絶縁性の高い超純水や、
絶縁性の高い他の液体を使用し、または電子冷却や基板
30等の裏面にHeを吹き付けて冷却する等の方法を適用す
ることにより、試料台38にはDCまたはRFバイアスを印化
し、基板との間に放電領域を形成することができる。こ
れにより、プラズマと試料台間のポテンシャルエネルギ
ーを自由に設定することが可能となる。

上記装置を用いて、プラズマドープを行った。半導体基
板として例えばｎ型Siを用い、ボロンをドープした例に
ついて述べる。不純物ガスとしてB₂H₆をHeで希釈し例え
ば５％、これを例えば6sccmチェンバに導入し、コンダ
クタンスバルプを調整することにより、真空度を例えば
５×10^-4Torrに保つ。ECR条件によってプラズマを発生
させ、このプラズマと基板30等との間にRf放電を行い、
Vdcメータ34が−700Vになる様に保った。この状態で100
秒間プラズマに曝した所、フォトレジストには損傷は無
く、レジスト７の無い部分には、表面濃度約10²²cm^-3、
深さ50nmのボロンドーピングが行われていることが、２
次イオン質量分析法により確認されている。この場合、
レジスト７は、塗布，現像等の処理後のポストベーク処
理として、真空度がおよそ１×10^-3Torr以上では、150
℃以上のベーキング、５×10^-3〜１×10^-3の間では、波
長200〜300nmの遠紫外線照射による表面化が必要であ
る。

又、第４図はコンダクタンスバルブを閉じることによ
り、真空度を５×10^-3Torr以下にした場合のフォトレジ
スト７及びその表面70を示すものである。小さな穴48が
無数に開いており、レジストとしての機能を発揮しなく
なっている。

いずれにしても実施例1,2共にプラズマの密度が充分低
くないとウェハー表面の温度が上昇して、レジストの断
熱限界を超える。例えば５×10^-3Torrよりも高い圧力で
ECRとRF放電を併用した場合プラズマ密度が上昇し、ウ
ェハー表面へのエネルギー付与が増大した為に、ウェハ
ー温度はレジストの耐熱限界を超えたものである。

（実施例３）実施例２に於いて第３図を用いて記述した装置を用いて
第２図で説明したMOS構造やトレンチ形状を含むSi基板
にボロンをドーピングした例について説明する。第３図
の試料台38に基板30等を置く。第２図に示す如くこの基
板30はCMOSトランジスタ形状プロセスを順に経て、周辺
酸化膜８により分離された能動領域50上にゲート酸化膜
４（例えば13nm），ゲート電極用ポリSi膜６（例えば0.
1μｍ）が堆積されており、更にレジスト7aによって選
択的に開口されている。この場合はボロンドープする為
PMOS領域が開口されている。

第５図は、ゲート酸化膜13nm,ポリシリコン６の膜厚0.1
μｍの構造（たとえば第2A図に示す基板構造30を、イオ
ン注入でなくジボランB₂H₆ガスプラズマ中にさらした場
合の、表面からのホウ素の濃度分布をSIMSで分析した結
果を示している。ホウ素はポリシリコン中約50nmまでに
とどまっており、ゲート酸化膜４には達していない。従
ってイオン注入の時に見られた第９図の様な突き抜け層
は、絶対に形成されない。この事により、閾値の変動等
もない。

こうしてホウ素を導入したポリシリコン膜上６にスパッ
タ法を用いてタングステンシリサソイド膜（図示せず）
約300nmを堆積レパターン形成した後、窒素雰囲気中に
て900℃,20分間熱処理した。こうして形成したMOSトラ
ンジスタはしきい値電圧の再現性も良く、良効な特性を
示した。

又、基板として、ゲートポリSi電極６をパターニングし
た第２図（ｂ）の30Aを用い、ソース，ドレイン領域10
をも共にイオン注入ではなくプラズマドーピングした例
を第２図（ｂ）に基づいて述べる。ゲート電極６をドラ
イエッチング法を用いてパターニングした後、レジスト
7bでPMOS領域とNMOS領域を選択的に区別して開口する。
この場合はボロンをドーピングする為、PMOS領域が開口
されている。この状態で第６図の試料台38を冷却しなが
ら、実施例２で用いた条件でドーピングを行う。第２図
で８は分離間の周辺酸化膜でドーピングマスクの一部と
もなる。

この条件でドープすれば基板温度はレジスト7bの耐熱膜
限界を超えず、又基板冷却下でも表面に不純物の薄膜が
堆積する様な事が無い為、不純物の拡散が無視できる温
度（この場合に実際には200℃以下）に保持できるの
で、第５図のSIMSプロファイルに示す様に、極めて浅い
（50nm以内）プロファイルのドープ層が形成できる。こ
の寸法はゲート長が0.25μｍ以下になっても用いる事の
できるものである。更にゲート電極へのドープと別工程
でソース，ドレインへのドープを行う場合も、第２図，
第５図に示した様に0.1μｍ以下のポリSiフィルムでも
ゲート下部への不純物のつき抜けが無い為、構造的に凹
凸を最小限に出来、LSIの製造工程で重要な位置を占め
る平坦化工程が容易になる。

又、第６図は幅0.45μm,深さ2.8μｍの溝（トレンチ3
1）がSiウェハー上に形成されている場合のドーピング
の様子を示す写真をもとにした断面図である。この図は
溝の断面のScanning Electron Microscope（SEM）のmic
rographをもとにしたものである。溝の部分に高濃度に
ボロンがドープされた層202が形成されている。200は酸
化膜である。この試料は観察の為に選択エッチングして
ある。この様なトレンチは主に４メガビット移行のDRAM
に用いられるもので、実施例２で述べた方法を用いる
と、第６図の様な高アスペクト比のトレンチの垂直側壁
にまで不純物をドープできる。又、この際にレジストを
マスクとして使い得るのは言うまでもない。レジストを
用いれば、この部分の工程は、レジストを用いなけれ
ば、1:リソグラフィ工程,2:ドープ,3:レジスト除去で済
むが、プロセスが高温になってレジストを用いることが
できない場合は、工程は1:耐熱材料堆積,2:リソグラフ
ィ工程,3:耐熱材料選択エッチング,4:レジスト除去,5:
ドープ,6:耐熱材料選択エッチング，となる。工程数は
単純に２倍になる上、特に工程3,6の耐熱材料選択エッ
チングは、極めて困難である。更に、基板にトレンチを
含む場合、工程数は３〜４倍と増加する。

（実施例４）コンタクト部分にドーピングする本発明の具体例につい
て説明する。イオン注入に関しては従来例（第11図）と
同様に処理しておく。

実施例２で第３図を用いて説明した装置を用いて、シリ
コンウェハーにヒ素を導入した一例を説明する。ガス導
入口16からA₃H₃ガスを導入し真空チェンバー14内の真空
度を５×10^-4Torrとした。シリコンウェハー42の陰極降
下電圧が−700Vになる様に高周波電源のパワーを選び10
0秒間プラズマ照射した。第７図の破線は、この様にし
て導入したヒ素のシリコンウェハー内深さプロファイル
である。表面濃度は５×10²¹cm^-3程度である。これにイ
オン注入のプロファイル（実線）を足し合わせると、一
点鎖線の様になり、900℃,70分アニールの後には表面濃
度８×10²⁰cm^-3で、深さ0.2μｍ程度となる。つまり、
プラズマドープを併用する事によって、スループットを
損なわずにイオン注入では実現できない高濃度の表面層
を形成できる。この時のコンタクト抵抗値は１μｍ角の
開口部で40Ωであった。

（実施例５）実施例２で第３図を用いて説明した装置の試料台38に第
２図のレジスト７等の塗布された基板30等を置き、実施
例２の様に不純物を導入する。その後ガス導入口16か
ら、酸素ガスを導入して、酸素プラズマを発生させ、基
板30等の上のレジスト７等を除去する。この様にする
と、単一の装置で、不純物導入とレジスト除去が連続し
て行える訳であり工程が簡略化される。

発明の効果以上の様に本発明によれば真空度を５×10^-2Torr以上、
特に５×10^-3Torr以上に保ち、夫々の真空度に応じた放
電形式つまりRF放電やECR放電を用いて適当なプラズマ
密度でドーピングする事により、レジストへ与えるダメ
ージが減少し、更に高真空度化によ基板を冷却しながら
ドーピングできる様になるので、レジストの耐熱限界以
下にウェハー温度を保つ事ができる。これらを併用する
とレジストに殆どダメージを与える事なく、レジストで
選択的に開口した基板へのドーピングが可能となる。

特に半導体に於いては現行のレジストマスクを用いた超
LSIプロセスでの不純物導入が可能となる。この事は従
来のイオン注入機を代替できる事を示し、低コスト化に
役立つ。又、超低エネルギー，高スループットというメ
リットを生かして微細化するMOSゲート電極等の薄膜へ
の限定された不純物導入やMOSのソースドレイン電極等
の浅い接合形状に大いに寄与する。又、従来例で述べた
様に、イオン注入だけを用いて金属−半導体接合のコン
タクト抵抗を下げようとすると、マシンの限界からスル
ープットに大きな影響が出るが、プラズマに短時間曝す
事により簡単に表面不純物濃度を上げ、低コンタクト抵
抗を得る。又、プラズマ装置は従来のドライエッチ装置
と類似のもので、イオン注入機と比べて数倍安価である
から、全体的にコストダウンも図る事が出来る。

【図面の簡単な説明】

第１図，第３図は本発明の実施例で用いた装置を説明す
る為の概略図、第２図は本発明の実施例を説明するため
の工程断面図、第４図はフォトレジストの平面図、第５
図，第７図は本発明の方法にて得られた結果を示す特性
図、第６図は本発明により得られた半導体基板の断面
図、第８図，第11図は従来例を説明する為の工程図、第
９図，第12図は従来例を説明する為の特性図、第10図は
従来例で用いられた装置を説明する為の概略図である。４……ゲート酸化膜、６……ポリシリコン膜、７……レ
ジスト、８……周辺酸化膜、26……イオンシース、28…
…ヒーター、30,30A,30B……基板（ウェハー）、32……
高周波電源、34……陰極降下電圧測定器、36……石英チ
ェンバー、38……試料台（冷却）、40……コイル、42…
…マイクロ波導入口、44……冷却水入口、45……冷却水
出口、48……穴、70……ホトレジスト表面、Ｘ……イオ
ンビーム、Ｙ……プラズマ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者丹野益男大阪府門真市大字門真1006番地松下電器産業株式会社内 (56)参考文献ＥｘｔｅｎｄＡｂｓｔｒａｃｔｓｏｆｔｈｅ 19 ＣｏｎｆｅｒｅｎｃｅｏｎＳｏｌｉｄＳｔａｔｅＤｅｖｉｃｅｓａｎｄＭａｔｅｒｉａｌｓ，Ｔｏｋｙｏ，1987，Ｐ．319−322

Claims

【特許請求の範囲】

【請求項１】真空チェンバー内に設けられた試料台上に
レジストによって選択的に開口された基板をおき、前記
真空チェンバー内に特定の元素を含むガスを導入してプ
ラズマを発生させ、前記プラズマにより前記基板表面温
度がレジストの耐熱限界を超えない様に前記真空チェン
バー内の真空度を５×10^-2Torrよりも高真空に保ち、前
記レジストを前記基板上に残した状態で、前記基板に前
記特定の元素を含む不純物を導入する事を特徴とするプ
ラズマドーピング方法。
【請求項２】高周波放電を用いてプラズマを発生させる
事を特徴とする特許請求の範囲第１項に記載のプラズマ
ドーピング方法。
【請求項３】真空チェンバー内の真空度を５×10^-3Torr
よりも高真空にし、高周波と磁界によりプラズマを発生
させる事を特徴とする特許請求の範囲第１項に記載のプ
ラズマドーピング方法。
【請求項４】高周波としてマイクロ波を用いる事を特徴
とする特許請求の範囲第３項に記載のプラズマドーピン
グ方法。
【請求項５】電子サイクロトロン共鳴条件を充たす磁界
を用いる事を特徴とする特許請求の範囲第３項に記載の
プラズマドーピング方法。
【請求項６】基板及び試料台を冷却しながらドーピング
を行う事を特徴とする特許請求の範囲第１項から５項の
いずれかに記載のプラズマドーピング方法。
【請求項７】真空チェンバー内にマイクロ波と、電子サ
イクロトロン共鳴条件を充たす磁界を加え得る機構を有
する装置を用い、前記真空チェンバー内に設けられた試
料台にレジストにより選択的に開口された基板を置き、
前記真空チェンバー内に特定の元素を含むガスを導入し
てプラズマを発生させ、前記試料台に高周波もしくは直
流の電力を印加し前記真空チェンバーと前記基板との間
に、更に放電を発生させ、前記基板と前記プラズマの間
に生じる電位差を用いて、前記レジストを前記基板上に
残した状態で前記プラズマ中の前記特定の元素を含む不
純物を前記基板内へドープする事を特徴とするプラズマ
ドーピング方法。
【請求項８】真空チェンバー内の真空度を５×10^-3Torr
よりも高真空でプラズマを発生させる事を特徴とする特
許請求の範囲第７項に記載のプラズマドーピング方法。
【請求項９】基板として半導体基板を用いる事を特徴と
する特許請求の範囲第１項〜第８項のいずれかに記載の
プラズマドーピング方法。
【請求項１０】基板の構造として、半導体表面もしくは
絶縁物により分離開口された半導体表面を有し、それら
の半導体表面近傍の前記半導体基板から成る異なる導電
性のもしくは異なる導電性の拡散層を形成すべき部分を
レジストを用いた写真食刻法により開口もしくは被覆し
た構造を有し、特にドーピング後の工程で前記半導体と
金属との接合を形成する事を特徴とする特許請求の範囲
第１項又は第７項に記載のプラズマドーピング方法。
【請求項１１】半導体基板としてSi基板を用いる事を特
徴とする特許請求の範囲第９項又は第10項に記載のプラ
ズマドーピング方法。
【請求項１２】基板として半導体を用いてこの半導体基
板上に形成された絶縁膜と前記絶縁膜上の半導体膜より
なる構造を含む基板を用いる事を特徴とする特許請求の
範囲第１項又は第７項に記載のプラズマドーピング方
法。
【請求項１３】半導体としてSiを用い、又このSi基板上
にゲート絶縁膜を形成し前記絶縁膜上にゲート電極膜を
堆積した構造、及び前記構造の近傍に開口された前記Si
基板の一部又は複数箇所を含むSi基板を用いる事を特徴
とする特許請求の範囲第12項に記載のプラズマドーピン
グ方法。
【請求項１４】基板上及び試料台を冷却しながらドーピ
ングを行う事を特徴とする特許請求の範囲第11項から第
13項のいずれかに記載のプラズマドーピング方法。
【請求項１５】真空チェンバー内にマイクロ波と電子サ
イクロトロン共鳴条件を充たす磁界を加え得る機構と前
記真空チェンバー内に設けられた試料台を冷却する機構
を有する装置を用い、前記試料台に基板を置き前記真空
チェンバー内に特定の元素を含むガスを導入してプラズ
マを発生させ前記試料台に高周波もしくは直流の電力を
印加し、前記真空チェンバーと前記基板との間に更に放
電を発生させ、前記基板と前記プラズマの間に生じる電
位差を用いて前記プラズマ中の前記特定の元素を含む不
純物を基板内へドープする事を特徴とするプラズマドー
ピング方法。
【請求項１６】特定の元素を含む不純物を導入後、同一
の装置あるいは真空チェンバー内に酸素を含むガスを導
入してプラズマを発生させレジストを除去する工程を含
む事を特徴とする特許請求の範囲第１項、第７項又は第
15項に記載のプラズマドーピング方法。