JPS63299328A - 不純物導入方法 - Google Patents
不純物導入方法Info
- Publication number
- JPS63299328A JPS63299328A JP13503987A JP13503987A JPS63299328A JP S63299328 A JPS63299328 A JP S63299328A JP 13503987 A JP13503987 A JP 13503987A JP 13503987 A JP13503987 A JP 13503987A JP S63299328 A JPS63299328 A JP S63299328A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- ions
- amorphous layer
- ion implantation
- shallow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 title claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 abstract description 24
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 15
- -1 argon ions Chemical class 0.000 abstract description 15
- 150000002500 ions Chemical class 0.000 abstract description 13
- 229910052786 argon Inorganic materials 0.000 abstract description 12
- 229910052796 boron Inorganic materials 0.000 abstract description 11
- 230000005465 channeling Effects 0.000 abstract description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 7
- 230000001133 acceleration Effects 0.000 abstract description 3
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 239000007943 implant Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法に関するものであり、
特に、不純物導入方法に関する。
特に、不純物導入方法に関する。
従来の技術
ＬＳＩの高集積化が急速に進行しており、半導体素子の
微細化が図られている。ＬＳＩの回路パターンの微細化
に伴って、縦方向の寸法もスケーリング則にしたがって
縮小する必要があることはよく知られている。そこで、
浅い接合の形成、すなわち、接合深さの浅い不純物層の
形成が必要とされている。
微細化が図られている。ＬＳＩの回路パターンの微細化
に伴って、縦方向の寸法もスケーリング則にしたがって
縮小する必要があることはよく知られている。そこで、
浅い接合の形成、すなわち、接合深さの浅い不純物層の
形成が必要とされている。
浅い接合の形成は、ｎ＋＃では比較的容易であるが、ｐ
ｌでは容易でない。これは次のような理由によるのであ
り、サブミクロン領域の超ＬＳＩを実現する上で大きな
障害となっている。すなわち、ｎ”ｍの形成では、質量
数の大きなヒ素（Ａｓ）をイオン注入するため、イオン
注入の投影飛程が比較的小さい。また、拡散係数も小さ
いので、イオン注入後の熱処理による不純物分布の拡が
りが抑えられる。したがって、ｎｌでは浅い接合の形成
が比較的容易である。一方、ｐ＋層は、ホウ素（Ｂ）の
イオン注入により形成されるが、ホウ素の質量（質量数
１１）がヒ素（質量数７５）に比べてかなり小さいため
、イオン注入の投影飛程が大きくなる。さらに、ホウ素
の拡散係数が大きいため、熱処理によって拡散、再分布
しやすい。したがって、ｐ＋層の接合深さはｎｌに比べ
るとかなり深くなってしまう。
ｌでは容易でない。これは次のような理由によるのであ
り、サブミクロン領域の超ＬＳＩを実現する上で大きな
障害となっている。すなわち、ｎ”ｍの形成では、質量
数の大きなヒ素（Ａｓ）をイオン注入するため、イオン
注入の投影飛程が比較的小さい。また、拡散係数も小さ
いので、イオン注入後の熱処理による不純物分布の拡が
りが抑えられる。したがって、ｎｌでは浅い接合の形成
が比較的容易である。一方、ｐ＋層は、ホウ素（Ｂ）の
イオン注入により形成されるが、ホウ素の質量（質量数
１１）がヒ素（質量数７５）に比べてかなり小さいため
、イオン注入の投影飛程が大きくなる。さらに、ホウ素
の拡散係数が大きいため、熱処理によって拡散、再分布
しやすい。したがって、ｐ＋層の接合深さはｎｌに比べ
るとかなり深くなってしまう。
この問題を解決する方法の１つに、シリコン基板に低加
速電圧で直接、イオン注入を行うというものがある（た
とえば、Ｋ、 Ｙａｍａｄａ ａｔ ａ４ 。
速電圧で直接、イオン注入を行うというものがある（た
とえば、Ｋ、 Ｙａｍａｄａ ａｔ ａ４ 。
ジャパン ジャーナル オプ アプライド フィジクス
（Ｊｐｎ、 Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 ） ２２
、１６７（１９８３））。これは、加速電圧を下げる
ことにより、投影飛程を小さく抑えようとするものであ
る。
（Ｊｐｎ、 Ｊ、 Ａｐｐｌ、 Ｐｈｙｓ、 ） ２２
、１６７（１９８３））。これは、加速電圧を下げる
ことにより、投影飛程を小さく抑えようとするものであ
る。
発明が解決しようとする問題点
しかし、上記の方法では、以下に述べるような問題が生
じる。すなわち、イオン注入による不純物分布が、ガウ
ス分布から太きくずれて、シリコン基板の内部へテール
を引いてしまい、浅い接合の形成が妨げられるのである
。また、シート抵抗のウェーハ面内の均一性も劣化して
しまう。
じる。すなわち、イオン注入による不純物分布が、ガウ
ス分布から太きくずれて、シリコン基板の内部へテール
を引いてしまい、浅い接合の形成が妨げられるのである
。また、シート抵抗のウェーハ面内の均一性も劣化して
しまう。
これらは、注入イオンのチャネリング現象に起因してい
る。そして、注入イオンのチャネリングは、イオン注入
の加速電圧が低いほど顕著になることが知られている。
る。そして、注入イオンのチャネリングは、イオン注入
の加速電圧が低いほど顕著になることが知られている。
また、重いイオンでも、程度は軽いが、やけりチャネリ
ングが観測される。
ングが観測される。
この結果、所望のデバイス特性を有する半導体装置を得
ることが困難となる。
ることが困難となる。
本発明は、上述の問題点に鑑みてなされたもので、イオ
ン注入の際のチャネリング現象を防止し、浅い接合の形
成を容易とする不純物導入方法を提供することを目的と
する。
ン注入の際のチャネリング現象を防止し、浅い接合の形
成を容易とする不純物導入方法を提供することを目的と
する。
問題点を解決するための手段
この目的を達成するために、本発明は次のような構成と
している。すなわち、本発明に係る不純物導入方法では
、まず、シリコン基板の表面に非晶質層を形成し、その
後、このシリコン基板に不純物をイオン注入することに
している。
している。すなわち、本発明に係る不純物導入方法では
、まず、シリコン基板の表面に非晶質層を形成し、その
後、このシリコン基板に不純物をイオン注入することに
している。
作 用
本発明では、上記の構成により、まず、シリコン基板表
面に非晶質層が形成され、この非晶質層を通してイオン
注入が行われることになる。ここで、非晶質層を通して
イオン注入を行うと、イオン注入のチャネリング現象を
防止することができる。したがって、本発明の構成によ
れば、イオン注入のチャネリング現象が防止され、注入
分布がシリコン基板の内部へテールを引くことを抑制す
ることができる。この結果、浅くて拡がりの少ない不純
物層を得ることができ、浅い接合の形成が容易となる。
面に非晶質層が形成され、この非晶質層を通してイオン
注入が行われることになる。ここで、非晶質層を通して
イオン注入を行うと、イオン注入のチャネリング現象を
防止することができる。したがって、本発明の構成によ
れば、イオン注入のチャネリング現象が防止され、注入
分布がシリコン基板の内部へテールを引くことを抑制す
ることができる。この結果、浅くて拡がりの少ない不純
物層を得ることができ、浅い接合の形成が容易となる。
実施例
以下、本発明の実施例を、図面を参照しながら説明する
。
。
第１実施例
第１図ａ −ｅは、本発明の第１実施例を示す工程順の
断面図である。
断面図である。
まず、第１図ａに示すように、ｎ形シリコン基板１の上
に、イオン注入のマスクとして、二酸化シリコン（Ｓ
ｚ Ｏ２）膜２のパターンを形成する。
に、イオン注入のマスクとして、二酸化シリコン（Ｓ
ｚ Ｏ２）膜２のパターンを形成する。
次に、第１図すのように、このｎ形シリコン基板１を、
スパソタエ、ｌチングと同様に、アルゴン（Ａｒ）ガス
プラズマ３にさらす。このとき、二酸化シリコン（Ｓ
１０２ ）膜のパターンがマスクとなる。すなわち、ｎ
形シリコン基板１のうち、このパターン開口部に露出し
た部分にのみ、アルゴンイオン（Ａｒ＋）４の衝撃が加
わる。アルゴンイオン（Ａｒ”） ４のエネルギーは、
５００ ｅＶ〜１ ＫｅＶ程度とする。その結果、第１
図Ｃに示すように、二酸化シリコン（ＳｉＯ３）膜２の
パターン開口部のｎ形シリコン基板１の表面に非晶質層
５が形成される。その厚さは０．０５７７ｍ〜０．１１
１ｍ程度である。
スパソタエ、ｌチングと同様に、アルゴン（Ａｒ）ガス
プラズマ３にさらす。このとき、二酸化シリコン（Ｓ
１０２ ）膜のパターンがマスクとなる。すなわち、ｎ
形シリコン基板１のうち、このパターン開口部に露出し
た部分にのみ、アルゴンイオン（Ａｒ＋）４の衝撃が加
わる。アルゴンイオン（Ａｒ”） ４のエネルギーは、
５００ ｅＶ〜１ ＫｅＶ程度とする。その結果、第１
図Ｃに示すように、二酸化シリコン（ＳｉＯ３）膜２の
パターン開口部のｎ形シリコン基板１の表面に非晶質層
５が形成される。その厚さは０．０５７７ｍ〜０．１１
１ｍ程度である。
その次に、第１図ｄのように、二酸化シリコン（Ｓ ｉ
０２ ）膜２のパターンをマスクとして、ホウ素イオ
ン（Ｂ”）６をイオン注入する。イオン注入は、加速エ
ネルギー１０ｋｅＶ、ドーズ量６ Ｘ １０” ｏｎ−
２の条件で行う。この結果、第１図ｅに示すように、ｐ
１７が形成される。
０２ ）膜２のパターンをマスクとして、ホウ素イオ
ン（Ｂ”）６をイオン注入する。イオン注入は、加速エ
ネルギー１０ｋｅＶ、ドーズ量６ Ｘ １０” ｏｎ−
２の条件で行う。この結果、第１図ｅに示すように、ｐ
１７が形成される。
このとき、イオン注入は、ｎ形シリコン基板１０表面に
形成された非晶質層６を通して行われることになるので
、イオン注入のチャネリングは防止される。したがって
、注入されたホウ素の分布がｎ形シリコン基板１の内部
へテールを引くことを抑制できる。こうして得られたｐ
”７ｆｊ７の接合深さは、接合深さを不純物濃度がＩ
Ｘ １０”ｃｍ−’となる深さで定義すると、注入直後
で０．１ ｌ１ｍ程度と浅い。したがって、引き続いて
、不純物の拡散。
形成された非晶質層６を通して行われることになるので
、イオン注入のチャネリングは防止される。したがって
、注入されたホウ素の分布がｎ形シリコン基板１の内部
へテールを引くことを抑制できる。こうして得られたｐ
”７ｆｊ７の接合深さは、接合深さを不純物濃度がＩ
Ｘ １０”ｃｍ−’となる深さで定義すると、注入直後
で０．１ ｌ１ｍ程度と浅い。したがって、引き続いて
、不純物の拡散。
再分布を抑えたアニール（たとえば、ランプを用いた短
時高温アニール（ＲＴＡ））により活性化することによ
り、浅い接合形成が可能である。
時高温アニール（ＲＴＡ））により活性化することによ
り、浅い接合形成が可能である。
このように、本実施例では、ｎ形シリコン基板１の表面
に、アルゴンイオン（Ａｒ”）４の衝撃を加えて非晶質
層６を形成した後、ホウ素イオン（Ｂ＋）ｅを低加速電
圧でイオン注入することにより、浅いｐ ＋７ｉｉｉ
７を形成することができ、浅い接合の形成を容易とする
ことができる。
に、アルゴンイオン（Ａｒ”）４の衝撃を加えて非晶質
層６を形成した後、ホウ素イオン（Ｂ＋）ｅを低加速電
圧でイオン注入することにより、浅いｐ ＋７ｉｉｉ
７を形成することができ、浅い接合の形成を容易とする
ことができる。
また、アルゴンイオン（Ａｒ”）４のスパッタ作用によ
り、ｎ形シリコン基板１の、イオン注入される部分の表
面が清浄化されるという効果もある。
り、ｎ形シリコン基板１の、イオン注入される部分の表
面が清浄化されるという効果もある。
本実施例で得られた接合深さの浅いｐｌ７は、サブミク
ロン領域の超ＬＳＩにおいて、ｐチャネルトランジスタ
のソース、ドレインとして用いることが可能である。
ロン領域の超ＬＳＩにおいて、ｐチャネルトランジスタ
のソース、ドレインとして用いることが可能である。
第２実施例
第２図ａ −ｅは、本発明の第２実施例を示す工程順の
断面図である。
断面図である。
まず、第２図ａに示すように、ｐ形シリコン基板８上に
、二酸化シリコン（Ｓ ｚ Ｏ２）膜２のパターンを形
成する。そして、これをマスクとして、ｐ形シリコン基
板８に、反応性イオンエツチング（ＲＩＥ）により、垂
直な溝９を形成する。溝９の深さは１／Ｊｆｆ１〜５１
ｔｒｎである。次に、第２図す。
、二酸化シリコン（Ｓ ｚ Ｏ２）膜２のパターンを形
成する。そして、これをマスクとして、ｐ形シリコン基
板８に、反応性イオンエツチング（ＲＩＥ）により、垂
直な溝９を形成する。溝９の深さは１／Ｊｆｆ１〜５１
ｔｒｎである。次に、第２図す。
Ｃに示すように、第１実施例と同様にして、６００ｅｖ
〜１ｋｅｖのアルゴンイオン（Ａ ｒ” ）の衝撃によ
り、溝の底部および側壁に、非晶質層６を形成する。非
晶質層５の厚さは、０．０５ ／ｊ ｍ〜０．１ 、＃
ｍ程度である。その次に、第２図ｄのように、溝９の底
部および側壁に、ホウ素イオン（Ｂ”）ｅをイオン注入
する。ここで、前記のエツチングの際にマスクとして用
いた二酸化シリコン（Ｓ ｚ ０２ ）膜２のパターン
を、今度はイオン注入マスクとして用いる。また、イオ
ン注入は、加速エネルギー１０ｋｅＶ、ドーズ量Ｉ Ｘ
１０１２ｃｍ−２程度で行う。
〜１ｋｅｖのアルゴンイオン（Ａ ｒ” ）の衝撃によ
り、溝の底部および側壁に、非晶質層６を形成する。非
晶質層５の厚さは、０．０５ ／ｊ ｍ〜０．１ 、＃
ｍ程度である。その次に、第２図ｄのように、溝９の底
部および側壁に、ホウ素イオン（Ｂ”）ｅをイオン注入
する。ここで、前記のエツチングの際にマスクとして用
いた二酸化シリコン（Ｓ ｚ ０２ ）膜２のパターン
を、今度はイオン注入マスクとして用いる。また、イオ
ン注入は、加速エネルギー１０ｋｅＶ、ドーズ量Ｉ Ｘ
１０１２ｃｍ−２程度で行う。
そして、溝９の側壁へのイオン注入は、垂直から１０’
程度傾けて行い、また、すべての側壁に注入するため、
９０°ずつ回転して４回行う。こうして、第２図ｅに示
すように、溝９の底部および周囲に、ｐ’Ｍｉ ｙが形
成される。
程度傾けて行い、また、すべての側壁に注入するため、
９０°ずつ回転して４回行う。こうして、第２図ｅに示
すように、溝９の底部および周囲に、ｐ’Ｍｉ ｙが形
成される。
本実施例におけるイオン注入も第１実施例と同様に、非
晶質層６を通して行われることになり、イオン注入のチ
ャネリングが防止される。したがってｐ”Ｎｉ ７の接
合深さは０．１μｍ 程度と浅くなっている。こうして
、浅い接合形成が容易となる。
晶質層６を通して行われることになり、イオン注入のチ
ャネリングが防止される。したがってｐ”Ｎｉ ７の接
合深さは０．１μｍ 程度と浅くなっている。こうして
、浅い接合形成が容易となる。
また、第１実施例と同様に、アルゴンイオン（Ａｒ”）
４のスパッタ作用により、イオン注入の前に、溝９の内
面が清浄化されるという効果もある。
４のスパッタ作用により、イオン注入の前に、溝９の内
面が清浄化されるという効果もある。
本実施例で得られた接合深さの浅いｐｌは、サブミクロ
ン領域の超ＬＳＩにおいて、溝堀りキャパシタのリーク
防止や、溝分離におけるリークの防止のために適用が可
能である。
ン領域の超ＬＳＩにおいて、溝堀りキャパシタのリーク
防止や、溝分離におけるリークの防止のために適用が可
能である。
なお、以上の２つの実施例では、アルゴン（Ａｒ ’）
ガスプラズマを用いたが、窒素（Ｎ２）ガスプラズマを
用いてもよい。
ガスプラズマを用いたが、窒素（Ｎ２）ガスプラズマを
用いてもよい。
また、以上の２つの実施例では、注入イオンとしてホウ
素イオン（Ｂ＋）を用いたが、ニフフ化ホウ素イオン（
ＢＦ２＋）やヒ素イオン（Ａｓ”）、リンイオン（Ｐ＋
）などを用いた場合も同様の効果が得られる。
素イオン（Ｂ＋）を用いたが、ニフフ化ホウ素イオン（
ＢＦ２＋）やヒ素イオン（Ａｓ”）、リンイオン（Ｐ＋
）などを用いた場合も同様の効果が得られる。
発明の効果
本発明は、シリコン基板の表面に非晶質層を形成した後
に、このシリコン基板に不純物をイオン注入するという
ものである。これにより、イオン注入が非晶質層を通し
て行われることになり、イオン注入のチャネリング現象
を防止し、注入分布がシリコン基板の内部へテールを引
くことを抑制することができ、かつ、シリコン基板に非
晶質層を形成するため、極めて薄い非晶質層を形成する
ことが可能となる。この結果、浅くて拡がりの少ない不
純物層を得ることができ、浅い接合の形成が容易となる
効果がある。
に、このシリコン基板に不純物をイオン注入するという
ものである。これにより、イオン注入が非晶質層を通し
て行われることになり、イオン注入のチャネリング現象
を防止し、注入分布がシリコン基板の内部へテールを引
くことを抑制することができ、かつ、シリコン基板に非
晶質層を形成するため、極めて薄い非晶質層を形成する
ことが可能となる。この結果、浅くて拡がりの少ない不
純物層を得ることができ、浅い接合の形成が容易となる
効果がある。
そして、浅い接合の形成が容易に行えるようになると、
半導体素子の一層の微細化に大きく寄与することとなり
、よって、超ＬＳＩの高集積化をすすめる上で、非常に
有効である。
半導体素子の一層の微細化に大きく寄与することとなり
、よって、超ＬＳＩの高集積化をすすめる上で、非常に
有効である。
第１図ａ −ｅは本発明の第１実施例を示す工程順の断
面図であり、第２図ａ ”−ｅは本発明の第２実施例を
示す工程順の断面図である。 １・・・・・ｎ形シリコン基板、２・・・・・・二酸化
シリコン（Ｓ１０２）膜、３・・・・・・アルゴン（Ａ
ｒ）ガスプラズマ、４・・・・・・アルゴンイオン（Ａ
ｒ”）、５・・・・・・非晶質層、６・・−・・ホウ素
イオン（Ｂ＋）、７・・・・−ｐｌ、８・・・・ｐ形シ
リコン基板、９・・・・・・溝。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（ｃ
）、５− 非晶質層 （ｄ−） 、ｓ −−−Ｂ＋イオ
ンＩｌｌ！！１１１１１１１１−。 （ｅ）
７−Ｆ’“ノ靜２−−−８ｉ、Ｏｚバ夾
面図であり、第２図ａ ”−ｅは本発明の第２実施例を
示す工程順の断面図である。 １・・・・・ｎ形シリコン基板、２・・・・・・二酸化
シリコン（Ｓ１０２）膜、３・・・・・・アルゴン（Ａ
ｒ）ガスプラズマ、４・・・・・・アルゴンイオン（Ａ
ｒ”）、５・・・・・・非晶質層、６・・−・・ホウ素
イオン（Ｂ＋）、７・・・・−ｐｌ、８・・・・ｐ形シ
リコン基板、９・・・・・・溝。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名（ｃ
）、５− 非晶質層 （ｄ−） 、ｓ −−−Ｂ＋イオ
ンＩｌｌ！！１１１１１１１１−。 （ｅ）
７−Ｆ’“ノ靜２−−−８ｉ、Ｏｚバ夾
Claims (3)
- （１）シリコン基板表面に非晶質層を形成した後に、こ
のシリコン基板に不純物をイオン注入することを特徴と
する不純物導入方法。 - （２）非晶質層の形成を、シリコン基板表面のプラズマ
処理によって行うことを特徴とする特許請求の範囲第１
項記載の不純物導入方法。 - （３）非晶質層の形成に先立って、このシリコン基板上
に垂直状の溝を形成しておくことを特徴とする特許請求
の範囲第１項または第２項に記載の不純物導入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13503987A JPS63299328A (ja) | 1987-05-29 | 1987-05-29 | 不純物導入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13503987A JPS63299328A (ja) | 1987-05-29 | 1987-05-29 | 不純物導入方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299328A true JPS63299328A (ja) | 1988-12-06 |
Family
ID=15142513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13503987A Pending JPS63299328A (ja) | 1987-05-29 | 1987-05-29 | 不純物導入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299328A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5116770A (en) * | 1988-07-14 | 1992-05-26 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating bipolar semiconductor devices |
| US5236851A (en) * | 1988-07-14 | 1993-08-17 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor devices |
| US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
| US5393676A (en) * | 1993-09-22 | 1995-02-28 | Advanced Micro Devices, Inc. | Method of fabricating semiconductor gate electrode with fluorine migration barrier |
| US5464789A (en) * | 1989-06-08 | 1995-11-07 | Kabushiki Kaisha Toshiba | Method of manufacturing a CMOS semiconductor device |
| US5585286A (en) * | 1995-08-31 | 1996-12-17 | Lsi Logic Corporation | Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device |
| US5789310A (en) * | 1996-12-10 | 1998-08-04 | Advanced Micro Devices, Inc. | Method of forming shallow junctions by entrapment of interstitial atoms |
| KR101107766B1 (ko) | 2003-10-09 | 2012-01-20 | 파나소닉 주식회사 | 접합 형성 방법 및 이를 이용하여 형성된 피처리물 |
| US8222128B2 (en) | 2003-02-19 | 2012-07-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
-
1987
- 1987-05-29 JP JP13503987A patent/JPS63299328A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5116770A (en) * | 1988-07-14 | 1992-05-26 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating bipolar semiconductor devices |
| US5236851A (en) * | 1988-07-14 | 1993-08-17 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor devices |
| US5464789A (en) * | 1989-06-08 | 1995-11-07 | Kabushiki Kaisha Toshiba | Method of manufacturing a CMOS semiconductor device |
| US5612245A (en) * | 1989-06-08 | 1997-03-18 | Kabushiki Kaisha Toshiba | Method of manufacturing CMOS device |
| US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
| US5393676A (en) * | 1993-09-22 | 1995-02-28 | Advanced Micro Devices, Inc. | Method of fabricating semiconductor gate electrode with fluorine migration barrier |
| US5585286A (en) * | 1995-08-31 | 1996-12-17 | Lsi Logic Corporation | Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device |
| US5789310A (en) * | 1996-12-10 | 1998-08-04 | Advanced Micro Devices, Inc. | Method of forming shallow junctions by entrapment of interstitial atoms |
| US8222128B2 (en) | 2003-02-19 | 2012-07-17 | Panasonic Corporation | Method for introducing impurities and apparatus for introducing impurities |
| KR101107766B1 (ko) | 2003-10-09 | 2012-01-20 | 파나소닉 주식회사 | 접합 형성 방법 및 이를 이용하여 형성된 피처리물 |
| JP4979234B2 (ja) * | 2003-10-09 | 2012-07-18 | パナソニック株式会社 | 接合の形成方法およびこれを用いて形成された被処理物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6187643B1 (en) | Simplified semiconductor device manufacturing using low energy high tilt angle and high energy post-gate ion implantation (PoGI) | |
| US5344787A (en) | Latid implants for increasing the effective width of transistor elements in a semiconductor device | |
| WO1982003945A1 (en) | Process for manufacturing cmos semiconductor devices | |
| JPH01125935A (ja) | 半導体装置の製造方法 | |
| JPH0231497B2 (ja) | ||
| JPS61237422A (ja) | 半導体装置の製造方法 | |
| JPH10209168A (ja) | 半導体装置の製造方法 | |
| JP2001326352A (ja) | ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品 | |
| GB2227880A (en) | Silicon gate mosfet with a self aligned threshold implant | |
| JPS63299328A (ja) | 不純物導入方法 | |
| JP3869325B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| US6358865B2 (en) | Oxidation of silicon using fluorine implant | |
| KR20030043939A (ko) | 얇은 게이트 산화물 ｍｏｓｆｅｔｓ에서 게이트 유도드레인 리케이지(ｇｉｄｌ) 전류의 감소방법 및 디바이스 | |
| US6245649B1 (en) | Method for forming a retrograde impurity profile | |
| US6911374B2 (en) | Fabrication method for shallow trench isolation region | |
| JPH1126392A (ja) | 半導体装置の製造方法 | |
| JP3063834B2 (ja) | 半導体装置の製造方法 | |
| CN114496760B (zh) | 一种mos晶体管的形成方法 | |
| US5284793A (en) | Method of manufacturing radiation resistant semiconductor device | |
| EP1052685A2 (en) | Integrated circuit device having a fluorine implanted oxide layer | |
| US7361562B2 (en) | Method of manufacturing semiconductor device | |
| JPH08227936A (ja) | 半導体装置及びその製造方法 | |
| JPS62219562A (ja) | 埋込絶縁層型のｓｏｉ素子 | |
| JPS6386565A (ja) | 半導体装置の製造方法 | |
| CN115188664A (zh) | 半导体结构及其制备方法 |