KR101107766B1 - 접합 형성 방법 및 이를 이용하여 형성된 피처리물 - Google Patents

접합 형성 방법 및 이를 이용하여 형성된 피처리물 Download PDF

Info

Publication number
KR101107766B1
KR101107766B1 KR1020067006626A KR20067006626A KR101107766B1 KR 101107766 B1 KR101107766 B1 KR 101107766B1 KR 1020067006626 A KR1020067006626 A KR 1020067006626A KR 20067006626 A KR20067006626 A KR 20067006626A KR 101107766 B1 KR101107766 B1 KR 101107766B1
Authority
KR
South Korea
Prior art keywords
light
wavelength
substrate
less
semiconductor substrate
Prior art date
Application number
KR1020067006626A
Other languages
English (en)
Other versions
KR20060123104A (ko
Inventor
유이치로 사사키
쳉-구오 진
번지 미즈노
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20060123104A publication Critical patent/KR20060123104A/ko
Application granted granted Critical
Publication of KR101107766B1 publication Critical patent/KR101107766B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 과제는 공정이 간단하고 처리율이 높으며, 얇은 접합을 고정밀도로 형성할 수 있는 접합 형성 방법을 제공하는 것이다. 조사하는 전자파의 파장에 대응한 적절한 기판 표면 상태를 형성하고, 이 후에 전자파를 조사하여 불순물을 전기적으로 활성화시켜 불순물 박막 내에서 여기 에너지가 효율적으로 흡수되도록 함으로써 얇은 접합을 효율적으로 형성할 수 있다.
접합, 형성, 피처리물

Description

접합 형성 방법 및 이를 이용하여 형성된 피처리물{JUNCTION FORMING METHOD AND OBJECT TO BE PROCESSED AND FORMED BY USING SAME}
본 발명은 접합 형성 방법 및 이를 이용하여 형성된 피처리물에 관한 것으로, 특히 반도체 기판 상에 전자 소자를 형성하기 위한 접합 형성 방법, 액정 패널 등에 이용되는 절연성 기판 표면에 반도체 박막을 형성한 기판에 전자 소자를 형성하기 위한 접합을 형성하는 방법에 관한 것이다.
예를 들면 반도체 기판에 소자 영역을 형성함에 있어서는 다수의 pn 접합이 이용된다. 또한, 기판 표면에 절연막을 통하여 실리콘 박막을 형성한 SOI(silicon on insulator) 기판은 DRAM 등 각종 반도체 장치에 널리 이용되고 있다. 또한, 기판 표면에 반도체 박막을 형성한 유리 기판은 이 반도체 박막 안에 박막 트랜지스터(TFT)를 포함하는 액정의 구동 회로를 집적화함으로써 액정 패널의 소형화, 고속화를 도모하여 주목받고 있다.
이와 같이 각종 반도체 디바이스를 형성함에 있어서 pn 접합이 이용된다. 이러한 pn 접합 형성 방법으로는 종래 n형 실리콘 기판에 이온 주입으로 붕소 등의 p형 불순물을 도입한 후, 할로겐 램프에 의해 전기적으로 활성화하는 방법이 이용되고 있다.
예를 들면, p형 불순물인 붕소의 도입 방법으로는 이온 주입 외에, 극저 에너지로 효율적으로 입자를 도입할 수 있는 차세대 방법으로서 플라즈마 도핑이 기대되고 있다.
도입된 붕소 이온 등의 이온을 전기적으로 활성화시키는 방법으로는 할로겐 램프광 외에, 크세논 플래쉬 램프광, 전고체 레이저광, 엑시머 레이저광을 조사하는 방법 등이 연구 개발되고 있다.
크세논 플래쉬 램프광, 고체 레이저광, 엑시머 레이저광은 모두 할로겐 램프광보다도 단파장에 강도의 피크를 가지고 있다. 예를 들면, 종래의 텅스텐 할로겐 램프광의 경우에는 1000~1100nm에 강도의 피크를 갖는 것에 비하여, 크세논 플래쉬 램프광은 400~500nm, 엑시머 레이저광은 400nm 이하의 파장에서 피크를 갖는다. 단파장에서 강도의 피크를 갖기 때문에, 실리콘에 효율적으로 광을 흡수시킬 수 있다(Ext. Abstr. of IWJT, pp 23~26, Tokyo, 2002 및 Symposium on VLSI Technology Digest of Technical Papers，pp 53-54, Kyoto, 2003 참조). 이로 인해, 기판 표면의 얇은 부분에서 광의 에너지를 흡수시켜 얇은 활성화층을 형성할 수 있다.
또한, 실리콘 결정과 아몰포스 실리콘의 광의 흡수 계수의 차이를 이용하여 얇은 활성화층을 형성하는 방법도 제안되고 있다. 즉, 375nm 이상의 파장범위에서는 실리콘 결정과 비교하여 아몰포스 실리콘 쪽이 광의 흡수 계수가 크다. 그런 점에서, 예를 들면 광을 조사하기 전의 실리콘 기판 표면에 미리 아몰포스층을 형성해 두고, 그 후에 광을 조사함으로써 아몰포스층에 보다 많은 광의 에너지를 흡수시켜 얇은 활성화층을 형성한다는 것이다. 아몰포스층의 형성은 게르마늄 등을 이 온 주입함으로써 형성되어 있다 (Ext. Abstr. of IWJT, pp 23~26, Tokyo, 2002; Symposium on VLSI Technology Digest of Technical Papers，pp 53-54, Kyoto, 2003; Ext. Abstr. of IWJT, pp 31~34, Tokyo, 2002; Ext. Abstr. of IWJT, pp 27~28, Tokyo, 2002; 2000 International Conference on Ion Implantation Technology Proceedings, 2000, pp. 175~177 참조).
이들 연구 성과에 의해, 375nm 이상, 800nm 이하의 단파장의 광을 조사하여 효율적으로 광의 에너지를 기판에 흡수시켜서 얇은 접합을 형성한 결과가 보고되어 있다(Ext. Abstr. of IWJT, pp 23~26, Tokyo, 2002 및 Symposium on VLSI Technology Digest of Technical Papers，pp 53-54, Kyoto, 2003 참조). 이들 보고에서는 불순물의 도입에 앞서 기판 표면의 프리아몰포스화를 수행하고, 그 후에 불순물의 도입을 하는 것이 일반적이다. 여기에서, 불순물의 도입에는 BF2+나 B+의 이온 주입이, 프리아몰포스화에는 게르마늄이나 실리콘의 이온 주입이 이용되고 있다. 즉, 2회의 이온 주입을 수행할 필요가 있어 공정이 복잡하다는 과제가 있었다. 또한 얇은 접합을 형성하기 위해서는 BF2+이나 B+의 이온 주입은 가속 전압을 몇 백Ⅴ까지 내리지 않으면 안되기 때문에, 빔 전류값이 저하하여 처리율이 낮다는 문제도 있었다. 또한, 2회의 이온 주입 조건의 조합이 다양하다는 점이나, 붕소의 도입과 전기적 활성화의 방법은 각각 개별적으로 연구 개발되는 경우가 많다는 점에서, 조사하는 전자파의 파장에 맞는 적절한 기판 표면의 상태를 파악하는데는 이르지 못하고 있는 실정이다.
실리콘 기판 등의 고체 기체에 불순물을 도입한 후, 전자파를 조사하여 전기적으로 활성화시키는 접합의 형성 방법에 있어서, 불순물의 도입에는 BF2+나 B+의 이온 주입이, 프리아몰포스화에는 게르마늄이나 실리콘의 이온 주입이 이용되고 있지만, 2회의 이온 주입을 행할 필요가 있어 공정이 복잡하다는 과제가 있었다. 또한, 얇은 접합을 형성하기 위해서는 BF2+나 B+의 이온 주입은 가속 전압을 수 백Ⅴ까지 내리지 않으면 안되기 때문에 빔 전류값이 저하하여 처리율이 낮다는 과제도 있었다. 또한, 2회의 이온 주입 조건의 조합이 다양하다는 점 등에서 조사하는 전자파의 파장에 맞는 적절한 기판 표면의 상태를 파악하는데는 이르지 못하였고, 조사하는 전자파에 적응한 기판 표면의 작성 방법도 확립되어 있지 않다는 과제가 있었다.
이러한 상황에서, 공정이 간단하고 종래의 이온 주입에 비해 처리율이 높으며, 조사하는 전자파의 파장에 적응한 적절한 기판 표면의 상태를 만드는 방법이 요구되고 있었다.
본 발명은 상기 실정을 감안하여 이루어진 것으로, 공정이 간단하고 처리율이 높으며 얇은 접합을 고정밀도로 형성할 수 있는 접합 형성 방법을 제공하는 것을 목적으로 한다.
그런 점에서 본 발명의 방법에서는 조사하는 광(전자파)의 파장에 대응한 적절한 기판 표면의 상태를 형성하고, 그 후에 광(전자파)을 조사하여 불순물을 전기적으로 활성화시키는 것이다.
본 발명자들은 플라즈마 도핑에서 조건을 변화시켜 붕소를 실리콘 기판에 도입하는 시료의 작성과, 엘립소메터를 이용한 시료 표면의 광학 특성의 평가를 반복하는 실험으로부터, 플라즈마 조건을 변경함으로써 시료 표면의 광의 흡수 계수, 반사율, 흡수율, 도핑층의 두께 등을 조정할 수 있다는 것을 발견하였다. 또한, 플라즈마 조건과 붕소를 전기적으로 활성화시키기 위하여 조사하는 광에는, 시료가 광을 효율적으로 흡수하여 도입한 불순물을 높은 비율로 전기적으로 활성화할 수 있고, 이 붕소를 포함하는 층이 선택적으로 여기되어 층 내에서 붕소가 양호하게 활성화되도록 하며, 불순물이 실리콘 기판의 깊은 위치까지 확산하는 것을 억제하기 위한 적절한 조합이 있다는 것을 이론적으로도 발견하였다. 본 발명은 이 점에 착안하여 이루어진 것이다.
또는, 본 발명에서는 실리콘의 고체 기체(基體)에 불순물을 도입한 후, 전자파를 조사하여 전기적으로 활성화시키는 접합의 형성 방법에 있어서, 전자파를 조사하기 전에 He 플라즈마를 조사하는 것을 특징으로 한다. He 플라즈마를 조사함으로써 375nm 이상, 800nm 이하의 광에 대한 실리콘 기판 표면의 광의 흡수율이 대폭 향상하기 때문이다. He 플라즈마 대신 Ar 플라즈마를 사용해도 무방하다. 또는, He이나 Ar으로 희석한 불순물이 될 원소를 포함하는 플라즈마도 동일한 효과를 얻을 수 있다.
즉, 본 발명의 접합 형성 방법은 반도체 기판 표면에 상기 반도체 기판 내에서 전기적으로 활성이 되는 원소를 포함하는 박막을 형성하는 공정과, 상기 박막을 선택적으로 여기하여 상기 박막 내에서 상기 원소를 활성화하도록 상기 반도체 기판에 375nm 이상의 파장에 강도의 피크를 갖는 광을 조사하는 공정을 포함한다.
여기에서의 광은 전자파를 포함한 넓은 의미의 광을 포함하는 것으로 한다. 선택적으로 여기하기 위한 에너지로는 레이저와 같이 협대역인 것이 아닌, 또한 직진성을 갖지 않는 광을 이용하는 것이 바람직하다. 이와 같이 함으로써 상기 박막이 갖는 넓은 범위의 파장에 대한 높은 광의 흡수율을 유효하게 활용할 수 있기 때문이다. 이에 비하여, 레이저와 같이 협대역인 것으로는 상기 박막이 갖는 특정한 파장에 대한 높은 흡수율 밖에 이용할 수 없다.
또한, 레이저는 일반적으로 그 출력의 한계 때문에 작은 면적에 밖에 조사할 수 없다. 그 때문에, 예를 들면 1cm×1cm 이상과 같은 비교적 큰 면적에 조사하여 제품을 처리하고자 하는 경우에는 스캔하는 등의 방법이 취해진다. 이로 인해, 처리율이 제한된다고 하는 제조상의 단점에도 대응이 필요하게 된다. 이에 비하여, 할로겐 램프나 크세논 램프에서는 넓은 범위의 파장으로 이루어지는 광을 대면적에 한번에 조사할 수 있으므로 상기와 같은 과제가 없어 바람직하다.
또한, 이 반도체 기판 내에서 전기적으로 활성이 되는 원소를 포함하는 박막은 보통 상기 반도체 기판을 플라즈마 도핑에 의해 개질하여 형성하거나, 혹은 상기 반도체 기판을 플라즈마 도핑에 의해 개질함과 동시에 상기 반도체 기판 내에서 전기적으로 활성이 되는 원소를 도핑하여 형성하거나, 또는 플라즈마 도핑에 의해 상기 반도체 기판의 표면에 퇴적물을 퇴적시켜 형성하는 것을 포함한다.
예를 들면, 상기 반도체 기판 내에서 전기적으로 활성이 되는 원소를 포함하는 박막은 플라즈마 조사에 의해 반도체 기판의 표면을 아몰포스화한 후에 형성되도록 할 수도 있고, 반도체 기판 내에서 전기적으로 활성이 되는 원소를 반도체 기판에 도입한 후에 플라즈마 조사에 의해 반도체 기판의 표면을 아몰포스화하여 상기 반도체 기판 내에서 전기적으로 활성이 되는 원소를 포함하는 박막을 형성하도록 할 수도 있다.
또한, 본 발명의 접합 형성 방법에 있어서 상기 광을 조사하는 공정은 상기 박막의 광의 흡수율이, 파장을 λ(nm)라 하고 흡수율을 A(％)로 하여, 파장이 375nm 이상이고 500nm 미만일 때에는 A>7E32λ-12.316, 파장이 500nm 이상이고 600nm 미만일 때에는 A>2E19λ-7.278, 파장이 600nm 이상이고 700nm 미만일 때에는 A>4E14λ-5.5849, 파장이 700nm 이상이고 800nm 미만일 때에는 A>2E12λ-4.7773 중 적어도 하나를 만족시키는 것을 포함한다.
또한, 본 발명의 접합 형성 방법은 상기 박막의 광의 흡수 계수가, 파장을 λ(nm)라 하고 흡수 계수를 α(cm-1)로 하여, 파장이 375nm 이상이고 500mm 미만일 때에는 α>1E38λ-12.505, 파장이 500nm 이상이고 600nm 미만일 때에는 α>1E24λ-7.2684, 파장이 600nm 이상이고 700nm 미만일 때에는 α>2El9λ-5.5873, 파장이 700nm 이상이고 800nm 미만일 때에는 α>1E17λ-4.7782 중 적어도 하나를 만족시키는 것을 특징으로 한다.
이들 방법에서는 여러 실험 결과로부터, 조사하는 파장에 따라 흡수율을 산출하도록 하고 있기 때문에, 효율적으로 어닐을 수행할 수 있다.
또한, 본 발명의 접합 형성 방법은 상기 반도체 기판이 n형 실리콘 기판이며, 상기 불순물이 상기 실리콘 기판 표면에 도입된 붕소인 것을 포함한다.
또한, 본 발명의 접합 형성 방법은 n-Si(100) 기판 및 몇 도 기울인 면을 보유하는 n-Si(100) 기판에 플라즈마 도핑에 의해 붕소를 불순물로서 도입하는 공정과, 상기 붕소가 도입된 n-Si(100) 기판에 375nm 이상 800nm 이하의 레이저광을 조사하여 전기적으로 활성화시키는 공정을 포함하는 접합 형성 방법에 있어서, 상기 붕소가 도입된 층의 375nm 이상, 800nm 이하의 광에 대한 광의 흡수율이 A>1E19λ-6.833인 것을 포함한다.
또한, 본 발명의 접합 형성 방법은 n-Si(100) 기판 및 몇 도 기울인 면을 보유하는 n-Si(100) 기판에 플라즈마 도핑에 의해 붕소를 불순물로서 도입하는 공정과, 상기 붕소가 도입된 n-Si(100) 기판에 375nm 이상 800nm 이하의 레이저광을 조사하여 전기적으로 활성화시키는 공정을 포함하는 접합 형성 방법에 있어서, 상기 붕소가 도입된 층의 375nm 이상, 800nm 이하의 광에 대한 광의 흡수율이 α>1E24λ-7.1693인 것을 포함한다.
또한, 본 발명의 접합 형성 방법은 상기 불순물 도입 공정이 He로 희석한 붕소를 포함하는 플라즈마를 n-Si(100) 기판 및 몇 도 기울인 면을 보유하는 n-Si(100) 기판에 조사하여 플라즈마 도핑하는 것을 포함한다.
또한, 본 발명의 접합 형성 방법에 있어서 상기 광의 흡수 계수는 공기, 박막(붕소를 도입한 층), 실리콘 기판의 3층 구조에 있어서 입사각 70도로 하여 엘립소메터로 측정하는 것을 포함한다.
또한, 본 발명의 접합 형성 방법은 상기 광의 흡수율이 공기, 박막(붕소를 도입한 층), 실리콘 기판의 3층 구조에서 입사각 70도로 하여 엘립소메터로 광의 흡수 계수와 붕소를 도입한 층의 두께를 측정한 후, 붕소를 도입한 층의 두께를 D(cm)로 하여, A=100×(1-exp(-α·D))를 이용하여 산출하는 것을 포함한다.
또한, 본 발명에서는 전자파를 조사하기 전에 He 플라즈마, Ar 플라즈마, He를 포함하는 플라즈마, Ar를 포함하는 플라즈마를 고체 기체(基體)에 조사하는 공정과 불순물이 될 입자를 포함하는 플라즈마를 고체 기체에 조사하여 플라즈마 도핑하는 공정을 조합한 공정을 거치는 것을 특징으로 한다. 예를 들면, He 플라즈마를 실리콘 기판에 조사한 후에 붕소를 포함하는 플라즈마로 플라즈마 도핑을 하는 것도 바람직하다. 또한, 붕소를 포함하는 플라즈마로 플라즈마 도핑한 후에 He 플라즈마를 실리콘 기판에 조사할 수도 있다.
본 발명에 따르면, 광의 흡수 계수는 공기, 붕소를 도입한 층, 실리콘 기판의 3층 구조에서 입사각 70도로 하여 엘립소메터로 측정하여 검사할 수 있다. 또한, 광의 흡수율은 공기, 붕소를 도입한 층, 실리콘 기판의 3층 구조에서 입사각 70도로 하여 엘립소메터로 광의 흡수 계수와 붕소를 도입한 층의 두께를 측정한 후, 붕소를 도입한 층의 두께를 D(cm)로 하여, A=100×(1-exp(-α·D))를 이용하여 산출할 수 있다.
이 흡수율을 만족시켜 효율적으로 붕소가 활성화되도록 하고 있기 때문에, 얇은 접합을 효율적으로 형성할 수 있다.
또한, n-Si(100) 기판을 SOI 기판, 비틀림 실리콘 기판, 유리 기판 상에 형성된 반도체 박막으로 치환하여도 유효하다.
또한, 상기 접합 형성 방법을 이용하여 제조한 반도체 장치 혹은 이를 이용하여 형성한 액정 기판 등의 전자 소자도 유효하다.
또한, 본 발명에서는 상기 접합 형성 방법에 있어서, 기판의 광학적 특성은 엘립소메트리, XPS를 이용할 수도 있다.
또한, 본 발명에서는 상기 접합 형성 방법에 있어서, 상기 플라즈마 도핑 공정은 플라즈마에 인가하는 전원 전압, 플라즈마의 조성, 도펀트 물질을 포함하는 플라즈마 조사 시간과 도펀트 물질을 포함하지 않는 플라즈마 조사 시간의 비 중 적어도 하나를 제어하는 공정을 포함한다.
이 방법에 의해, 효율적인 제어가 가능해진다. 여기에서 플라즈마의 조성이라 함은 도펀트가 되는 불순물 물질과 그 외의 물질의 혼합비, 진공도, 그 외의 물질 간의 혼합비 등을 조정하여 제어된다.
또한, 본 발명에서는 상기 기판의 제조 방법에 있어서, 플라즈마 도핑 공정은 불순물 물질, 이들에 대한 혼합 물질로서의 불활성 물질, 반응성 물질의 혼합비를 변화시킴으로써, 불순물이 도입된 영역의 광학적 특성을 제어하는 공정을 포함한다. 여기에서는 불순물 물질로서의 비소, 인, 붕소, 알루미늄, 안티몬, 인듐 등의 물질, 이들에 대한 혼합 물질로서의 헬륨, 아르곤, 크세논, 질소 등의 불활성 물질, 산소, 실란, 디실란 등의 반응성 물질의 혼합비를 변화시킴으로써 광학적 특성을 제어한다.
또한, 본 발명의 접합 형성 방법은 상기 플라즈마 도핑 공정이 상기 어닐 공정에 있어서, 상기 불순물이 도입된 영역에 포함되는 불순물의 전기적 활성화를 촉진함과 동시에, 상기 기판으로의 에너지 흡수를 제어할 수 있도록 상기 불순물이 도입된 영역의 광학 정수를 설정하는 것을 포함한다.
이 방법에 의해, 기판 온도를 상승시키는 일 없이 선택적으로 효율적으로 어닐을 실현할 수 있다.
또한, 여기에서 어닐에 조사하는 에너지는 광 에너지뿐만 아니라, 넓은 의미에서의 전자파를 포함한다. 광원으로는 크레논 플래쉬 램프 등의 할로겐 램프광뿐만 아니라, 백색광, 전(全)고체 레이저광, 엑시머 레이저광 등을 조사하는 방법도 적용 가능하다.
크세논 플래쉬 램프광, 고체 레이저광, 엑시머 레이저광은 모두 할로겐 램프광보다도 단파장에 강도의 피크를 가지고 있다. 예를 들면, 종래의 텅스텐 할로겐 램프광의 경우에는 1000~1100nm에 강도의 피크를 갖는 것에 비해, 크세논 플래쉬 램프광은 400~500nm, 엑시머 레이저광은 400nm 이하의 파장에서 피크를 갖는다. 단파장에서 강도의 피크를 갖기 때문에, 실리콘에 효율적으로 광을 흡수시킬 수 있다(Ext. Abstr. of IWJT, pp 23~26, Tokyo, 2002 및 Symposium on VLSI Technology Digest of Technical Papers，pp 53-54, Kyoto, 2003 참조). 이로 인해, 기판 표면의 얇은 부분에서 광의 에너지를 흡수시켜 얇은 활성화층을 형성할 수 있다.
단, 불순물을 도입하는 공정이라 함은 이하 실시예에서 구체적으로 설명하는 바와 같이, 단순히 불순물을 도입하는 것이 아니라, 이어서 실시되는 광조사를 중심으로 하는 어닐 공정에 있어서 효율적으로 에너지가 흡수되도록 불순물 물질, 희석 가스, 질소 등의 불활성 물질, 산소, 실란, 디실란 등의 반응성 물질을 조합시켜 동시에, 혹은 순서대로 공급하여 어닐 공정에 최적인 광학적 특성을 형성한다. 본 발명에서의 「불순물 도입 공정」은 상기 일련의 공정을 가리킨다.
또한, 이 발명에 있어서 광을 조사하는 공정은 전자파를 조사하는 공정으로 치환할 수도 있으며, 전자파 성분의 추가에 의해 보다 유효하게 박막 내에서의 선택적인 어닐을 실현할 수 있다.
이상 설명해 온 바와 같이, 본 발명에서는 기판 표면의 상태를 붕소 등의 불순물의 활성화에 적합하도록 파장에 기초하는 이론값에 따라 두께, 불순물 농도 등을 조정하고 있기 때문에, 효율적으로 어닐이 이루어진다. 즉, 그 불순물이 존재하는 영역에서 효율적으로 활성화되도록 구성되기 때문에, 반도체 박막 내 혹은 반도체 박막에 접한 불순물 원소가 반도체막 중으로 효율적으로 확산하여 전기적인 활성화를 도모할 수 있어 얕은 위치에서 효율적으로 접합을 형성할 수 있다.
따라서, 공정이 간단하고 처리율이 높으며, 조사하는 전자파의 파장에 대응한 적절한 기판 표면의 상태를 만든 후에 전자파를 조사하여 불순물을 전기적으로 활성화시키는 접합의 형성 방법을 제공하는 것이 가능해진다.
도 1은 본 발명의 실시예의 기판을 도시한 도면.
도 2는 본 발명의 실시예의 기판을 형성하기 위한 도핑 장치를 도시한 도면.
도 3은 본 발명의 실시예의 도핑층의 광학 특성과 조사하는 광의 강도 분포의 조합예를 도시한 도면.
도 4는 본 발명의 실시예와 비교예의 도핑층의 광학 특성을 도시한 도면.
(도면의 주요 부분에 대한 부호의 설명)
100 반도체 기판 110 불순물 박막
200 진공 챔버 210 진공 펌프
230 진공계 240 플라즈마원
250 전원 260 기판 홀더
270 전원 280 도펀트 물질을 공급하는 라인
290 그 밖의 물질(1)을 공급하는 라인
200 그 밖의 물질(2)을 공급하는 라인
310 플라즈마 400 광원
410 측광기
다음으로, 본 발명의 실시예에 대하여 설명한다.
여기에서는, 불순물이 도입된 박막을 갖는 기판의 상태를 광학적 측정에 의해 검지함으로써 활성화에 최적인 상태로 할 수 있다. 이것은 단순히 불순물 그 자 체의 광학적 측정 뿐만 아니라, 박막 자체의 결정 상태, 도입시의 에너지에 의한 손실 등의 박막 결정 상태의 물리적 변화, 산화층, 질화층의 생성 등 박막의 화학적 변화를 포함한 "복합적인 층"의 상태로서, 광학적으로 측정하는 것을 의미한다.
(실시예 1)
본 실시예 1에서는 기판의 기본 구성을 설명한다. 도 1에 나타내는 바와 같이, n-Si(100) 기판(100) 상에, 기판 내에서 전기적으로 활성화됨으로써 캐리어가 될 수 있는 불순물 원자를 주성분으로 하는 불순물 박막(110)이 형성되어 있다.
즉, 불순물 박막(110)은 아몰퍼스 박막으로 구성되고, 다량의 격자 결함을 포함하는 것으로 되어 있다.
이 상태는 예를 들면 반도체 기판에 대하여, 격자의 결합 에너지보다도 충분히 높은 에너지(수 10eV 이상)의 입자를 이용하여 불순물 도입을 수행함으로써 얻을 수 있다. 반도체 박막에 불순물 도입을 수행할 때, 격자의 결합 에너지보다도 충분히 높은 에너지(수 10eV 이상)의 입자를 이용하는 경우에는 반도체 기판 혹은 반도체 기판 상에 형성된 반도체 박막을 형성하는 결정 혹은 비결정 물질을 구성하는 격자에 대한 격자 결함의 형성에 의해, 혹은 불순물 물질 자체에 의해 반도체 박막의 물성이 변화되어, 본래의 반도체 기판 혹은 반도체 박막과는 다른 물성을 갖는 불순물 박막(110)이 형성된다. 또한, 여기에서는 반도체 기판(100) 자체에 격자 결함이 도입되어 본래의 물성으로부터 변화된 상태로 되어 있다.
먼저, 본 실시예에서 이용되는 플라즈마 CVD 장치를 겸한 플라즈마 도핑 장 치에 대하여 설명한다. 본 실시예에서 이용되는 도핑 장치는 도 2에 나타내는 바와 같이, 반도체 기판(100)에 대하여 불순물을 도입하여 불순물 박막(110)을 형성하는 것이다.
여기에서는 후술하는 바와 같이 표면에 불순물이 도입된 불순물 박막(110)이 형성된 반도체 기판(100)의 광학적 특성을 측정하는 측정 수단으로서의 광원(400) 및 측광기(410)와, 이 측정 수단에 의해 얻어진 광학적 특성에 기초하여 도핑 조건을 제어하는 제어 수단을 구비하고, 최적인 표면 상태를 얻을 수 있도록 도핑 조건을 피드백 제어하는 것이다.
즉, 이 플라즈마 도핑 장치는 진공 챔버(200)와, 이 진공 챔버(200) 내에 플라즈마를 발생하는 플라즈마원(240)을 구비하고, 기판 홀더(260)에 재치된, 피처리 기체로서의 반도체 기판(100)의 표면에 플라즈마 도핑을 수행하는 것이다.
그리고, 이 진공 챔버(200)에는 진공 펌프(210)가 접속되고, 진공 측정을 위한 진공계(230)가 설치되어 있으며, 플라즈마원(240)에는 전원(250)이 접속되어 있다. 또한, 기판 홀더(260)에는 독자적인 전기적 포텐셜을 인가하기 위한 전원(270)이 상술한 전원과는 별도로 접속되어 있다.
또한, 진공 챔버(200)에는 이들 가스를 도입하기 위한 가스 도입 기구가 설치되어 있다. 이 가스 도입 기구는 도펀트 물질로서의 제 1 물질을 공급하는 제 1 라인(280), 그 외의 물질인 제 2 물질을 공급하는 제 2 라인(290)(이 경우에는 He), 그 외의 제 3 물질을 공급하는 제 3 라인(300)(이 경우에는 Ar)으로 구성된다.
또한, 필요에 따라 측광기(410)로 측정한 광학적 특성을 연산하는 계산기(320)와, 이 연산 결과에 기초하여 제어 조건을 결정하는 제어 회로(340)와, 제어 회로(340)의 출력에 기초하여 플라즈마 도핑 장치의 도핑 조건을 피드백 제어하는 제어기(350)를 구비한 제어 장치를 구비하도록 형성할 수도 있다.
먼저, 진공 챔버를 소정의 압력으로 조정하고, 통상의 방법으로 가스를 공급함으로써 플라즈마를 생성하고 도핑을 수행한다.
여기에서는, 도핑원으로서 가스를 이용하는 경우에 대하여 설명한다.
먼저, 진공 챔버(200)에 제 1 물질로서의 도펀트 물질을 공급한다. 여기에서는 도펀트 물질과 이와는 서로 다른 그 외의 물질을 캐리어 가스로서 또는 특정의 기능을 보유하는 재료로서 도입한다. 본 실시예에서는 도펀트 물질과는 서로 다른 성질의 가스, 예를 들면 희석 가스 등으로서(질량이 서로 다른), 전기적으로는 실리콘 내에서 활성이 되지 않는 물질을 선택하였다. 예를 들면, He나 Ar이다. 이것을 그 외의 제 2 물질로서 He를, 그 외의 제 3 물질로서 Ar를 선택하였다. 그리고, 상술한 제 1 내지 제 3 라인(280, 290, 300)으로 구성되는 가스 도입 라인으로부터 가스를 도입하여, 진공 챔버(200) 내의 고체 기체(100) 표면에서 플라즈마(310)를 발생시킨다.
이 플라즈마(310)와 반도체 기판(100) 표면의 전기적 포텐셜 차에 의해 플라즈마 중의 하전 입자가 끌어 당겨져 불순물 도핑이 수행된다. 동시에 플라즈마 중의 전기적 중성 물질은 이 고체 기체(100) 표면 부근에 부착 혹은 흡장된다. 여기에서는 표면의 상태는 하지인 반도체 기판(100)의 상태 및 플라즈마가 갖는 에너지 에 의해 결정되며, 부착 상태여도 흡장되어 있어도 상관없다. 여기에서는 반도체 기판(100)에 흡장됨과 동시에 아몰포스의 불순물 박막으로서 반도체 기판(100)의 표면에 부착한다.
이 불순물 도핑 공정에 의해, 상기 실시예에서 설명한 불순물 도입층(110)이 반도체 기판(100) 표면에 형성된다. 바람직하게는, 이 불순물 도입층의 물성을 측정하기 위하여 진공 챔버(200)에는 광원(400)과 측광기(410)가 배설되어 있다. 그리고, 측광기(130)에서 측정한 광학적 특성을 계산기(320)로 연산하여 이 연산 결과를 제어 회로(340)에 보내고, 피드백 정보로서 제어기(350)에 데이터를 보냄으로써 플라즈마 도핑 장치는 플라즈마 조건을 조정하여 불순물 도입층의 물성을 제어한다.
여기에서 조정되는 플라즈마 조건으로는 플라즈마에 인가하는 전원 전압, 혹은 전압 인가 시간 및 인가 타이밍, 도펀트 물질과 그 외의 물질의 혼합비, 진공도, 그 외의 물질 간의 혼합비, 도펀트 물질을 포함하는 플라즈마 조사 시간과 도펀트 물질을 포함하지 않는 플라즈마 조사 시간대의 비 등이고, 이들 파라미터를 변화시켜 불순물 도입층의 물성을 제어한다.
반도체 기판(100)에 대하여 충분히 낮은 전기적 포텐셜차, 예를 들면 20eV로 도핑을 수행함으로써, 반도체 기판(100)의 표면에 불순물 박막층이 형성된다.
한편, 반도체 기판(100)에 대하여 충분히 높은 전기적 포텐셜차, 예를 들면 200eV로 도핑을 수행함으로써, 불순물을 대량으로 포함하는 플라즈마가 직접 반도체 박막에 접하고 있을 때에는 충분히 높은 에너지를 띤 이온이 반도체 박막 표면 에 침입하여, 반도체 기판(100)의 표면에 분순물 도입층인 불순물 박막(110)이 형성된다. 또한, 캐리어 가스를 사용하고 있는 경우에는 캐리어 가스의 플라즈마 중의 이온도 반도체 박막 표면에 침입하여, 결정을 파괴하면서 불순물을 혼입시켜 아몰포스 반도체층과 붕소층의 혼합층이 형성된다. 그 후, 혼합층 표면에서 불순물, 예를 들면 붕소의 농도가 혼합층 내에서 포함할 수 있는 포화량을 넘으면 아몰퍼스의 붕소 박막(불순물 박막)이 형성된다.
도 3은 본 발명의 실시예의 일예로서, 조사하는 광이 갖는 광의 강도 분포와 조사되는 기판이 갖는 광의 흡수 계수의 분포를 나타낸 것이다. 조사하는 광은 크세논 플래쉬 램프광을 나타내었다. 이 크세논 플래쉬 램프광은 곡선(a)으로 나타내는 바와 같이, 470nm 부근의 파장에 강도의 피크를 가지고 있다. 여기에서는 375nm 이상 800nm 이하의 파장에 강도의 피크를 갖는 광으로서 예시하였다.
도면 중의 PD-1로 나타낸 곡선은 n-Si(100) 기판에 붕소를 플라즈마 도핑한 후의 광의 흡수 계수이다. PD-1에 있어서의 붕소의 도입은 He로 희석한 붕소를 포함하는 플라즈마를 n-Si(100) 기판에 조사하여 플라즈마 도핑한 것이다. 도핑 시간은 60초이다. 7초나 30초 도핑에서도 같은 결과를 얻고 있다. PD-1의 붕소를 도입한 층의 광의 흡수 계수는 파장을 λ(nm)라 하고 흡수 계수를 α(cm-1)이라 하면, 파장이 375nm 이상이고 500nm 미만일 때에는 α>1E38λ-12.505, 파장이 500nm 이상이고 600nm 미만일 때에는 α>1E24λ-7.2684, 파장이 600nm 이상이고 700nm 미만일 때에 는 α>2El9λ-5.5873, 파장이 700nm 이상이고 800nm 미만일 때에는 α>1E17λ-4.7782 였다. 도 3에서 알 수 있듯이 n-Si(100) 기판에 비해 PD-1의 플라즈마 도핑 후의 것이 크세논 플래쉬 램프광에 대한 광의 흡수 계수가 높음을 알 수 있다.
도면 중의 PD-2로 나타내는 곡선은 PD-1과는 다른 조건으로 플라즈마 도핑했을 때의 광의 흡수 계수이다. 도핑 시간은 30초이다. PD-2는 n-Si(100) 기판이나 PD-1과 비교하여 흡수 계수는 더욱 높은 값이었다.
도 4는 본 발명의 실시예의 일예로서, 조사하는 광이 레이저인 경우에 조사되는 기판이 가져야 할 광의 흡수 계수의 분포를 나타낸 것이다. 조사하는 광이 레이저와 같이 단일한 파장으로 이루어지는 경우에는 파장에 대하여 강도 분포를 갖는 광과 비교하여, 도핑층과 n-Si(100) 기판의 광의 흡수 계수의 차를 보다 크게 해 두는 것이 필요하다. PD-3은 도핑 조건을 조정하여 500~550nm 파장의 레이저에 적응하도록 작성한 도핑층의 광의 흡수 계수의 곡선이다. 이 곡선보다도 흡수 계수가 작은 경우에는 레이저 어닐 후의 붕소는 깊이까지 확산하였다. 즉, 붕소를 도입한 층의 375nm 이상, 800nm 이하의 광에 대한 광의 흡수 계수가 α>1E24λ-7.1693인 경우에만 붕소의 깊이 분포를 크게 움직이지 않고 전기적으로 활성화시킬 수 있었다. 도면 중의 PD-3으로 나타낸 곡선보다도 흡수 계수가 작은 경우에는 표면의 도핑층에서 레이저의 에너지를 충분히 흡수할 수 없어, 도핑층 아래의 실리콘 기판에서 에너지를 흡수하는 비율이 높았기 때문으로 생각된다.
표 1을 이용하여, 실시예의 붕소의 확산 깊이를 설명한다. 붕소의 확산 깊이 는 붕소 농도가 1E18cm-3이 되는 깊이로 하고, Xj로 표기하기로 한다. 그리고, 도핑 후의 Xj와 광을 조사한 후의 Xj의 차를 ΔXj라 한다. 실시예 A는 PD-1의 플라즈마 도핑과, 375nm 이상 800nm 이하의 파장에 강도의 피크를 갖는 동시에, 파장에 대하여 강도 분포를 갖는 광을 조사한 공정의 조합이다. 이 때, ΔXj는 수 nm부터 4nm 이하이다. 이 때의 ΔXj의 평균값을 1이라 하고 다른 샘플의 ΔXj를 규격화하여 설명한다. 실시예 B는 PD-3의 플라즈마 도핑과, 375nm 이상 800nm 이하의 레이저광을 조사한 공정의 조합이다. 이 때의 ΔXj는 실시예 A와 동등하며, 그 비는 0.9이다.
실시예 A 실시예 B 비교예
ΔXj의 비 1.0 0.9 10
상기와 같이 플라즈마 도핑을 함으로써 n-Si(100)와 비교하여 광의 흡수 계수가 높은 도핑층을 하나의 공정으로 간단하게 만들 수 있다. 또한, 도핑층의 광학 특성과 조사하는 광을 적절하게 선택함으로써, Xj를 거의 변화시키지 않고 붕소를 전기적으로 활성화할 수 있어 고성능의 얇은 접합을 형성할 수 있다. 여기에서, 플라즈마 도핑 조건을 변경함으로써 도핑층의 광학 특성을 용이하게 조정할 수 있다.
다음으로 비교예에 대하여 설명한다.
표 1을 이용하여 실시예와 비교예의 붕소의 확산 깊이의 차이를 설명한다. 플라즈마 도핑으로 붕소를 도입한 후의 도핑층의 광의 흡수 계수가 PD-1인 샘플에 375nm 이상 800nm 이하의 파장에 강도의 피크를 갖는 레이저를 조사하였다. 즉, 비교예는 PD-1의 플라즈마 도핑과 375nm 이상 800nm 이하의 파장에 강도의 피크를 갖는 레이저의 조합이다. PD-1의 플라즈마 도핑한 시료에서는 PD층에서 흡수하는 광의 에너지는 PD-2와 비교하여 1등급 정도 작다. 따라서, PD층보다 깊은 기판에서, 여기에서는 예를 들면 n-Si(100)에서 광을 흡수하는 비율이 높아진다. n-Si(100)는 광의 흡수 계수가 작기 때문에, 깊은 범위까지 광의 에너지가 닿게 된다. 즉, 붕소는 깊이까지 확산하게 된다. 그런 점에서, ΔXj를 비교하면, 실시예 A가 1인 것에 대하여 비교예가 10 정도가 된다. 즉, 비교예는 실시예에 비해 붕소가 1등급 더 깊이 확산하게 되어 목적으로 하는 얇은 접합의 형성이 불가능하다는 것은 명백하다.
또한, 상기 실시예에서는 n-Si(100) 기판에 붕소 확산층을 형성함으로써 얇은 pn 접합을 형성하는 방법에 대하여 설명하였으나, n-Si(100) 기판에 한정되는 것이 아니라 몇 도 기울인 것이어도 무방하며, 또한 불순물에 대해서도 도전형에 대해서도 변경 가능하다는 것은 말할 것도 없다. 또한, 화합물 반도체에 있어서의 접합의 형성에 있어서도 온도 상승을 억제하면서 실현 가능하기 때문에, 접합 레벨의 어긋남을 저감하여 신뢰성이 높은 pn 접합을 실현하는 것이 가능하게 된다.
본 발명을 상세하게 또한 특정한 실시예을 참조해서 설명하였지만, 본 발명의 정신과 범위를 벗어나지 않는 한 다양한 변경이나 수정을 가할 수 있다는 것은 당업자에 있어서 자명한 일이다.
본 출원은 2003년 10월 9일 출원한 일본 특허출원 제 2003-350368호에 기초하는 것으로서, 그 내용은 여기에 참조로서 포함된다.
이상 설명한 바와 같이, 본 발명에 따르면 조사하는 전자파의 파장에 대응한 적절한 기판 표면의 상태를 만든 후에 전자파를 조사하여 불순물을 전기적으로 활성화시키도록 하고 있기 때문에, 공정이 간단하고 처리율이 높으며, 얇은 접합을 용이하게 형성할 수 있어 미세한 반도체 집적 회로의 형성에 유효하다.

Claims (16)

  1. 헬륨(He)을 포함하는 플라즈마를 조사함으로써 반도체 기판의 얇은 영역에 아몰포스층을 형성하는 공정;
    상기 반도체 기판의 상기 얇은 영역에 플라즈마를 조사함으로써 붕소를 도입하는 공정; 및
    상기 얇은 영역이 선택적으로 여기되어 상기 붕소로 전기적으로 활성화된 얇은 접합이 형성되도록 상기 반도체 기판에 375nm 이상의 파장에서 강도의 피크를 갖는 광을 조사하는 공정을 포함하는 것을 특징으로 하는 얇은 접합 형성 방법.
  2. 제1항에 있어서,
    상기 광을 조사하는 공정은 상기 얇은 영역에 형성된 층의 광의 흡수율이, 파장을 λ(nm)라 하고 흡수율을 A(％)로 하여 파장이 375nm 이상이고 500nm 미만일 때에는 A>7E32λ-12.316, 파장이 500nm 이상이고 600nm 미만일 때에는 A>2E19λ-7.278, 파장이 600nm 이상이고 700nm 미만일 때에는 A>4E14λ-5.5849, 파장이 700nm 이상이고 800nm 미만일 때에는 A>2E12λ-4.7773 중 적어도 하나를 만족시키는 공정인 것을 특징으로 하는 얇은 접합 형성 방법.
  3. 제1항에 있어서,
    상기 광을 조사하는 공정은 상기 얇은 영역에 형성된 층의 광의 흡수 계수가, 파장을 λ(nm)라 하고 흡수 계수를 α(cm-1)로 하여 파장이 375nm 이상이고 500mm 미만일 때에는 α>1E38λ-12.505, 파장이 500nm 이상이고 600nm 미만일 때에는 α>1E24λ-7.2684, 파장이 600nm 이상이고 700nm 미만일 때에는 α>2El9λ-5.5873, 파장이 700nm 이상이고 800nm 미만일 때에는 α>1E17λ-4.7782 중 적어도 하나를 만족시키는 공정인 것을 특징으로 하는 얇은 접합 형성 방법.
  4. 삭제
  5. 제1항에 있어서,
    375nm 이상 800nm 이하의 파장에 강도의 피크를 갖는 광이 크세논 플래쉬 램프광인 것을 특징으로 하는 얇은 접합 형성 방법.
  6. 제1항에 있어서,
    375nm 이상 800nm 이하의 파장에 강도의 피크를 갖는 광이 레이저광인 것을 특징으로 하는 얇은 접합 형성 방법.
  7. 삭제
  8. 삭제
  9. 제3항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 광의 흡수 계수는 공기, 상기 얇은 영역에 형성된 층, 상기 반도체 기판의 3층 구조에 있어서 입사각 70도로 하여 엘립소메터로 측정하는 것을 특징으로 하는 얇은 접합 형성 방법.
  10. 제2항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 광의 흡수율은 공기, 상기 얇은 영역에 형성된 층, 상기 반도체 기판의 3층 구조에서 입사각 70도로 하여 엘립소메터로 광의 흡수 계수와 붕소를 도입한 층의 두께를 측정한 후, 붕소를 도입한 층의 두께를 D(cm)로 하여, A=100×(1-exp(-α·D))를 이용하여 산출하는 것을 특징으로 하는 얇은 접합 형성 방법.
  11. 삭제
  12. 삭제
  13. 제1항 내지 제3항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 반도체 기판은 표면에 실리콘 박막을 형성한 SOI 기판인 것을 특징으로 하는 얇은 접합 형성 방법.
  14. 제1항 내지 제3항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 반도체 기판은 표면에 실리콘 박막을 형성한 비틀림 실리콘 기판인 것을 특징으로 하는 얇은 접합 형성 방법.
  15. 제1항 내지 제3항, 제5항, 및 제6항 중 어느 한 항에 있어서,
    상기 반도체 기판은 표면에 폴리실리콘 박막을 형성한 유리 기판인 것을 특징으로 하는 얇은 접합 형성 방법.
  16. 삭제
KR1020067006626A 2003-10-09 2004-10-08 접합 형성 방법 및 이를 이용하여 형성된 피처리물 KR101107766B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00350368 2003-10-09
JP2003350368 2003-10-09
PCT/JP2004/015308 WO2005036626A1 (ja) 2003-10-09 2004-10-08 接合の形成方法およびこれを用いて形成された被処理物

Publications (2)

Publication Number Publication Date
KR20060123104A KR20060123104A (ko) 2006-12-01
KR101107766B1 true KR101107766B1 (ko) 2012-01-20

Family

ID=34431045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067006626A KR101107766B1 (ko) 2003-10-09 2004-10-08 접합 형성 방법 및 이를 이용하여 형성된 피처리물

Country Status (7)

Country Link
US (3) US7981779B2 (ko)
EP (1) EP1672683A4 (ko)
JP (1) JP4979234B2 (ko)
KR (1) KR101107766B1 (ko)
CN (2) CN101436534B (ko)
TW (1) TW200520063A (ko)
WO (1) WO2005036626A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005322893A (ja) * 2004-04-05 2005-11-17 Toshiba Corp 不純物添加方法及び半導体装置の製造方法
CN101151711A (zh) * 2005-03-31 2008-03-26 松下电器产业株式会社 等离子体掺杂方法和设备
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
US8410712B2 (en) * 2008-07-09 2013-04-02 Ncc Nano, Llc Method and apparatus for curing thin films on low-temperature substrates at high speeds
JP5457045B2 (ja) 2009-02-12 2014-04-02 パナソニック株式会社 半導体装置及びその製造方法
JP2013051221A (ja) 2009-12-28 2013-03-14 Panasonic Corp 半導体装置の製造方法及びプラズマドーピング装置
KR101765731B1 (ko) * 2011-03-09 2017-08-08 삼성디스플레이 주식회사 금속 패턴의 형성 방법 및 이를 포함한 표시 기판의 제조 방법
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
US9911660B2 (en) 2016-04-26 2018-03-06 Lam Research Corporation Methods for forming germanium and silicon germanium nanowire devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299328A (ja) 1987-05-29 1988-12-06 Matsushita Electric Ind Co Ltd 不純物導入方法
JP2002184710A (ja) 2000-12-18 2002-06-28 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5897863A (ja) 1981-12-07 1983-06-10 Toshiba Corp 半導体装置の製造方法
JPH03218638A (ja) 1989-08-11 1991-09-26 Seiko Instr Inc 半導体装置の製造方法
JPH05206053A (ja) * 1992-01-30 1993-08-13 Matsushita Electric Ind Co Ltd 結晶損傷除去装置
JPH05206045A (ja) 1992-01-27 1993-08-13 Hitachi Ltd 半導体装置の製造方法
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
JPH0712085B2 (ja) 1992-10-22 1995-02-08 株式会社半導体エネルギー研究所 絶縁ゲート型電界効果半導体装置の作製方法
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
JP2919254B2 (ja) 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
US5897346A (en) * 1994-02-28 1999-04-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing a thin film transistor
JPH08279475A (ja) 1995-04-04 1996-10-22 Murata Mfg Co Ltd 化合物半導体における能動層の形成方法
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH0917867A (ja) * 1995-06-30 1997-01-17 Nkk Corp 半導体装置におけるコンタクト部の形成方法
JP2848439B2 (ja) * 1995-11-10 1999-01-20 日本電気株式会社 半導体装置の製造方法
US6391690B2 (en) 1995-12-14 2002-05-21 Seiko Epson Corporation Thin film semiconductor device and method for producing the same
JP3545526B2 (ja) 1996-01-19 2004-07-21 株式会社東芝 半導体装置の製造方法
US5892235A (en) * 1996-05-15 1999-04-06 Semiconductor Energy Laboratory Co., Ltd. Apparatus and method for doping
TW548686B (en) * 1996-07-11 2003-08-21 Semiconductor Energy Lab CMOS semiconductor device and apparatus using the same
JP3749924B2 (ja) 1996-12-03 2006-03-01 富士通株式会社 イオン注入方法および半導体装置の製造方法
US5908307A (en) 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
US6321134B1 (en) * 1997-07-29 2001-11-20 Silicon Genesis Corporation Clustertool system software using plasma immersion ion implantation
JPH1154451A (ja) * 1997-08-07 1999-02-26 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
TW388087B (en) * 1997-11-20 2000-04-21 Winbond Electronics Corp Method of forming buried-channel P-type metal oxide semiconductor
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US6071782A (en) * 1998-02-13 2000-06-06 Sharp Laboratories Of America, Inc. Partial silicidation method to form shallow source/drain junctions
JP3054123B2 (ja) * 1998-06-08 2000-06-19 アプライド マテリアルズ インコーポレイテッド イオン注入方法
US6037204A (en) * 1998-08-07 2000-03-14 Taiwan Semiconductor Manufacturing Company Silicon and arsenic double implanted pre-amorphization process for salicide technology
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
KR100316707B1 (ko) * 1999-02-05 2001-12-28 윤종용 모스 트랜지스터 및 그 제조방법
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
TW423052B (en) * 1999-09-06 2001-02-21 Taiwan Semiconductor Mfg Preprocess of metal silidation manufacturing process
TW484187B (en) 2000-02-14 2002-04-21 Tokyo Electron Ltd Apparatus and method for plasma treatment
WO2001071787A1 (en) 2000-03-17 2001-09-27 Varian Semiconductor Equipment Associates, Inc. Method of forming ultrashallow junctions by laser annealing and rapid thermal annealing
JP3851752B2 (ja) * 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
US6265321B1 (en) * 2000-04-17 2001-07-24 Chartered Semiconductor Manufacturing Ltd. Air bridge process for forming air gaps
JP2001326190A (ja) 2000-05-17 2001-11-22 Nec Corp 薄膜処理方法及び薄膜処理装置
JP4171162B2 (ja) * 2000-05-30 2008-10-22 三洋電機株式会社 光起電力素子およびその製造方法
US6893907B2 (en) * 2002-06-05 2005-05-17 Applied Materials, Inc. Fabrication of silicon-on-insulator structure using plasma immersion ion implantation
KR100962054B1 (ko) * 2000-12-05 2010-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
TW546846B (en) * 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
JP2003007636A (ja) 2001-06-26 2003-01-10 Sony Corp ドーピング量削減方法
US20030040130A1 (en) 2001-08-09 2003-02-27 Mayur Abhilash J. Method for selection of parameters for implant anneal of patterned semiconductor substrates and specification of a laser system
JP2003086629A (ja) 2001-09-13 2003-03-20 Hitachi Ltd Ｃｏｆ型半導体装置及びその製造方法
US6713819B1 (en) * 2002-04-08 2004-03-30 Advanced Micro Devices, Inc. SOI MOSFET having amorphized source drain and method of fabrication
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
US7135423B2 (en) * 2002-05-09 2006-11-14 Varian Semiconductor Equipment Associates, Inc Methods for forming low resistivity, ultrashallow junctions with low damage
JP2004014878A (ja) 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置
JP2004158627A (ja) 2002-11-06 2004-06-03 Renesas Technology Corp 半導体装置の製造方法
TW200409279A (en) * 2002-11-27 2004-06-01 Promos Technologies Inc Method for forming trench isolation
JP4544447B2 (ja) * 2002-11-29 2010-09-15 パナソニック株式会社 プラズマドーピング方法
US20040235281A1 (en) * 2003-04-25 2004-11-25 Downey Daniel F. Apparatus and methods for junction formation using optical illumination
JP4589606B2 (ja) * 2003-06-02 2010-12-01 住友重機械工業株式会社 半導体装置の製造方法
CN100437912C (zh) * 2003-08-25 2008-11-26 松下电器产业株式会社 杂质导入层的形成方法和器件的制造方法
JP2005223218A (ja) * 2004-02-06 2005-08-18 Matsushita Electric Ind Co Ltd 不純物導入方法
US20050196961A1 (en) * 2004-03-08 2005-09-08 Da Zhang Method for forming a semiconductor device having metal silicide
US7501332B2 (en) * 2004-04-05 2009-03-10 Kabushiki Kaisha Toshiba Doping method and manufacturing method for a semiconductor device
DE602005025015D1 (de) * 2004-12-13 2011-01-05 Panasonic Corp Plasma-dotierungsverfahren
US20060205192A1 (en) * 2005-03-09 2006-09-14 Varian Semiconductor Equipment Associates, Inc. Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
KR101177867B1 (ko) * 2005-05-12 2012-08-28 파나소닉 주식회사 플라즈마 도핑 방법 및 플라즈마 도핑 장치
JP4940635B2 (ja) * 2005-11-14 2012-05-30 東京エレクトロン株式会社 加熱装置、熱処理装置及び記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63299328A (ja) 1987-05-29 1988-12-06 Matsushita Electric Ind Co Ltd 不純物導入方法
JP2002184710A (ja) 2000-12-18 2002-06-28 Sony Corp 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子

Also Published As

Publication number Publication date
KR20060123104A (ko) 2006-12-01
CN101436534B (zh) 2012-02-08
US20070042578A1 (en) 2007-02-22
TW200520063A (en) 2005-06-16
JP4979234B2 (ja) 2012-07-18
CN101436534A (zh) 2009-05-20
CN100454491C (zh) 2009-01-21
US7981779B2 (en) 2011-07-19
US20110237056A1 (en) 2011-09-29
JPWO2005036626A1 (ja) 2006-12-28
EP1672683A1 (en) 2006-06-21
CN1868035A (zh) 2006-11-22
WO2005036626A1 (ja) 2005-04-21
US20080135980A1 (en) 2008-06-12
EP1672683A4 (en) 2008-10-01
TWI373794B (ko) 2012-10-01

Similar Documents

Publication Publication Date Title
US7915154B2 (en) Laser diffusion fabrication of solar cells
US7932185B2 (en) Process for fabricating semiconductor device
US20110237056A1 (en) Method for making junction and processed material formed using the same
US4151008A (en) Method involving pulsed light processing of semiconductor devices
US8138582B2 (en) Impurity introducing apparatus having feedback mechanism using optical characteristics of impurity introducing region
US20070293056A1 (en) Surface Modification Method for Solid Sample, Impurity Activation Method, and Method for Manufacturing Semiconductor Device
US9620396B1 (en) Laser anneal of buried metallic interconnects including through silicon vias
JP5054973B2 (ja) 不純物導入方法
US5667905A (en) Electro-luminescent material, solid state electro-luminescent device and process for fabrication thereof
US20070022623A1 (en) Laser surface drying
Kramer et al. Characterization of reverse leakage components for ultrashallow p+/n diodes fabricated using Gas immersion laser doping
CN100470727C (zh) 杂质掺入方法、杂质掺入系统及利用它们形成的电子器件
Lee Engineering of Light Emission Devices for Integration on Silicon
Saputro et al. High Doping Activation (≥ 1020 cm–3) in Tensile-Strained n-Ge Alloys Achieved by High-Speed Continuous-Wave Laser Annealing
Laviron et al. Excimer-laser activation of dopants in silicon: a new concept for a uniform treatment over a whole die area
Skorupa Advances in Si and Ge Millisecond Processing: From SOI to Superconductivity and Carrier-Mediated Ferromagnetism
KR20070016146A (ko) 불순물 도입방법 및 이를 이용한 전자소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee