DE102011002236A1 - Verfahren zur Herstellung einer polykristallinen Schicht - Google Patents

Verfahren zur Herstellung einer polykristallinen Schicht Download PDF

Info

Publication number
DE102011002236A1
DE102011002236A1 DE102011002236A DE102011002236A DE102011002236A1 DE 102011002236 A1 DE102011002236 A1 DE 102011002236A1 DE 102011002236 A DE102011002236 A DE 102011002236A DE 102011002236 A DE102011002236 A DE 102011002236A DE 102011002236 A1 DE102011002236 A1 DE 102011002236A1
Authority
DE
Germany
Prior art keywords
layer
titanium
activator
substrate
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102011002236A
Other languages
English (en)
Inventor
Prof. Stutzmann Martin
Tobias Antesberger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dritte Patentportfolio Beteiligungs GmbH and Co KG
Original Assignee
Dritte Patentportfolio Beteiligungs GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dritte Patentportfolio Beteiligungs GmbH and Co KG filed Critical Dritte Patentportfolio Beteiligungs GmbH and Co KG
Priority to DE102011002236A priority Critical patent/DE102011002236A1/de
Priority to DE202012100085U priority patent/DE202012100085U1/de
Priority to PCT/EP2012/054623 priority patent/WO2012143186A1/de
Priority to EP12711603.6A priority patent/EP2699707A1/de
Priority to US14/113,008 priority patent/US20140057420A1/en
Priority to CN201280019083.8A priority patent/CN103492607A/zh
Publication of DE102011002236A1 publication Critical patent/DE102011002236A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer polykristallinen Schicht. Dieses Verfahren umfasst die Schritte der Aufbringung einer Schichtfolge, die wenigstens eine mit Verunreinigungen versehene amorphe Ausgangsschicht, eine metallische Aktivatorschicht und eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Reinigungsschicht auf der Basis von Titan oder Titanoxid zum Abziehen der Verunreinigungen aus der Ausgangsschicht, umfasst, auf ein Substrat; und Durchführen einer Wärmebehandlung nach dem Aufbringen der Schichtfolge zur Ausbildung einer polykristallinen Endschicht.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer polykristallinen Schicht, die auf einem Substrat aufgebracht ist. Derartige Verfahren sind von großer Bedeutung für Elektronik auf großen Flächen, z. B. für Solarzellen oder Flachbildschirme.
  • Aus dem Stand der Technik sind verschiedene derartige Herstellungsverfahren bekannt, z. B. Festphasenkristallisierung oder Laser-induzierte Kristallisierung. Diese Verfahren erzeugen allerdings entweder nur sehr kleine Kristallite oder erfordern hohe Prozesstemperaturen. Als vielversprechende Alternative, um grobkörnige hochqualitative Polykristallinfilme zu erhalten, wurde daher das Aluminum-induzierte Schichtaustauschverfahren (Aluminium-induced layer exchange, ALILE) vorgeschlagen. Hierbei erfolgt bei relativ niedrigen Temperaturen eine Kristallisierung eines amorphen Präkursormaterials.
  • Ein derartiges Verfahren ist z. B. beschrieben in der EP 2133907 (A1) . Dort wird ein Verfahren zur Herstellung polykristalliner Schichten vorgeschlagen mit den Verfahrensschritten:
    • – Aufbringen einer Schichtfolge, die wenigstens eine amorphe Ausgangsschicht, eine metallische Aktivatorschicht und eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Oxidschicht umfasst, auf ein Substrat; und
    • – Durchführen einer Wärmebehandlung zur Ausbildung einer polykristallinen Endschicht; dadurch gekennzeichnet, dass die Oxidschicht auf der Basis eines Oxids eines Übergangsmetalls hergestellt wird, mit dem eine während der Wärmebehandlung stabile Oxidschicht erzeugbar ist.
  • Bei Verwendung von Silizium als amorpher Ausgangsschicht (Präkursormaterial) und Aluminium als Aktivatorschicht wird hierbei allerdings durch den engen Kontakt zwischen dem Aluminium und dem amorphen Silizium ein polykristalliner Siliziumfilm erzeugt, der gesättigt mit Aluminium ist und somit hochgradig p-Typ dotiert ist, mit Ladungsträgerdichten bis zu 1019 cm–3 und mehr. Derart hohe Ladungsträgerdichten sind für die meisten Anwendungen nicht geeignet und müssen durch Nachbearbeitungsbehandlungen angepasst werden. Im verwandten Silber-induzierten Schichtaustauschverfahren (Ag-induced layer exchange, AgILE) wird Silber statt Aluminium verwendet. Die Schichten Silber/amorphes Silizium werden dabei durch eine dünne Diffusionsbarriere getrennt und bei Temperaturen unterhalb der eutektischen Temperatur für Ag-Si von 1109 K getempert. Es erfolgt ein kompletter Austausch der Positionen der ursprünglichen Silizium-Ausgangsschicht und der Silber-Aktivierungsschicht und es bildet sich eine Kristallisierung des ursprünglich amorphen Siliziums. Bei Verwendung von perfekt reinem Silizium würde das Verfahren nominal zu einer undotierten polykristallinen Siliziumschicht führen. In der Praxis weist in der Halbleiterproduktion verwendetes Silizium aber häufig noch gewisse Verunreinigungen auf.
  • Somit kann die Dichte an Fremdatomen und Ladungsträgern auch beim AgILE-Verfahren höher als erwünscht sein.
  • Sogenanntes „dirty silicon” mit starken Verunreinigungen ist besonders kostengünstig erhältlich. Hier liegt nachteilhafterweise aber die Dichte der Fremdatome weit über dem für viele Anwendungen erforderlichen Wert.
  • Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer polykristallinen Endschicht anzugeben, bei dem die polykristalline Endschicht eine geringere Dichte an Verunreinigungen aufweist als das verunreinigte Präkursormaterial.
  • Nach einem ersten Aspekt der Erfindung wird diese Aufgabe gelöst durch ein Verfahren zur reinigenden Herstellung einer polykristallinen Schicht, mit den Schritten:
    • – Aufbringen einer Schichtfolge, die wenigstens
    • – eine mit Verunreinigungen versehene amorphe Ausgangsschicht,
    • – eine metallische Aktivatorschicht und
    • – eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Reinigungsschicht auf der Basis von Titan oder Titanoxid zum Abziehen der Verunreinigungen aus der Ausgangsschicht, umfasst, auf ein Substrat; und
    • – Durchführen einer Wärmebehandlung nach dem Aufbringen der Schichtfolge zur Ausbildung einer polykristallinen Endschicht.
  • Gemäß eines weiteren Aspekts der Erfindung wird die Aufgabe gelöst durch ein Verfahren zur Einstellung der Dotierung in polykristallinem Silizium, mit den Schritten:
    • – Aufbringen einer Schichtfolge, die wenigstens eine mit Verunreinigungen versehen amorphe Ausgangsschicht, eine metallische Aktivatorschicht und eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Reinigungsschicht auf der Basis von Titan oder Titanoxid umfasst, auf ein Substrat; und
    • – Durchführen einer Wärmebehandlung nach dem Aufbringen der Schichtfolge zur Ausbildung einer polykristallinen Endschicht;
    wobei die Dotierung durch geeignete Wahl der Titan-Schichtdicke einstellbar ist bzw. eingestellt wird. Es versteht sich von selbst, dass auch auf andere Weise ergänzend auf die Dotierung Einfluss genommen werden kann, wie beispielsweise durch entsprechende Vordotierung der mit Verunreinigungen versehenen amorphen Ausgangsschicht.
  • Dem neuen Verfahren liegt die Erkenntnis zugrunde, dass eine Titan- oder Titanoxid-basierte Reinigungsschicht zwischen der amorphen Ausgangsschicht und der Aktivatorschicht bewirkt, dass Verunreinigungen aus der amorphen Ausgangsschicht abgezogen werden und somit dort nicht mehr zu einer erhöhten Fremdatomdichte beitragen.
  • In Experimenten konnte gezeigt werden, dass eine ohne Titan-Reinigungsschicht vorhandene Konzentration von 1019 cm–3 Bor-Fremdatomen in der Ausgangsschicht reduziert werden konnte auf lediglich weniger als 1017 cm–3. Hierzu war eine Titan-Reinigungsschicht mit einer Dicke von 2 nm verwendet worden. Die beobachtete Reduzierung der Borkonzentration konnte experimentell eindeutig auf die Abzieh-Funktion der Titan-Reinigungsschicht zurückgeführt werden.
  • Weitere Experimente haben gezeigt, dass unterschiedliche Dicken der Titan-Reinigungsschicht zu einem unterschiedlich starken Reinigungseffekt führen. Somit ist es also möglich, durch Wahl der Dicke der Titan-Reinigungsschicht die Dichte der Fremdatome in der resultierenden polykristallinen Endschicht einzustellen.
  • Die oben genannte Aufgabe ist damit vollständig gelöst.
  • Gemäß einer möglichen Ausführungsform der Erfindung ist vorgesehen, dass die Verunreinigungen Bor-Verunreinigungen sind. Es hat sich gezeigt, dass die Reinigungs-Funktion der Titan- oder Titanoxid-Reinigungsschicht bei Bor-Verunreinigungen besonders stark ist. Die Abzieh-Funktion ist aber auch bei anderen Verunreinigungen beobachtet worden, z. B. für Aluminium.
  • Gemäß einer weiteren möglichen Ausführungsform der Erfindung ist vorgesehen, dass die amorphe Ausgangsschicht über physikalische Gasphasenabscheidung (PVD) aufgetragen wird. Ebenso denkbar ist, dass die amorphe Ausgangsschicht über Sputtern oder über Plasmaunterstützte chemische Gasphasenabscheidung (PECVD) aufgetragen wird.
  • Gemäß einer bevorzugten Ausführungsform der Erfindung ist vorgesehen, dass die Schichtdicke der Reinigungsschicht im Bereich zwischen 1 nm und 5 nm, insbesondere im Bereich zwischen 1 nm und 2,5 nm, liegt. Prinzipiell wären auch dünnere Schichtdicken denkbar, z. B. im Bereich von 0,1 nm bis 1 nm. Experimente haben gezeigt, dass es hierbei unter den typischen Laborbedingungen zu einer Oxidierung der Titanschicht kommen kann, wodurch die Reinigungsfunktion der Titanschicht leicht eingeschränkt werden kann. Häufig genügt aber auch diese leicht reduzierte Reinigungsfunktion, so dass auch Reinigungsschichten im Bereich 0,1 nm bis 1 nm für manche Anwendungen vorteilhaft sein können.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die Wärmebehandlung bei einer Temperatur im Bereich zwischen 600°C und 800°C stattfindet.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass das Substrat Einscheibensicherheitsglas ist. Einscheibensicherheitsglas ist ein besonders kostengünstig verfügbares Substrat, so dass es insbesondere als Substrat für großflächige Anwendungen wie z. B. Solarzellen geeignet ist.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die amorphe Ausgangsschicht zumindest ein Halbleitermaterial, insbesondere Silizium und/oder Germanium, umfasst. Silizium und/oder Germanium sind z. B. für Solarzellen oder Flachbildschirme besonders interessant.
  • Gemäß einer weiteren möglichen Ausführungsform der Erfindung ist vorgesehen, dass die amorphe Ausgangsschicht eine Dicke zwischen 10 nm und 1200 nm aufweist.
  • Gemäß einer möglichen Ausführungsform der Erfindung ist vorgesehen, dass die Aktivatorschicht eine Dicke aufweist, die geringer ist als die der amorphen Ausgangsschicht. Somit kann fast die gesamte amorphe Ausgangsschicht in eine geschlossene polykristalline Endschicht umgewandelt werden. Insbesondere ist es vorteilhaft, dass das Verhältnis der Schichtdicken im Bereich zwischen 1:1,1 und 1:2,0, besonders bevorzugt bei etwa 1,7 liegt.
  • Gemäß einer möglichen Ausführungsform der Erfindung ist vorgesehen, dass die Aktivatorschicht basierend auf einem Übergangsmetall hergestellt ist.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die Aktivatorschicht auf dem Substrat abgelagert wird und die polykristalline Endschicht auf dem Substrat gebildet wird.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass die amorphe Ausgangsschicht auf dem Substrat abgelagert wird und die polykristalline Endschicht auf einer metallischen Endschicht auf dem Substrat gebildet wird.
  • Ausführungsbeispiele der Erfindung werden in den Zeichnungen dargestellt und in der folgenden Beschreibung näher erläutert. Es zeigen:
  • 1 bis 5 eine vereinfachte Darstellung der Arbeitsschritte des erfindungsgemäßen Verfahrens;
  • 6a und 6b die gemessenen Ladungsträgerkonzentrationen in nach dem erfindungsgemäßen Verfahren hergestellten polykristallinen Silizium-Schichten;
  • 7 die Ladungsträgerbeweglichkeit in einer erfindungsgemäß hergestellten polykristallinen Silizium-Schicht;
  • 8 die Ramanspektra von verschiedenen mit AgILE-Verfahren hergestellten Siliziumschichten;
  • 9 den Leckstrom zwischen Gate- und Source-Drain einer TFT-Struktur mit einer Kanalgröße von 12.5 μm × 12.5 μm;
  • 10 die Transistorkennlinie einer Top-Gate TFT-Struktur aus AgILE mit Verwendung einer Titan-Reinigungsschicht;
  • 11 die UI-Kennlinie eines Low-Thermal-Budget Emitters;
  • 12 das Gleichrichtungsverhalten einer Low-Thermal-Budget Emitterstruktur;
  • 13 einen Vergleich der Gleichrichtung einer kommerziellen Diode 1N4151 und einer erfindungsgemäß hergestellten Low-Thermal-Budget Emitterstruktur;
  • 14 eine optische Mikroskopieaufnahme fertig prozessierter pn-Strukturen;
  • 15 die UI-Kennlinie einer pn-Struktur aus zwei MILE-Schichten mit erfindungsgemäßer Titan-Reinigungsschicht; und
  • 16 und 17 die Dunkelkennlinie und die UI-Kennlinie unter Beleuchtung einer 2 mm × 2 mm großen Low-Budget-Emitter Struktur.
  • 1 zeigt eine Aktivatorschicht 2 aus Silber, die auf einem Quarzglas-Substrat 4 mittels physikalischer Gasphasenabscheidung aufgetragen wurde. Auf der Silberschicht 2 befindet sich die Reinigungsschicht 3 aus Titan sowie die Ausgangsschicht 1 aus mit Fremdatomen verunreinigtem amorphem Silizium. In der Silberschicht sind Korngrenzen 5 zwischen Bereichen unterschiedlicher Kristallausrichtung dargestellt.
  • Durch Tempern unterhalb der eutektischen Temperatur des Silizium-Silber Systems wird der Schichtaustausch initiiert, wie gezeigt in 2. Silizium diffundiert entlang der Korngrenzen 5 durch die Titan-Reinigungsschicht 3. Dabei werden Fremdatome aus dem verunreinigten Silizium abgezogen und nur gereinigtes Silizium gelangt in die Silberschicht 2. Die Titan-Reinigungsschicht 3 fungiert also als eine Art Filter für die Bor-Fremdatome. Es bilden sich Silizium-Anreicherungen 6 innerhalb der Silberschicht 2.
  • 3 zeigt, wie an den Korngrenzen 5 eine Kristallisation 7 des gereinigten Siliziums einsetzt.
  • Das vertikale Wachstum der Silizium-Kristallite 7 wird, wie in 4 dargestellt, durch die Substratoberfläche 4a begrenzt. Anschließend findet ein laterales Wachstum der Kristallite 7 bis zur Bildung einer geschlossenen polykristallinen Silizium-Schicht (Bezugszeichen 8 in 5) statt. Die Schichtdicke der resultierenden Silizium-Endschicht 8 entspricht der Schichtdicke der ursprünglichen Silber-Aktivatorschicht 2. Da die Schichtdicke der amorphen Ausgangsschicht 1 im gezeigten Ausführungsbeispiel größer ist als die Aktivatorschicht 2 kommt es im Endzustand auch zu kristallierten Silizium-Anreicherungen 9 oberhalb der geschlossenen Endschicht 8.
  • 6a und 6b zeigen experimentell gemessene Ladungsträgerkonzentrationen in nach dem erfindungsgemäßen Verfahren hergestellten polykristallinen Silizium-Schichten in Abhängigkeit von der gewählten Dicke der Titan Reinigungsschicht. Hierbei wurde die Ausgangsschicht 1 aus amorphem Silizium mit Bor dotiert. Die Bor-Dotierung verursacht grundsätzlich eine p-Typ Leitfähigkeit, wie auch experimentell gemessen und dargestellt mit den p-Typ Messpunkten 10a. Mit zunehmender Schichtdicke der Titan-Reinigungsschicht beobachtet man aber stattdessen eine n-Typ Leitfähigkeit 10b. Tendenziell ist zu beobachten, dass eine größere Dicke der Reinigungsschicht 3 dabei auch zu einer erhöhten n-Typ Ladungsträgerkonzentration führt.
  • 6a zeigt die Messergebnisse für eine Bor-Dotierung, die mit einer Bor Effusionszelle bei einer Temperatur von 1900°C erreicht wurde, bei 6b wurde eine Betriebstemperatur der Effusionszelle von 1950°C verwendet. Die höhere Temperatur führt zu einer höheren Beimengung von Bor-Fremdatomen in dem Silizium, so dass erwartungsgemäß die p-Typ Ladungsträgerkonzentration bei 1950°C etwas größer ist. Aufgrund der größeren Menge an Bor-Fremdatomen ist hierbei auch eine größere Dicke der Reinigungsschicht erforderlich um genügend Bor-Atome abzuziehen und (aufgrund der Hintergrundkonzentration an Fremdatomen vom n-Typ) zu einer n-Typ Leitfähigkeit zu kommen. Während bei einer Effusionszellen-Temperatur von 1900°C bereits bei 0,5 nm Dicke der Reinigungsschicht eine n-Typ Leitungsfähigkeit zu beobachten ist, konnte dies bei 1950°C erst bei einer Schichtdicke von 1,0 nm beobachtet werden. Die ab diesen Dicken gemessenen Ladungsträgerkonzentrationen von ca. 3·1017 cm–3 stimmen in etwa mit der durch Secondary Ion Mass Spectroscopy bestimmten Hintergrundkonzentration überein. Es konnte also eine nahezu vollständige Bereinigung des Silizium von Phosphor-Verunreinigungen erzielt werden.
  • 7 zeigt die Ladungsträgerbeweglichkeit in einer erfindungsgemäß hergestellten polykristallinen Silizium-Schicht in Abhängigkeit von der Effusionszellen-Temperatur. Für alle Datenpunkte wurde das Silizium vor Herstellung der polykristallinen Schicht mit Phosphor dotiert. Die rechteckig eingezeichneten Datenpunkte 11 korrespondieren zu einer 2nm dicken Titan-Reinigungsschicht (bei einer Temperatur der Wärmebehandlung von 800°C). Die dreieckigen und runden Datenpunkte 12, 13 korrespondieren zu Silizium-Schichten, die ohne Titan-Reinigungsschicht hergestellt wurden, jeweils bei einer Wärmebehandlungs-Temperatur von 600°C und 800°C. Aus den Messdaten ist zu erkennen, dass die Beweglichkeit für Proben ohne Titan-Reinigungsschicht im Schnitt geringer ist als bei gleicher Effusionszellen-Temperatur aber mit Titan-Reinigungsschicht.
  • 8 zeigt die Ramanspektra von verschiedenen mit AgILE-Verfahren hergestellten Siliziumschichten. Es wurde jeweils eine 100 nm dicke Aktivatorschicht aus Silber, eine Titan-Reinigungsschicht sowie eine 170 nm dicke amorphe Ausgangsschicht aus Silizium verwendet. Die Temperatur der Wärmebehandlung lag bei 800°C. Die gezeigten Intensitätskurven 14, 15, 16 zeigen jeweils die Messdaten, die erhalten wurden: Ohne Verwendung einer Titan-Reinigungsschicht (Intensitätskurve 14), bei Verwendung einer 2 nm dicken Titan-Reinigungsschicht (Intensitätskurve 15) sowie (zum Vergleich) bei Verwendung eines Silizium-Wafers (Intensitätskurve 16). Der schmalere Verlauf der Intensitätskurve 14 bei Verwendung einer 2 nm Titan-Reinigungsschicht deutet auf eine bessere Qualität hin. Dies kann durch die höhere Reinheit der Silizium-Endschicht durch die Titan-Reinigungsschicht begründet sein.
  • Die 9 bis 16 zeigen experimentelle Messergebnisse und Mikroskopie-Aufnahmen von elektronischen Bauteilen, die eine erfindungsgemäß hergestellte Silizium-Schicht aufweisen.
  • Ein erstes Bauelement, das mit einer erfindungsgemäßen Silizium-Schicht hergestellt wurde ist ein Top-Gate Dünnschicht-Transistor (TFT). Für die Herstellung des Top-gate TFTs wurden nominal 50 nm dicke Phosphor-dotierte Silizium-Schichten mit Silber-Aktivatorschicht und Titan-Reinigungsschicht auf einer SiO2-Schicht hergestellt. Die Ladungsträgerdichte betrug ca. 1·1018 cm–3, bestimmt anhand einer nicht strukturierten Referenzschicht. Als Gateoxid wurde gesputtertes SiO2 mit einer nominellen Dicke von 100 nm verwendet. Auf eine Nachbehandlung des Oxides wurde verzichtet. Für die Kontaktierung von Source, Drain und Gate wurden 100 nm dicke Aluminiumkontakte verwendet.
  • 9 zeigt den Leckstrom zwischen Gate und Source-Drain einer TFT-Struktur mit einer Kanalgröße von 12.5 μm × 25 μm. Dabei ist deutlich zu erkennen, dass der Leckstrom im gesamten gemessenen Bereich von –5 V bis +5 V kleiner 10–10 A ist. Dies ist eine Grundvoraussetzung für die Verwendung dieser Schichten als Top-gate TFTs. Neben dem Leckstrom wurden auch die Feldeffektbeweglichkeit und das On/Off-Verhältnis untersucht.
  • 10 zeigt die Transistorkennlinie einer top-gate TFT-Struktur aus n-typ AgILE unter Verwendung einer Titan-Reinigungsschicht (Ti.AgILE) zur Bestimmung der Feldeffektbeweglichkeit.
  • Für die Bestimmung der Feldeffektbeweglichkeit der Ladungsträger im Kanal wird üblicherweise eine lineare Auftragung 20 der Transistorkennlinie 21 verwendet. Aus der Steigung der linearen Kennlinie
    Figure 00090001
    kann über
    Figure 00090002
    die Feldeffektbeweglichkeit ermittelt werden. Hierbei bezeichnen L und W die Länge und Breite des Kanals, Ci die Kapazität des verwendeten Isolatormaterials und USD die angelegte Source-Drain Spannung. Aus der in 10 gezeigten Kennlinie wurde eine Feldeffektbeweglichkeit von min. 112 cm2/Vs errechnet, (verwendete Parameter: gm = 2.3 × 10–6 A/V, L = 25 μm, W = 12.5 μm, USD = 1 V, Ci = 4.08 × 10–8 F/cm2 (entspricht ε = 3.9)).
  • Das gemessene On/Off-Verhältnis lag bei mehr als drei Größenordnungen. Vergleicht man die hier beschriebenen Ergebnisse der Top-gate TFTs mit bottom-gate TFTs, so ergeben sich zahlreiche Vorteile für Top-Gate TFTs:
    Während man für die Herstellung von bottom-gate TFTs auf spezielle Substrate angewiesen ist, kann die für den Top-gate TFT notwendige Ti.MILE-Schicht auf verschiedenste kostengünstige Substrate (z. B. Glas) aufgebracht werden. Somit ergibt sich für die Top-gate TFTs eine einfache Realisierbarkeit und Anpassung an die gegebenen Anforderungen. In Bezug auf die Übertragung auf verschiedenste Substrate ist die Top-gate Struktur der Bottom-gate Struktur mit deutlichem Abstand vorzuziehen.
  • Für die Herstellung von bottom-gate TFTs wurde auf spezielle Gateoxide (HfO, Ta2O5) zurückgegriffen. Diese Oxide zeigten sich bei den für den Ti.AgILE notwendigen hohen Temperaturen als instabil und führen zu Kurzschlüssen zwischen Gate und Source-Drain. Eine sinnvolle Transistorcharakteristik konnte somit nicht erreicht werden. Für die Herstellung von top-gate TFTs kann auf kostengünstiges Siliziumdioxid zurückgegriffen werden. Durch den veränderten Prozessverlauf sind die Oxide keinen hohen Annealingtemperaturen ausgesetzt. Somit ist die Bildung von Kurzschlüssen stark reduziert und konnte bei den bisher hergestellten TFTs praktisch nicht beobachtet werden. In Bezug auf die Verwendbarkeit von einfachen Gateoxiden ist die Top-gate Struktur der bottom-gate Struktur mit deutlichem Abstand vorzuziehen.
  • Während bei bottom-gate TFTs aus Ti.AgILE praktisch keine messbare Feldeffektbeweglichkeit beobachtet wurde, konnte bei Top-gate Strukturen eine Feldeffektbeweglichkeit von mehr als 100 cm2/Vs gemessen werden. Auf Grund der deutlich besseren Performance ist der Top-gate TFT dem bottom-gate TFT vorzuziehen.
  • Die Realisierbarkeit von pn-Dioden aus Ti.MILE-Schichten wurde an Hand der Herstellungsprozesse Low-thermal-budget Emitter und „Schritt für Schritt-Wachstum” untersucht. Dabei stellten sich beide Herstellungsprozesse als sinnvoll realisierbar heraus. Die relevanten Kenngrößen dieser beiden Herstellungsprozesse werden im Folgenden kurz diskutiert:
    Für die Realisierung des Low-thermal-budget Emitterkonzeptes wurden n-typ Ti.MILE-Schichten (100 nm Ag/0.1 nm Ti/Oxidation: 10 min bei 10–1 mbar/170 nm a-Si) auf niedrig Bor-dotierten Siliziumwafern gewachsen. Die Zellentemperatur der Phosphorzelle betrug während des Wachstums 675°C (P: 675°C), dies entspricht einer Ladungsträgerkonzentration von ca. 2–5·1017 cm–3 in den fertigen poly-Siliziumschichten. Der Rückkontakt (Wafer) wurde mit einer 100 nm dicken Aluminiumschicht realisiert. Als Frontkontakt (Ti.MILE) wurde die Silberschicht des Ti.MILE wiederverwendet.
  • 11 zeigt die UI-Kennlinie dieser Low-thermal-budget Emitter mit einer Strukturgröße von 100 μm × 100 μm. Durch den Vergleich des sehr kleinen Sperrstroms von ca. ·10–10 A mit dem Durchlassstrom (max. ca. 10–3 A) ergibt sich ein Gleichrichtungsverhältnis von 1·106 bei ±1 V bzw. 5·106 bei ±2 V. Darüber hinaus konnte gezeigt werden, dass auch Diodenstrukturen mit einer Größe von 4 mm × 4 mm ein Gleichrichtungsverhältnis von mindestens ca. 2·104 erreichen.
  • Bei der in 11 gezeigten UI-Kennlinie einer Low-thermal-budget Emitterstruktur mit einer Diodengröße von 100 μm × 100 μm beträgt bei ±1 V das Gleichrichtungsverhältnis 1.106.
  • 12 zeigt das Gleichrichtungsverhalten einer low-thermal-budget Emitterstruktur bei 13.56 MHz. Die angelegte Wechselspannung betrug 2 V.
  • Deutlich sieht man die Verschiebung der Schwingung in Richtung positiver Spannungen. Durch eine weitere Glättung dieser Spannung könnte die Gleichrichtung noch verbessert werden. Dennoch ist damit die Gleichrichtung bei einer Frequenz von 13.56 MHz demontiert. Zudem sei darauf hingewiesen, dass der zur Verfügung stehende Aufbau für die hier geforderten hohen Frequenzen nicht optimal war. Bereits eine geringfügige Reduzierung der Frequenz auf 1.5 MHz bringt eine deutliche Verbesserung der Messbarkeit. Dies zeigt sich im Vergleich der Gleichrichtung einer kommerziellen Diode mit der Gleichrichtung der low-thermal-budget Emitter bei einer Frequenz von 1.5 MHz und einer angelegten Wechselspannung von 2 V (siehe ). Die Glättung der gleichgerichteten Wechselspannung erfolgte bei allen Messungen über einen 600 μF Kondensator. Deutlich erkennt man eine Gleichspannung von ca. 0.28 V bzw. 0.18 V. Der Unterschied zwischen kommerzieller Diode und low-thermal-budget Emitter beträgt nur ca. 0.1 V.
  • 13 zeigt einen Vergleich der Gleichrichtung einer kommerziellen Diode 1N4151 und einer Ti.AgILE low-thermal-budget Emitterstruktur. Die angelegte Wechselspannung betrug 2 V.
  • „Schritt für Schritt” Wachstum
  • Für das „Schritt für Schritt” Wachstum wurden zuerst n-typ Ti.MILE-Strukturen (200 nm Ag/2 nm Ti/Oxidation: 10 min bei 10–1 mbar/340 nm a-Si, P: 675°C) auf HOQ310 Quarzglas gewachsen, nach einem Temperschritt bei 800°C wurde das Silber nasschemisch entfernt. Anschließend erfolgte das Aufbringen der p-typ Ti.MILE-Struktur (200 nm Ag/0 nm Ti/Oxidation: 10 min bei 10–1 mbar/340 nm a-Si, B: 1950°C) und die Kristallisation der Siliziumschicht bei 600°C. Die Ladungsträgerkonzentration der Ti.MILE-Schichten liegt bei ca. 5–8·1017 cm–3. Für die Charakterisierung der pn-Strukturen wurde die Silberschicht nasschemisch entfernt und durch Kontakte aus 100 nm Aluminium ersetzt. Die Größe der pn-Strukturen betrug 100 μm × 100 μm. 14 zeigt eine optische Mikroskopieaufnahme der fertig prozessierten pn-Strukturen.
  • 15 zeigt die UI-Kennlinie einer pn-Struktur aus zwei Ti.MILE-Schichten mit Strukturgröße von 100 μm × 100 μm. Durch den Vergleich des relativ kleinen Sperrstroms von ca. ·10–7 A mit dem Durchlassstrom (max. ca. 10–5 A) ergibt sich ein Gleichrichtungsverhältnis von ca. 1·102 bei ±1 V (schwarze Kurve). Durch einen Passivierungsschritt der Akzeptoren in der p-typ-Schicht der pn-Strukturen mit Wasserstoff konnte eine Verbesserung des Gleichrichtverhältnisses auf ca. 5.102 erreicht werden.
  • Ein weiteres wichtiges Anwendungsgebiet der erfindungsgemäß hergestellten polykristallinen Siliziumschichten sind Dünnschicht-Solarzellen.
  • Die Realisierbarkeit von Ti.MILE-Solarzellenstrukturen wurde an Hand des Herstellungsprozesses Low-thermal-budget Emitter untersucht. Die Resultate werden im Folgenden beschrieben.
  • Für die Realisierung des Low-thermal-budget Emitterkonzeptes wurden n-typ Ti.MILE-Schichten (100 nm Ag/0.1 nm Ti/Oxidation: 10 min bei 10–1 mbar/170 nm a-Si) auf niedrig Bor-dotiertem Siliziumwafern gewachsen. Die Zellentemperatur der Phosphorzelle betrug während des Wachstums 675°C (P: 675°C), dies entspricht einer Ladungsträgerkonzentration von ca. 2–5·1017 cm–3 in den fertigen poly-Siliziumschichten. Der Rückkontakt (Wafer) wurde mit einer 100 nm dicken Aluminiumschicht realisiert. Als Frontkontakt (Ti.MILE) wurde die Silberschicht des Ti.MILE wiederverwendet.
  • 16 zeigt die Dunkelkennlinie (schwarze Kurve) und die UI-Kennlinie unter Beleuchtung einer 2 mm × 2 mm großen Ti.MILE Low-thermal-budget Emitter Struktur. Auf Grund der noch nicht entfernten Silberschicht erfolgte die Beleuchtung der Strukturen durch die Hillocks der Ti.MILE-Schicht mit Hilfe einer Halogenlampe. Die hier gezeigte Struktur lieferte eine Klemmenspannung von 0.2 V und einen deutlichen Anstieg des Stroms unter Beleuchtung.
  • Auf Grund der ähnlichen Charakteristik der Kennlinien wird das Anwendungspotential der Ti.AgILE Low-thermal-budget Emitter als sehr gut eingeschätzt (siehe 16 und 17). Dabei muss beachtet werden, dass die Ti.ALILE Emitter bereits mit fingerartigen Frontkontakten gemessen wurden und somit eine bessere Charakteristik zeigen. Aufgrund der noch nicht optimalen Frontkontakte (Silberschicht des Ti.MILE) könnte die Charakteristik der Ti.AgILE-Struktur die Kenndaten der Ti.ALILE-Emitter sogar übertreffen.
  • Bezugszeichenliste
    • 1
    Ausgangsschicht aus verunreinigtem amorphen Silizium
    2
    Aktivatorschicht aus Silber
    3
    Reinigungsschicht aus Titan
    4
    Substrat
    4a
    Substratoberfläche
    5
    Korngrenzen
    6
    Silizium-Anreicherung
    7
    Kristallisiertes Silizium
    8
    Endschicht aus polykristallinem Silizium
    9
    Kristallierte Silizium-Anreicherungen
    10a
    Datenpunkt (n-Typ)
    10b
    Datenpunkt (p-Typ)
    11
    Rechteckiger Datenpunkt (2 nm Titanschicht, Tempern bei 800°C)
    12
    Dreieckiger Datenpunkte (keine Titanschicht, Tempern bei 600°C)
    13
    Runder Datenpunkte (keine Titanschicht, Tempern bei 800°C)
    14
    Intensitätskurve – ohne Titan-Reinigungsschicht
    15
    Intensitätskurve – mit 2 nm Titan-Reinigungsschicht
    16
    Intensitätskurve – Silizium-Wafer
    20
    Lineare Auftragung
    21
    Transistorkennlinie
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 2133907 (A1) [0003]

Claims (13)

  1. Verfahren zur Herstellung einer polykristallinen Schicht, mit den Schritten: – Aufbringen einer Schichtfolge, die wenigstens – eine mit Verunreinigungen versehene amorphe Ausgangsschicht, – eine metallische Aktivatorschicht und – eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Reinigungsschicht auf der Basis von Titan oder Titanoxid zum Abziehen der Verunreinigungen aus der Ausgangsschicht, umfasst, auf ein Substrat; und – Durchführen einer Wärmebehandlung nach dem Aufbringen der Schichtfolge zur Ausbildung einer polykristallinen Endschicht.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Verunreinigungen Bor-Verunreinigungen sind.
  3. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die amorphe Ausgangsschicht über physikalische Gasphasenabscheidung (PVD) aufgetragen wird.
  4. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Schichtdicke der Reinigungsschicht im Bereich zwischen 2 nm und 10 nm, insbesondere im Bereich zwischen 2 nm und 4 nm, liegt.
  5. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Wärmebehandlung bei einer Temperatur im Bereich zwischen 600°C und 800°C stattfindet.
  6. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Substrat Einscheibensicherheitsglas ist.
  7. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die amorphe Ausgangsschicht zumindest ein Halbleitermaterial, insbesondere Silizium und/oder Germanium, umfasst.
  8. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die amorphe Ausgangsschicht eine Dicke zwischen 10 nm und 1200 nm aufweist.
  9. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Aktivatorschicht eine Dicke aufweist, die geringer ist als die der amorphen Ausgangsschicht, insbesondere, dass das Verhältnis der Schichtdicken im Bereich zwischen 1:1,1 und 1:2,0 liegt.
  10. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Aktivatorschicht basierend auf einem Übergangsmetall hergestellt ist.
  11. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Aktivatorschicht auf dem Substrat abgelagert wird und die polykristalline Endschicht auf dem Substrat gebildet wird.
  12. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die amorphe Ausgangsschicht auf dem Substrat abgelagert wird und die polykristalline Endschicht auf einer metallischen Endschicht auf dem Substrat gebildet wird.
  13. Verfahren zur Einstellung der Dotierung in polykristallinem Silizium, mit den Schritten: – Aufbringen einer Schichtfolge, die wenigstens eine mit Verunreinigungen versehen amorphe Ausgangsschicht, eine metallische Aktivatorschicht und eine zwischen Ausgangsschicht und Aktivatorschicht angeordnete Reinigungsschicht auf der Basis von Titan oder Titanoxid umfasst, auf ein Substrat; und – Durchführen einer Wärmebehandlung nach dem Aufbringen der Schichtfolge zur Ausbildung einer polykristallinen Endschicht; wobei die Dotierung durch geeignete Wahl der Titan-Schichtdicke eingestellt wird.
DE102011002236A 2011-04-21 2011-04-21 Verfahren zur Herstellung einer polykristallinen Schicht Withdrawn DE102011002236A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102011002236A DE102011002236A1 (de) 2011-04-21 2011-04-21 Verfahren zur Herstellung einer polykristallinen Schicht
DE202012100085U DE202012100085U1 (de) 2011-04-21 2012-01-11 Polykristalline Schicht
PCT/EP2012/054623 WO2012143186A1 (de) 2011-04-21 2012-03-16 Verfahren zur herstellung einer polykristallinen schicht
EP12711603.6A EP2699707A1 (de) 2011-04-21 2012-03-16 Verfahren zur herstellung einer polykristallinen schicht
US14/113,008 US20140057420A1 (en) 2011-04-21 2012-03-16 Process for producing a polycrystalline layer
CN201280019083.8A CN103492607A (zh) 2011-04-21 2012-03-16 用于生产多晶层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102011002236A DE102011002236A1 (de) 2011-04-21 2011-04-21 Verfahren zur Herstellung einer polykristallinen Schicht

Publications (1)

Publication Number Publication Date
DE102011002236A1 true DE102011002236A1 (de) 2012-10-25

Family

ID=45923780

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102011002236A Withdrawn DE102011002236A1 (de) 2011-04-21 2011-04-21 Verfahren zur Herstellung einer polykristallinen Schicht
DE202012100085U Expired - Lifetime DE202012100085U1 (de) 2011-04-21 2012-01-11 Polykristalline Schicht

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE202012100085U Expired - Lifetime DE202012100085U1 (de) 2011-04-21 2012-01-11 Polykristalline Schicht

Country Status (5)

Country Link
US (1) US20140057420A1 (de)
EP (1) EP2699707A1 (de)
CN (1) CN103492607A (de)
DE (2) DE102011002236A1 (de)
WO (1) WO2012143186A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005056446A1 (de) * 2005-05-14 2006-11-16 Degussa Ag Siliciumpulver enthaltende Dispersion und Verfahren zur Beschichtung
EP2133907A1 (de) 2008-06-09 2009-12-16 Technische Universität München Polykristalline Silizium Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124913A (ja) * 1992-06-26 1994-05-06 Semiconductor Energy Lab Co Ltd レーザー処理方法
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
KR20010043359A (ko) * 1999-03-10 2001-05-25 모리시타 요이찌 박막 트랜지스터와 패널 및 그들의 제조 방법
CN1214467C (zh) * 2001-05-28 2005-08-10 昭和电工株式会社 半导体器件,半导体层及其生产方法
AU2002951838A0 (en) * 2002-10-08 2002-10-24 Unisearch Limited Method of preparation for polycrystalline semiconductor films
TW200520063A (en) * 2003-10-09 2005-06-16 Matsushita Electric Ind Co Ltd Junction-forming method and object to be processed and formed by using the same
US7585791B2 (en) * 2004-10-20 2009-09-08 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus and method for manufacturing semiconductor device
US8034724B2 (en) * 2006-07-21 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20080217563A1 (en) * 2007-03-07 2008-09-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor manufacturing apparatus
JP2009135453A (ja) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法、半導体装置及び電子機器
KR100965778B1 (ko) * 2008-01-16 2010-06-24 서울대학교산학협력단 고효율 다결정 실리콘 태양전지 및 그 제조방법
JP5404064B2 (ja) * 2008-01-16 2014-01-29 株式会社半導体エネルギー研究所 レーザ処理装置、および半導体基板の作製方法
JP5503876B2 (ja) * 2008-01-24 2014-05-28 株式会社半導体エネルギー研究所 半導体基板の製造方法
US7943414B2 (en) * 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5436101B2 (ja) * 2008-09-05 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9537043B2 (en) * 2010-04-23 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
KR101146995B1 (ko) * 2010-06-16 2012-05-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
KR101718528B1 (ko) * 2010-08-26 2017-03-22 삼성디스플레이 주식회사 다결정 규소층의 형성 방법, 상기 다결정 규소층을 포함하는 박막 트랜지스터 및 유기 발광 장치
KR20130045716A (ko) * 2011-10-26 2013-05-06 삼성전자주식회사 반도체 소자 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005056446A1 (de) * 2005-05-14 2006-11-16 Degussa Ag Siliciumpulver enthaltende Dispersion und Verfahren zur Beschichtung
EP2133907A1 (de) 2008-06-09 2009-12-16 Technische Universität München Polykristalline Silizium Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch
WO2009150159A1 (en) * 2008-06-09 2009-12-17 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co. Kg. A method for producing polycrystalline layers

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A.R.Joshi,K.C.Saraswat: Nickel induced crystallization of alpha-Si gate electrode at 500°C and MOS Capacitor Reliability. In: IEEE Transactions on electron devices, 50, 2003, 4, 1058-1062. *
M.Scholz,M.Gjukic,M.Stutzmann: Silver-induced layer exchange for the low-temperature preparation of intrinsic polycrystalline silicon films. In: Appl. Phys. Lett., 2009, 012108-1-3. *

Also Published As

Publication number Publication date
WO2012143186A1 (de) 2012-10-26
DE202012100085U1 (de) 2012-03-06
US20140057420A1 (en) 2014-02-27
EP2699707A1 (de) 2014-02-26
CN103492607A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE102011002398B4 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE69435045T2 (de) Halbleiter-Anordnung und Herstellungsverfahren dafür
DE102013208317A1 (de) Verfahren zum Ausbilden einer Leitung, Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE3317535A1 (de) Duennfilmtransistor
DE102007016085B4 (de) Verfahren zur Herstellung eines MOSFET
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE112014004744B4 (de) Vertikales Nitrid-Halbleiterbauelement und laminierter Körper
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE112011101181B4 (de) Steuerung der Ferroelektrizität in dielektrischen Dünnschichten durch prozessinduzierte monoaxiale Spannungen
DE102007015942A1 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren derselben
DE112016005028T5 (de) Epitaxialsubstrat für halbleiterelemente, halbleiterelement und produktionsverfahren für epitaxialsubstrate für halbleiterelemente
DE102008027106A1 (de) Verfahren zur Herstellung einer SIC-Halbleitervorrichtung
DE112010003143T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung
EP1410442A1 (de) Elektronisches bauelement und herstellungsverfahren für ein elektronisches bauelement
DE2711365A1 (de) Halbleiteranordnung mit schottky- grenzschicht
DE112012005837T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE3340584C2 (de)
DE102020100942A1 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE112015000396T5 (de) Selektives Metall/Metalloxid-Ätzverfahren
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102012104616B4 (de) Verfahren zum Bilden einer Fensterschicht in einer Dünnschicht-Photovoltaikvorrichtung auf Cadmiumtelluridbasis
DE102020001980A1 (de) Verfahren und Anlage zur Herstellung eines Ausgangsmaterials für eine Siliziumsolarzelle mit passivierten Kontakten
EP2314732A1 (de) Verfahren zur Beschichtung eines Substrats mit einer TCO-Schicht und Dünnschichtsolarzelle

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee