DE102008027106A1 - Verfahren zur Herstellung einer SIC-Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer SIC-Halbleitervorrichtung Download PDF

Info

Publication number
DE102008027106A1
DE102008027106A1 DE102008027106A DE102008027106A DE102008027106A1 DE 102008027106 A1 DE102008027106 A1 DE 102008027106A1 DE 102008027106 A DE102008027106 A DE 102008027106A DE 102008027106 A DE102008027106 A DE 102008027106A DE 102008027106 A1 DE102008027106 A1 DE 102008027106A1
Authority
DE
Germany
Prior art keywords
layer
temperature
sic semiconductor
semiconductor layer
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102008027106A
Other languages
English (en)
Inventor
Hiroki Kariya Nakamura
Hideki Kariya Kawahara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008027106A1 publication Critical patent/DE102008027106A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

vorrichtung weist auf: Ausbilden einer Verunreinigungsschicht (3) in einer SiC-Schicht und Ausbilden eines Oxidfilms (7) auf der SiC-Schicht. Die Ausbildung der Verunreinigungsschicht umfasst: Implantierung einer Verunreinigung in die SiC-Schicht; Aufbringen einer Deckschicht (21) auf die SiC-Schicht; Tempern der Deckschicht, sodass diese in eine Kohlenstoffschicht umgewandelt wird; Tempern der SiC-Schicht zur Aktivierung der Verunreinigung, wobei die SiC-Schicht mit der Kohlenstoffschicht bedeckt ist; Entfernen der Kohlenstoffschicht; und Durchführen eines Opferoxidationsprozesses. Die Durchführung des Opferoxidationsprozesses umfasst: Ausbilden eines Opferoxidfilms und Entfernen des Opferoxidfilms. Die Ausbildung des Oxidfilms erfolgt nach der Durchführung des Opferoxidationsprozesses.

Description

  • Die vorliegenden Erfindung betrifft ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung.
  • Von einer SiC-Oberfläche einer SiC-Leistungsvorrichtung werden Si-Atome entfernt, wenn eine Aktivierungshitzebehandlung beim Ausbildungsschritt einer Verunreinigungsschicht durchgeführt wird, sodass die SiC-Oberfläche aufgeraut wird. Wenn das Si-Atom (Si-Atome) entfernt wird (werden), wird eine kohlenstoffangereicherte Schicht auf der SiC-Oberfläche gebildet. Es ist notwendig, diese kohlenstoffangereicherte oder kohlenstoffreiche Schicht zu entfernen, um einen Leckstrom zu verringern und um die Vorrichtung vor einer Fehlfunktion zu schützen. Um somit die kohlenstoffreiche Schicht zu entfernen, werden der Schritt der Ausbildung eines Opferoxidationsfilms und der Schritt einer Entfernung des Opferoxidationsfilms hinzugefügt.
  • Der Schritt der Ausbildung des Opferoxidationsfilms ist ein thermischer Oxidationsprozess. Bei dem thermischen Oxidationsprozess wird ein Bereich, wo eine Verunreinigung implantiert ist, mit einer thermischen Oxidationsgeschwindigkeit oxidiert, die erheblich unterschiedlich zu derjenigen in einem Bereich ist, wo keine Verunreinigung implantiert ist. Insbesondere ist die thermische Oxidationsgeschwindigkeit in dem implantierten Bereich größer als im nicht implantierten Bereich, sodass der implantierte Bereich rasch oxidiert wird. Folglich ist die Dicke des thermischen Oxidationsfilms in dem implantierten Bereich größer als im nicht implantierten Bereich.
  • Wenn somit der Opferoxidationsfilm in einem HF-Säureprozess entfernt wird, liefert der implantierte Bereich eine Konkavität (einen eingezogenen Teil) im Vergleich zu dem nicht implantierten Bereich. Dies deshalb, als die Dicke des thermischen Oxidationsfilms in dem implantierten Bereich groß ist. Diese Konkavität kann eine Dickenabweichung beim Ausbildungsschritt eines Gateoxidfilms verursachen. Die Zuverlässigkeit des Gate-oxidfilms wird somit verringert.
  • Angesichts dieses Problems wurde ein Verfahren zur Verringerung der Oberflächenrauigkeit in der JP-A-2005-260267 beschrieben. Genauer gesagt, ein organischer Film, beispielsweise ein Fotoresist wird gemustert und dann werden Verunreinigungsionen implantiert. Danach wird der organische Film karbonisiert (verkohlt), sodass ein Graphitfilm gebildet wird. Der Graphitfilm wird als eine Maske für einen Temperprozess bei hoher Temperatur verwendet.
  • Bei obigem Verfahren wirkt der Graphitfilm als eine Maske und damit wird die Ober-flächenrauigkeit unter der Maske verbessert.
  • Ein anderes Verfahren zur Verbesserung der Oberflächenrauigkeit ist in der JP-2005-303010 beschrieben. Insbesondere wird hierbei eine Driftschicht epitaxial aufgewachsen, ein Si-Atom (Si-Atome) wird (werden) in einem Hochtemperatur-Temperprozess im Vakuum sublimiert (niedergeschlagen) und damit wird eine homogene Kohlenstoffschicht gebildet. Diese Kohlenstoffschicht wird als eine Deckschicht bei einem Aktivierungsprozess verwendet, wo eine Verunreinigungsschicht getempert wird, sodass die Verunreinigungsschicht aktiviert wird. Wenn somit die Kohlenstoffschicht verwendet wird, wird eine in einem organischen Lösungsmittel enthaltene Verunreinigung nicht in das SiC-Substrat diffundieren. Dieses Merkmal ist ähnlich wie beim Graphitfilm und damit werden die Vorrichtungseigenschaften nicht verschlechtert.
  • Bei dem Verfahren gemäß der JP-A-2005-260267 wird jedoch der Graphitfilm aus dem organischen Film mit einem bestimmten Muster gemacht, der für die Ionenimplantation verwendet wird. Ein Bereich entsprechend der Öffnung in dem organischen Film für die Ionenimplantation ist damit vom Graphitfilm nicht bedeckt.
  • Somit wird das Si-Atom in dem Hochtemperatur-Temperschritt von der mit dem Graphitfilm nicht bedeckten Öffnung sublimiert und somit wird in der Öffnung die kohlenstoffreiche Schicht gebildet. Wenn folglich die Vorrichtung ausgebildet wird, wird die kohlenstoffreiche Schicht in dem Opferoxidationsprozess entfernt. Der Schritt zur Ausbildung des Opferoxidationsschritts und der Schritt der Entfernung des Opferoxidationsfilms werden hinzugefügt. Somit wird die Konkavität aufgrund der raschen Oxidation erzeugt.
  • Bei dem Verfahren gemäß der JP-A-2005-303010 wird, nachdem die Kohlenstoffschicht ausgebildet worden ist, auf der Kohlenstoffschicht ein SiO2-Film ausgebildet, um die selektive Ionenimplantation durchzuführen. Nachdem der Film durch einen Photoätzschritt bearbeitet worden ist, wird der Ionenimplantationsschritt durchgeführt.
  • Wenn der SiO2-Film auf der Kohlenstoffschicht ausgebildet wird, kann die Anhaftung zwischen dem SiO2-Film und der Kohlenstoffschicht aufgrund des amorphen Aufbaus unzureichend sein. Wenn somit der SiO2-Film bearbeitet wird, um ein feines Muster zu erhalten, kann der SiO2-Film als die Maske von der Kohlenstoffschicht entfernt werden, d. h. er kann sich abschälen oder ablösen. Somit arbeitet der SiO2-Film nicht hinreichend als Maske. Die Leistungsfähigkeit der Vorrichtung kann sich somit verschlechtern.
  • Die JP-A-2005-303010 lehrt, dass der Ionenimplantationsschritt nach Ausbildung der Kohlenstoffschicht durchgeführt wird. Somit wird der SiO2-Film auf der Kohlenstoffschicht ausgebildet und der SiO2-Film wird in einem Photoätzprozess gemustert. Sodann wird der Ionenimplantationsschritt durchgeführt.
  • Wenn jedoch der SiO2-Film auf der Kohlenstoffschicht als amorphe Schicht ausgebildet wird, ist die Anhaftung zwischen dem SiO2-Film und der Kohlenstoffschicht nicht ausreichend. Wenn somit der SiO2-Film mit einem feinen Muster gemustert wird, kann sich der SiO2-Film als Maske von der Kohlenstoffschicht lösen. Der SiO2-Film funktioniert somit nicht hinreichend als Maske für den Ionenimplantationsschritt, sodass die Leistungsfähigkeit der Vorrichtung verschlechtert ist.
  • Weiterhin wird bei der JP-A-2005-303010 , nachdem der Ionenimplantationsschritt durchgeführt wurde, um eine Verunreinigungsschicht zu bilden, die Kohlenstoffschicht ausgebildet. Nachdem die Driftschicht epitaxial aufgewachsen wurde, wird eine Si-Kom-ponente auf der Oberfläche der Driftschicht sublimiert, sodass sich die Kohlenstoffschicht auf der Oberfläche der Driftschicht bildet. In diesem Fall wird durch Durchführung einer Abfolge von Schritten die Kohlenstoffschicht gebildet. Es ist jedoch notwendig, den Implantationsschritt der Ionen hinzuzufügen, bevor die Kohlenstoffschicht ausgebildet wird.
  • Weiterhin, wenn die Kohlenstoffschicht nach dem Ionenimplantationsschritt ausgebildet wird, wird zusammen mit der Kohlenstoffschicht ein Verunreinigungsbereich gebildet. Somit wird in dem Verunreinigungsbereich die Kristallstruktur gestört. Wenn folglich die Kohlenstoffschicht bei einer hohen Temperatur im Bereich zwischen 1100°C und 1400°C gebildet wird, unterscheidet sich die Karbonisierungsgeschwindigkeit (oder Sublimationsgeschwindigkeit des Si-Atoms) im Verunreinigungsbereich gegenüber derjenigen in dem SiC-Oberflächenbereich mit richtiger Kristallstruktur. Wenn folglich die Kohlenstoffschicht entfernt wird, bildet sich eine Konkavität, die ähnlich wie bei dem Opferoxidationsschritt und dem Schritt der Entfernung des Opferoxidationsfilms ist. Die Dicke des Gateoxidfilms schwankt daher und die Zuverlässigkeit des Gatefilms nimmt ab.
  • Angesichts der beschriebenen Probleme ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung zu schaffen, bei dem die genannten Probleme beseitigt sind.
  • Gemäß der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung auf: Ausbilden einer Verunreinigungsschicht in einer SiC-Halbleiterschicht und Ausbilden eines Oxidfilms auf einer Oberfläche der SiC-Halbleiterschicht, wobei die Ausbildung der Verunreinigungsschicht umfasst: Implantieren einer Verunreinigung in die SiC-Halbleiterschicht; Aufbringen einer Deckschicht aus organischen Lösungsmitteln auf der Oberfläche der SiC-Halbleiterschicht; Tempern der Deckschicht zur Verdampfung des organischen Lösungsmittels, sodass die Deckschicht karbonisiert und in eine Kohlenstoffschicht umgewandelt wird; Tempern der SiC-Halbleiterschicht zur Aktivierung der Verunreinigung in der SiC-Halbleiterschicht unter der Bedingung, dass die Oberfläche der SiC-Halbleiterschicht von der Kohlenstoffschicht bedeckt ist; Entfernen der Kohlenstoffschicht; und Durchführen eines Opferoxidationsprozesses nach der Entfernung der Kohlenstoffschicht, wobei die Durchführung des Opferoxidationsprozesses umfasst: Ausbilden eines Opferoxidfilms; Entfernen des Opferoxidfilms, wobei die Ausbildung des Oxidfilms nach der Durchführung des Opferoxidationsprozesses durchgeführt wird.
  • Bei obigem Verfahren wird die Verunreinigung mit der Abdeckung der Oberfläche der SiC-Halbleiterschicht aktiviert und dann wird die Kohlenstoffschicht entfernt. Weiterhin wird der Opferoxidationsprozess durchgeführt. Selbst wenn somit ein Leckpfad in einer oberen Fläche der SiC-Halbleiterschicht gebildet wird, wird dieser Leckpfad bei der Entfernung der Kohlenstoffschicht und bei dem Opferoxidationsprozess entfernt. Bei der erfindungsgemäßen SiC-Halbleitervorrichtung wird somit ein Leckstrom verhindert.
  • Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden Beschreibung anhand der Zeichnung.
  • In der Zeichnung ist:
  • 1 eine Schnittdarstellung durch einen ebenen MOSFET in einer SiC-Halbleiter-vorrichtung gemäß einer ersten Ausführungsform;
  • 2A–2C jeweils Schnittdarstellungen zur Veranschaulichung eines Verfahrens zur Herstellung des vertikalen Leistungs-MOSFET von 1;
  • 3A–3C jeweils Schnittdarstellungen zur Veranschaulichung des Verfahrens zur Herstellung des vertikalen Leistungs-MOSFET in 1;
  • 4A–4C jeweils Schnittdarstellungen zur Veranschaulichung des Verfahrens zur Herstellung des vertikalen Leistungs-MOSFET in 1;
  • 5A–5C jeweils Schnittdarstellungen zur Veranschaulichung des Verfahrens zur Herstellung des vertikalen Leistungs-MOSFET in 1;
  • 6 eine Graphik eines Temperprozessprofils im Verfahren zur Herstellung des vertikalen Leistungs-MOSFET;
  • 7 eine Graphik einer Beziehung zwischen einer Drainspannung und einem Drainstrom im Leistungs-MOSFET;
  • 8A und 8B jeweils Schnittdarstellungen eines Verfahrens zur Herstellung eines planaren MOSFET in eine SiC-Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
  • 9 eine Draufsicht auf ein Wafer mit mehreren Teilen einer Kohlenstoffschicht;
  • 10 eine Graphik einer Beziehung zwischen einer Dicke eines Oxidfilms und einer Temper-Temperatur bei verschiedenen Oberflächenausrichtungen;
  • 11 eine Graphik einer Beziehung zwischen einer Drainspannung und einem Drainstrom in einem Leistungs-MOSFET als Vergleich; und
  • 12 eine Graphik einer Beziehung zwischen einer Verunreinigungskonzentration und einer Tiefe nach einem Ionenimplantationsschritt und nach einem Aktivierungstemperschritt.
  • Die Erfinder der vorliegenden Erfindung haben in vorbereitender Weise den Temperprozess zur Aktivierung einer Verunreinigung untersucht, wie er in der JP-A-2007-281005 beschrieben ist. Genauer gesagt, eine Verunreinigung wird in einen Wafer implantiert und dann wird die gesamte Oberfläche des Wafers mit einem Resist bedeckt. Weiterhin wird das Resist in einem anderem Temperprozess karbonisiert (verkohlt; in Kohlenstoff umgewandelt), sodass eine Kohlenstoffschicht gebildet wird. Diese Kohlenstoffschicht wird als eine Maske verwendet und der Temperprozess zur Aktivierung der Verunreinigung wird durchgeführt. Genauer gesagt, in einem Leistungs-MOSFET wird die Kohlenstoffschicht als eine Maske zur Bedeckung eines Basisbereichs vom P–-Leitfähig-keitstyps, eines Sourcebereichs vom N+-Leitfähigkeitstyps und einer Oberflä chenkanalschicht verwendet. Die Kohlenstoffschicht ist aus dem karbonisiertem Resist gemacht. Sodann wird die Verunreinigung in jeder Schicht aktiviert.
  • Wenn die Kohlenstoffschicht als eine Maske verwendet wird, hat das die Kohlenstoffschicht bildende Material eine ausgezeichnete Anhaftung an einer SiC-Schicht, welche die Substratschicht ist. Somit wird das Si-Atom daran gehindert, sich aus der SiC-Oberfläche zu lösen und auf der SiC-Oberfläche wird keine kohlenstoffreiche Schicht gebildet. Somit ist es nicht notwendig, den Schritt der Ausbildung eines Opferoxidfilms und den Schritt des Entfernens des Opferoxidfilms zur Entfernung der kohlenstoffreichen Schicht hinzuzufügen. Darüber hinaus bildet sich keine Konkavität aus und die Dicke des Oxidfilms wird gleichförmig. Folglich wird die Zuverlässigkeit des Opferoxidfilms verbessert und die Leistungsfähigkeit der Vorrichtung verbessert.
  • Wenn jedoch die Kohlenstoffschicht auf einem karbonisiertem Resist als Maske verwendet wird, kann in manchen Fällen ein Leckstrom fließen, wenn das Temperprozessprofil nicht geeignet oder angepasst ist.
  • Angesichts dieser Schwierigkeit besteht eine Notwendigkeit nach einem Herstellungsverfahren für eine SiC-Halbleitervorrichtung zur Verhinderung eines Leckstroms. Das Herstellungsverfahren umfasst hierbei den Temperschritt zur Aktivierung einer Verunreinigung unter Verwendung einer Kohlenstoffschicht aus einem karbonisierten Resist als Maske, sodass ein Oxidfilm auf einer SiC-Oberfläche eine homogene Dicke oder Stärke hat.
  • Untersucht wurde darüber hinaus vorab auch ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung.
  • 11 zeigt eine Beziehung zwischen einer Drainspannung VD und einem Drainstrom ID in einem Leistungs-MOSFET. Gemäß 11 wird in dem MOSFET der Drainstrom ID erzeugt. Weiterhin zeigt 12 die Verunreinigungskonzentrationsverteilung nach einem Schritt XIIA der Ionenimplantation und nach einem Schritt XIIB des Temperns zur Aktivierung der Verunreinigung. Die Verunreinigungskonzentration an einer oberen Oberfläche einer Verunreinigungsschicht nach dem Schritt XIIB des Temperns zur Aktivierung der Verunreinigung ist viel höher als nach dem Schritt XIIA zur Ionenimplantation. Hierbei wird der Schritt XIIB des Temperns zur Aktivierung der Verunreinigung nach dem Schritt XIIA zur Ionenimplantation durchgeführt. Dies ist deshalb, als die Verunreinigung wie zum Beispiel Aluminium von einer Innenseite der Verunreinigungsschicht zur oberen Oberfläche der Verunreinigungsschicht wandert, wenn der MOSFET zur Aktivierung der Verunreinigung getempert wird. Folglich fällt die Ver unreinigung an einer Grenze zwischen beispielsweise einem Basisbereich des P-Leitfähigkeitstyps und einer Oberflächenkanalschicht aus (oder schlägt sich dort nieder), sodass die Verunreinigungskonzentration an dieser Grenze hoch wird. Dieser Verunreinigungsausfall oder -niederschlag kann einen Leckpfad schaffen, sodass diese Ausfällung oder dieser Niederschlag einen Leckstrom verursacht.
  • Wenn Folglich ein Oberflächenabschnitt der Verunreinigungsschicht entfernt wird, wo sich dieser Leckpfad befindet, wird der Leckstrom verringert. Zur effektiven Entfernung des Strompfads werden ein Opferoxidfilmausbildungsschritt und ein Opferoxidfilmentfernungsschritt nach dem Temperschritt zur Aktivierung unter einer Bedingung durchgeführt, wo die Oberfläche der Verunreinigungsschicht mit einer Maske bedeckt ist.
  • Wenn hierbei der Temperschritt zur Aktivierung unter einer Bedingung im Zustand durchgeführt wird, wo die Maske die Oberfläche der Verunreinigungsschicht abdeckt, wird eine Siliziumkomponente daran gehindert, sich von der Oberfläche der Verunreinigungsschicht zu entfernen. Somit ist es nicht notwendig, den Opferoxidfilmausbildungsschritt und den Opferoxidfilmentfernungsschritt durchzuführen, sodass eine Konkavität oder ein eingezogener Bereich nicht gebildet werden. Wenn jedoch der Opferoxidfilmausbildungsschritt und der Opferoxidfilmentfernungsschritt durchgeführt werden, um den Leckpfad zu entfernen, kann die Konkavität gebildet werden.
  • Da im obigem Fall der Temperschritt zur Aktivierung der Verunreinigung unter der Bedingung durchgeführt wird, dass die Oberfläche der Verunreinigungsschicht mir der Maske bedeckt ist, wird die Siliziumkomponente nicht wesentlich von der Oberfläche der Verunreinigungsschicht entfernt und somit wird keine kohlenstoffreiche Schicht gebildet. Damit ist es nicht notwendig, die kohlenstoffreiche Schicht zu entfernen. Somit wird nur der Leckpfad entfernt. Im Stand der Technik ist es beispielsweise zur Entfernung der Kohlenstoffschicht notwendig, einen Teil der Verunreinigungsschicht in einem Opferoxidationsprozess zu entfernen, wobei dieser Teil in einer Tiefe von 30 nm von der Oberfläche der Verunreinigungsschicht liegt. Wenn der Leckpfad entfernt wird, ist es notwendig, einen Teil der Verunreinigungsschicht in einem Opferoxidationsprozess zu entfernen, wobei der Teil in einer Tiefe von einigen wenigen bis zu fünf Nanometern Tiefe von der Oberfläche der Verunreinigungsschicht aus liegt. Hierbei entspricht die Tiefe von einigen wenigen bis zu fünf Nanometern annähernd einer Atomschicht. Es ist auch aus dem experimentellen Ergebnis von 12 bekannt, dass der Bereich mit der hohen Verunreinigungskonzentration in einem Oberflächenabschnitt der Verunreinigungsschicht sehr dünn ist.
  • Selbst wenn somit der Opferoxidfilmausbildungsschritt und der Operoxidfilmentfernungsschritt nach dem Temperschritt zur Aktivierung zusammen mit einer Abdeckung der Oberfläche der Verunreinigungsschicht mit der Maske durchgeführt werden, ist die Tiefe oder Höhe der Konkavität sehr klein. Folglich ist es effektiv, die Oberfläche der Verunreinigungsschicht mit der Maske während des Temperschritts zur Aktivierung zu bedecken.
  • Zur Verringerung des Leckstroms in der Vorrichtung wird ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung geschaffen. Das Verfahren beinhaltet den Temper-schritt zur Aktivierung einer Verunreinigung unter Verwendung einer Kohlenstoffschicht als Maske, die aus einem karbonisiertem Resist ist, sodass eine Dicke eines Oxidfilms, der auf der Oberfläche der SiC-Schicht gebildet wird, kontrollierbar ist, um Dickenunebenheiten zu verringern.
  • <Erste Ausführungsform>
  • 1 zeigt eine SiC-Halbleitervorrichtung mit einem planaren N-Kanal MOSFET des normalerweise-Aus-Typs, der ein vertikaler Leistungs-MOSFET ist. Diese Vorrichtung ist geeignet für einen Inverter oder Gleichrichter in einem Fahrzeugwechselrichter.
  • Der MOSFET enthält ein Substrat 1 des N+-Leitfähigkeitstyps aus SiC. Das Substrat 1 hat eine obere Seite als Hauptoberfläche 1a und eine untere Seite als Rückfläche 1b, die gegenüber der Hauptoberfläche 1a liegt. Eine epitaxiale Schicht 2 des N–-Leitfähig-keitstyps (d. h. eine N–-Epitaxialschicht) aus SiC ist auf der Hauptoberfläche 1a des Substrats 1 ausgeformt. Die Verunreinigungskonzentration (d. h. Dotierungskonzentration) der N–-Epitaxialschicht 2 ist niedriger als diejenige des Substrats 1.
  • Ein Basisbereich 3 des P–-Leitfähigkeitstyps ist in einem Oberflächenabschnitt der Epitaxialschicht 2 ausgebildet. Der Basisbereich 3 enthält eine Dotierung aus Bor, Aluminium oder Germanium und eine Verunreinigungskonzentration im Basisbereich 3 ist gleich oder größer als 1 × 1017 cm–3. Die Verunreinigungskonzentration im Basisbereich 3 ist teilweise erhöht, sodass ein mittlerer Abschnitt des Basisbereichs 3 eine hohe Verunreinigungskonzentration hat. Der mittlere Abschnitt oder Bereich des Basisbereichs 3 ist in 1 als P+ gezeigt und liegt auf jeder Seite der Vorrichtung. Der mittige Abschnitt dient als Kontaktbereich. Die Tiefe des mittigen Abschnitts kann größer als der anderen Bereiche sein, sodass der mittige Abschnitt einen tiefen Basisbereich liefert.
  • Ein Sourcebereich 4 des N+-Leitfähigkeitstyps ist in einem Oberflächenabschnitt des Basisbereichs 3 ausgebildet. Die Tiefe des Sourcebereichs 4 ist kleiner als diejenige des Basisbereichs 3. Eine SiC-Schicht 5 des N–-Leitfähigkeitstyps ist so ausgebildet, dass sie vom Basisbereich 3 in einen Oberflächenabschnitt der Epitaxialschicht vorsteht, sodass die SiC-Schicht 5 den Sourcebereich 4 und die Epitaxialschicht 2 verbindet. Die SiC-Schicht 5 wird epitaxial aufgewachsen und dient als eine Kanalbildungsschicht für den Fall des Betriebs der Vorrichtung. Die SiC-Schicht 5 liefert eine Oberflächenkanalschicht 5.
  • Auf der oberen Fläche der oberen Flächenkanalschicht 5 und der oberen Fläche des Sourcebereichs 4 ist ein Gateoxidfilm 7 ausgebildet und auf dem Gateoxidfilm 7 ist eine Gateelektrode 8 ausgebildet. Die Gateelektrode 8 ist mit einem isolierendem Film 9 aus LTO (Niedertemperaturoxid) bedeckt. Auf dem Isolationsfilm 9 ist eine Sourceelektrode 10 so ausgebildet, dass die Sourceelektrode 10 elektrisch mit dem Sourcebereich 4 und dem Basisbereich 3 verbunden ist. An der Rückfläche 1b des Substrats 1 ist eine Drainelektrode ausgebildet. Soweit zum Aufbau des vertikalen MOSFET.
  • Ein Herstellungsverfahren des Leistungs-MOSFET wird nachfolgend unter Bezug auf die 2A–5C beschrieben.
  • Im Schritt gemäß 2A wird das Halbleitersubstrat 1 aus 4H-, 6H- oder 3C-SiC des N-Leitfähigkeitstyps vorbereitet. Die Dicke des Substrats 1 beträgt beispielsweise ungefähr 400 μm. Die Epitaxialschicht 2 mit einer Dicke von 5 μm wird epitaxial auf der Hauptoberfläche 1a des Substrats 1 aufgewachsen. In diesem Fall ist die Kristallstruktur der Epitaxialschicht 2 gleich derjenigen des Substrats 1, sodass die Epitaxialschicht 2 aus 4H-, 6H- oder 3C-SiC des N-Leitfähigkeitstyps ist.
  • In den Schritten der 2B und 2C wird ein LTO-Film 20 auf der Epitaxialschicht 2 angeordnet und der LTO-Film 20 wird gemustert, sodass ein Bereich von dem LTO-Film 20 frei bleibt, wo ein Basisbereich auszubilden ist. Unter Verwendung des LTO-Films 20 als Maske wird eine Verunreinigung des P-Leitfähigkeitstyps aus Bor, Aluminium oder Germanium auf die Epitaxialschicht 2 implantiert. Die Ionenimplantationsbedingung ist derart, dass beispielsweise die Temperatur 700°C beträgt und die Dotiermenge 1 × 1016 cm–2 beträgt. Auf diese Weise wird der Basisbereich 3 des P–-Leitfähigkeitstyps gebildet. Danach wird der LTO-Film 20 entfernt.
  • In einem Schritt gemäß 4B wird der LTO-Film 20 durch eine Behandlung mit HF entfernt. Sodann wird auf dem Basisbereich 3 ein Resist 21 ausgebildet. In diesem Fall ist es bevorzugt, das Resist 21 durch ein Drehbeschichtungsverfahren oder Sprühbeschich-tungsverfahren aufzubringen, da damit die Dicke des Resists 23 homogen wird.
  • Das Resist 21 besteht aus einem organischen Lösungsmittel, das karbonisiert (verkohlt), nachdem organische Bestandteile des organischen Lösungsmittels verdampft sind. Das organische Lösungsmittel ist hierbei ein organisches Lösungsmittel vom positiven Typ wie beispielsweise ein I-Linien-Fotolithografieresist, ein Tiefen-UV-Lithografieresist, ein ArF-Lithografieresist oder Elektronenstrahllithografieresist.
  • Basierend auf einem Temperprozessprofil gemäß 6 wird der organische Anteil im Resist 21 verdampft, sodass die Kohlenstoffschicht durch Karbonisierung oder Verkohlung des Resists 21 gebildet wird. Weiterhin werden die Verunreinigungen im Basisbereich 3 aktiviert.
  • Insbesondere wird der Atmosphärendruck in der Anlage zur Durchführung des Temperschritts verringert, sodass der Druck in der Anlage gleich oder niedriger als 1 × 10–4 pa ist. Die Anlage wird somit evakuiert oder unter Unterdruck gesetzt. Dann wird Argongas eingebracht, sodass das Innere des Geräts oder der Anlage mit dem Argongas gefüllt ist. Die Anlage wird dann derart erhitzt, dass die Temperatur der Anlage gleich oder höher als 200°C und gleich oder niedriger als 850°C ist. Die Temperaturanstiegsrate ist gleich oder niedriger als 80°C/min. Beispielsweise wird die Temperatur im Gerät mit einer Temperaturanstiegsrate von 80°C/min über zehn Minuten hinweg erhöht, sodass die Temperatur des Geräts 800°C erreicht. Sodann wird diese Temperatur von 800°C aufrecht erhalten.
  • Das Temperaturanstiegsprofil wird zur Karbonisierung des Resists 21 verwendet, sodass die Temper-Temperatur von 800°C niedriger als diejenige im Schritt der Aktivierung der Verunreinigung ist und weiterhin ist die Temperaturanstiegsrate von 80°C/min kleiner als im Schritt zur Aktivierung der Verunreinigung. Die Temper-Temperatur wird in einen Bereich zwischen 200°C und 850°C gelegt, da das Resist 21 bei dieser Temperatur ausreichend karbonisiert ist, bevor die Verunreinigung aktiviert wird. Die Temperaturanstiegsrate wird gleich oder niedriger als 80°C/min gesetzt. Wenn die Temperaturanstiegsrate hoch ist, kocht der organische Bestandteil im Resist 21 rasch auf und somit können in dem rasch aufkochenden Resist erzeugte Blasen das Resist 21 durchbrechen.
  • Da weiterhin die Temper-Temperatur gleich oder niedriger als 850°C über eine bestimmte Zeitdauer hinweg aufrecht erhalten wird, wird der organische Bestandteil oder werden organische Bestandteile im Resist 21 mit Sicherheit verdampft. Somit wird die Kohlenstoffschicht bestehend aus dem karbonisiertem Resist 21 mit Sicherheit ausgebildet. Da weiterhin die Atmosphäre in dem Gerät oder der Anlage Argon ist, ist die Restsauerstoffmenge in dem Gerät gering. Wenn somit die Kohlenstoffschicht ausgebildet wird, verbrennt das Resist 21 nicht in dem Restsauerstoff.
  • Da die Kohlenstoffschicht aus dem karbonisiertem Resist 21 gemacht ist, kann die Kohlenstoffschicht die gesamte Oberfläche des Basisbereichs 3 bedecken.
  • Nachdem die Kohlenstoffschicht ausgebildet worden ist, kann die Temperaturanstiegsrate groß gesetzt werden. Insbesondere wird nach Ausbildung der Kohlenstoffschicht die Temperaturanstiegsrate auf gleich oder größer als 160°C/min gesetzt, sodass die Temperatur des Geräts auf die Temperprozesstemperatur ansteigt, bei der die Verunreinigung aktiviert wird. Beispielsweise wird die Anlage mit einer Temperaturanstiegsrate von 160°C/min über fünf Minuten hinweg erwärmt, sodass die Temperatur des Geräts von 800°C auf 1600°C ansteigt. Damit wird die Verunreinigung im Basisbereich 3 aktiviert.
  • Da zu diesem Zeitpunkt die Kohlenstoffschicht den Basisbereich 3 bedeckt, wird die Siliziumkomponente daran gehindert, sich von den Oberflächen des Basisbereichs 3 zu entfernen. Somit wird keine kohlenstoffreiche Schicht oder mit Kohlenstoff angereicherte Schicht auf die Oberfläche des Basisbereichs 3 ausgebildet.
  • Weiterhin hat die Kohlenstoffschicht eine gute Anhaftung am SiC-Material, welches eine Basis, beispielsweise den Basisbereich 3 liefert. Die Kohlenstoffschicht entfernt sich nicht von der Basis und bedeckt die Basis ausreichend. Somit wird der Temperprozess zur Aktivierung der Verunreinigung mit ausreichender Abdeckung der Basis durchgeführt.
  • Im Schritt von 3B wird die Verunreinigung im Basisbereich 3 aktiviert, wobei die Kohlenstoffschicht als Maske zur Bedeckung der Oberfläche des Basisbereichs 3 verwendet wird. Sodann wird die Kohlenstoffschicht in einem Niedertemperaturoxidationsprozess und einem Opferoxidationsprozess mit einem Hochtemperaturoxidationsschritt entfernt. Es wird somit ein Oxidationsprozess mit zwei Schritten durchgeführt, um die Kohlenstoffschicht zu entfernen.
  • Insbesondere wird der Niedertemperaturoxidationsprozess durchgeführt, um die Kohlenstoffschicht zu entfernen. Dieser Prozess wird so durchgeführt, dass der thermische Oxidationsprozess bei einer Temperatur gleich oder niedriger als 1000°C durchgeführt, wo das SiC-Material nicht oxidiert wird und die Siliziumkomponente nicht ent fernt wird. Beispielsweise erfolgt der thermische Oxidationsprozess bei 800°C, sodass die Kohlenstoffschicht brennt. Damit wird diese Kohlenstoffschicht entfernt. Der thermische Oxidationsprozess zur Entfernung der Kohlenstoffschicht kann von einem Trockenoxidationsprozess oder Nassoxidationsprozess durchgeführt werden.
  • Darauf folgend wird die Temperatur des Substrats 1 von der Prozesstemperatur des Niedertemperaturoxidationsprozesses aus erhöht. Sodann wird einen Opferoxidfilm auf einer Oberfläche eines Wafers in dem Hochtemperaturoxidationsschritt des Opferoxidationsprozesses gebildet. Genauer gesagt, der Opferoxidationsfilm wird in einem Temperschritt bei einer Temperatur gleich oder höher als 1000°C durchgeführt, wo die SiC-Schicht oxidiert werden kann. Beispielsweise erfolgt der Temperschritt bei 1080°C, sodass der Opferoxidfilm gebildet wird. Sodann wird der Opferoxidfilm durch eine Bearbeitung mit HF entfernt. Weiterhin liefert die Bearbeitung mit HF eine reine Oberfläche des Substrats 1. Somit wird die Kohlenstoffschicht aus karbonisiertem Resist als Maske verwendet, wenn im Temperschritt die Verunreinigung aktiviert wird. Zu diesem Zeitpunkt wird ein Leckpfad, der durch Wandern der Verunreinigung zu einem Oberflächenabschnitt des Basisbereichs 3 gebildet wird, entfernt. Der obere Oberflächenabschnitt liegt hierbei bei einigen wenigen bis fünf Nanometern. Folglich lässt sich der Leckstrom verringern. Der Leckstrom ist dem Leckpfad im oberen Oberflächenabschnitt der Verunreinigungsschicht zugehörig.
  • Da der Temperprozess zur Aktivierung der Verunreinigung durchgeführt wird, wobei mit der Maske abgedeckt wird, wird die Siliziumkomponente daran gehindert, sich zu entfernen. Weiterhin wird die kohlenstoffreiche Schicht nicht ausgebildet und somit ist es nur notwendig, den Leckpfad zu entfernen. Im Stand der Technik ist es beispielsweise zur Entfernung der kohlenstoffreichen Schicht notwendig, einen Teil der Verunreinigungsschicht in einem Opferoxidationsprozess zu entfernen, wobei dieser Teil in einer Tiefe von 30 nm von der Oberfläche der Verunreinigungsschicht aus liegt. Wenn nur der Leckpfad entfernt wird, ist es nur notwendig, einen Teil der Verunreinigungsschicht in einem Opferoxidationsprozess zu entfernen, wobei dieser Teil bei einigen wenigen bis fünf Nanometern Tiefe von der Oberfläche der Verunreinigungsschicht aus liegt.
  • Nachdem somit der Temperprozess zum Aktivieren der Verunreinigung durchgeführt ist, wobei mit der Maske abgedeckt wird, kann der Opferoxidationsprozess mit dem Opferoxidfilmausbildungsschritt und dem Opferoxidentfernungsschritt durchgeführt werden. Auch in einem solchen Fall ist eine Oxidationsprozesszeitdauer in dem Opferoxidfilmausbildungsschritt sehr kurz im Vergleich zum herkömmlichen Verfahren. Damit ist eine Tiefe der Konkavität viel geringer als beim herkömmlichen Verfahren.
  • Im Schritt gemäß 3C wird die Oberflächenkanalschicht 5 epitaxial auf den Basisbereich 3 und die Epitaxialschicht 2 aufgewachsen.
  • Um hierbei einen vertikalen Leistungs-MOSFET des normalerweise-Aus-Typs zu schaffen, ist die Dicke der Oberflächenkanalschicht 5 kleiner als die Summe einer Erstreckung einer Verarmungsschicht vom Basisbereich 3 und eine Erstreckung einer Verarmungsschicht vom Gateoxidfilm 7. Die Verarmungsschicht erstreckt sich vom Basisbereich 3 zur Oberflächenkanalschicht 5 und erstreckt sich vom Gateoxidfilm 7 zur Oberflächenkanalschicht 5, wenn keine Spannung an der Gateelektrode 8 anliegt.
  • Insbesondere wird der Erstreckungsbetrag der Verarmungsschicht von dem Basisbereich aus bestimmt durch eine eingebaute Spannung eines PN-Übergangs zwischen der Oberflächenkanalschicht 5 und dem Basisbereich 3. Die Erstreckung der Verarmungsschicht vom Gateoxidfilm 7 aus wird bestimmt durch eine Differenz einer Arbeitsfunktion zwischen der Gateelektrode 8 und der Oberflächenkanalschicht 5 und durch eine Ladung am Gateoxidfilm 7. Somit wir die Dicke der Oberflächenkanalschicht 5 basierend auf den obigen Faktoren bestimmt.
  • Ein vertikaler Leistungs-MOSFET des Normalerweise-Aus-Typs kann einen Stromdurchfluss verhindern, auch wenn der MOSFET durchgebrochen ist und nicht in der Lage ist, eine Spannung an die Gateelektrode zu liefern. Ein MOSFET des normalerweise-Aus-Typs erhöht somit die Sicherheit im Vergleich zu einem MOSFET des normalerweise-Ein-Typs.
  • In einem Schritt gemäß 4A wird der LTO-Film 22 auf der Oberflächenkanalschicht 5 gebildet und dann wird der LTO-Film 22 gemustert, sodass vom LTO-Film 22 ein Bereich freigelegt wird, in dem ein Sourcebereich auszubilden ist. Der LTO-Film 22 wird als eine Maske verwendet und eine Verunreinigung des N-Leitfähigkeitstyps, beispielsweise Nitrid-Ionen wird implantiert, sodass der Sourcebereich 4 des N+-Leitfähigkeitstyps gebildet wird. Die Ionenimplantationsbedingung ist dabei so, dass die Temperatur 700°C beträgt und die Dosismenge 1 × 1015 cm–2 beträgt.
  • In einem Schritt gemäß 4B wird der LTO-Film 22 entfernt und dann wird ein anderer LTO-Film 23 auf der Oberflächenkanalschicht 5 durch ein fotolitografisches Verfahren ausgebildet. Der LTO-Film 23 wird gemustert, sodass ein Teil der Oberflächenkanalschicht 5 entsprechend einem Kontaktbereich zwischen dem Basisbereich 3 und der Sourceelektrode 10 vom LTO-Film 23 freigelegt wird.
  • Im Schritt gemäß 4C wird der LTO-Film 23 als Maske verwendet und P+-Ionen werden auf den Teil der Oberflächenkanalschicht 5 implantiert, der auf dem Basisbereich 3 liegt. Somit wird ein Kontaktbereich hoher Verunreinigungskonzentration des P-Leit-fähigkeitstyps in diesem Teil des Basisbereichs 3 gebildet, der nicht vom Sourcebereich 4 überlappt wird.
  • Dann wird beispielsweise in einem Schritt gemäß 5A der Gateoxidfilm 7 auf den Basisbereich 3, den Sourcebereich 4 und der Oberflächenkanalschicht 5 in einem Nassoxidationsprozess ausgebildet, einschließlich eines pyrogenen Verfahrens bei einer Atmosphärentemperatur von 1080°C. Bei dem pyrogenen Verfahren wird eine Mischung aus Sauerstoffgas und Wasserstoffgas verwendet.
  • Im Schritt gemäß 5B wird durch ein LPCVD-Verfahren oder dergleichen auf dem Gateoxid 7 eine Polysiliziumschicht gebildet. In diesem Fall beträgt die Abscheidungstemperatur beispielsweise 600°C. Die Polysiliziumschicht wird gemustert, sodass die Gateelektrode 8 gebildet wird.
  • In einem Schritt gemäß 5C wird, nachdem ein unnötiger Teil des Gateoxidfilms 7 entfernt wurde, der Isolationsfilm 9 aus LTO bei 425°C gebildet. Nachfolgend wird ein Temperschritt bei 1000°C durchgeführt, sodass die Gateelektrode 8 mit dem Isolationsfilm 9 bedeckt ist.
  • Dann werden die Sourceelektrode 10 und die Drainelektrode 11 durch ein Metallsputterverfahren bei Raumtemperatur gebildet. Nach Abscheidung der Sourceelektrode 10 und der Drainelektrode 11 erfolgt der Temperschritt bei 1000°C und der vertikale Leistungs-MOSFET ist fertig gestellt.
  • Der MOSFET arbeitet in dem normalerweise-Aus-Akkumulationsmodus. Genauer gesagt, die Arbeitsweise des MOSFET ist wie folgt: Wenn keine Spannung an der Gateelektrode 8 anliegt, ist die Oberflächenkanalschicht 5 vollständig durch ein elektrisches Potential verarmt, dass durch eine Differenz in der Arbeitsfunktion zwischen der Oberflächenkanalschicht 5 und der Gateelektrode 8 und durch eine Differenz des elektrostatischen Potentials zwischen dem Basisbereich 3 und der Oberflächenkanalschicht 5 erzeugt wird.
  • Wenn die Spannung an die Gateelektrode 8 angelegt wird, ändert sich eine elektrische Potentialdifferenz, die erzeugt wird durch eine Summe der angelegten Spannung und der Arbeitsfunktionsdifferenz zwischen der Oberflächenkanalschicht 5 und der Gateelektrode 8. Somit wird der Kanal der Vorrichtung gesteuert.
  • Im Fall eines ausgeschalteten Zustands liefert ein vom Basisbereich 3 und der Gateelektrode 8 gebildetes elektrisches Feld die Verarmungsschicht in der Oberflächenkanalschicht 5. Unter diesen Umständen wird, wenn eine positive Vorspannung an die Gateelektrode 8 angelegt wird, ein Kanalbereich an einer Grenze zwischen dem Gateoxidfilm 7 und der Oberflächenkanalschicht 5 gebildet, sodass die Vorrichtung vom ausgeschaltetem Zustand in einen eingeschalteten Zustand umschaltet. Der Kanalbereich erstreckt sich vom Sourcebereich 4 zur Epitaxialschicht 2. Somit fließen Elektronen vom Sourcebereich 4 zum Substrat 1, d. h. dem Drain, durch die Oberflächenkanalschicht 5 und die Epitaxialschicht 2, d. h. den Driftbereich. Die Richtung von der Epitaxialschicht 2 zum Substrat 1 ist senkrecht zum Substrat 1.
  • Wenn somit die positive Spannung an die Gateelektrode 8 angelegt wird, wird ein Kanal des Akkumodationstyps in der Oberflächenkanalschicht 5 induziert, sodass Ladungsträger zwischen der Sourceelektrode 10 und der Drainelektrode 11 fließen können.
  • In der vorliegenden Ausführungsform wird die Karbonschicht, die aus dem karbonisierten oder verkohlten Resist 21 gebildet wird, für den Temperschritt verwendet, bei dem die Verunreinigung aktiviert wird. Dann wie die Kohlenstoffschicht entfernt und der Opferoxidationsprozess wird so durchgeführt, dass der Opferoxidfilm auf dem Wafer ausgebildet und der Opferoxidfilm vom Wafer entfernt wird. Wenn somit der Temperschritt zur Aktivierung der Verunreinigung unter Verwendung der Kohlenstoffschicht als Maske durchgeführt wird, wird ein Leckpfad durch Absonderung der Verunreinigung am oberen Oberflächenabschnitt des Basisbereichs 3 gebildet, wobei die Anordnung in einer Tiefe von einigen wenigen bis zu fünf Nanometern erfolgt. Dieser Leckpfad wird durch das obige Verfahren entfernt. Damit wird ein Leckstrom verhindert, wobei dieser Leckstrom durch den Leckpfad auf dem oberen Oberflächenabschnitt der Verunreinigungsschicht verursacht wird.
  • Bei dieser Ausführungsform wird der Hochtemperaturoxidationsschritt zur Ausbildung des Opferoxidfilms sukzessive nach dem Niedertemperaturoxidationsschritt zur Entfernung der Kohlenstoffschicht ohne Verringerung der Temperatur durchgeführt. In diesem Fall wird eine Abfolge von Temperprozessen effektiv durchgeführt. Alternativ kann nach dem Niedertemperaturoxidationsschritt die Temperatur des Substrats 1 verringert werden und dann kann der Hochtemperaturoxidationsschritt durchgeführt werden.
  • Ein vertikaler Leistungs-MOSFET, der durch das obige Verfahren hergestellt worden ist, wurde getestet. 7 zeigt das Testergebnis. Insbesondere zeigt 7 eine Beziehung zwischen einer Drainspannung VD und einem Drainstrom ID im MOSFET, wobei eine Kurve in 7 eine Leckeigenschaft des MOSFET zeigt. Gemäß 7 ändert sich der Drainstrom ID nicht, auch wenn die Drainspannung VD anwächst. Somit fließt kein Strom im MOSFET. Folglich trägt das obige Verfahren wirksam dazu bei, den Leckstrom zu verringern oder zu vermeiden.
  • <zweite Ausführungsform>
  • Ein Verfahren zur Herstellung eines vertikalen Leistungs-MOSFET gemäß einer zweiten Ausführungsform ist in den 8A und 8B gezeigt, welche weitestens 3B gemäß der ersten Ausführungsform entsprechen. Insbesondere werden jedoch der Kohlenstoffschichtentfernungsprozess und der Opferoxidationsprozess der ersten Ausführungsform bei der zweiten Ausführungsform durch andere Prozesse ersetzt.
  • Der Temperprozess zur Aktivierung der Verunreinigung wird unter Verwendung der Kohlenstoffschicht aus dem karbonisiertem Resist 21 als Maske durchgeführt, wie in den 2A bis 3A gezeigt. Sodann wird der Schritt gemäß 8A durchgeführt. Bei diesem Schritt werden ein Schritt zur Entfernung der Kohlenstoffschicht und ein HF-Bearbeitungs-schritt zur Reinigung der Oberfläche des Substrats 1 durchgeführt. Genauer gesagt, ähnlich wie bei 3B wird der Niedertemperaturoxidationsprozess durchgeführt, um die Kohlenstoffschicht zu entfernen. Dieser Prozess wird so durchgeführt, dass der thermische Opferoxidationsprozess bei einer Temperatur gleich oder niedriger als 1000°C durchgeführt wird, wo das SiC Material nicht oxidiert und die Siliziumkomponente nicht entfernt wird. Beispielsweise erfolgt der thermische Oxidationsprozess bei 800°C, sodass die Kohlenstoffschicht brennt. Somit wird die Kohlenstoffschicht entfernt. Dann wird die Temperatur des Substrats 1 verringert. Danach wird die Oberfläche des Wafers mit der HF-Säure bearbeitet, sodass die Oberfläche des Wafers abgeflacht wird.
  • Nachfolgend wird gemäß 8B der Opferoxidfilm auf der Oberfläche des Wafers in dem Hochtemperaturoxidationsschritt des Opferoxidationsprozesses ausgebildet. Dann wird die Temperatur des Substrats 1 verringert. Der Schritt zur Entfernung des Opferoxidfilms wird danach durchgeführt. Genauer gesagt, der Opferoxidfilm wird in einem Temperschritt bei einer Temperatur gleich oder größer als 1000°C gebildet, wo die SiC-Schicht oxidiert werden kann. Beispielsweise erfolgt der Temperschritt bei 1080°C, sodass der Opferoxidfilm ausgebildet wird. Dann wird der Opferoxidfilm mit HF entfernt. Weiterhin liefert die Bearbeitung mit HF eine Reinigung der Oberfläche des Substrats 1. Somit wird die Kohlenstoffschicht aus karbonisiertem Resist als Maske verwendet, wenn im Temperschritt die Verunreinigung aktiviert wird. Zu diesem Zeitpunkt wird ein Leckpfad, der durch Einwanderung der Verunreinigung in einen oberen Oberflächenabschnitt des Basisbereichs 3 gebildet wurde, entfernt. Der obere Oberflächenabschnitt liegt hierbei bei einigen wenigen bis fünf Nanometern. Folglich lässt sich der Leckstrom verringern. Der Leckstrom kann dem Leckpfad im oberen Oberflächenabschnitt der Verunreinigungsschicht zugeschrieben werden.
  • Bei dieser Ausführungsform erfolgt die Bearbeitung mit HF-Säure nach dem Schritt der Entfernung der Kohlenstoffschicht. Weiterhin wird die Bearbeitung mit HF zusätzlich nach dem Opferoxidationsprozess durchgeführt. Durch Bearbeitung mit HF nach Entfernung der Kohlenstoffschicht wird somit die Oberfläche des Wafers ausgiebig gereinigt. Damit ist ein Einfluss einer geschwindigkeitmultiplizierenden Oxidation beim Opferoxidationsprozess wesentlich verringert.
  • <Andere Ausführungsformen>
  • Bei der ersten Ausführungsform erfolgt der Temperprozess zum Verkohlen des Resists 23 und zur Aktivierung der Verunreinigung in einer Argongasatmosphäre. Alternativ kann der Temperprozess in einer Unterdruck-Atmosphäre bis hin zum Vakuum durchgeführt werden, sodass der verbleibende Sauerstoffpartialdruck gering ist. Da der Restsauerstoff zur Verbrennung des Resists 23 oder der Kohlenstoffschicht beiträgt, wird in diesem Fall der Restsauerstoffprozentgehalt gleich oder geringer als ein Prozent gesetzt.
  • Alternativ kann das restliche Sauerstoffgas durch das Argongas ersetzt werden, sodass der Restsauerstoff in der Atmosphäre, in der der Temperprozess durchgeführt wird, verringert ist. Um in diesem Fall das restliche Sauerstoffgas ausreichend zu verringern, wird eine Mehrzahl von Ersetzungsschritten (Spülungen) mit dem Argongas durchgeführt. In im Rahmen der Erfindung durchgeführten Experimenten wurde, wenn die Anzahl von Ersatzschritten gleich oder mehr als drei betrug, das restliche Sauerstoffgas ausreichend entfernt, sodass das Resist 23 und die Kohlenstoffschicht nicht wesentlich (ver)brennen.
  • In der ersten Ausführungsform unterscheidet sich das Temperprozessprofil zum Verkohlen des Resits 23, um die Kohlenstoffschicht zu bilden, von demjenigen zur Aktivierung der Verunreinigung. Somit wird eine Mehrzahl von Temperprozessprofilen bereitgestellt, um die Kohlenstoffschicht effektiv auszubilden.
  • Alternativ kann das Temperprozessprofil zur Ausbildung der Kohlenstoffschicht gleich wie dasjenige zur Aktivierung der Verunreinigung sein. Beispielsweise kann das Resist 23 durch Erhitzen mit einer Temperaturanstiegsrate von 160°C/min karbonisiert werden, die gleich derjenigen wie bei dem Temperprozessprofil zur Aktivierung der Verunreinigung ist. In diesem Fall kann aber einerseits die Kohlenstoffschicht durch Aufkochen von organischen Bestandteilen durchbrochen werden, obgleich andererseits der Herstellungsprozess vereinfacht wäre. Alternativ kann die Verunreinigung durch Erhitzen mit einer Temperaturanstiegsrate gleich oder kleiner als 80°C/min bis auf 1600°C aktiviert werden, wobei diese Temperaturanstiegsrate die gleiche wie bei dem Temperprozessprofil zur Ausbildung der Kohlenstoffschicht ist. In diesem Fall wird die Prozessdauer länger, obgleich der Herstellungsprozess vereinfacht werden würde.
  • In der ersten Ausführungsform wird das Resist 23 auf der gesamten Oberfläche des Substrats 1 gebildet. Alternativ kann gemäß 9 das Resist 23 in eine Mehrzahl von Teilen unterteilt werden, wobei jeder Teil einem Halbleiterchip entspricht. Insbesondere enthält der Wafer eine Mehrzahl von Chips und ein Chip entspricht einer SiC-Halbleitervor-richtung. Die Abmessungen eines Typs betragen beispielsweise 3 mm2. Jeder Teil des Resists 23 bedeckt den einen Chip. In diesem Fall ist der Bereich oder die Fläche des Resists 23 in kleine Unterbereiche unterteilt. Somit kann sich das Resist 23 nicht ohne weiteres ablösen.
  • In den ersten und zweiten Ausführungsformen ist eine Oberflächenorientierung des Substrats 1 nicht festgelegt. Es ist bevorzugt, beim Substrat die Oberflächenorientierung mit Blick auf die Oberflächenorientierungsabhängigkeit der Oxidationsdicke zu spezifizieren. 10 zeigt drei Kurven der Oberflächenausrichtungsabhängigkeit der Oxidationsdicke. Wenn die Oberflächenausrichtung des Substrats 1 eine (000-1)-Ausrichtung ist oder eine (11-20)-Ausrichtung ist oder eine (0001)-Ausrichtung ist, ändert sich jeweils die Dicke eines ausgebildeten Oxidfilms auch dann, wenn die Temper-Temperatur gleich ist. Wenn somit die Dicke des Oxidfilms dünn sein soll, wird die Oberflächenausrichtung des Substrats 1 eher eine (000-1)-Ausrichtung oder (11-20)-Ausrichtung als eine (0001)-Ausrichtung sein.
  • Obgleich die SiC-Halbleitervorrichtung den vertikalen Leistungs-MOSFET enthält, kann die SiC-Halbleitervorrichtung andere Vorrichtungen aufweisen, solange ein Oxidfilm auf der Oberfläche des SiC-Materials mit einer Verunreinigung ausgebildet wird, um zu verhindern, dass durch eine Geschwindigkeitsmultiplikationsoxidation die Konkavität ausgebildet wird.
  • Der Gegenstand der vorliegenden Erfindung liefert unter anderem die folgenden Vorteile und weist unter anderem die folgenden Aspekte auf:
    Gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung: Ausbilden einer Verunreinigungsschicht in einer SiC-Halbleiterschicht; und Ausbilden eines Oxidfilms auf einer Oberfläche der SiC-Halbleiter-schicht. Das Ausbilden der Verunreinigungsschicht umfasst: Implantieren einer Verunreinigung in die SiC-Halbleiterschicht; Aufbringen einer Kappen- oder Deckschicht aus organischem Lösungsmittel auf die Oberfläche der SiC-Halbleiterschicht; Tempern der Deckschicht zur Verdampfung des organischen Lösungsmittels, sodass die Deckschicht karbonisiert wird und in eine Kohlenstoffschicht umgewandelt wird; Tempern der SiC-Halbleiterschicht zur Aktivierung der Verunreinigung in der SiC-Halbleiterschicht unter der Bedingung, das die Oberfläche der SiC-Halbleiterschicht mit der Kohlenstoffschicht bedeckt ist; Entfernen der Kohlenstoffschicht; und Durchführen eines Opferoxidationsprozesses nach der Entfernung der Kohlenstoffschicht. Die Durchführung des Opferoxidationsprozesses umfasst: Ausbilden eines Opferoxidfilms; und Entfernen des Opferoxidfilms. Die Ausbildung des Opferoxidfilms erfolgt nach der Durchführung des Opferoxidationsprozesses.
  • Bei obigem Verfahren wird die Verunreinigung mit der Abdeckung der Oberfläche der SiC-Halbleiterschicht aktiviert und dann wird die Kohlenstoffschicht entfernt. Weiterhin wird der Opferoxidationsprozess durchgeführt. Selbst wenn ein Leckpfad in einer oberen Oberfläche der SiC-Halbleiterschicht gebildet wird, wird bei der Entfernung der Kohlenstoffschicht und beim Opferoxidationsprozess dieser Leckpfad entfernt. Das Auftreten von Leckströmen wird somit bei der SiC-Halbleitervorrichtung verhindert.
  • Alternativ kann die Entfernung der Kohlenstoffschicht aufweisen: Oxidation der Kohlenstoffschicht bei einer ersten Temperatur, sodass die Kohlenstoffschicht entfernt wird. Die erste Temperatur ist niedriger als eine Temperatur, bei der die SiC-Halbleiterschicht oxidiert wird. Die Ausbildung des Opferoxidfilms kann umfassen: Oxidation der SiC-Halbleiterschicht bei einer zweiten Temperatur, sodass der Opferoxidfilm gebildet wird. Die zweite Temperatur ist höher als die erste Temperatur. Weiterhin kann die erste Temperatur unter 1000°C liegen und die zweite Temperatur kann gleich oder höher als 1000°C sein. Weiterhin kann die Oxidation der SiC-Halbleiterschicht sequenziell mit der Oxidation der Kohlenstoffschicht durchgeführt werden, sodass eine Temperatur der SiC-Halbleiterschicht von einer ersten Temperatur zu einer zweiten Temperatur ohne Verringerung der Temperatur erhöht wird. Weiterhin kann die Entfernung des Opferoxidfilms aufweisen: bearbeiten der Oberfläche der SiC-Halbleiterschicht mit HF-Säure nach der Oxidation der SiC-Halbleiterschicht. Weiterhin kann die Oxidation der SiC-Halbleiterschicht unabhängig von der Oxidation der Kohlenstoffschicht durchgeführt werden. Die Entfernung der Kohlenstoffschicht weist weiterhin auf: Verringern einer Temperatur der SiC-Halb-leiterschicht nach der Oxidation der Kohlenstoffschicht und Oxidation der SiC-Halbleiter-schicht nach einer Verringerung der Temperatur der SiC-Halbleiterschicht. Weiterhin kann die Entfernung der Kohlenstoffschicht aufweisen: Bearbeiten der Oberfläche der SiC-Halbleiterschicht mit HF-Säure nach der Oxidation der Kohlenstoffschicht und die Entfernung des Opferoxidfilms kann weiterhin aufweisen: Bearbeiten der Oberfläche der SiC-Halbleiterschicht mit HF-Säure nach der Oxidation der SiC-Halbleiterschicht.
  • Alternativ kann die Kappen- oder Deckschicht ein I-Linien-Fotolithografierresist, ein Tiefen-UV-Lithografierresist, eine ArF-Lithografierresist oder ein Elektronenstrahllithografierresist sein. Das Tempern der Deckschicht weist eine Temperaturanstiegsrate gleich oder kleiner als 80°C/min auf. Das Tempern der Deckschicht umfasst: Einstellen einer Atmosphäre um die SiC-Halbleitervorrichtung herum derart, dass sie Sauerstoffgas gleich oder weniger als 1% enthält; Erhöhen der Temperatur der Deckschicht auf eine dritte Temperatur; und Halten der Temperatur der SiC-Halbleiterschicht auf der dritten Temperatur für eine bestimmte Zeitdauer gleich oder mehr als zehn Minuten. Die dritte Temperatur liegt in einem Bereich zwischen 200°C und 850°C. Weiterhin kann das Tempern der SiC-Halbleiterschicht bei einer vierten Temperatur gleich oder geringer als 1800°C für eine andere bestimmte Zeitdauer gleich oder mehr als 30 Minuten erfolgen. Weiterhin kann die Oberfläche der SiC-Halbleiterschicht eine (000-1)-Ausrichtung oder eine (11-20)-Ausrichtung haben.
  • Die Erfindung wurde unter Bezugnahme auf bevorzugte Ausführungsformen hiervon beschrieben; Es versteht sich das die Erfindung jedoch nicht auf diese Ausführungsformen beschränkt ist. Vielmehr umfasst die Erfindung eine Vielzahl von Modifikationen und Abwandlungen. Weiterhin sind auch andere Kombinationen oder Abwandlungen mit mehr, weniger oder nur einem einzelnen Element im Rahmen und Umfang der vorliegenden Erfindung möglich, wie er durch die nachfolgenden Ansprüche und deren Äquivalente definiert ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2005-260267 A [0005, 0008]
    • - JP 2005-303010 [0007]
    • - JP 2005-303010 A [0010, 0012, 0014]
    • - JP 2007-281005 A [0033]

Claims (10)

  1. Ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, aufweisend: Ausbilden einer Verunreinigungsschicht (3) in einer SiC-Halbleiterschicht (2); Ausbilden eines Oxidfilms (7) auf einer Oberfläche der SiC-Halbleiterschicht (2), wobei die Ausbildung der Verunreinigungsschicht (3) umfasst: Implantieren einer Verunreinigung in die SiC-Halbleiterschicht (2); Aufbringen einer Deckschicht (21) aus organischem Lösungsmittel auf der Oberfläche der SiC-Halbleiterschicht (2); Tempern der Deckschicht (21) zur Verdampfung des organischen Lösungsmittels, sodass die Deckschicht (21) karbonisiert und in eine Kohlenstoffschicht umgewandelt wird; Tempern der SiC-Halbleiterschicht (2) zur Aktivierung der Verunreinigung in der SiC-Halbleiterschicht (2) unter der Bedingung, dass die Oberfläche der SiC-Halbleiterschicht (2) von der Kohlenstoffschicht bedeckt ist; Entfernen der Kohlenstoffschicht; Durchführen eines Opferoxidationsprozesses nach der Entfernung der Kohlenstoffschicht, wobei die Durchführung des Opferoxidationsprozesses umfasst: Ausbilden eines Opferoxidfilms; Entfernen des Opferoxidfilms, wobei die Ausbildung des Oxidfilms (7) nach der Durchführung des Opferoxidationsprozesses durchgeführt wird.
  2. Das Verfahren nach Anspruch 1, bei dem die Entfernung der Kohlenstoffschicht aufweist: Oxidation der Kohlenstoffschicht bei einer ersten Temperatur, sodass die Kohlenstoffschicht entfernt wird, wobei die erste Temperatur niedriger als eine Temperatur ist, bei der die SiC-Halbleiterschicht (2) oxidiert wird und wobei die Ausbildung des Opferoxidfilms aufweist: Oxidieren der SiC-Halbleiterschicht (2) bei einer zweiten Temperatur, sodass der Opferoxidfilm gebildet wird, wobei die zweite Temperatur höher als die erste Temperatur ist.
  3. Das Verfahren nach Anspruch 2, bei dem die erste Temperatur unter 1000°C liegt und die zweite Temperatur gleich oder höher als 1000°C ist.
  4. Das Verfahren nach Anspruch 2 oder 3, bei dem die Oxidation der SiC-Halbleiterschicht (2) sequenziell mit der Oxidation der Kohlenstofftemperatur so durchgeführt wird, dass eine Temperatur der SiC-Halbleiterschicht (2) von einer ersten Temperatur auf eine zweite Temperatur ohne Temperaturverringerung erhöht wird.
  5. Das Verfahren nach einem der Ansprüche 2 bis 4, bei dem die Entfernung des Opferoxidfilms aufweist: Bearbeiten der Oberfläche der SiC-Halbleiterschicht (2) mit HF-Säure nach der Oxidation der SiC-Halbleiterschicht (2).
  6. Das Verfahren nach Anspruch 2 oder 3 bei dem die Oxidation der SiC-Halbleiterschicht (2) unabhängig von der Oxidation der Kohlenstoffschicht durchgeführt wird und die Entfernung der Kohlenstoffschicht weiterhin aufweist: Verringern einer Temperatur der SiC-Halbleiterschicht (2) nach der Oxidation der Kohlenstoffschicht, wobei die Oxidation der SiC-Halbleiterschicht (2) nach einer Verringerung der Temperatur der SiC-Halbleiterschicht (2) durchgeführt wird.
  7. Das Verfahren nach Anspruch 6, bei dem die Entfernung der Kohlenstoffschicht weiterhin aufweist: Bearbeiten der Oberfläche der SiC-Halbleiterschicht (2) mit HF-Säure nach der Oxidation der Kohlenstoffschicht und wobei die Entfernung des Opferoxidfilms weiterhin aufweist: Bearbeiten der Oberfläche der SiC-Halbleiterschicht (2) mit HF-Säure nach der Oxidation der SiC-Halbleiterschicht (2).
  8. Das Verfahren nach einem der Ansprüche 1 bis 7, bei dem die Deckschicht (21) aus I-Linien-Fotolithografyresist, oder Tiefen-UV-Lithografieresist, oder ArF-Lithografieresist oder Elektronenstrahllithografieresist ist und das Tempern der Deckschicht (21) eine Temperaturanstiegsrate gleich oder kleiner als 80°C/min hat und das Tempern der Deckschicht (21) umfasst: Einstellen einer Atmosphäre um die SiC-Halbleitervorrichtung herum, sodass diese Sauerstoffgas gleich oder weniger als 1% enthält; Erhöhen einer Temperatur der Deckschicht (21) auf eine dritte Temperatur; und Halten der Temperatur der SiC-Halbleiterschicht (2) auf der dritten Temperatur für eine bestimmte Zeitdauer gleich oder größer als zehn Minuten, wobei die dritte Temperatur in einem Bereich zwischen 200°C und 850°C liegt.
  9. Das Verfahren nach Anspruch 8, bei dem das Tempern der SiC-Halbleiterschicht (2) bei einer vierten Temperatur gleich oder niedriger als 1800°C für eine andere bestimmte Zeitdauer gleich oder mehr als 30 Minuten lang durchgeführt wird.
  10. Das Verfahren nach Anspruch 9, bei dem die Oberfläche der SiC-Halbleiterschicht (2) eine (000-1)-Ausrichtung oder eine (11-20)-Ausrichtung hat.
DE102008027106A 2007-06-21 2008-06-06 Verfahren zur Herstellung einer SIC-Halbleitervorrichtung Ceased DE102008027106A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-164092 2007-06-21
JP2007164092A JP4600438B2 (ja) 2007-06-21 2007-06-21 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE102008027106A1 true DE102008027106A1 (de) 2008-12-24

Family

ID=40031011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008027106A Ceased DE102008027106A1 (de) 2007-06-21 2008-06-06 Verfahren zur Herstellung einer SIC-Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US7851382B2 (de)
JP (1) JP4600438B2 (de)
DE (1) DE102008027106A1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8465991B2 (en) * 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
JP5991629B2 (ja) * 2009-07-21 2016-09-14 ローム株式会社 半導体装置および半導体装置の製造方法
JP5474068B2 (ja) * 2009-07-24 2014-04-16 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5605005B2 (ja) * 2010-06-16 2014-10-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
US20150044840A1 (en) * 2012-03-30 2015-02-12 Hitachi, Ltd. Method for producing silicon carbide semiconductor device
JP2014220322A (ja) * 2013-05-07 2014-11-20 株式会社東芝 半導体装置の製造方法及び製造装置
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
JP2015130528A (ja) * 2015-03-11 2015-07-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
CN111243941A (zh) * 2020-01-15 2020-06-05 中国科学院半导体研究所 提高碳化硅少子寿命的方法
CN114005753B (zh) * 2021-10-29 2023-07-11 西安微电子技术研究所 一种igbt产品的氧化工艺方法及氧化后igbt产品

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005260267A (ja) 2005-04-27 2005-09-22 Fuji Electric Holdings Co Ltd 炭化けい素半導体素子の製造方法
JP2005303010A (ja) 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP2007281005A (ja) 2006-04-03 2007-10-25 Denso Corp 炭化珪素半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3760688B2 (ja) * 1999-08-26 2006-03-29 富士電機ホールディングス株式会社 炭化けい素半導体素子の製造方法
JP4848607B2 (ja) * 2001-09-11 2011-12-28 株式会社デンソー 炭化珪素半導体装置の製造方法
US7462540B2 (en) 2004-02-06 2008-12-09 Panasonic Corporation Silicon carbide semiconductor device and process for producing the same
JP2007115875A (ja) * 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303010A (ja) 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP2005260267A (ja) 2005-04-27 2005-09-22 Fuji Electric Holdings Co Ltd 炭化けい素半導体素子の製造方法
JP2007281005A (ja) 2006-04-03 2007-10-25 Denso Corp 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US7851382B2 (en) 2010-12-14
JP4600438B2 (ja) 2010-12-15
US20080318438A1 (en) 2008-12-25
JP2009004572A (ja) 2009-01-08

Similar Documents

Publication Publication Date Title
DE102008027106A1 (de) Verfahren zur Herstellung einer SIC-Halbleitervorrichtung
DE102007016085B4 (de) Verfahren zur Herstellung eines MOSFET
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE10214150B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
EP0022474B1 (de) Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE102013010245A1 (de) Halbleitervorrichtung
DE102013010187A1 (de) Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
DE202010018325U1 (de) Halbleitervorrichtung
DE10351006A1 (de) Technik zur Herstellung eines Transistors mit erhöhten Drain- und Source-Gebieten, wobei eine reduzierte Anzahl von Prozessschritten erforderlich ist
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE102010040064A1 (de) Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102009055395B4 (de) Vordotiertes Halbleitermaterial für eine Metallgateelektrodenstruktur mit großem ε von p-und n-Kanaltransistoren
DE102017201550B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE2704471C2 (de) Verfahren zur Isolation von Halbleitergebieten
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
DE4406769C2 (de) Verfahren zur Herstellung ohmscher Kontakte auf einem SiC-Halbleiterkörper
EP0693772B1 (de) Verfahren zum Kontaktieren von SIPOS passivierten Halbleiteranordnungen

Legal Events

Date Code Title Description
R084 Declaration of willingness to licence

Effective date: 20130718

R012 Request for examination validly filed

Effective date: 20130718

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final