JP2009004572A - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP2009004572A
JP2009004572A JP2007164092A JP2007164092A JP2009004572A JP 2009004572 A JP2009004572 A JP 2009004572A JP 2007164092 A JP2007164092 A JP 2007164092A JP 2007164092 A JP2007164092 A JP 2007164092A JP 2009004572 A JP2009004572 A JP 2009004572A
Authority
JP
Japan
Prior art keywords
oxidation
temperature
layer
carbon layer
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007164092A
Other languages
English (en)
Other versions
JP4600438B2 (ja
Inventor
Hiroki Nakamura
広希 中村
Hideki Kawahara
英樹 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007164092A priority Critical patent/JP4600438B2/ja
Priority to US12/155,020 priority patent/US7851382B2/en
Priority to DE102008027106A priority patent/DE102008027106A1/de
Publication of JP2009004572A publication Critical patent/JP2009004572A/ja
Application granted granted Critical
Publication of JP4600438B2 publication Critical patent/JP4600438B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＳｉＣ半導体装置のリーク電流を抑制できるようにする。
【解決手段】レジスト２１を炭化させて形成したカーボン層を用いて不純物の活性化を行った後、カーボン層を除去し、さらに犠牲酸化処理を行い、ウェハ表面に犠牲酸化膜を形成したのち、この犠牲酸化膜を除去する工程を行う。これにより、レジスト２１を炭化して形成したカーボン層をマスクとして利用して活性化のための熱処理を行ったときに、ｐ-型ベース領域３やｎ+型ソース領域４および表面チャネル層５の表面の浅い場所（数〜５ｎｍ程度の深さの位置）に不純物が移動することによって形成されるリークパスを除去することが可能となる。これにより、不純物層の表面側のリークパスが原因となって生じると考えられるリーク電流を抑制することが可能になる。
【選択図】図４

Description

本発明は、炭化珪素（以下、ＳｉＣという）中に不純物をドーピングしたのち、活性化熱処理を行うことで不純物の活性化を行っているＳｉＣ半導体装置の製造方法に関するものである。
ＳｉＣパワーデバイスでは、不純物層形成時に必要とされる活性化熱処理によってＳｉＣ表面からＳｉ抜けが生じ、表面荒れが発生することが確認されている。このＳｉ抜けが生じると、ＳｉＣ基板表面にカーボンリッチな層が形成される。このカーボンリッチな層を除去しなければリーク電流が増大するなど、デバイス特性に不具合が発生する。このため、カーボンリッチ層を除去するために、犠牲酸化および犠牲酸化膜除去工程が追加されている。
ここでいう犠牲酸化工程は熱酸化工程であるが、熱酸化工程を実施するに際し、不純物を注入した領域と注入していない領域で熱酸化の速度に大きな差が生じる。すなわち、不純物を注入した領域の熱酸化速度が注入していない領域よりも大きくなる増速酸化が行われるため、注入した領域の熱酸化膜が注入していない領域に比べて厚くなる。
このため、ＨＦ処理によって犠牲酸化膜を除去したときに、不純物を注入した領域の酸化膜が厚いために、不純物を注入していない領域と比べて凹んでしまうという「くびれ」ができる。この「くびれ」は、ゲート酸化膜を形成するときの膜厚ムラの発生要因となり、ゲート酸化膜信頼性を低下させる。
これに対して、特許文献１において、表面荒れを抑制する方法が提案されている。具体的には、フォトレジスト等の有機膜パターンを形成した後、不純物イオンを注入し、その後、有機膜を炭化させることでグラファイト膜を形成し、そのグラファイト膜をマスクとして高温アニールを実施する。
このような方法によれば、有機膜を炭化させたグラファイト膜でマスクしているため、マスク下の表面荒れを抑制できる。
また、特許文献２でも、表面荒れを抑制する方法が提案されている。具体的には、ドリフト層をエピタキシャル成長させた後、真空高温熱処理によりＳｉを昇華させることで均一なカーボン層を形成し、このカーボン層をキャップ層として利用しつつ、活性化アニールを行うことで不純物層の活性化を行う。このように、カーボン層を用いた場合、有機系のグラファイト膜のように有機溶剤に含まれる不純物がＳｉＣ基板に拡散することがなく、デバイス特性に影響が及ばないようにすることができる。
特開２００５−２６０２６７号公報 特開２００５−３０３０１０号公報
しかしながら、上記特許文献１に記載の方法では、グラファイト膜をイオン注入に用いた有機膜パターンで形成しているため、イオン注入のために開口させられている部分にはグラファイト膜が形成されず、保護されない。
したがって、グラファイト膜が形成されない開口部は、高温アニールによりＳｉが昇華してカーボンリッチ層が形成され表面が荒れることになる。このため、デバイス作製時には、このカーボンリッチ層を除去するために犠牲酸化工程を追加しなければならず、上述した増速酸化による「くびれ」を防止できない。
また、特許文献２に記載の方法の場合、カーボン層を形成した後に、イオン注入を選択的に実施するために、カーボン層の上にＳｉＯ2膜を形成し、ホト・エッチングによりＳｉＯ2膜を加工してから、イオン注入が行われる。
しかしながら、アモルファスであるカーボン層の上にＳｉＯ2膜を形成すると、膜の密着性が確保できない。つまり、微細なパターンを加工するとマスク材となるＳｉＯ2膜が剥がれてしまい、イオン注入用のマスクとしての役割を果たせず、所望のデバイス性能が得られなくなる。
また、引用文献２には、不純物層を形成するためのイオン注入工程を行った後に、カーボン層を形成する方法についても記載されている。上記のように、ドリフト層をエピタキシャル成長させた後に、そのままドリフト層表面のＳｉを昇華させることでカーボン層を形成するのであれば、一連の工程によってカーボン層を形成できるが、イオン注入工程を行った後にカーボン層を形成するのであれば、そのための工程を別途行わなければならない。
さらに、イオン注入工程を行った後にカーボン層を形成する場合には、その際、既に不純物領域が形成されており、結晶構造が乱れている部分が発生している。このため、カーボン層を形成する工程を１１００℃以上１４００℃以下という高い温度下で行ったときに、結局、結晶構造が乱れていないＳｉＣ表面と比較して、カーボン化する速度（つまりＳｉの昇華速度）に差が生じ、カーボン層を除去したときに、上記した犠牲酸化および犠牲酸化膜除去と同様に「くびれ」が発生する。その結果、ゲート酸化膜の厚さムラを防止できず、ゲート膜信頼性を確保できない。
そこで、本発明者らは、先に、特願２００６−１０１９３０において、不純物をイオン注入したのち、ウェハ表面全面をレジストで覆い、さらにレジストを熱処理にて炭化させることでカーボン層としてから、カーボン層をマスクとして不純物の活性化のための熱処理を行うことを提案している。具体的には、パワーＭＯＳＦＥＴにおけるｐ-型ベース領域、ｎ+型ソース領域および表面チャネル層の表面のマスクとして、レジストを炭化させたカーボン層を用いて各不純物層に含まれた不純物を活性化させている。
このように、レジストを炭化させて形成したカーボン層をマスクとして用いると、下地となるＳｉＣとの密着性が良好な材料をマスクとすることができる。このため、ＳｉＣ表面からのＳｉ抜けを防止することが可能となり、カーボンリッチ層が形成されることを防止することができる。したがって、カーボンリッチ層を除去するための犠牲酸化膜形成工程や犠牲酸化膜除去工程を行わなくても良くなる。これにより、犠牲酸化膜形成工程や犠牲酸化膜除去工程を経ることによる「くびれ」が形成されることを防止できるため、酸化膜の膜厚ムラを抑制することが可能となり、酸化膜の信頼性の低下、引いてはデバイス特性の悪化を防止できる。
しかしながら、上記のようにレジストを炭化させて形成したカーボン層をマスクとして用いた場合に、熱処理のプロファイルによってはリーク電流が生じることがあることが確認された。
本発明は上記点に鑑みて、ＳｉＣ表面に形成される酸化膜の厚さムラを抑制するために、レジストを炭化させたカーボン層をマスクとして不純物の活性化のための熱処理を行うＳｉＣ半導体装置の製造方法を適用する場合において、リーク電流を抑制できるようにすることを目的とする。
上記目的を達成すべく、本発明者らは上記製造方法により製造したＳｉＣ半導体装置について鋭意検討を行った。
図１１は、パワーＭＯＳＦＥＴのドレイン電圧ＶＤに対するドレイン電流ＩＤの特性を調べた結果を示した図である。この図に示すように、ドレイン電流ＩＤが発生していることが判る。また、イオン注入後と活性化の熱処理後とで不純物の濃度分布を調べたところ、図１２の結果が得られ、不純物層の最表面の不純物濃度が活性化の熱処理後にそれ以前（イオン注入後）と比べて大幅に濃くなっているという結果が得られた。これは、活性化の熱処理によって不純物（例えばＡｌ（アルミニウム））が不純物層の表面側に移動するためと考えられる。このため、例えばｐ-型ベース領域と表面チャネル層との界面に高濃度の不純物が析出し、これがリークパスの原因になっていると推測される。
したがって、不純物層の表面側のリークパスとなっている部分を除去すれば、リーク電流を抑制することが可能になると言える。このようなリークパスを除去するには、マスクで覆った状態で活性化のための熱処理を行った後、犠牲酸化膜形成工程や犠牲酸化膜除去工程を行えば良い。
なお、上述したように、マスクで覆った状態で活性化のための熱処理を行うことにより、Ｓｉ抜けを防止できるため、犠牲酸化膜形成工程や犠牲酸化膜除去工程を行う必要が無くなり、「くびれ」が形成されることを防止できるという効果が得られる。このため、リークパスの除去のために犠牲酸化膜形成工程や犠牲酸化膜除去工程を行えば、再び「くびれ」が生じる可能性が出てくる。
しかしながら、マスクで覆った状態で活性化のための熱処理を行っているため、Ｓｉ抜けを防止でき、カーボンリッチ層を除去する必要もないため、単にリークパスの除去を行えば済む。従来のようにカーボンリッチ層を除去するためには、例えば不純物層の表面から３０ｎｍ程度の深さまで犠牲酸化工程によって取り除かなければならなかったが、リークパスの除去は不純物層の表面から数〜５ｎｍ程度の深さ（原子一層分程度の深さ）まで犠牲酸化工程で取り除くことにより行うことができることを確認している。これは、図１２に示した不純物層の表面における不純物濃度の濃い領域の深さが非常に浅いことからも判る。
したがって、マスクで覆った状態で活性化のための熱処理を行った後に、犠牲酸化膜形成工程や犠牲酸化膜除去工程を行ったとしても、「くびれ」の高さを従来と比べて十分に小さくすることが可能である。このため、マスクで覆った状態で活性化のための熱処理を行う意義は無くならない。
そこで、本発明では、半導体（２、５）に不純物のイオン注入を行ったのち、不純物を活性化させるための熱処理を施すことによって注入された不純物を活性化させることで不純物層（３、４）を形成する不純物層形成工程と、不純物層（３、４）を含む炭化珪素半導体（２、５）の表面に酸化膜（７）を形成する工程と、を含んだ炭化珪素半導体装置の製造方法において、不純物形成工程は、不純物層（３、４）を含む炭化珪素半導体（２、５）の表面にキャップ層を有機系溶剤で構成されるレジスト（２３）を塗布したのち、レジスト（２３）を炭化させるための熱処理を行うことにより、レジスト（２３）に含まれる有機物を蒸発させることでレジスト（２３）を炭化させ、カーボン層を形成する工程と、カーボン層にて不純物層（３、４）を含む炭化珪素半導体（２、５）の表面を覆った状態で、不純物を活性化させるための熱処理を行う工程と、カーボン層を除去する工程と、カーボン層を除去したのち、犠牲酸化膜の形成および該犠牲酸化膜の除去を行う犠牲酸化処理工程と、を含み、酸化膜（７）を形成する工程を犠牲酸化処理工程の後で行うことを特徴としている。
このように、レジスト（２３）を炭化させて形成したカーボン層を用いて不純物の活性化を行った後、カーボン層を除去し、さらに犠牲酸化処理を行い、ウェハ表面に犠牲酸化膜を形成したのち、この犠牲酸化膜を除去する工程を行うようにしている。これにより、レジスト（２３）を炭化して形成したカーボン層をマスクとして利用して活性化のための熱処理を行ったときに、不純物層（３、４）の表面の浅い場所に不純物が移動することによって形成されるリークパスを除去することが可能となる。これにより、不純物層（３、４）の表面側のリークパスが原因となって生じると考えられるリーク電流を抑制することが可能になる。
例えば、カーボン層を除去する工程では、ＳｉＣが酸化される温度よりも低温度での低温酸化を行うことにより、カーボン層を酸化させて除去することができ、犠牲酸化処理工程では、低温酸化よりも高温度となるＳｉＣが酸化される温度での高温酸化を行うことにより、犠牲酸化膜を形成することができる。
この場合、低温酸化を１０００℃未満で行い、高温酸化を１０００℃以上で行うことができる。このような低温酸化と高温酸化を一連の酸化工程において行い、低温酸化後にそのまま温度を上昇させることで高温酸化を行うようにすれば、熱処理工程の効率化を図ることが可能となる。勿論、低温酸化と高温酸化とを別々の酸化工程において行い、低温酸化後に温度を低下させ、その後、高温酸化を行うことも可能である。この場合、低温酸化後でＨＦ処理を行うようにすれば、よりウェハ表面状態を良好にすることができ、その後の犠牲酸化処理による増側酸化の影響を更に抑制することが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
以下、本発明を図に示す実施形態について説明する。図１に、本実施形態に示すＳｉＣ半導体装置の製造方法により製造したノーマリオフ型のｎチャネルタイププレーナ型ＭＯＳＦＥＴ（縦型パワーＭＯＳＦＥＴ）の断面図を示す。本デバイスは、インバータや車両用オルタネータのレクチファイヤに適用すると好適なものである。図１に基づいて縦型パワーＭＯＳＦＥＴの構造について説明する。
炭化珪素からなるｎ+型基板１は、上面を主表面１ａとし、主表面の反対面である下面を裏面１ｂとしている。このｎ+型基板１の主表面１ａ上には、基板１よりも低いドーパント濃度を有する炭化珪素からなるｎ-型エピタキシャル層（以下、ｎ-型エピ層という）２が積層されている。
ｎ-型エピ層２の表層部にはｐ-型ベース領域３が形成されている。このｐ-型ベース領域３は、Ｂ、Ａｌ若しくはＧｅをドーパントとして形成されており、約１×１０17ｃｍ-3以上の濃度となっている。また、ｐ-型ベース領域３の中央部分（図１中の左右両端位置）には、部分的にＰ型不純物濃度が高くされ、コンタクト領域として機能する。この部分は、他の領域よりも深く形成されていても良く、その場合、ディープベース領域としても機能することになる。
また、ｐ-型ベース領域３の表層部には、ｐ-型ベース領域３よりも浅いｎ+型ソース領域４が形成されている。そして、ｎ+型ソース領域４とｎ-型エピ層２とを繋ぐように、ｐ-型ベース領域３の表面部にはｎ-型ＳｉＣ層５が延設されている。このｎ-型ＳｉＣ層５は、エピタキシャル成長にて形成されたものであり、デバイスの動作時にチャネル形成層として機能する。以下、ｎ-型ＳｉＣ層５を表面チャネル層という。
表面チャネル層５の上面およびｎ+型ソース領域４の上面には熱酸化にてゲート酸化膜７が形成され、このゲート酸化膜７の上にゲート電極８が形成されている。ゲート電極８は、ＬＴＯ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）等で構成された絶縁膜９で覆われ、この絶縁膜９の上にｎ+型ソース領域４およびｐ-型ベース領域３と電気的に接続されたソース電極１０が形成されている。そして、ｎ+型基板１の裏面１ｂにドレイン電極１１が形成され、縦型パワーＭＯＳＦＥＴが構成されている。
次に、図１に示す縦型パワーＭＯＳＦＥＴの製造工程を、図２〜図５を用いて説明する。
〔図２（ａ）に示す工程〕
まず、ｎ型４Ｈまたは６Ｈまたは３Ｃ−ＳｉＣからなる半導体基板、すなわちｎ+型基板１を用意する。例えば、ｎ+型基板１として、厚さが４００μｍ程度のものを用意する。そして、このｎ+型基板１の主表面１ａに厚さ５μｍのｎ-型エピ層２をエピタキシャル成長させる。この場合、ｎ-型エピ層２は下地の基板１と同様の結晶で得られ、ｎ型４Ｈまたは６Ｈまたは３Ｃ−ＳｉＣ層となる。
〔図２（ｂ）、（ｃ）に示す工程〕
ｎ-型エピ層２の上にＬＴＯ膜２０を配置したのち、ＬＴＯ膜２０をパターニングすることで、ｐ-型ベース領域３の形成予定位置を露出させる。これをマスクとして、ｐ型不純物であるＢ、Ａｌ、若しくはＧｅをイオン注入する。このときのイオン注入条件は、例えば、温度を７００℃、ドーズ量を１×１０16ｃｍ-2とする。これにより、ｐ-型ベース領域３が形成される。その後、ＬＴＯ膜２０を除去する。
〔図３（ａ）に示す工程〕
ＬＴＯ膜２０をＨＦ処理にて除去した後、ｐ-型ベース領域３の表面にレジスト２１を形成する。このとき、スピンコートまたは噴霧方式塗布により、レジスト２１を形成すると、レジスト２１の膜厚が均一となるため好ましい。
レジスト２１としては、有機物を蒸発させたときに残りの材料が炭化される有機系溶剤を用いることができ、ポジ系の有機系溶剤、例えば、ｉ線フォトリソグラフィ用レジスト、Ｄｅｅｐ−ＵＶリソグラフィ用レジスト、ＡｒＦリソグラフィ用レジストまたは電子線リソグラフィ用レジストを用いることができる。
そして、図６に示す熱処理プロファイルに基づいて、レジスト２１に含まれる有機物を蒸発させ、レジスト２１を炭化させてカーボン層を形成すると共に、ｐ-型ベース領域３内に含まれた不純物を活性化させる。
具体的には、まず、熱処理を行う装置内の雰囲気圧力を減圧雰囲気、例えば１×１０-4Ｐａ以下の真空状態としたのち、装置内にＡｒ（アルゴン）を導入することでＡｒ雰囲気とする。続いて、８０℃／ｍｉｎ以下の昇温速度で２００℃以上かつ８５０℃以下の温度まで加熱する。例えば８０℃／ｍｉｎの昇温速度で１０分間昇温させることで８００℃まで昇温する。そして、この温度を例えば１０分間保持する。
この昇温プロファイルは、レジスト２１を炭化させるためのプロファイルであり、不純物を活性化させるための加熱と比べて、熱処理温度が低く、かつ、昇温速度が遅くなっている。熱処理温度を２００℃以上かつ８５０℃以下としているのは、不純物の活性化前に確実にレジスト２１を炭化させるためであり、昇温速度を８０℃／ｍｉｎ以下としたのは、あまり速く昇温するとレジスト２１に含まれる有機物が急激に沸騰してしまい、その沸騰により発生する気泡によってレジスト２１が破れてしまう可能性があるためである。
また、熱処理温度を８５０℃以下で一定時間保持しているため、レジスト２１内の有機物をより確実に蒸発させることができ、レジスト２１を炭化させたカーボン層を確実に形成することができる。そして、装置内をＡｒ雰囲気としているため、装置内の残留酸素を少なくすることが可能となり、残留酸素によってカーボン層を形成している途中にレジスト２１が燃えてしまうことを防止できる。
さらに、レジスト２１を炭化させることでカーボン層を形成しているため、ｐ-型ベース領域３の表面全域が覆われるようにカーボン層を形成することができる。
そして、カーボン層が形成されてからは昇温速度を速くしても差し支えないため、１６０℃／ｍｉｎ以上の昇温速度となるように昇温速度を速くし、不純物を活性化させるための熱処理温度まで早く加熱する。例えば、８００℃から１６０℃／ｍｉｎで５分間昇温させることで１６００℃まで加熱する。これにより、ｐ-型ベース領域３内に含まれた不純物を活性化させられる。
このとき、カーボン層によってｐ-型ベース領域３を覆った状態としているため、これらの表面からのＳｉ抜けを防止することが可能となり、カーボンリッチ層が形成されることを防止することができる。
なお、カーボン層は、下地（ｐ-型ベース領域３）となるＳｉＣと密着性も良好であるため、下地から剥がれてしまうことはなく、確実に下地を覆った状態で不純物活性化のための熱処理工程を行うことが可能となる。
〔図３（ｂ）に示す工程〕
レジスト２１を炭化させて形成したカーボン層を用いて不純物の活性化を行った後、カーボン層を除去するための低温酸化を行うと共に、犠牲酸化処理としての高温酸化という２段階の温度で酸化処理を行う。
具体的には、まず、カーボン層を除去するための低温酸化を行う。すなわち、ＳｉＣが酸化せず、かつ、Ｓｉ抜けが生じない１０００℃未満の低温、例えば８００℃程度の熱酸化工程を行い、カーボン層を燃焼させることで除去する。このときカーボン層の熱酸化工程は、ドライ酸化で行っても良いし、ウェット酸化で行っても良い。
続いて、カーボン層除去の低温酸化からそのまま温度を上昇させる。そして、犠牲酸化処理としての高温酸化によりウェハ表面に犠牲酸化膜を形成し、その後、この犠牲酸化膜を除去する工程を行う。すなわち、ＳｉＣを酸化できる１０００℃以上、例えば１０８０℃程度の熱処理により犠牲酸化膜を形成したのち、ＨＦ処理により犠牲酸化膜を除去すると共に表面状態を良好にする。これにより、レジストを炭化して形成したカーボン層をマスクとして利用して活性化のための熱処理を行ったときに、ｐ-型ベース領域３の表面の浅い場所（数〜５ｎｍ程度の深さの位置）に不純物が移動することによって形成されるリークパスを除去することが可能となる。したがって、不純物層の表面側のリークパスが原因となって生じると考えられるリーク電流を抑制することが可能になる。
このとき、マスクで覆った状態で活性化のための熱処理を行っているため、Ｓｉ抜けを防止でき、また、カーボンリッチ層を除去する必要もないため、単にリークパスの除去を行えば済む。従来のようにカーボンリッチ層を除去するためには、例えば不純物層の表面から３０ｎｍ程度の深さまで犠牲酸化工程によって取り除かなければならなかったが、リークパスの除去は不純物層の表面から数〜５ｎｍ程度の深さまで犠牲酸化工程で取り除くことにより行うことができる。
したがって、マスクで覆った状態で活性化のための熱処理を行った後に、犠牲酸化膜形成工程や犠牲酸化膜除去工程を行ったとしても、酸化時間を従来よりも短時間にすることが可能となり、「くびれ」の高さを従来と比べて十分に小さくすることが可能である。
〔図３（ｃ）に示す工程〕
ｐ-型ベース領域３を含むｎ-型エピ層２上に化学気相成長法（ＣＶＤ法）により表面チャネル層５をエピタキシャル成長させる。
このとき、縦型パワーＭＯＳＦＥＴをノーマリオフ型にするために、表面チャネル層５の厚み（膜厚）を、ゲート電極８に電圧を印加していない時におけるｐ-型ベース領域３から表面チャネル層５に広がる空乏層の伸び量と、ゲート酸化膜７から表面チャネル層５に広がる空乏層の伸び量との和よりも小さくなるようにしている。
具体的には、ｐ-型ベース領域３から表面チャネル層５に広がる空乏層の伸び量は、表面チャネル層５とｐ-型ベース領域３とのＰＮ接合のビルトイン電圧によって決定され、ゲート酸化膜７から表面チャネル層５に広がる空乏層の伸び量は、ゲート酸化膜７の電荷及びゲート電極８（金属）と表面チャネル層５（半導体）との仕事関数差によって決定されるため、これらに基づいて表面チャネル層５の膜厚を決定している。
このようなノーマリオフ型の縦型パワーＭＯＳＦＥＴは、故障などによってゲート電極に電圧が印加できないような状態となっても、電流が流れないようにすることができるため、ノーマリオン型のものと比べて安全性を確保することができる。
〔図４（ａ）に示す工程〕
表面チャネル層５の上にＬＴＯ膜２２を配置したのち、ＬＴＯ膜２２をパターニングすることで、ｎ+型ソース領域４の形成予定位置を露出させる。そして、ＬＴＯ膜２２をマスクとしてＮ（窒素）等のｎ型不純物をイオン注入し、ｎ+型ソース領域４を形成する。このときのイオン注入条件は、温度を７００℃、ドーズ量を１×１０15ｃｍ-2としている。
〔図４（ｂ）に示す工程〕
続いて、ＬＴＯ膜２２を除去した後、フォトレジスト法を用いて表面チャネル層５の上の所定領域にＬＴＯ膜２３を配置し、ＬＴＯ膜２３をパターニングすることで、ｐ-型ベース領域３のうち上述したソース電極１０とのコンタクト領域となる位置に形成されている表面チャネル層５を露出させる。
〔図４（ｃ）に示す工程〕
ＬＴＯ膜２３をマスクとしてｐ-型ベース領域３上の表面チャネル層５に対してＢ+をイオン注入することで、ｎ+型ソース領域４と重ならないように位置において部分的にベース領域３のｐ型不純物を高濃度としたコンタクト領域を形成する。
〔図５（ａ）に示す工程〕
その後、例えば、雰囲気温度を１０８０℃としたウェット酸化（Ｈ2＋Ｏ2によるパイロジェニック法を含む）により、ｐ-型ベース領域３やｎ+型ソース領域４および表面チャネル層５の上にゲート酸化膜７を形成する。
〔図５（ｂ）に示す工程〕
ゲート酸化膜７の上にポリシリコン層を例えばＬＰＣＶＤにより堆積する。このときの成膜温度は例えば６００℃とする。そして、ポリシリコン層をパターニングすることで、ゲート電極８を形成する。
〔図５（ｃ）に示す工程〕
引き続き、ゲート酸化膜７の不要部分を除去した後、ＬＴＯよりなる絶縁膜９を例えば４２５℃で成膜し、さらに約１０００℃でのアニールを行うことでゲート電極８を覆う。
この後、室温での金属スパッタリングによりソース電極１０及びドレイン電極１１を配置したのち、成膜後に１０００℃のアニールを行うことで、図１に示す縦型パワーＭＯＳＦＥＴが完成する。
このように構成された縦型パワーＭＯＳＦＥＴはノーマリオフ型の蓄積モードで動作するものであって、以下のように動作する。まず、ゲート電極に電圧を印加しない場合は、表面チャネル層５においてキャリアは、ｐ-型ベース領域３と表面チャネル層５との間の静電ポテンシャルの差、及び表面チャネル層５とゲート電極８との間の仕事関数の差により生じた電位によって全域空乏化された状態となる。
この状態において、ゲート電極８に電圧を印加することで、表面チャネル層５とゲート電極８との間の仕事関数の差と外部からの印加電圧の和により生じる電位差を変化させることができ、これにより、チャネルの状態を制御することができる。
そして、オフ状態においては、ｐ-型ベース領域３及びゲート電極８により作られた電界によって、空乏領域が表面チャネル層５内に形成されているため、この状態からゲート電極８に対して正のバイアスを供給すると、ゲート酸化膜７と表面チャネル層５との間の界面においてｎ+型ソース領域４からｎ-型エピ層２方向へ延びるチャネル領域が形成され、オン状態にスイッチングされる。これにより、ｎ+型ソース領域４→表面チャネル層５→ｎ-型エピ層２を順に経由したのち、ｎ-型エピ層２（ドリフト領域）からｎ+型基板１（ｎ+ ドレイン）に対して垂直を成すように電子が流れる。
このようにゲート電極８に正の電圧を印加することにより、表面チャネル層５に蓄積型チャネルを誘起させることができ、ソース電極１０とドレイン電極１１との間にキャリアを流すことができる。
以上説明したように、本実施形態においては、レジスト２１を炭化させて形成したカーボン層を用いて不純物の活性化を行った後、カーボン層を除去し、さらに犠牲酸化処理を行い、ウェハ表面に犠牲酸化膜を形成したのち、この犠牲酸化膜を除去する工程を行うようにしている。これにより、レジスト２１を炭化して形成したカーボン層をマスクとして利用して活性化のための熱処理を行ったときに、ｐ-型ベース領域３の表面の浅い場所（数〜５ｎｍ程度の深さの位置）に不純物が移動することによって形成されるリークパスを除去することが可能となる。これにより、不純物層の表面側のリークパスが原因となって生じると考えられるリーク電流を抑制することが可能になる。
また、本実施形態では、カーボン層を除去するための低温酸化から温度を下げないまま続けて犠牲酸化膜を形成するための高温酸化を行うようにしている。低温酸化後に一旦温度を下げることも可能であるが、このようにすることで熱処理工程の効率化を図ることが可能となる。
参考として、上記製造方法により製造した縦型パワーＭＯＳＦＥＴのドレイン電圧ＶＤに対するドレイン電流ＩＤの特性（リーク特性）を調べた結果を図７に示す。この図に示されるように、ドレイン電圧ＶＤが上昇してもドレイン電流ＩＤが殆ど変化していない。このことは、リーク電流が抑制されていることを示している。このように、上述した効果が得られていることが判る。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態では、第１実施形態に対してカーボン層の除去と犠牲酸化処理の方法を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
図８は、本実施形態にかかる縦型パワーＭＯＳＦＥＴの製造工程を示した図である。この図は、上述した第１実施形態における図３（ｂ）の代わりに実施する工程のみを示したものである。
まず、図２（ａ）〜図３（ａ）に示す各工程、つまりレジスト２１を炭化させて形成したカーボン層をマスクとして用いた不純物の活性化処理まで行う。その後、図８（ａ）に示す工程において、カーボン層を除去する工程および表面状態を良好にするためのＨＦ処理工程を行う。具体的には、図３（ｂ）と同様、ＳｉＣが酸化せず、かつ、Ｓｉ抜けが生じない１０００℃未満の低温、例えば８００℃程度の熱酸化工程を行い、カーボン層を燃焼させることで除去したのち、温度を低下させてから、ＨＦ処理を行うことでウェハ表面の平坦化を行う。
続いて、図８（ｃ）に示す工程において、図３（ｂ）と同様、犠牲酸化処理を行い、ウェハ表面に犠牲酸化膜を形成したのち、温度を低下させてから、犠牲酸化膜を除去する工程を行う。すなわち、ＳｉＣを酸化できる１０００℃以上、例えば１０８０℃程度の熱処理により犠牲酸化膜を形成したのち、ＨＦ処理により犠牲酸化膜を除去すると共に表面状態を良好にする。これにより、レジストを炭化して形成したカーボン層をマスクとして利用して活性化のための熱処理を行ったときに、ｐ-型ベース領域３の表面の浅い場所（数〜５ｎｍ程度の深さの位置）に不純物が移動することによって形成されるリークパスを除去することが可能となる。したがって、不純物層の表面側のリークパスが原因となって生じると考えられるリーク電流を抑制することが可能になる。
このように、本実施形態では、カーボン層の除去後と犠牲酸化処理後にそれぞれ別々にＨＦ処理を行うようにしている。このように、カーボン層の除去後にもＨＦ処理を行うことで、よりウェハ表面状態を良好にすることができ、その後の犠牲酸化処理による増側酸化の影響を更に抑制することが可能となる。
（他の実施形態）
（１）上記実施形態では、レジスト２１を炭化させたり、不純物の活性化を行うための熱処理工程をＡｒ雰囲気としたが、単に残留酸素の分圧が小さくなるように減圧雰囲気、例えば真空状態とするのみであっても良い。この場合、残留酸素がカーボン層もしくはカーボン層を形成している途中のレジスト２１の燃焼に寄与するため、残留炭素の量が１％以下となるようにすると好ましい。
また、減圧雰囲気としなくても、残留酸素をＡｒで置換することによって減少させた雰囲気を形成し、その雰囲気中で熱処理工程を行っても良い。この場合、残留酸素の量を十分に減少させるためには、Ａｒでの置換回数を増やすのが好ましく、実験によれば、３回以上置換すると、カーボン層もしくはカーボン層を形成している途中のレジスト２１がほとんど燃えない程度まで残留酸素を減少させられることを確認している。
（２）上記実施形態では、レジスト２１を炭化させてカーボン層を形成するための熱処理プロファイルと不純物を活性化させるための熱処理プロファイルとを異ならせ、複数の熱処理プロファイルを有した熱処理工程を行うようにしている。これは、カーボン層をより好適に形成するために行ったものである。
これに対して、カーボン層を形成するための熱処理プロファイルと不純物を活性化させるための熱処理プロファイルとを同じプロファイルとしても良い。例えば、不純物を活性化させるための熱処理プロファイルに合せて、１６０℃／ｍｉｎ以上の昇温速度で加熱することにより、レジスト２１を炭化させても良い。逆に、カーボン層を形成するための熱処理プロファイルに合せて、８０℃／ｍｉｎ以下の昇温速度で１６００℃程度まで加熱することにより、不純物の活性化を行っても良い。
ただし、前者の場合には、有機物の沸騰によりカーボン層が破れる可能性が高くなり、後者の場合には、熱処理工程に掛かる時間が長くなるという問題もあるため、上記実施形態のように、複数の熱処理プロファイルとするのが好ましい。
（３）上記実施形態では、レジスト２１を基板表面全面に形成しているが、図９に示すショットパターン模式図のように、ＳｉＣ半導体装置の１チップ毎に対応させたサイズ、例えば３ｍｍ□をカバーするように、レジスト２１をチップ単位に分割しても良い。このようにすれば、レジスト２１の面積を細分化できるため、レジスト２１を破れ難くすることができる。
（４）上記実施形態において、ｎ+型基板１の面方位については特に制限は無いが、酸化膜厚の面方位依存性があるため、それを考慮してｎ+型基板１の面方位を決定するのが好ましい。図１０は、酸化膜厚の面方位依存性を示すグラフである。この図に示されるように、面方位が（０００−１）、（１１−２０）、（０００１）の場合で、それぞれ同じ温度の場合の酸化膜厚が異なっていることが判る。このため、酸化膜厚をより薄く済ませるためには、面方位が（０００１）とするよりも（０００−１）や（１１−２０）とした方が良いと言える。
（５）なお、上記各実施形態では、ＳｉＣ半導体装置の一例として縦型パワーＭＯＳＦＥＴを挙げているが、不純物層を含むＳｉＣの表面に酸化膜を形成するようなものであれば、増速酸化による「くびれ」の問題が発生するため、本発明を適用することが可能である。
本発明の第１実施形態にかかるＳｉＣ半導体装置の製造方法により製造したプレーナ型ＭＯＳＦＥＴの断面図である。 図１に示す縦型パワーＭＯＳＦＥＴの製造工程を示す断面図である。 図２に続く縦型パワーＭＯＳＦＥＴの製造工程を示す断面図である。 図３に続く縦型パワーＭＯＳＦＥＴの製造工程を示す断面図である。 図４に続く縦型パワーＭＯＳＦＥＴの製造工程を示す断面図である。 本発明の第１実施形態にかかる縦型パワーＭＯＳＦＥＴの製造工程中の熱処理プロファイルを示したグラフである。 図１に示す縦型パワーＭＯＳＦＥＴのドレイン電圧ＶＤに対するドレイン電流ＩＤの特性を示した図である。 本発明の第２実施形態にかかるＳｉＣ半導体装置の製造方法を示した断面図である。 他の実施形態に示すショットパターン模式図である。 他の実施形態に示す面方位の酸化膜厚依存性を示したグラフである。 パワーＭＯＳＦＥＴのドレイン電圧ＶＤに対するドレイン電流ＩＤの特性を示した図である。 イオン注入後と活性化の熱処理後とで不純物の濃度分布を示した図である。
符号の説明
１…ｎ+型基板、１ａ…主表面、１ｂ…裏面、２…ｎ-型エピ層、３…ｐ-型ベース領域、４…ｎ+型ソース領域、５…表面チャネル層、７…ゲート酸化膜、８…ゲート電極、９…絶縁膜、１０…ソース電極、１１…ドレイン電極、２０〜２２…ＩＴＯ膜、２３…レジスト。

Claims (7)

  1. 炭化珪素半導体（２、５）に不純物のイオン注入を行ったのち、前記不純物を活性化させるための熱処理を施すことによって前記注入された不純物を活性化させることで不純物層（３、４）を形成する不純物層形成工程と、
    前記不純物層（３、４）を含む前記炭化珪素半導体（２、５）の表面に酸化膜（７）を形成する工程と、を含んだ炭化珪素半導体装置の製造方法において、
    前記不純物形成工程は、
    前記不純物層（３、４）を含む前記炭化珪素半導体（２、５）の表面にキャップ層を有機系溶剤で構成されるレジスト（２３）を塗布したのち、前記レジスト（２３）を炭化させるための熱処理を行うことにより、前記レジスト（２３）に含まれる有機物を蒸発させることで前記レジスト（２３）を炭化させ、カーボン層を形成する工程と、
    前記カーボン層にて前記不純物層（３、４）を含む前記炭化珪素半導体（２、５）の表面を覆った状態で、前記不純物を活性化させるための熱処理を行う工程と、
    前記カーボン層を除去する工程と、
    前記カーボン層を除去したのち、犠牲酸化膜の形成および該犠牲酸化膜の除去を行う犠牲酸化処理工程と、を含み、
    前記酸化膜（７）を形成する工程を前記犠牲酸化処理工程の後で行うことを特徴とする炭化珪素半導体装置の製造方法。
  2. 前記カーボン層を除去する工程では、ＳｉＣが酸化される温度よりも低温度での低温酸化を行うことにより、前記カーボン層を酸化させて除去し、
    前記犠牲酸化処理工程では、前記低温酸化よりも高温度となるＳｉＣが酸化される温度での高温酸化を行うことにより、前記犠牲酸化膜を形成することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記低温酸化を１０００℃未満で行い、前記高温酸化を１０００℃以上で行うことを特徴とする請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記低温酸化と前記高温酸化を一連の酸化工程において行い、前記低温酸化後にそのまま温度を上昇させることで前記高温酸化を行うことを特徴とする請求項２または３に記載の炭化珪素半導体装置の製造方法。
  5. 前記低温酸化および前記高温酸化後にＨＦ処理を行うことを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
  6. 前記低温酸化と前記高温酸化とを別々の酸化工程において行い、前記低温酸化後に温度を低下させ、その後、前記高温酸化を行うことを特徴とする請求項２または３に記載の炭化珪素半導体装置の製造方法。
  7. 前記低温酸化後にＨＦ処理を行い、さらに、前記高温酸化後にもＨＦ処理を行うことを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
JP2007164092A 2007-06-21 2007-06-21 炭化珪素半導体装置の製造方法 Expired - Fee Related JP4600438B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007164092A JP4600438B2 (ja) 2007-06-21 2007-06-21 炭化珪素半導体装置の製造方法
US12/155,020 US7851382B2 (en) 2007-06-21 2008-05-29 Method for manufacturing SiC semiconductor device
DE102008027106A DE102008027106A1 (de) 2007-06-21 2008-06-06 Verfahren zur Herstellung einer SIC-Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007164092A JP4600438B2 (ja) 2007-06-21 2007-06-21 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009004572A true JP2009004572A (ja) 2009-01-08
JP4600438B2 JP4600438B2 (ja) 2010-12-15

Family

ID=40031011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007164092A Expired - Fee Related JP4600438B2 (ja) 2007-06-21 2007-06-21 炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7851382B2 (ja)
JP (1) JP4600438B2 (ja)
DE (1) DE102008027106A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150278A (ja) * 2009-07-21 2014-08-21 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2015130528A (ja) * 2015-03-11 2015-07-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8465991B2 (en) * 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
US8367536B2 (en) * 2009-07-24 2013-02-05 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
JP5605005B2 (ja) * 2010-06-16 2014-10-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
US20150044840A1 (en) * 2012-03-30 2015-02-12 Hitachi, Ltd. Method for producing silicon carbide semiconductor device
JP2014220322A (ja) * 2013-05-07 2014-11-20 株式会社東芝 半導体装置の製造方法及び製造装置
US10403509B2 (en) * 2014-04-04 2019-09-03 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
CN111243941A (zh) * 2020-01-15 2020-06-05 中国科学院半导体研究所 提高碳化硅少子寿命的方法
CN114005753B (zh) * 2021-10-29 2023-07-11 西安微电子技术研究所 一种igbt产品的氧化工艺方法及氧化后igbt产品

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068428A (ja) * 1999-08-26 2001-03-16 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2003086802A (ja) * 2001-09-11 2003-03-20 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2005076327A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
JP2007115875A (ja) * 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303010A (ja) 2004-04-12 2005-10-27 Matsushita Electric Ind Co Ltd 炭化珪素素子及びその製造方法
JP4449814B2 (ja) 2005-04-27 2010-04-14 富士電機システムズ株式会社 炭化けい素半導体素子の製造方法
JP4961805B2 (ja) 2006-04-03 2012-06-27 株式会社デンソー 炭化珪素半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068428A (ja) * 1999-08-26 2001-03-16 Fuji Electric Co Ltd 炭化けい素半導体素子の製造方法
JP2003086802A (ja) * 2001-09-11 2003-03-20 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2005076327A1 (ja) * 2004-02-06 2005-08-18 Matsushita Electric Industrial Co., Ltd. 炭化珪素半導体素子及びその製造方法
JP2007115875A (ja) * 2005-10-20 2007-05-10 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014150278A (ja) * 2009-07-21 2014-08-21 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2015130528A (ja) * 2015-03-11 2015-07-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20080318438A1 (en) 2008-12-25
JP4600438B2 (ja) 2010-12-15
DE102008027106A1 (de) 2008-12-24
US7851382B2 (en) 2010-12-14

Similar Documents

Publication Publication Date Title
JP4600438B2 (ja) 炭化珪素半導体装置の製造方法
JP4961805B2 (ja) 炭化珪素半導体装置の製造方法
JP4483900B2 (ja) 炭化珪素半導体装置の製造方法
JP4903439B2 (ja) 電界効果トランジスタ
JP5141227B2 (ja) 半導体装置の製造方法
JP5584823B2 (ja) 炭化珪素半導体装置
TWI642108B (zh) 半導體裝置之製造方法
JP2005303010A (ja) 炭化珪素素子及びその製造方法
JP2006066439A (ja) 半導体装置およびその製造方法
US20130045593A1 (en) Method for manufacturing silicon carbide semiconductor device
JP4449814B2 (ja) 炭化けい素半導体素子の製造方法
JP2005229105A (ja) 半導体素子およびその製造方法
WO2017138221A1 (ja) 炭化珪素半導体装置およびその製造方法
JP4961633B2 (ja) 炭化珪素半導体装置の製造方法
JP2010034481A (ja) 半導体装置の製造方法および半導体装置
WO2008053628A1 (fr) Procédé de fabrication d'un dispositif semi-conducteur de carbure de silicium
US20200027716A1 (en) Method of Manufacturing an Insulation Layer on Silicon Carbide and Semiconductor Device
JP5070935B2 (ja) 炭化珪素半導体装置の製造方法
JP2004039946A (ja) 半導体装置の製造方法
JP2007234942A (ja) 半導体装置の製造方法
JP2010040899A (ja) 半導体装置およびその製造方法
JP2010129628A (ja) 炭化珪素半導体装置の製造方法
JP2015156506A (ja) 炭化珪素半導体装置およびその製造方法
JP2013021219A (ja) 半導体装置およびその製造方法
JP2009289895A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4600438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees